DE112012003422B4 - Vorrichtungen, Geräte und Verfahren zum Erkennen eines Snapback-Ereignisses in einer Schaltung - Google Patents

Vorrichtungen, Geräte und Verfahren zum Erkennen eines Snapback-Ereignisses in einer Schaltung Download PDF

Info

Publication number
DE112012003422B4
DE112012003422B4 DE112012003422.8T DE112012003422T DE112012003422B4 DE 112012003422 B4 DE112012003422 B4 DE 112012003422B4 DE 112012003422 T DE112012003422 T DE 112012003422T DE 112012003422 B4 DE112012003422 B4 DE 112012003422B4
Authority
DE
Germany
Prior art keywords
memory cell
voltage
circuit
snapback event
node
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
DE112012003422.8T
Other languages
English (en)
Other versions
DE112012003422T5 (de
Inventor
Jeremy Hirst
Hernan A. Castro
Stephen Tang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of DE112012003422T5 publication Critical patent/DE112012003422T5/de
Application granted granted Critical
Publication of DE112012003422B4 publication Critical patent/DE112012003422B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0038Power supply circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0059Security or protection circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0061Timing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0083Write to perform initialising, forming process, electro forming or conditioning
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2207/00Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06Sense amplifier related aspects
    • G11C2207/063Current sense amplifiers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

Verfahren (600), das Folgendes umfasst:Initiieren des Anlegens einer elektrischen Spannung an eine Schaltung (602); undInitiieren einer Veränderung im Anlegen der elektrischen Spannung als Reaktion auf ein Bestimmen, dass in der Schaltung ein Snapback-Ereignis eingetreten ist (612);wobei die Schaltung eine Vielzahl von Snapback-Ereignispegeln erzeugen kann und das Initiieren des Anlegens der elektrischen Spannung an die Schaltung (602) ferner Folgendes umfasst:Unterscheiden zwischen der Vielzahl von Snapback-Ereignispegeln durch Auswählen der elektrischen Spannung für einen bestimmten unter der Vielzahl von Snapback-Ereignispegeln.

Description

  • ALLGEMEINER STAND DER TECHNIK
  • Gebiet:
  • Der hierin offenbarte Gegenstand betrifft Speichergeräte und insbesondere Vorrichtungen, Geräte und Verfahren zum Erkennen eines Snapback-Ereignisses einer Schaltung.
  • Informationen:
  • Ein Speichergerät kann eine Vielzahl von Speicherzellen umfassen. Zum Beispiel kann eine Vielzahl von Speicherzellen in einer Array-Konfiguration und/oder einer gestapelten Konfiguration angeordnet sein. Ein Speichergerät kann außerdem eine Schnittstelle umfassen, die zum Beispiel beim Zugreifen auf eine Speicherzelle verwendet werden kann. Zum Beispiel kann eine Schnittstelle auf eine Speicherzelle zugreifen, um einen programmierten Zustand der Speicherzelle zu bestimmen, z. B. als Teil eines Lesevorgangs. Zum Beispiel kann eine Schnittstelle auf eine Speicherzelle zugreifen, um einen programmierten Zustand in der Speicherzelle einzustellen, z. B. als Teil eines Schreibvorgangs. Eine Schnittstelle kann zum Beispiel an einem oder mehreren anderen Schaltungsgerät(en) (z. B. einem Prozessor, einem Sendeempfänger usw.) gekoppelt sein, das/die ein Speichergerät verwenden kann/können.
  • In bestimmten beispielhaften Fällen kann ein Speichergerät als eine separate Komponente (z. B. Chip, Halbleiterchip usw.) bereitgestellt sein, die an andere Schaltungsgeräte gekoppelt sein kann. In bestimmten anderen Fällen kann ein Speichergerät zusammen mit einem oder mehreren anderen Schaltungsgerät(en) bereitgestellt sein, zum Beispiel als Teil eines Multi-Chip-Pakets, eines oder mehrerer Halbleiterchip(s) eines Systems auf einem Chip, um nur einige zu nennen.
  • In bestimmten Fällen kann ein Speichergerät einen Phasenwechselspeicher (engl. phase change memory, PCM) umfassen. In bestimmten Fällen kann eine Speicherzelle eine PCM-Komponente (z. B. eine Chalkogenkomponente, wie einen ovonischen Speicherschalter (engl. ovonic memory switch, OMS) usw.) und eine Auswahlkomponente (z. B. eine Grenzwertkomponente, wie einen ovonischen Grenzwertschalter (engl. ovonic threshold switch, OTS)) umfassen. Eine derartige Speicherzelle kann zum Beispiel als PCM- und Schalter-(PCMS)-Speicherzelle bezeichnet werden.
  • US 2006 / 0 164 905 A1 offenbart eine integrierte Schaltungsvorrichtung, die ein SRAM Zell-Array beinhaltet, der eine Vielzahl von Speicherzellen aufweist, die aus gitterartig angeordneten CMOSFET gebildet sind.
  • US 2008 / 0 180 990 A1 offenbart eine Speichervorrichtung, die ein Phasenänderungsmaterial umfasst, und Verfahren zur Programmierung der Speichervorrichtung.
  • WO 2009/ 158 673 A1 offenbart ein Speichersystem.
  • US 7,106,623 B2 offenbart eine Phasenwechsel-Multilevel-Speicherzelle mit einem Halbleitersubstrat, eine Gate-Struktur, zwei S/D-Regionen und zwei Phasenwechselspeichereinheiten die elektrisch mit den beiden S/D-Gebieten verbunden sind.
  • US 2006 / 0 221 734 A1 offenbart einen Speicher, der ein Speicherelement und ein Zugriffselement enthält.
  • US 2006 / 0 233 019 A1 offenbart Mittel zur Reduktion der Wahrscheinlichkeit einer Lesestörung in einem Phasenwechselspeicher.
  • Figurenliste
  • Nicht einschränkende und nicht erschöpfende Ausführungsformen werden mit Verweis auf die nachfolgenden Zeichnungen beschrieben, in denen sich gleiche Referenzziffern durch die verschiedenen Abbildungen hindurch auf gleiche Bauteile beziehen, solange nichts anderweitiges angegeben ist. Es zeigen:
    • 1 ein schematisches Diagramm, das eine beispielhafte Vorrichtung darstellt, die eine beispielhafte Schaltung gemäß einer Ausführungsform umfasst.
    • 2 ein schematisches Diagramm, das eine beispielhafte Schaltung darstellt, die eine Speicherzelle und Messschaltung aufweist, die im Speichergerät aus 1 gemäß einer Ausführungsform verwendet werden kann.
    • 3 einen Graph, der ein beispielhaftes Snapback-Ereignis in einer beispielhaften Speicherzelle, z. B. wie in 2, gemäß einer Ausführungsform darstellt.
    • 4 eine Reihe von Graphen, die bestimmte beispielhafte Zeitachsen elektrischer Signale, die mit einer Speicherzelle und Messschaltung verknüpft sind, z. B. wie in 2, gemäß einer Ausführungsform darstellt.
    • 5 einen Graph, der eine beispielhafte nicht lineare Eigenschaft einer Begrenzerschaltung zur Verwendung mit einer Messschaltung, z. B. wie in 2, gemäß einer Ausführungsform darstellt.
    • 6 ein Diagramm eines Verfahrens gemäß einer Ausführungsform, das im Speichergerät aus 1 verwendet werden kann.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Alle Verweise in dieser Patentschrift auf „eine (1) Ausführungsform“, „eine Ausführungsform“ oder „bestimmte Ausführungsformen“ bedeutet, dass ein(e) bestimmte(s) Merkmal, Struktur oder Eigenschaft, das/die in Verbindung mit (einer) beschriebenen Ausführungsform(en) beschrieben wird, in wenigstens einer Ausführungsform des beanspruchten Gegenstands enthalten sein kann. Daher bezieht sich das Auftreten des Ausdrucks „in einer (1) beispielhaften Ausführungsform“, „in einer beispielhaften Ausführungsform“ oder „in bestimmten beispielhaften Ausführungsformen“ an verschiedenen Stellen in dieser Beschreibung nicht zwangsläufig auf dieselbe(n) Ausführungsform(en). Ferner können bestimmte Merkmale, Strukturen oder Eigenschaften in einer oder mehreren Ausführungsform(en) kombiniert sein.
  • 1 ist ein schematisches Diagramm, das eine beispielhafte Vorrichtung 100, die ein beispielhaftes Speichergerät 116 umfasst, gemäß einer Ausführungsform zeigt. Wie dargestellt, kann das Speichergerät 116 als Teil von oder zur Verwendung in einem elektronischen Gerät 118 bereitgestellt sein.
  • Das elektronische Gerät 118 kann jedes beliebige elektronische Gerät oder einen Teil davon darstellen, das/der auf das Speichergerät 116 zugreifen kann, z. B. um ein oder mehrere elektrische(s) Signal(e) zu übertragen, das/die eine Form von Informationen repräsentiert/repräsentieren (z. B. kodiert als Bits, Daten, Werte, Elemente, Symbole, Zeichen, Terme, Zahlen, Ziffern oder dergleichen). Zum Beispiel kann das elektronische Gerät 118 einen Computer, ein Kommunikationsgerät, eine Maschine usw. umfassen, in dem/der ein Schaltungsgerät 150 z. B. über eine Schnittstelle 140 auf das Speichergerät 116 zugreifen kann. Das Schaltungsgerät 150 kann jede beliebige Schaltung darstellen, die an das Speichergerät 116 gekoppelt sein kann. Demnach kann das Schaltungsgerät 150 eine Form einer Verarbeitungsschaltung (z. B. Mikroprozessor, Mikrocontroller usw.), eine Form einer Kommunikationsschaltung (z. B. einen Empfänger, einen Sender, eine Bus-Schnittstelle usw.), eine Form von Kodierungsschaltung (z. B. einen Analog-Digital-Wandler, einen Digital-AnalogWandler, einen Inertialsensor, eine Kamera, ein Mikrofon, ein Anzeigegerät usw.), ein anderes Speichergerät (z. B. einen nicht flüchtigen Speicher, ein Speichermedium usw.) und/oder eine Kombination davon umfassen, um nur einige wenige Beispiele zu nennen.
  • In bestimmten beispielhaften Fällen kann das Speichergerät 116 als eine separate Komponente (z. B. Chip, Halbleiterchip usw.) bereitgestellt sein, die an das Schaltungsgerät 150 gekoppelt sein kann. In bestimmten anderen Fällen kann ein Speichergerät 116 zusammen mit einem oder mehreren anderen Schaltungsgerät(en) bereitgestellt sein, zum Beispiel als Teil eines Multi-Chip-Pakets, eines oder mehrerer Halbleiterchip(s) und/oder eines Systems auf einem Chip, um nur einige wenige zu nennen.
  • Wie dargestellt, kann das Speichergerät 116 zum Beispiel eine Vielzahl von Speicherzellen 102-1 bis 102-z umfassen. Der Kürze wegen können die Bezeichnungen „Speicherzelle 102“ oder „Speicherzellen 102“ in dieser Beschreibung als ein allgemeiner Verweis auf eine oder mehrere der Vielzahl von Speicherzellen 102-1 bis 102-z verwendet werden. Eine Speicherzelle 102 kann zum Beispiel selektiv in einem Zustand programmiert sein, der eine Form von Informationen darstellt, wie z. B. ein binäres Logik-Bit (z. B. eine „1“ oder eine „0“). In bestimmten beispielhaften Ausführungsformen kann eine Speicherzelle 102 in der Lage sein, selektiv in drei oder mehr Zuständen programmiert zu sein, wobei wenigstens einer der Zustände zwei oder mehr binäre Logik-Bits darstellen kann.
  • In diesem Beispiel sind die Speicherzellen 102-1 bis 102-z als Teil eines Arrays von Speicherzellen 114 angeordnet. In bestimmten beispielhaften Ausführungsformen kann ein Array von Speicherzellen 114 gemäß einem Muster angeordnet sein, wie einem Verbindungsgitter aus Bitleitungen und/oder Wortleitungen. In bestimmten beispielhaften Ausführungsformen kann ein Array von Speicherzellen 114 einen Stapel (z. B. eine mehrschichtige Anordnung) von Speicherzellen 102 umfassen. In bestimmten beispielhaften Ausführungsformen kann unter Verwendung einer Schnittstelle 140, z.B. über einen entsprechenden Bitleitungs-(BL)-Knoten 106 und Wortleitungs-(WL)-Knoten 108, auf die Speicherzelle 102 zugegriffen werden.
  • Wenngleich hierin die Bezeichnungen „Bitleitung“ und „Wortleitung“ verwendet werden, versteht es sich, dass derartige Merkmale nicht zwangsläufig auf eine bestimmte „Bit“- oder „Wort“-Anordnung beschränkt sein sollen, die in einem bestimmten elektronischen Gerät eingesetzt sein kann. Demnach kann eine „Bitleitung“ oder eine „Wortleitung“ in einem allgemeineren Sinn als eine „Reihenleitung“ oder „Säulenleitung“ oder umgekehrt bezeichnet werden.
  • Eine Speicherzelle 102-1 kann zum Beispiel eine Auswahlkomponente 110 und eine Speicherkomponente 112 umfassen. Wie in 1 dargestellt, kann eine Auswahlkomponente 110 in bestimmten Ausführungsformen als nicht einschränkendes Beispiel einen OTS umfassen und eine Speicherkomponente 112 kann einen OMS umfassen. Demnach kann eine Speicherzelle 114 in bestimmten beispielhaften Ausführungsformen eine PCMS-Speicherzelle umfassen.
  • Wie in 1 dargestellt, kann die Auswahlkomponente 110 mit der Speicherkomponente 112 in Reihe gekoppelt sein und einen ersten Knoten 120 und einen zweiten Knoten 122 umfassen. Wie dargestellt, kann der erste Knoten 120 zum Beispiel mit dem Bitleitungs-(BL)-Knoten 106 gekoppelt sein und daher als „Bitleitungsknoten“ bezeichnet werden; und der zweite Knoten 122 kann zum Beispiel mit einem Wortleitungs-(WL)-Knoten 108 gekoppelt sein und daher als ein „Wortleitungsknoten“ bezeichnet werden. In bestimmten anderen beispielhaften Ausführungsformen kann eine Speicherzelle 102-1 in umgekehrter Weise angeordnet sein, sodass der zweite Knoten 122 ein „Bitleitungsknoten“ sein kann, wenn er stattdessen mit dem BL-Knoten 106 gekoppelt ist, und der erste Knoten 120 kann ein „Wortleitungsknoten“ sein, wenn er stattdessen mit einem WL-Knoten 108 gekoppelt ist. Es versteht sich, dass der erste Knoten 120 oder der zweite Knoten 122 in bestimmten Ausführungsformen direkt (z. B. über ein leitendes Element) oder indirekt (z. B. über ein oder mehrere andere(s) Schaltungselement(e)) mit dem BL-Knoten 106 oder dem WL-Knoten 108 gekoppelt sein kann.
  • Die Schnittstelle 140 kann zum Beispiel eine Schaltung darstellen, die einen Zugriff auf eine Speicherzelle 102 ermöglicht. Zum Beispiel kann die Schnittstelle 140 das selektive Lesen einer oder mehrerer Speicherzelle(n), z. B. zugunsten eines Lesevorgangs, bereitstellen. Zum Beispiel kann die Schnittstelle 140 das selektive Programmieren einer oder mehrerer Speicherzelle(n), z. B. zugunsten eines Schreibvorgangs, bereitstellen. Demnach kann die Schnittstelle 140 in bestimmten Ausführungsformen zum Beispiel einen Programmbefehl empfangen und als Reaktion eine (elektrische) Programmierungsspannung an eine Speicherzelle anlegen.
  • Gemäß bestimmten beispielhaften Ausführungsformen kann eine Messschaltung 130 in dem Speichergerät 116 bereitgestellt sein, um einen Zustand einer Speicherzelle 102 zu bestimmen. Demnach kann zum Beispiel die Messschaltung 130 eine oder mehrere Speicheroperation(en) (z. B. einen Lesevorgang, einen Schreibvorgang usw.) unterstützen, über die die Schnittstelle 140 auf die Speicherzelle 102 zugreifen kann.
  • Die Messschaltung 130 kann zum Beispiel auf ein Snapback-Ereignis reagieren, das unter bestimmten Bedingungen in einer Speicherzelle 102 eintreten kann. Ein Snapback-Ereignis kann unter bestimmten Bedingungen einen plötzlichen „negativen Widerstand“ zur Folge haben. Während ein physischer Ursprung eines Snapback-Ereignisses unter Umständen nicht vollständig verstanden werden kann, wie in 3 dargestellt und in den nachfolgenden Abschnitten beschrieben, neigt das Eintreten eines Snapback-Ereignisses dazu, ein Strom-Spannungsverhalten einer Speicherzelle erheblich zu beeinflussen. Daher kann zum Beispiel eine Messschaltung 130 bereitgestellt sein, die auf das Eintreten eines Snapback-Ereignisses in einer Speicherzelle 102 reagiert, indem sie ein oder mehrere Rückkopplungssignal(e) erzeugt, das/die eine Veränderung in einer an die Speicherzelle 102 angelegten elektrischen Spannung initiiert/initiieren. Als Beispiel kann/können ein oder mehrere Rückkopplungssignal(e) eine Veränderung in einer elektrischen Spannung initiieren, um die elektrische Spannung zu verringern, die elektrische Spannung zu trennen, das Erzeugen der elektrischen Spannung zu stoppen usw. Zum Beispiel kann/können ein oder mehrere Rückkopplungssignal(e) von der Messschaltung 130 in bestimmten Fällen als Reaktion auf das Bestimmen, dass in einer Speicherzelle 102 ein Snapback-Ereignis eingetreten ist, eine Veränderung einer an die Speicherzelle 102 angelegten elektrischen Spannung initiieren, indem sie einen oder mehrere Schalter, der/die verwendet werden kann/können, um die elektrische Spannung an eine Speicherzelle 102 anzulegen, beeinflussen. Demnach kann die Messschaltung 130 in bestimmten Ausführungsformen zum Beispiel durch das Bereitstellen eines oder mehrerer Rückkopplungssignal(e) eine Zeitspanne verringern, für die eine (elektrische) Programmierungsspannung an eine Speicherzelle angelegt werden kann, oder den Stromverbrauch einer Speicherzelle verringern.
  • In bestimmten beispielhaften Ausführungsformen kann eine Messschaltung 130 zur Verwendung mit einer einzigen Speicherzelle 102 bereitgestellt sein. Demnach kann zum Beispiel im Speichergerät 116 eine Vielzahl von Messschaltungen bereitgestellt sein. In bestimmten beispielhaften Ausführungsformen kann die gesamte oder ein Teil der Messschaltung 130 zur Verwendung mit einer Vielzahl von Speicherzellen 102 bereitgestellt sein.
  • Als nächstes wird auf 2 verwiesen, in der eine Vorrichtung 200 dargestellt ist, die zum Beispiel in einem Speichergerät 116 bereitgestellt sein kann ( 1).
  • Wie dargestellt, kann die Vorrichtung 200 zum Beispiel eine Speicherzelle 102-1 umfassen, die zwischen einem ersten Knoten (z. B. Bitleitungsknoten 106) und einem zweiten Knoten (z. B. Wortleitungsknoten 108) gekoppelt ist. Zum Beispiel kann ein erster Knoten mit einem Schalter 204-1 gekoppelt sein und ein zweiter Knoten kann mit einem Schalter 204-2 gekoppelt sein. Wie hier veranschaulicht, kann das Öffnen und Schließen des Schalters 204-1 zum Beispiel wenigstens teilweise auf einem Signal 206-1 basieren, und das Öffnen und Schließen des Schalters 204-2 kann zum Beispiel zumindest teilweise auf einem Signal 206-2 basieren. In bestimmten beispielhaften Ausführungsformen können die Schalter 204-1 und 204-2 Teil eines Schaltkreises 204 sein. In bestimmten beispielhaften Ausführungsformen können die Signale 206-1 und 206-2 kombiniert oder separat sein. In bestimmten beispielhaften Ausführungsformen kann das Signal 206-1 oder das Signal 206-2 durch eine Messschaltung 130 erzeugt werden, z. B. als ein Rückkopplungssignal 206. In bestimmten beispielhaften Ausführungsformen kann das Signal 206, das Signal 206-1 oder das Signal 206-2 von einer Steuerung 220 erzeugt werden. In bestimmten beispielhaften Ausführungsformen kann eine Schnittstelle 140 (1) die Steuerung 220 und/oder einen Schaltkreis 204 gänzlich oder teilweise umfassen.
  • Das Schließen der Schalter 204-1 und 204-2 schließt eine Leiterbahn durch die Speicherzelle 102-1 für eine von einer elektrischen Spannungsquelle 202 bereitgestellte elektrische Spannung. Demnach kann eine elektrische Spannung zum Beispiel zwischen einem Bitleitungsknoten und einem Wortleitungsknoten der Speicherzelle 102-1 angelegt werden, indem die Schalter 204-1 und 204-2 geschlossen werden, und verändert (z. B. entfernt) werden, indem der Schalter 204-1 oder der Schalter 204-2 geöffnet wird. In bestimmten beispielhaften Ausführungsformen kann eine Schnittstelle 140 (1) die elektrische Spannungsquelle 202 gänzlich oder teilweise umfassen. Die elektrische Spannungsquelle 202 kann zum Beispiel eine oder mehrere Gleichstromspannungsquelle(n), eine gepulste Spannungsquelle, einen oder mehrere geschaltete(n) Kondensator(en) usw. umfassen.
  • Die Speicherzelle 102-1 kann zum Beispiel ein Snapback-Ereignis aufweisen, das als Reaktion auf eine elektrische Spannung eines an die Auswahlkomponente 110 und PCM 112 angelegten entsprechenden Speicherpegels erkannt werden kann (1). Ein Eintreten oder Ausbleiben eines Snapback-Ereignisses kann einen Zustand der Speicherzelle 102-1 anzeigen.
  • Als nächstes wird beispielsweise auf 3 verwiesen, bei der es sich um einen Graph handelt, der ein beispielhaftes Snapback-Ereignis 300 zeigt, das von der Speicherzelle 102-1 aufgewiesen werden kann oder nicht, wenn ein entsprechender Spannungspegel (z. B. Vangelegt) an die Auswahlkomponente 110 und PCM 112 angelegt werden kann (1). In dem in 3 gezeigten Graph stellt die horizontale Achse einen ansteigenden positiven Spannungspegel und die vertikale Achse einen ansteigenden positiven Strompegel dar. In diesem Beispiel ist Vangelegt auf der horizontalen Achse als einen Spannungspegel zwischen dem einer ersten Grenzwertspannung (VT1 ), die mit einem ersten möglichen Zustand der Speicherzelle 102-1 verknüpft sein kann, und dem einer zweiten Grenzwertspannung (VT2 ), die mit einem zweiten möglichen Zustand der Speicherzelle 102-1 verknüpft sein kann, aufweisend dargestellt. Es gilt zu beachten, dass andere Grenzwertspannungen bestehen können, z. B. wie durch eine dritte Grenzwertspannung (VT3 ) dargestellt, die mit weiteren anderen möglichen Zuständen der Speicherzelle 102-1 verknüpft sein können, wie z. B. in einer mehrstufigen Zellen-(MLC)-Anordnung usw.
  • Wie durch Linie 302 dargestellt, kann unter VT1 als Reaktion auf das Anlegen von Vangelegt ein Snapback-Ereignis eintreten, wenn sich die Speicherzelle 102-1 in einem ersten Zustand befindet, was die Stromstärke durch die Speicherzelle 102-1 erhöhen kann (z. B. wie durch den Sprung auf Linie 308 dargestellt). Wenn sich die Speicherzelle 102-1 in einem zweiten Zustand befindet, kann als Reaktion auf das Anlegen von Vangelegt unter VT1 kein Snapback-Ereignis eintreten (z. B. wie durch Linie 304 dargestellt). In anderen Fällen kann unter VT2 jedoch ein Snapback-Ereignis eintreten, wenn sich die Speicherzelle 102-1 im zweiten Zustand befindet und wenn Vangelegt VT2 übersteigen würde, was die Stromstärke durch die Speicherzelle 102-1 erhöhen kann (z. B. wie durch den Sprung auf Linie 308 dargestellt). In weiteren anderen Fällen kann unter VT3 ein Snapback-Ereignis eintreten (siehe Linie 306), wenn sich die Speicherzelle 102-1 in einem dritten Zustand befindet und wenn Vangelegt VT3 übersteigen würde, was die Stromstärke durch die Speicherzelle 102-1 erhöhen kann (z. B. wie durch den Sprung auf Linie 308 dargestellt). Wie dargestellt, kann die Linie 308 mit einer Haltespannung Vx verknüpft sein.
  • Das Snapback-Ereignis 300 ist lediglich als ein Beispiel bereitgestellt, um darzustellen, dass ein oder mehrere Snapback-Ereignispegel unter verschiedenen Bedingungen eintreten kann/können, und wie bei allen hierin aufgeführten Beispielen soll ist keine Einschränkung des beanspruchten Gegenstands durch derartige Beispiele beabsichtigt.
  • Mit erneutem Verweis auf 2 kann die Messschaltung 130 zum Beispiel auf eine Spannung an einem Messknoten 210 reagieren. Wie in diesem Beispiel dargestellt, kann der Messknoten 210 mit dem Wortleitungsknoten 108 gekoppelt sein, wenn der Schalter 204-2 geschlossen ist. Der Messknoten 210 kann zum Beispiel mit einer Kapazität verknüpft sein, die durch den Kondensator 212 dargestellt wird. Eine Kapazität kann zum Beispiel eine mit dem Wortleitungsknoten 108 verknüpfte parasitäre Kapazität oder dergleichen umfassen. In bestimmten beispielhaften Fällen kann eine Kapazität (C) einen geringen Pegel aufweisen (z. B. weniger als 300 Femtofarad). Wenn ein Snapback-Ereignis eintritt, kann am Messknoten 210 eine Ladung (Q) angelegt werden. Demnach kann ein gemessener Spannungspegel am Messknoten (z. B. Vgemessen) zum Beispiel proportional sein zu einer Ladung (Q) geteilt durch eine Kapazität (C).
  • Dadurch kann die Messschaltung 130 gemäß bestimmten beispielhaften Ausführungsformen einen Wechselrichter, einen Pulldown-Transistor, einen Klinkenschalter oder andere derartige Schaltung und/oder Komponente umfassen, der/die als Reaktion darauf, dass Vgemessen einen bestimmten Grenzwertspannungspegel übersteigt, ein Rückkopplungssignal 206 erzeugen kann, um eine Veränderung in einer an die Speicherzelle 102-1 angelegten elektrischen Spannung zu initiieren.
  • In bestimmten beispielhaften Ausführungsformen kann es vorteilhaft sein, das Rückkopplungssignal 206 ohne Verzug an einen oder beide Schalter 204-1 oder 204-2 anzulegen, um eine an die Speicherzelle 102-1 angelegte elektrische Spannung auf schnelle Weise zu verändern (z. B. zu entfernen). Eine Belastung von Chalkogen-Materialien oder dergleichen, die in den Speicherzellen 102-1 verwendet werden können, kann verringert werden, indem ein Zeitraum, für den eine elektrische Spannung an die Speicherzelle 102-1 angelegt werden kann, verringert wird. Zusätzlich kann das Verringern eines Zeitraums, für den eine elektrische Spannung an die Speicherzelle 102-1 angelegt wird, den Stromverbrauch herabsetzen. Gleichermaßen kann das Verringern eines Zeitraums, für den eine elektrische Spannung an die Speicherzelle 102-1 angelegt wird, eine Betriebsgeschwindigkeit bestimmter auf die Speicherzelle 102 zugreifenden Speicheroperationen erhöhen.
  • Gemäß bestimmten beispielhaften Ausführungsformen kann die Steuerung 220 oder eine andere ähnliche Schaltung das Schließen der Schalter 204-1 und 204-2 initiieren, um das Erkennen des Speicherzellenzustands zu initiieren, z. B. als Teil einer Speicheroperation. Die Steuerung 220 kann anschließend einem oder beiden Schalter(n) 204-1 oder 204-2 signalisieren, sich zu öffnen. Zum Beispiel kann die Steuerung 220 anschließend einem oder beiden Schalter(n) 204-1 oder 204-2 signalisieren, sich zu öffnen, wenn seit dem Initiieren der Zustandsabtastung der Speicherzelle eine gewisse Zeitspanne verstrichen ist. In bestimmten beispielhaften Ausführungsformen kann/können ein oder beide Schalter 204-1 und 204-2 so angeordnet sein, dass sie sich öffnen, wenn seit dem Schließen eine gewisse Zeitspanne verstrichen ist. Wenn demnach während der Zustandsabtastung der Speicherzelle kein Snapback-Ereignis eintritt, kann eine angelegte Spannung verändert (z. B. entfernt) werden.
  • Demzufolge kann die Zustandsabtastung der Speicherzellen beispielsweise durch das Vorhandensein oder Ausbleiben eines Rückkopplungssignals 206 ermitteln, ob sich die Speicherzelle 102-1 in einem bestimmten Zustand befindet oder nicht. Demnach kann die Steuerung 220 zum Beispiel das Rückkopplungssignal 206 überwachen oder anderweitig von ihm beeinflusst werden. In bestimmten beispielhaften Fällen kann die Zustandsabtastung der Speicherzelle als Teil einer Speicheroperation eine bestimmte Spannung an die Speicherzelle 102-1 anlegen und über das Rückkopplungssignal 206 anzeigen, ob sich die Speicherzelle 102-1 in einem bestimmten Zustand befindet oder nicht (z. B. wenigstens teilweise basierend darauf, ob unter Verwendung der Messschaltung 130 ein Snapback-Ereignis erkannt wurde oder nicht).
  • In bestimmten beispielhaften Ausführungsformen kann es vorteilhaft sein, einen Messknoten 210 wenigstens teilweise basierend auf Kapazitäten, die diese Knoten aufweisen können, mit einem Wortleitungsknoten 108 (z. B. wie in 2 dargestellt) oder einem Bitleitungsknoten 106 zu koppeln. Zum Beispiel kann es vorteilhaft sein, den Messknoten 210 an den Wortleitungsknoten oder Bitleitungsknoten zu koppeln, der eine geringere oder die geringste Kapazität aufweist, da sich eine Kapazität am Messknoten auf eine Spannungsstärke an einem Messknoten auswirken kann.
  • In bestimmten beispielhaften Ausführungsformen kann eine elektrische parameterbegrenzende Schaltung 214 (z. B. als ein Strombegrenzer dargestellt) mit dem Messknoten 210 gekoppelt sein. Die Begrenzerschaltung 214 kann zum Beispiel auf einen elektrischen Strom reagieren, der während der Zustandsabtastung der Speicherzellen durch die Speicherzelle 102-1 fließen kann. Zum Beispiel kann die Begrenzerschaltung 214 einen mit dem Messknoten 210 verknüpften Impedanzpegel als Reaktion auf einen Anstieg in einem elektrischen Strom durch die Speicherzelle 102-1 erhöhen, z. B. wie es als Reaktion auf ein Snapback-Ereignis geschehen kann. Eine Begrenzerschaltung 214 kann zum Beispiel vorübergehend einen Spannungspegel an einem Messknoten 210 etablieren, der größer sein kann als ein gemessener Grenzwertspannungspegel, auf den die Messschaltung 130 reagieren kann, z. B. als Reaktion auf einen Anstieg in einem elektrischen Strom durch die erste Speicherzelle 102-1 im Anschluss an ein Snapback-Ereignis. In bestimmten beispielhaften Ausführungsformen kann die Begrenzerschaltung 214 jedoch in verringerter Weise auf bestimmte Leckströme 216 reagieren, die um die Speicherzelle 102-1 herum zum Messknoten 210 fließen können oder nicht.
  • Der Graph 500 aus 5 zeigt zum Beispiel eine beispielhafte, nicht lineare Eigenschaft, die durch die Begrenzerschaltung 214 bereitgestellt werden kann. In Graph 500 stellt die horizontale Achse einen ansteigenden positiven Strompegel dar und die vertikale Achse stellt einen ansteigenden positiven Strompegel dar. In diesem Beispiel ist ein gemessener Grenzwertspannungspegel (VTS ), der z. B. mit der Messschaltung 130 verknüpft ist, auf der horizontalen Achse dargestellt. In diesem Beispiel zeigt die Linie 502 eine beispielhafte, nicht lineare Eigenschaft, bei der Leckstrom 216 allgemein mit dem Betriebsbereich 504 verknüpft sein und einen Leckstromgrenzwert aufweisen kann, der auf der vertikalen Achse unter 506 gekennzeichnet ist. In diesem Beispiel zeigt die Linie 502 außerdem eine beispielhafte, nicht lineare Eigenschaft, bei der Strom, der mit einem Snapback-Ereignis zusammenhängen kann, allgemein mit dem Betriebsbereich 510 verbunden sein und einen (begrenzten) VTS entsprechenden Strompegel aufweisen kann, wie auf der vertikalen Achse unter 508 kenntlich gemacht. Wie es mit allen anderen hier aufgeführten Beispielen der Fall ist, soll der beanspruchte Gegenstand selbstverständlich nicht auf diese beispielhafte Ausführungsform beschränkt sein.
  • Wie bereits weiter oben angemerkt, kann eine Zustandsabtastung der Speicherzellen in bestimmten beispielhaften Ausführungsformen bereitgestellt sein, um eine Vielzahl von verschiedenen möglichen Zuständen zu messen. Demnach versteht es sich, dass die elektrische Spannungsquelle 202 in einer Vielzahl von Arten ausgeführt sein kann, einschließlich einer anpassbaren Spannungsquelle und/oder einer Vielzahl verschiedener auswählbarer Spannungsversorgungen, einem oder mehreren auswählbaren Kondensator(en), der/die auf anpassbare Spannungen vorgeladen ist/sind usw. Ferner kann die Messschaltung 130 auf verschiedene Arten ausgeführt sein, einschließlich einer anpassbaren Messschaltung und/oder einer Vielzahl von verschiedenen auswählbaren Messschaltungen; und/oder die Begrenzerschaltung 214 kann auf verschiedene Arten ausgeführt sein, einschließlich einer anpassbaren Begrenzerschaltung und/oder einer Vielzahl von verschiedenen auswählbaren Begrenzerschaltungen. Zusätzlich versteht es sich, dass eine oder mehrere der elektrischen Spannungsquelle 202, Messschaltung 130 oder Begrenzerschaltung 214 die Zustandsabtastung der Speicherzellen für eine Vielzahl von Speicherzellen gänzlich oder teilweise unterstützen kann. Gemäß bestimmten beispielhaften Ausführungsformen kann das Auswählen und/oder Anlegen einer elektrischen Spannung wenigstens teilweise das Vorladen eines oder mehrerer Kondensators/Kondensatoren umfassen, der/die an einem oder mehreren Knoten einer Speicherzelle geschaltet sein kann/können.
  • Als nächstes wird auf 4 verwiesen, bei der es sich um eine Reihe an Graphen handelt, die bestimmte beispielhafte Zeitspannen von elektrischen Signalen zeigen, die mit der Zustandsabtastung der Speicherzelle über eine beispielhafte Vorrichtung 200 verknüpft sind (2). Die oberen drei Graphen 402-1 beziehen sich auf ein Snapback-Ereignis, das während der Speicherzellenzustandserkennung eintritt. Die unteren drei Graphen 402-2 sind ähnlich, beziehen sich jedoch auf das Ausbleiben eines Snapback-Ereignisses, das während der Zustandsabtastung der Speicherzelle eintritt.
  • Die horizontale Achse in jedem der Graphen in 4 stellt eine zunehmende Zeit beginnend mit einer Initiierung der Zustandsabtastung der Speicherzelle am Ursprung dar. Zusätzlich zeigt die gestrichelte Linie 420 einen Zeitpunkt eines Snapback-Ereignisses, die gestrichelte Linie 422 zeigt einen Zeitpunkt des Erzeugens eines Rückkopplungssignals 206 und die gestrichelte Linie 424 zeigt das Enden einer Zeitspanne vom Ursprung. Die vertikale Achse in jedem Graph ist als eine Spannung oder einen Strom darstellend gekennzeichnet. Der Ursprung der vertikalen Achse in diesen Beispielen kann einer Nullspannung bzw. einem Nullstrom entsprechen oder nicht.
  • In den oberen Graphen 402-1 zeigt die Linie 406-1 demnach zum Beispiel bestimmte Veränderungen in einem Spannungspegel, der an eine Speicherzelle angelegt ist (z. B. eine Bitleitungsknotenspannung abzüglich einer Wortleitungsknotenspannung). Die Linie 408-1 zeigt zum Beispiel bestimmte Veränderungen in einem Strompegel, der als Reaktion auf ein Snapback-Ereignis durch eine Speicherzelle fließt. Linie 410-1 zeigt zum Beispiel bestimmte Veränderungen in einem Spannungspegel am Messknoten 210 (2), der letztendlich einen erkannten Spannungspegelgrenzwert (VTS ) übersteigt, der durch die gestrichelte Linie 430 angezeigt ist.
  • In den unteren Graphen 402-2 (in denen z. B. kein Snapback-Ereignis eintritt) zeigt Linie 406-2 zum Beispiel wenige Veränderungen in einem an eine Speicherzelle angelegten Spannungspegel. Linie 408-2 zeigt zum Beispiel wenige Veränderungen in einem Strompegel, der durch eine Speicherzelle fließt. Linie 410-2 zeigt zum Beispiel geringfügige Veränderungen in einem Spannungspegel am Messknoten 210 (2), der einen gemessenen Spannungspegelgrenzwert, der durch die gestrichelte Linie 430 angezeigt ist, nicht übersteigt.
  • Als nächstes wird auf 6 verwiesen, bei der es sich um ein Ablaufdiagramm eines Verfahrens 600 zur Verwendung mit einem beispielhaften Speichergerät, z. B. wie in 1, handelt, um die Zustandsabtastung der Speicherzelle bereitzustellen oder anderweitig zu unterstützen. Das Verfahren 600 kann zum Beispiel wenigstens teilweise in verschiedenen Vorrichtungen oder Geräten ausgeführt sein, z. B. unter Verwendung verschiedener Schaltungen, Schaltungskomponenten usw.
  • Am beispielhaften Block 602 kann eine elektrische Spannung an eine Speicherzelle angelegt sein (z. B. zwischen einem ersten Knoten und einem zweiten Knoten). In bestimmten Fällen, zum Beispiel an Block 604, kann wenigstens teilweise basierend auf einer gemessenen Spannung am zweiten Knoten (z. B. einem Messknoten) bestimmt werden, ob ein Snapback-Ereignis eingetreten ist. In bestimmten Fällen, zum Beispiel an Block 606, kann ein elektrischer Parameter (z. B. ein Strom) durch eine Speicherzelle selektiv begrenzt sein. In bestimmten Fällen, zum Beispiel an Block 608, kann ein bestimmter Spannungspegel ausgewählt und angelegt werden, um zu bestimmen, ob ein bestimmter einer von mehreren Snapback-Ereignispegeln eingetreten ist, z. B. in beispielhaften Ausführungsformen, in denen eine Speicherzelle oder ähnliche Schaltung eine Vielzahl von Snapback-Ereignispegeln unterstützt. In bestimmten Fällen, zum Beispiel an Block 610, kann eine elektrische Spannung ausgewählt werden, um zu erkennen, ob sich eine Speicherzelle in einem bestimmten Zustand befindet oder nicht, oder um möglicherweise zwischen verschiedenen Zuständen zu unterscheiden.
  • Am beispielhaften Block 612 kann das Anlegen einer elektrischen Spannung als Reaktion auf ein Bestimmen, dass in der Speicherzelle ein Snapback-Ereignis eingetreten ist, verändert (z. B. entfernt) werden. In bestimmten Fällen, zum Beispiel an Block 614, kann das Anlegen einer elektrischen Spannung als Reaktion auf ein Bestimmen, dass seit dem Initiieren des Anlegens der elektrischen Spannung eine Zeitspanne verstrichen ist, anschließend verändert (z. B. entfernt) werden.
  • Am beispielhaften Block 616 kann wenigstens teilweise basierend auf einem Erkennen, dass ein Snapback-Ereignis eingetreten ist, oder als Reaktion auf ein Bestimmen, dass seit dem Initiieren eines Anlegens einer elektrischen Spannung eine Zeitspanne verstrichen ist, ein Zustand einer Speicherzelle bestimmt werden. In bestimmten Fällen, zum Beispiel an Block 618, kann das Anlegen eines elektrischen Programmierungssignals selektiv initiiert werden, um einen Zustand einer Speicherzelle zu verändern (z. B. als Teil eines Schreibvorgangs).
  • Die Bezeichnungen „und“, „oder“ und „und/oder“, wie sie hierin verwendet werden, können eine Vielzahl von Bedeutungen beinhalten, von denen auch angenommen wird, dass sie wenigstens teilweise vom Zusammenhang abhängen, in dem diese Bezeichnungen verwendet werden. Typischerweise soll „oder“, wenn es zur Verknüpfung einer Liste, wie A, B oder C, verwendet wird, A, B und C, hier im einschließenden Sinne, sowie A, B oder C, hier im exklusiven Sinne, bedeuten. Zusätzlich kann die Bezeichnung „ein/e/er oder mehrere“, wie sie hierin verwendet wird, verwendet werden, um ein(e) beliebige(s) Merkmal, Struktur, Eigenschaft im Singular zu beschreiben oder um eine Vielzahl von oder eine andere Kombination an Merkmalen, Strukturen oder Eigenschaften zu beschreiben. Es gilt jedoch zu beachten, dass es sich hierbei lediglich um ein darstellendes Beispiel handelt und der beanspruchte Gegenstand nicht auf dieses Beispiel beschränkt ist.
  • Die hierin beschriebenen Methodiken können wenigstens teilweise abhängig von Anwendungen gemäß bestimmten Merkmalen oder Beispielen durch verschiedene Mechanismen implementiert ausgeführt werden. Zum Beispiel können Methodiken neben Software in Hardware, Firmware oder Kombinationen davon ausgeführt sein. In einer Hardware-Ausführungsform kann beispielsweise ein Prozessor in einer/einem oder mehreren anwendungsspezifischen integrierten Schaltung(en) (ASICs), digitalen Signalprozessor(en) (DSPs), digitalen Signalverarbeitungsgerät(en) (DSPDs), programmierbaren Logikgerät(en) (PLDs), feldprogrammierbaren Gate-Arrays (FPGAs), Prozessoren, Steuerungen, Mikroprozessor(en), Elektronikgerät(en), anderen Geräteeinheiten, die entwickelt wurden, um die hierin beschriebenen Funktionen auszuführen, analogen Schaltungen oder Kombinationen davon implementiert sein.
  • In der obigen ausführlichen Beschreibung wurden zahlreiche spezifische Einzelheiten aufgeführt, um ein umfassendes Verständnis des beanspruchten Gegenstands bereitzustellen. Es versteht sich jedoch für Fachleute, dass die offenbarte Thematik ohne diese spezifischen Einzelheiten durchgeführt werden kann. In anderen Fällen wurden Fachleuten bekannte Verfahren oder Vorrichtungen nicht ausführlich beschrieben, um ein Verunklaren des beanspruchten Gegenstands zu vermeiden.
  • Einige Abschnitte der obigen ausführlichen Beschreibung wurden bezogen auf Logik, Algorithmen oder symbolische Repräsentationen der Operationen an binären Zuständen, die in einem Speicher einer spezifischen Vorrichtung oder einem speziellen Rechnergerät oder einer Plattform gespeichert sind, dargelegt. Im Rahmen dieser spezifischen Beschreibung beinhaltet die Bezeichnung spezifische Vorrichtung oder dergleichen einen Allgemeinzweck-Computer, sollte dieser programmiert sein, um bestimmte Funktionen gemäß Anweisungen von Programmsoftware auszuführen. Algorithmische Beschreibungen oder symbolische Darstellungen sind Beispiele von Techniken, die von Fachleuten in Signalverarbeitung oder verwandten Fachgebieten verwendet werden, um das Wesentliche ihrer Arbeiten an andere Fachleute zu übermitteln. Ein Algorithmus wird hier und allgemein als eine in sich konsistente Abfolge von Handlungen oder einer ähnlichen Signalverarbeitung, die zu einem gewünschten Ergebnis führt, angesehen. In diesem Zusammenhang umfassen Handlungen oder Verarbeitungen die physische Manipulation physischer Mengen. Typischerweise, wenn auch nicht zwangsläufig, können derartige Mengen elektrische oder magnetische Signale sein, die gespeichert, übertragen, kombiniert, verglichen oder anderweitig als elektronische Informationen darstellende Signale gehandhabt werden können. Bisweilen hat es sich, hauptsächlich aus Gründen des allgemeinen Sprachgebrauchs, als nützlich erwiesen, derartige Signale als Bits, Daten, Werte, Elemente, Symbole, Zeichen, Terme, Nummern, Ziffern, Informationen oder dergleichen zu bezeichnen. Es versteht sich jedoch, dass alle dieser oder ähnliche Bezeichnungen mit entsprechenden physischen Mengen zu verknüpfen sind und lediglich praktische Kennzeichnungen darstellen. Solange nicht ausdrücklich anderweitig angegeben, versteht sich, wie aus der nachfolgenden Beschreibung deutlich wird, dass sich die Verwendung von Bezeichnungen wie „verarbeiten“, „berechnen“, „errechnen“, „bestimmen“, „etablieren“, „erfassen“, „identifizieren“, „auswählen“, „erzeugen“ oder dergleichen durch diese Beschreibung hindurch auf Handlungen oder Prozesse einer spezifischen Vorrichtung, wie die eines Spezialcomputers oder eines ähnlichen zweckbestimmten elektronischen Rechnergeräts, beziehen kann. Im Rahmen dieser Beschreibung kann ein Spezialcomputer oder ein ähnliches zweckbestimmtes, elektronisches Rechnergerät demnach Signale manipulieren oder transformieren, die typischerweise als physische elektronische oder magnetische Mengen in Speichern, Verzeichnissen oder anderen Informationsspeichergeräten, Übertragungsgeräten oder Anzeigegeräten des Spezialcomputers oder ähnlich zweckbestimmten elektronischen Rechnergeräts dargestellt werden. Im Rahmen dieser spezifischen Patentanmeldung kann die Bezeichnung „spezifische Vorrichtung“ einen Allgemeinzweck-Computer beinhalten, wenn dieser programmiert ist, um bestimmte Funktionen gemäß Anweisungen von Programmsoftware auszuführen.
  • Unter einigen Umständen kann der Betrieb eines Speichergeräts, wie eine Zustandsveränderung von einer binären Eins zu einer binären Null oder umgekehrt, zum Beispiel eine Transformation, wie eine physische Transformation, umfassen. In bestimmten Arten von Speichergeräten kann eine physische Transformation eine physische Transformation eines Artikels in einen anderen Zustand oder einen anderen Gegenstand umfassen. Zum Beispiel, jedoch ohne Einschränkung, kann eine Veränderung des Zustands für einige Arten von Speichergeräten eine Zunahme oder das Speichern einer Ladung oder eine Entladung einer gespeicherten Ladung einschließen. Gleichermaßen kann eine Zustandsveränderung in anderen Speichergeräten eine physische Veränderung oder Transformation der magnetischen Ausrichtung oder eine physische Veränderung oder Transformation der Molekularstruktur, wie von kristallin zu amorph oder umgekehrt, umfassen. In weiteren anderen Speichergeräten kann eine Veränderung des physischen Zustands quantenmechanische Phänomene mit sich bringen, wie Überdeckung, Verschränkung oder dergleichen, was zum Beispiel Quantenbits (qubits) beinhalten kann. Das obige soll keine vollständige Auflistung aller Beispiele darstellen, in denen eine Zustandsveränderung von einer binären Eins zu einer binären Null oder umgekehrt in einem Speichergerät eine Transformation umfassen kann, wie eine physische Transformation. Stattdessen soll das obige lediglich als Beispiel dienen.
  • Ein computerlesbares (Speicher-)Medium kann typischerweise nicht flüchtig sein oder ein nicht flüchtiges Gerät umfassen. In diesem Zusammenhang kann ein nicht flüchtiges Speichermedium ein greifbares Gerät beinhalten, was bedeutet, dass das Gerät eine konkrete physische Form aufweist, auch wenn das Gerät seinen physischen Zustand ändern kann. Demnach bezieht sich „nicht flüchtig“ zum Beispiel auf ein Gerät, das trotz einer Veränderung im Zustand greifbar bleibt. Ein computerlesbares (Speicher-)Medium kann zum Beispiel für die Verwendung mit einem elektronischen Gerät 118 (1), einer Steuerung 220 (2) oder mit einer anderen Schaltung der Vorrichtung 100 ( 1) bereitgestellt sein.
  • Wenngleich veranschaulicht oder beschrieben wurde, was derzeit als beispielhafte Merkmale erachtet wird, versteht es sich für Fachleute, dass verschiedene andere Modifizierungen vorgenommen oder Entsprechungen ausgetauscht werden können, ohne dabei vom beanspruchten Gegenstand abzuweichen. Zusätzlich können beliebige Modifikationen vorgenommen werden, um eine bestimmte Situation an Lehren des beanspruchten Gegenstands anzupassen, ohne dabei von den/dem hierin beschriebenen Leitbegriff(en) abzuweichen.
  • Es ist daher beabsichtigt, dass der beanspruchte Gegenstand nicht auf bestimmte offenbarte Beispiele beschränkt ist, sondern dass der beanspruchte Gegenstand auch sämtliche Aspekte umfasst, die in die Möglichkeiten der beigefügten Ansprüche oder deren Entsprechungen fallen.

Claims (21)

  1. Verfahren (600), das Folgendes umfasst: Initiieren des Anlegens einer elektrischen Spannung an eine Schaltung (602); und Initiieren einer Veränderung im Anlegen der elektrischen Spannung als Reaktion auf ein Bestimmen, dass in der Schaltung ein Snapback-Ereignis eingetreten ist (612); wobei die Schaltung eine Vielzahl von Snapback-Ereignispegeln erzeugen kann und das Initiieren des Anlegens der elektrischen Spannung an die Schaltung (602) ferner Folgendes umfasst: Unterscheiden zwischen der Vielzahl von Snapback-Ereignispegeln durch Auswählen der elektrischen Spannung für einen bestimmten unter der Vielzahl von Snapback-Ereignispegeln.
  2. Verfahren (600) nach Anspruch 1, wobei das Initiieren des Anlegens der elektrischen Spannung an die Schaltung (602) ferner Folgendes umfasst: Unterscheiden zwischen der Vielzahl von Snapback-Ereignispegeln durch Einstellen eines Grenzwertspannungspegels zur Verwendung beim Bestimmen, dass ein bestimmter einer der Vielzahl von Snapback-Ereignispegeln eingetreten ist.
  3. Verfahren (600) nach Anspruch 1, das ferner Folgendes umfasst: Begrenzen eines elektrischen Stroms durch die Schaltung (606).
  4. Verfahren (600) nach Anspruch 3, wobei das Begrenzen des elektrischen Stroms durch die Schaltung (606) ferner Folgendes umfasst: Begrenzen des elektrischen Stroms auf eine Menge, die einen Leckstromgrenzwert übersteigt.
  5. Verfahren (600) nach Anspruch 1, wobei die Schaltung eine Speicherzelle umfasst und wobei das Verfahren (600) ferner Folgendes umfasst: Bestimmen eines Zustands der Speicherzelle wenigstens teilweise basierend auf einem Bestimmen, ob das Snapback-Ereignis eingetreten ist (616).
  6. Verfahren (600) nach Anspruch 5, das ferner Folgendes umfasst: Initiieren des Anlegens eines elektrischen Programmierungssignals an die Speicherzelle wenigstens teilweise basierend auf dem Zustand der Speicherzelle (618).
  7. Verfahren (600) nach Anspruch 1, das ferner Folgendes umfasst: als Reaktion auf ein Bestimmen, dass seit dem Initiieren des Anlegens der elektrischen Spannung (602) eine Zeitspanne verstrichen ist, Initiieren der Veränderung im Anlegen der elektrischen Spannung.
  8. Verfahren (600) nach Anspruch 1, wobei die Schaltung eine Speicherzelle umfasst und das Initiieren des Anlegens der elektrischen Spannung (602) ferner Folgendes umfasst: Auswählen der elektrischen Spannung wenigstens teilweise basierend auf einem bestimmten zu erkennenden Zustand der Speicherzelle (610).
  9. Verfahren (600) nach Anspruch 1, wobei das Initiieren der Veränderung im Anlegen der elektrischen Spannung der aus dem Snapback-Ereignis resultierenden Veränderung in der elektrischen Spannung folgt.
  10. Verfahren (600) nach Anspruch 1, wobei das Initiieren der Veränderung im Anlegen der elektrischen Spannung ein Beenden des Erzeugens der elektrischen Spannung umfasst.
  11. Verfahren (600) nach Anspruch 1, wobei die Schaltung eine Speicherzelle umfasst und wobei die Speicherzelle als Reaktion auf das Anlegen der elektrischen Spannung (602) das Snapback-Ereignis erzeugt, wenn sich die Speicherzelle in einem ersten Zustand befindet.
  12. Verfahren (600) nach Anspruch 1, wobei die Schaltung eine Speicherzelle umfasst und wobei die Speicherzelle das Snapback-Ereignis nicht als Reaktion auf das Anlegen der elektrischen Spannung erzeugt, wenn sich die Speicherzelle in einem zweiten Zustand befindet, und wobei die elektrische Spannung entfernt wird, nachdem eine Zeitspanne verstrichen ist.
  13. Vorrichtung (100), die Folgendes umfasst: eine Messschaltung (130), die auf das Eintreten eines Snapback-Ereignisses in einer Speicherzelle (102-1, 102-z) reagiert, um ein Rückkopplungssignal zu erzeugen, um eine Veränderung in einer an die Speicherzelle (102-1, 102-z) angelegten elektrischen Spannung zu initiieren, wobei die Speicherzelle (102-1, 102-z) eine Vielzahl von Snapback-Ereignispegeln erzeugen kann, und wobei die Vorrichtung (100) eingerichtet ist zum Unterscheiden zwischen der Vielzahl von Snapback-Ereignispegeln zum Bestimmen eines Zustands der Speicherzelle (102-1, 102-z).
  14. Vorrichtung (100) nach Anspruch 13, wobei die Speicherzelle (102-1, 102-z) einen ersten Knoten und einen zweiten Knoten umfasst, wobei der zweite Knoten eine geringere Kapazität aufweist als der erste Knoten und die Messschaltung (130) mit einem Spannungssignal am zweiten Knoten gekoppelt ist und auf dieses reagiert.
  15. Vorrichtung (100) nach Anspruch 14, wobei das Spannungssignal am zweiten Knoten wenigstens teilweise dadurch bedingt ist, dass eine von der das Snapback-Ereignis erfahrenden Speicherzelle (102-1, 102-z) freigesetzte elektrische Ladung auf eine mit dem zweiten Knoten verknüpfte Parasitärkapazität platziert wird.
  16. Vorrichtung nach Anspruch 14, wobei die Messschaltung (130) als Reaktion darauf, dass die Spannung des Spannungssignals einen Grenzwertspannungspegel übersteigt, das Rückkopplungssignal erzeugt.
  17. Gerät, das Folgendes umfasst: ein Array an Speicherzellen (114), einschließlich einer ersten Speicherzelle (102-1, 102-z), die mit einem Bitleitungsknoten (106) und einem Wortleitungsknoten (108) gekoppelt ist, wobei die erste Speicherzelle (102-1, 102-z) eine Vielzahl von Snapback-Ereignispegeln erzeugen kann; einen Schaltkreis, um eine elektrische Spannung an die erste Speicherzelle (102-1, 102-z) anzulegen, und wobei die erste Speicherzelle (102-1, 102-z) als Reaktion auf die elektrische Spannung ein Snapback-Ereignis erzeugt, wenn sich die erste Speicherzelle (102-1, 102-z) in einem ersten Zustand befindet; einen Messknoten (120, 122, 210), der an einen vom Bitleitungsknoten (106) oder dem Wortleitungsknoten (108) gekoppelt ist; eine Begrenzerschaltung (214), um als Reaktion auf eine Erhöhung eines elektrischen Stroms durch die erste Speicherzelle im Anschluss an das Snapback-Ereignis einen Spannungspegel am Messknoten (120, 122, 210) zu etablieren, der höher ist als ein gemessener Grenzwertspannungspegel; und eine Messschaltung (130), um als Reaktion auf das Überschreiten des gemessenen Grenzwertspannungspegels durch den Spannungspegel eine Veränderung der elektrischen Spannung zu initiieren, wobei die Messschaltung (130) zum Unterscheiden zwischen der Vielzahl von Snapback-Ereignispegeln zum Bestimmen eines Zustands der Speicherzelle (102-1, 102-z) eingerichtet ist.
  18. Gerät nach Anspruch 17, wobei die erste Speicherzelle (102-1, 102-z) als Reaktion auf die elektrische Spannung kein Snapback-Ereignis erzeugt, wenn sich die erste Speicherzelle (102-1, 102-z) nicht in dem ersten Zustand befindet, und wobei der Schaltkreis reagiert, um die elektrische Spannung von der ersten Speicherzelle (102-1, 102-z) zu entfernen, nachdem eine Zeitspanne verstrichen ist.
  19. Gerät nach Anspruch 17, wobei die Messschaltung (130) eine Veränderung in einem Zustand der ersten Speicherzelle wenigstens teilweise als Reaktion auf den Spannungspegel initiiert.
  20. Speichergerät, das Folgendes umfasst: eine Schnittstelle (140), um einen Programmbefehl zu empfangen; eine Speicherzelle (102-1, 102-z), um als Reaktion auf den Programmbefehl eine Programmierungsspannung zu empfangen; und eine Messschaltung (130), um ein Rückkopplungssignal bereitzustellen, um als Reaktion auf das Eintreten eines Snapback-Ereignisses in der Speicherzelle (102-1, 102-z) die Programmierungsspannung zu verringern, wobei die Speicherzelle (102-1, 102-z) eine Vielzahl von Snapback-Ereignispegeln erzeugen kann, und wobei eine Vorrichtung (100) zum Unterscheiden zwischen der Vielzahl von Snapback-Ereignispegeln zum Bestimmen eines Zustands der Speicherzelle eingerichtet ist.
  21. Speichergerät nach Anspruch 20, wobei die Messschaltung (130) das Rückkopplungssignal bereitstellt, um wenigstens eins des Folgenden zu verringern: einen Zeitraum, für den die Programmierungsspannung an die Speicherzelle angelegt ist; oder einen Stromverbrauch des Speichers.
DE112012003422.8T 2011-08-18 2012-08-17 Vorrichtungen, Geräte und Verfahren zum Erkennen eines Snapback-Ereignisses in einer Schaltung Active DE112012003422B4 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/213,018 2011-08-18
US13/213,018 US8767482B2 (en) 2011-08-18 2011-08-18 Apparatuses, devices and methods for sensing a snapback event in a circuit
PCT/US2012/051489 WO2013026044A1 (en) 2011-08-18 2012-08-17 Apparatuses, devices and methods for sensing a snapback event in a circuit

Publications (2)

Publication Number Publication Date
DE112012003422T5 DE112012003422T5 (de) 2014-05-08
DE112012003422B4 true DE112012003422B4 (de) 2019-06-13

Family

ID=47712549

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112012003422.8T Active DE112012003422B4 (de) 2011-08-18 2012-08-17 Vorrichtungen, Geräte und Verfahren zum Erkennen eines Snapback-Ereignisses in einer Schaltung

Country Status (6)

Country Link
US (6) US8767482B2 (de)
JP (1) JP5914659B2 (de)
KR (2) KR101624132B1 (de)
CN (2) CN107068178B (de)
DE (1) DE112012003422B4 (de)
WO (1) WO2013026044A1 (de)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
US8654560B2 (en) * 2009-10-28 2014-02-18 Intermolecular, Inc. Variable resistance memory with a select device
US8767482B2 (en) * 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
JP5715306B2 (ja) * 2011-08-29 2015-05-07 インテル・コーポレーション クロスポイントアレイにおける結合キャパシタを利用したタイルレベルでのスナップバック検出
CN103946813B (zh) 2011-09-30 2017-08-25 英特尔公司 基于使用统计量追踪的远存储器访问信号的生成
US9600416B2 (en) * 2011-09-30 2017-03-21 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy
CN107608910B (zh) 2011-09-30 2021-07-02 英特尔公司 用于实现具有不同操作模式的多级存储器分级结构的设备和方法
WO2013048500A1 (en) 2011-09-30 2013-04-04 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy over common memory channels
EP3364304B1 (de) 2011-09-30 2022-06-15 INTEL Corporation Speicherkanal zur unterstützung von nah- und fernspeicherzugriffen
US9047944B2 (en) 2013-04-24 2015-06-02 Micron Technology, Inc. Resistance variable memory sensing
KR101592759B1 (ko) * 2013-10-29 2016-02-05 서울대학교산학협력단 포지티브 피드백을 이용한 센싱 시스템
US9286975B2 (en) * 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
US9224465B2 (en) * 2014-03-21 2015-12-29 Intel Corporation Cross-point memory bias scheme
US9437293B1 (en) * 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
US10163481B1 (en) 2017-07-20 2018-12-25 Micron Technology, Inc. Offset cancellation for latching in a memory device
US10395738B2 (en) * 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
US10366747B2 (en) * 2017-11-30 2019-07-30 Micron Technology, Inc. Comparing input data to stored data
US10566052B2 (en) 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
JP2019164873A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置およびその制御方法
US10607664B2 (en) 2018-03-22 2020-03-31 Micron Technology, Inc. Sub-threshold voltage leakage current tracking
US10424372B1 (en) * 2018-04-19 2019-09-24 Micron Technology, Inc. Apparatuses and methods for sensing memory cells
KR102515463B1 (ko) * 2018-06-18 2023-03-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
US10803939B2 (en) * 2018-08-22 2020-10-13 Micron Technology, Inc. Techniques for programming a memory cell
KR20200104603A (ko) * 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템
KR20200145320A (ko) 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 리드 디스터번스를 완화시킬 수 있는 비휘발성 메모리 장치 및 이를 이용하는 시스템
US11177009B2 (en) 2019-12-30 2021-11-16 Micron Technology, Inc. Multi-state programming of memory cells
US11315633B2 (en) 2019-12-30 2022-04-26 Micron Technology, Inc. Three-state programming of memory cells
US11430509B2 (en) 2020-02-21 2022-08-30 Micron Technology, Inc. Varying-polarity read operations for polarity-written memory cells
US11302390B2 (en) 2020-07-10 2022-04-12 Micron Technology, Inc. Reading a multi-level memory cell
US11355209B2 (en) * 2020-07-10 2022-06-07 Micron Technology, Inc. Accessing a multi-level memory cell

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060164905A1 (en) 2005-01-07 2006-07-27 Nec Electronics Corporation Integrated circuit apparatus
US7106623B2 (en) 2005-01-03 2006-09-12 Macronix International Co., Ltd. Phase-change multi-level cell and operating method thereof
US20060221734A1 (en) 2005-03-30 2006-10-05 Ferdinando Bedeschi Detecting switching of access elements of phase change memory cells
US20060233019A1 (en) 2005-04-14 2006-10-19 Kostylev Sergey A Reading phase change memories without triggering reset cell threshold devices
US20080180990A1 (en) 2007-01-31 2008-07-31 Macronix International Co., Ltd. Method to tighten set distribution for pcram
WO2009158673A1 (en) 2008-06-27 2009-12-30 Sandisk 3D Llc Simultaneous write and verify in a non-volatile storage

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW247368B (en) * 1993-09-29 1995-05-11 Seiko Epuson Co Current regulating semiconductor integrate circuit device and fabrication method of the same
DE19632136A1 (de) * 1996-08-09 1998-02-12 Deutsche Telekom Ag Digitalspeicherelement
US5828605A (en) * 1997-10-14 1998-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Snapback reduces the electron and hole trapping in the tunneling oxide of flash EEPROM
CN101179079B (zh) * 2000-08-14 2010-11-03 矩阵半导体公司 密集阵列和电荷存储器件及其制造方法
US6449211B1 (en) * 2001-08-31 2002-09-10 Intel Corporation Voltage driver for a memory
TW586124B (en) * 2002-09-18 2004-05-01 Macronix Int Co Ltd ESD protection apparatus and method for a high-voltage input pad
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
TWI288931B (en) * 2004-06-19 2007-10-21 Samsung Electronics Co Ltd Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement
US6990017B1 (en) * 2004-06-30 2006-01-24 Intel Corporation Accessing phase change memories
EP1677357A1 (de) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phasenübergangsspeichereinrichtung mit einer Haftschicht und Herstellungsverfahren dafür
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7071533B1 (en) * 2005-02-04 2006-07-04 Polar Semiconductor, Inc. Bipolar junction transistor antifuse
US7570524B2 (en) 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
US7248521B2 (en) 2005-07-12 2007-07-24 Micron Technology, Inc. Negative voltage discharge scheme to improve snapback in a non-volatile memory
JP4191211B2 (ja) 2006-07-07 2008-12-03 エルピーダメモリ株式会社 不揮発性メモリ及びその制御方法
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
KR101191818B1 (ko) * 2007-07-31 2012-10-16 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2009044237A1 (en) 2007-10-03 2009-04-09 Stmicroelectronics Crolles 2 Sas Anti-fuse element
JP2009141225A (ja) * 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
US8194433B2 (en) * 2008-02-20 2012-06-05 Ovonyx, Inc. Method and apparatus for accessing a bidirectional memory
US8031516B2 (en) * 2008-12-12 2011-10-04 Stephen Tang Writing memory cells exhibiting threshold switch behavior
US7876607B2 (en) 2008-12-12 2011-01-25 Stephen Tang Reading threshold switching memory cells
JP5045733B2 (ja) * 2008-12-24 2012-10-10 株式会社デンソー 半導体装置
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
US7957207B2 (en) * 2009-03-10 2011-06-07 Ovonyx, Inc. Programmable resistance memory with interface circuitry for providing read information to external circuitry for processing
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7106623B2 (en) 2005-01-03 2006-09-12 Macronix International Co., Ltd. Phase-change multi-level cell and operating method thereof
US20060164905A1 (en) 2005-01-07 2006-07-27 Nec Electronics Corporation Integrated circuit apparatus
US20060221734A1 (en) 2005-03-30 2006-10-05 Ferdinando Bedeschi Detecting switching of access elements of phase change memory cells
US20060233019A1 (en) 2005-04-14 2006-10-19 Kostylev Sergey A Reading phase change memories without triggering reset cell threshold devices
US20080180990A1 (en) 2007-01-31 2008-07-31 Macronix International Co., Ltd. Method to tighten set distribution for pcram
WO2009158673A1 (en) 2008-06-27 2009-12-30 Sandisk 3D Llc Simultaneous write and verify in a non-volatile storage

Also Published As

Publication number Publication date
DE112012003422T5 (de) 2014-05-08
US11100991B2 (en) 2021-08-24
CN107068178B (zh) 2020-11-13
US20160365141A1 (en) 2016-12-15
JP2014529838A (ja) 2014-11-13
US20170358347A1 (en) 2017-12-14
US20190013067A1 (en) 2019-01-10
US9390768B2 (en) 2016-07-12
WO2013026044A1 (en) 2013-02-21
US20130044539A1 (en) 2013-02-21
US20140334237A1 (en) 2014-11-13
JP5914659B2 (ja) 2016-05-11
US10083745B2 (en) 2018-09-25
CN107068178A (zh) 2017-08-18
US20200219562A1 (en) 2020-07-09
CN103748630A (zh) 2014-04-23
US9747981B2 (en) 2017-08-29
KR20140047146A (ko) 2014-04-21
US10636483B2 (en) 2020-04-28
KR101624132B1 (ko) 2016-05-25
US8767482B2 (en) 2014-07-01
CN103748630B (zh) 2016-11-02
KR101889202B1 (ko) 2018-08-16
KR20160062201A (ko) 2016-06-01

Similar Documents

Publication Publication Date Title
DE112012003422B4 (de) Vorrichtungen, Geräte und Verfahren zum Erkennen eines Snapback-Ereignisses in einer Schaltung
DE102012209035B4 (de) Lesearchitektur für einen MRAM
DE102008032058B4 (de) Mehrpegel-Phasenänderungsspeicher und verwandte Verfahren
DE102006047434B4 (de) Verfahren zum Ermitteln des Speicherzustands einer resistiven Multi-Level-Speicherzelle, Verfahren zur Programmierung eines Speicherzustands einer resistiven Speicherzelle, Vorrichtung zur Messung des Speicherzustands einer resistiven M-L-Speicherzelle
DE602004013391T2 (de) Temperaturkompensierte Widerstands-RAM (RRAM)-Schaltung
DE102012111094B4 (de) MRAM mit Strom-gestützten Selbstreferenz-Lesevorgängen
DE112015000339T5 (de) Abschwächen von Lesestörung in einem Kreuzpunktspeicher
DE602004006848T2 (de) Test für schwache sram-zellen
DE102013101675A1 (de) Anpassung von Referenzwiderständen bei der Ermittlung von MRAM-Widerstandszuständen
DE202020102287U1 (de) Speicherzelle mit drei Ports und Array für In-Memory-Computing
DE102008006543A1 (de) Speicher mit Mehrbit-Speicherzellen mit einem magnetischen und einem widerstandsbehafteten Speicherelement und darauf bezogene Verfahren
EP1204120B1 (de) Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
DE102018122624A1 (de) Resistive Speichervorrichtung mit Referenzzelle und Verfahren zum Betreiben derselben
DE102006062048B4 (de) Speicher und Verfahren zum Bestimmen des Zustands einer Speicherzelle
DE102004030591A1 (de) Magnetischer Speicher, der Veränderungen zwischen einem ersten und einem zweiten Widerstandszustand einer Speicherzelle erfasst
DE112019007657T5 (de) Temperaturbasierte speicherverwaltung
DE102018128329A1 (de) Speichervorrichtung und Verfahren zum Betreiben derselben
DE102004058132B3 (de) Speicherschaltung sowie Verfahren zum Bewerten eines Speicherdatums einer CBRAM-Widerstandsspeicherzelle
DE19730347A1 (de) Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben
DE102016100014B4 (de) Speicherbaustein und seine Referenzschaltung
DE10218272A1 (de) Programmierbarer Festwertspeicher, Speicherzelle hierfür und zugehöriges Verfahren zum Schreiben/Lesen von Daten
DE102017203455A1 (de) Übergangsüberwachung bei resistivem Speicher
DE102019200314A1 (de) Schreibunterstützung
DE102018107201A1 (de) Speicherschaltkreiskonfiguration und Verfahren
DE60225739T2 (de) Lesen von Speicherzellen

Legal Events

Date Code Title Description
R012 Request for examination validly filed

Effective date: 20140521

R016 Response to examination communication
R018 Grant decision by examination section/examining division
R130 Divisional application to

Ref document number: 112012007335

Country of ref document: DE

R020 Patent grant now final