DE102017203455A1 - Übergangsüberwachung bei resistivem Speicher - Google Patents

Übergangsüberwachung bei resistivem Speicher Download PDF

Info

Publication number
DE102017203455A1
DE102017203455A1 DE102017203455.6A DE102017203455A DE102017203455A1 DE 102017203455 A1 DE102017203455 A1 DE 102017203455A1 DE 102017203455 A DE102017203455 A DE 102017203455A DE 102017203455 A1 DE102017203455 A1 DE 102017203455A1
Authority
DE
Germany
Prior art keywords
cell
circuit
change rate
current
cell current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102017203455.6A
Other languages
English (en)
Other versions
DE102017203455B4 (de
Inventor
Ulrich Backhausen
Giacomo Curatolo
Jens Rosenbusch
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of DE102017203455A1 publication Critical patent/DE102017203455A1/de
Application granted granted Critical
Publication of DE102017203455B4 publication Critical patent/DE102017203455B4/de
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/1227—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing of components, parts or materials
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/12—Testing dielectric strength or breakdown voltage ; Testing or monitoring effectiveness or level of insulation, e.g. of a cable or of an apparatus, for example using partial discharge measurements; Electrostatic testing
    • G01R31/14—Circuits therefor, e.g. for generating test voltages, sensing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0045—Read using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

Eine Schaltung (100, 200, 300) zum Überwachen eines resistiven Speichers mit einem Array von Zellen (50-0...n), die zwischen jeweilige Bitleitungen (BL) und jeweilige Wortleitungen (WL) gekoppelt sind. Die Schaltung (100, 200, 300) umfasst eine Strombestimmungsschaltung (110, 210, 310), ausgelegt zum Bestimmen eines Zellenstroms (I) und einer Zellenstrom-Änderungsrate (dI/dt) mindestens einer der Zellen (50-0...n); und eine Steuerschaltung (120, 220, 320), ausgelegt zum Bestimmen, ob die Zellenstrom-Änderungsrate (dI/dt) außerhalb eines vordefinierten Bereichs der Zellenstrom-Änderungsrate liegt; und Ausführen einer vorbestimmten Aktion, wenn die Steuerschaltungsbestimmung positiv ist.

Description

  • STAND DER TECHNIK
  • Resistiver Direktzugriffsspeicher (RRAM oder ReRAM) ist ein nichtflüchtiger Speicher, bei dem ein Dielektrikum, das normalerweise isolierend ist, dafür ausgelegt ist, nach Anlegen einer ausreichend hohen Spannung zu leiten. Die Bildung eines Leitungspfads im Dielektrikum erfordert typischerweise eine relativ hohe Spannung. Nachdem der Pfad gebildet ist, kann der Pfad durch eine geeignet angelegte Spannung RÜCKGESETZT (d. h. zur Bereitstellung von hohem Widerstand unterbrochen) oder GESETZT (zur Bereitstellung eines niedrigen Widerstands neu gebildet) werden. Eine Operation, bei der eine ReRAM-Zelle in einem hohen resistivem Zustand während einer Zeit tSET zu einem niedrigen resistivem Zustand wechselt, ist im vorliegenden Gebrauch eine SETZ-Operation. Umgekehrt ist eine Operation, bei der eine ReRAM-Zelle in einem niedrigen resistiven Zustand während einer Zeit tRESET zu einem hohen resistiven Zustand wechselt, eine RÜCKSETZ-Operation.
  • Der ReRAM-SETZ/RÜCKSETZ-Prozess basierte herkömmlicherweise rein auf Zeit, das heißt, während des Prozesses wird für einen festen Zeitraum tWRITE eine Spannung an eine Wortleitung/Bitleitung einer ReRAM-Zelle angelegt. Wenn die SETZ-Zeit kleiner als die SCHREIB-Zeit ist (tSET < tWRITE) besteht jedoch hoher Stromverbrauch und potentiell weitere Belastung (Übersetz-Zyklierungsprobleme). Und wenn die RÜCKSETZ-Zeit kleiner als die Schreib-Zeit ist (tRESET < tWRITE), besteht nach dem Zellenübergang hohe Spannungsbelastung an der ReRAM-Zelle.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • 1 zeigt eine Schaltung zum Überwachen von resistivem Speicher gemäß einem Aspekt der Offenbarung.
  • 2 zeigt eine Schaltung zur Überwachung von resistivem Speicher gemäß einem anderen Aspekt der Offenbarung.
  • 3 zeigt eine Schaltung zum Überwachen von resistivem Speicher gemäß einem anderen Aspekt der Offenbarung.
  • 4A–4E zeigen Diagramme und entsprechende Graphen eines auf Registern basierenden SETZ-Prozesses gemäß einem Aspekt der Offenbarung.
  • 5 zeigt ein Flussdiagramm eines Verfahrens zum Überwachen von resistivem Speicher gemäß einem Aspekt der Offenbarung.
  • AUSFÜHRLICHE BESCHREIBUNG
  • Die vorliegende Offenbarung betrifft eine Schaltung zum Überwachen eines resistiven Speichers mit einem Array von Zellen, die zwischen jeweilige Bitleitungen und jeweiligen Wortleitungen gekoppelt sind. Die Schaltung umfasst eine Strombestimmungsschaltung und eine Steuerschaltung. Die Strombestimmungsschaltung ist ausgelegt zum Bestimmen eines Zellenstroms und einer Zellenstrom-Änderungsrate mindestens einer der Zellen. Die Steuerschaltung ist ausgelegt zum Bestimmen, ob die Zellenstrom-Änderungsrate außerhalb eines vordefinierten Bereichs der Zellenstrom-Änderungsrate liegt, zum Beispiel zu hoch oder zu niedrig. Wenn diese Bestimmung positiv ist, kann die Steuerschaltung eine vorbestimmte Aktion ausführen.
  • Die vorbestimmte Aktion kann dynamisch oder statisch sein. Eine dynamische Aktion kann die Zellenzustandsübergangssequenz stoppen oder die Wortleitungsspannung und/oder Bitleitungsspannung während der Zellenübergangssequenz justieren. Eine statische Aktion kann sein: nachdem Zellenströme an vorbestimmten Zeitpunkten und eine Zellenstrom-Änderungsrate gespeichert sind, werden die gespeicherten Werte zum Justieren der Wortleitungsspannung und/oder Bitleitungsspannung zwischen Zellenzustandsübergangssequenzen verwendet.
  • 1 zeigt eine Schaltung 100 zum Überwachen von resistivem Speicher gemäß einem Aspekt der Offenbarung und zeigt auch einen herkömmlichen resistiven Speicher 10, um der Schaltung 100 einen Kontext zu geben.
  • Die Schaltung 100 umfasst eine Strombestimmungsschaltung 110, eine Steuerschaltung 120 und einen Speicher 130.
  • Der herkömmliche resistive Speicher 10 weist ein Array von Zellen 50-0...n auf, die zwischen jeweilige Bitleitungen BL und jeweilige Wortleitungen WL gekoppelt sind. In der Figur ist nur eine Zelle 50-0...n gezeigt, aber in der Realität besteht ein Array aus Zellen 50-0...n. Das Array von Zellen 50-0...n arbeitet in Verbindung mit zwei Multiplexern 60, 70, Auswahltransistoren 80-0...m und Nebenschluss 40-1 (und/oder Nebenschluss 40-2). Dieser resistive Speicher 10 mit zwei Multiplexern ist für jeden resistiven Speicher anwendbar, der unter einem Bipolar-SETZ/RÜCKSETZ-Schema arbeitet. Die allgemeine Funktionsweise des resistiven Speichers 10 ist bekannt und wird hier der Kürze halber nicht dargestellt.
  • Die Steuerschaltung 120 ist dafür ausgelegt, dem Bitleitungsmultiplexer 70 eine Bitleitungsspannung BLV zuzuführen. Die Steuerschaltung 120 ist auch ausgelegt zum Steuern des Bitleitungsmultiplexers 70 durch Bereitstellen eines Multiplexerauswahlsignals SS-70 dergestalt, dass die Bitleitungsspannung BLV einer ausgewählten Zelle 50-0 zugeführt wird.
  • Ferner ist die Steuerschaltung 120 ausgelegt zum Steuern eines Auswahltransistors 80 durch Bereitstellen einer Wortleitungsspannung WLV. Die Auswahl der Wortleitungsspannung WLV wird durch einen (nicht gezeigten) Multiplexer durchgeführt, der sich in der Steuerschaltung 120 befindet. Die Steuerschaltung 120 ist ferner ausgelegt zum Steuern eines Sourceleitungs-Multiplexers 60 durch Bereitstellen eines Multiplexer-Auswahlsignals SS-60 dergestalt, dass die ausgewählte Zelle 50-0 über den Nebenschluss 40-1 mit Masse gekoppelt werden kann. Der Nebenschluss 40-1 ist für verschiedene Strommessbereiche justierbar. Gegebenenfalls, zusätzlich oder als Alternative kann der zweite Nebenschluss 40-2 abhängig von dem konkreten Schaltungsentwurf und der Physik der Zelle 50-0 auf der anderen Seite der Zelle 50-0 zwischen dem Bitleitungsmultiplexer 70 und der Steuerschaltung 120 gekoppelt sein.
  • Die Strombestimmungsschaltung 110 ist ausgelegt zum Bestimmen eines Zellenstroms I zu bestimmten Zeiten t und einer Zellenstrom-Änderungsrate dI/dt (d. h. einer Ableitung des Zellenstroms I) mindestens einer der Zellen 50-0. Diese Bestimmung kann während einer Zellenwiderstands-Übergangssequenz der mindestens einen Zelle 50-0 erfolgen. Die Zellenwiderstands-Übergangssequenz kann eine Setzoperation, eine Rücksetzoperation und/oder eine Bildungsoperation der mindestens einen Zelle 50-0 sein. Diese Bestimmung durch die Strombestimmungsschaltung 110 ist nicht darauf beschränkt, während einer Zellenwiderstands-Übergangssequenz ausgeführt zu werden, sondern kann zu einem beliebigen Zeitpunkt erfolgen. Zum Beispiel kann die Bestimmung während einer normalen Leseoperation durchgeführt werden, bei der die bestimmten Werte dann zur Bestimmung einer Zellenstrom-Übergangsgeschwindigkeit verwendet werden.
  • Der Speicher 130 ist ausgelegt zum Speichern des bestimmten Zellenstroms I zu den vorbestimmten Zeiten I(t) und zum Speichern der bestimmten Zellenstrom-Änderungsrate dI/dt.
  • Die Steuerschaltung 120 ist ausgelegt zum Bestimmen, ob die Zellenstrom-Änderungsrate dI/dt außerhalb eines vordefinierten Bereichs der Zellenstrom-Änderungsrate liegt. Wenn diese Bestimmung positiv ist, wird eine vorbestimmte Aktion ausgeführt.
  • Die vorbestimmte Aktion kann eine beliebige einer Anzahl von Aktionen sein. Die vorbestimmte Aktion kann eine statische Justierung der Bitleitungsspannung BLV und/oder der Wortleitungsspannung WLV der mindestens einen Zelle 50-0 sein, die zwischen Zellenwiderstands-Übergangssequenzen durchgeführt wird. Als Alternative kann die vorbestimmte Aktion eine dynamische Justierung der Bitleitungsspannung BLV und/oder der Wortleitungsspannung WLV mindestens eine Zelle 50-0 sein, die während einer Zellenwiderstands-Übergangssequenz der mindestens einen Zelle 50-0 durchgeführt wird. Als Alternative kann die vorbestimmte Aktion Stoppen der Zellenwiderstands-Übergangssequenz der mindestens einen Zelle 50-0 oder Ersetzen der mindestens einen Zelle 50-0 mit einer redundanten Zelle sein. Als Alternative kann die vorbestimmte Aktion eine Modifikation eines Timings von Zellenwiderstands-Übergangssequenzen sein.
  • Der vordefinierte Bereich der Zellenstrom-Änderungsrate kann auf einer Compliance-Einstellung des Zellenstroms I oder der Zellenstrom-Änderungsrate dI/dt basieren.
  • Die Strombestimmungsschaltung 110 kann ausgelegt sein zum Bestimmen eines Zellenstroms I und einer Zellenstrom-Änderungsrate dI/dt mehrerer Zellen 50, statt einer einzigen Zelle. In einem solchen Fall ist die Steuerschaltung 120 ausgelegt zum Bestimmen, ob die Zellenstrom-Änderungsrate dI/dt irgendwelcher der mehreren Zellen 50 außerhalb des vordefinierten Bereichs der Zellenstrom-Änderungsrate liegt, und Ausführen der vorbestimmten Aktion, wenn die Steuerschaltungsbestimmung für irgendwelche der Zellen 50 positiv ist. Jede der mehreren Zellen 50 kann einen individuellen vordefinierten Bereich der Zellenstrom-Änderungsrate aufweisen, oder als Alternative einen selben vordefinierten Bereich der Zellenstrom-Änderungsrate, der für jede der Zellen gilt.
  • Die Strombestimmungsschaltung 110 kann ausgelegt sein zum sequentiellen Bestimmen des Zellenstroms I und der Zellenstrom-Änderungsrate dI/dt der mehreren Zellen 50. Als Alternative kann die Strombestimmungsschaltung 110 ausgelegt sein zum gleichzeitigen Bestimmen des Zellenstroms I und der Zellenstrom-Änderungsrate dI/dt mehrerer Zellen 50; in einem solchen Fall kann die Steuerschaltung 120 ausgelegt sein zum Bestimmen, ob ein Median der Zellenstrom-Änderungsrate dI/dt der mehreren Zellen 50 außerhalb eines vordefinierten Bereichs des Medians der Zellenstrom-Änderungsrate liegt, und Ausführen einer vorbestimmten Aktion, wenn die Steuerschaltungsbestimmung positiv ist.
  • Die Steuerschaltung 120 kann auch ausgelegt sein zum Herauffahren der Wortleitungsspannung WLV und/oder der Bitleitungsspannung BLV der mindestens einen Zelle 50-0, bis eine vorbestimmte Zellenstrom-Änderungsrate dI/dt erreicht ist.
  • Der Nebenschluss 40-1 muss nicht direkt im Bitleitungs-Sourceleitungstrakt gekoppelt sein, sondern kann sich stattdessen in einem anderen Stromtrakt befinden, der durch einen Stromspiegel bezogen wird. Statt eines Nebenschlusses 40-1 ist eine Alternative ein Leseverstärker und Referenzstrom zur Messung des Zellenstroms I.
  • Es gibt mehrere Implementierungsoptionen für den Nebenschluss 40. Der Nebenschluss 40 kann auf einer oder beiden Seiten der Zellen 50-0 (40-1 und 40-2) platziert werden. Abhängig von der Größe und Betriebsart (SETZEN/RÜCKSETZEN) kann ein Nebenschluss 40 auf einer Seite der Zelle 50-0 umgangen werden, um nur den Nebenschluss 40 auf der anderen Seite zu verwenden. Außerdem können die Größen der Nebenschlüsse 40-1, 40-2 justiert werden.
  • Wenn die Nebenschlüsse 40-1, 40-2 auf beiden Seiten (Sourceleitung, Bitleitung) der Zelle 50-1 platziert sind, kann eine Differenz-Strommessung I (Sourceleitung)-I (Bitleitung) durchgeführt werden, um zum Beispiel potentielle Leckströme auf der ausgewählten Bitleitung BL während eines Rücksetz-Prozesses zu untersuchen. Im Fall eines parallelen Schreibens ist es möglich, alle Zellen 50-0...n mit demselben Nebenschluss 40 zu koppeln, um einen Durchschnittsstrom zu erhalten.
  • 2 zeigt eine Schaltung 200 zum Überwachen von resistivem Speicher gemäß einem anderen Aspekt der Offenbarung.
  • Die Schaltung 200 ist der Schaltung 100 von 1 ähnlich, mit der Ausnahme, dass die Steuerschaltung 220 und der Speicher 230 der Einfachheit halber in einem einzigen Kasten dargestellt sind, und umfasst Einzelheiten einer beispielhaften Ausführungsform einer Strombestimmungsschaltung 210.
  • Die Strombestimmungsschaltung 210 umfasst eine Referenzspannungs-Erzeugungsschaltung 214, einen Komparator 212 und gegebenenfalls einen Differenzierer 216.
  • Die Referenzspannungs-Erzeugungsschaltung 214 umfasst Widerstände 214-1...n, die in Reihe geschaltet sind, und einen Analog-Multiplexer 214-M. Eine Bandlückenspannung v_Bandlücke wird der Reihe von Widerständen 214-1...n zugeführt, und Knoten zwischen den Widerständen 214-1...n werden mit einem der Eingänge des Analog-Multiplexers 214-M gekoppelt. Der Analog-Multiplexer 214-M wählt auf der Basis eines Eingangssignals von der Steuerschaltung 220 einen der Knoten aus und gibt die entsprechende Spannung als die Referenzspannung Uref an einen der Eingänge des Komparators 212 aus.
  • Der Komparator 212 ist ausgelegt zum Vergleichen der Nebenschlussspannung U zu periodischen Zeiten mit der Referenzspannung Uref. Die Referenzspannung Uref kann durch einen Automaten zum Beispiel von einem Startpegel Urefmin bis Urefmax durchlaufen werden. Das Durchlaufen wird gestoppt, wenn die Nebenschlussspannung U den Referenzspannungsdurchlauf überschreitet (> für SETZEN, < RÜCKSETZEN). Ein (nichtgezeigter) Timer bestimmt die Zeit dieser Überschreitung.
  • Der Speicher 230 ist ausgelegt zum Speichern der Nebenschlussspannung U zu periodischen Zeiten U(t). Die Nebenschlussspannungs-Änderungsrate dU/dt kann durch die Steuerschaltung 220 durch Ausführen einer digitalen Differenzierung auf der Basis gespeicherter U(t)-Werte bestimmt werden. Eine Differenz zwischen zwei Nebenschlussspannungen U, dividiert durch die Differenz zwischen den entsprechenden Zeiten, die die Ableitung der Nebenschlussspannung ist, führt bekanntlich zu der Nebenschlussspannungs-Änderungsrate dU/dt. Als Alternative kann der Differenzierer 216 die Nebenschlussspannungs-Änderungsrate dU/dt direkt messen. (Differenzierer sind bekannt und der Kürze halber werden hier keine Einzelheiten angegeben). Die Steuerschaltung 220 kann dann ausgelegt sein zum Bestimmen des Zellenstroms I und der Zellenstrom-Änderungsrate dI/dt auf der Basis der Nebenschlussspannung U und der Nebenschlussspannungs-Änderungsrate dU/dt.
  • Die Nebenschlussspannung U(t) und die Nebenschlussspannungs-Änderungsrate dU/dt werden mit Zielen/erwarteten Werten verglichen. Auf der Basis des Vergleichs können die Wortleitungsspannung WLV und/oder der Bitleitungsspannung BLV ein- oder ausgeschaltet oder justiert werden, um höher oder niedriger zu sein. Es werden so viele Durchläufe wie möglich durchgeführt, um mehrere U(t) in kleinen Zeitschritten zu erhalten, um den Rauscheinfluss zu begrenzen.
  • Als Alternative kann am Anfang der Zellenübergangssequenz die anfängliche Nebenschlussspannung U(t0) abgetastet und gehalten werden. Auf der Basis der anfänglichen Nebenschlussspannung U(t0) können zusätzliche Nebenschlussspannungspegel auf der Basis des anfänglichen Nebenschlussspannungswerts U(t0), wie etwa Vielfache des anfänglichen Nebenschlussspannungswerts U(t0), anstelle der ausgewählten Werte des Analog-Multiplexers wie oben besprochen als die Referenzspannungen Uref verwendet werden. Die Nebenschlussspannung U(t) wird dann mit den zusätzlichen Referenzspannungspegeln Uref verglichen, um die Nebenschlussspannung U zu bestimmen. Ein (nicht gezeigter) Timer läuft zum Aufzeichnen des Timings der Vergleiche, so dass eine Analog-Nebenschlussspannungs-Änderungsrate dU/dt bestimmt werden kann.
  • Als Alternative können die Bitleitungsspannung BLV und/oder Wortleitungsspannung WLV während des Zellenumschaltens heraufgefahren werden. Der Zellenstrom I und die Zellenstrom-Änderungsrate dI/dt können auf der Basis der Nebenschlussspannung U und Nebenschlussspannungs-Änderungsrate dU/dt bestimmt werden. Das Herauffahren wird gestoppt, wenn der Zellenstrom I und/oder die Zellenstrom-Änderungsrate dI/dt (oder Nebenschlussspannung U und Nebenschlussspannungs-Änderungsrate dU/dt) über oder unter einem vordefinierten Wert liegen.
  • 3 zeigt eine Schaltung 300 zum Überwachen von resistivem Speicher gemäß einem anderen Aspekt der Offenbarung.
  • Die Schaltung 300 ist der Schaltung 100 von 1 ähnlich, mit der Ausnahme, dass die Schaltung 300 die Steuerschaltung 320 und den Speicher 330 der Einfachheit halber in einem einzigen Kasten dargestellt umfasst und eine andere beispielhafte Ausführungsform einer Strombestimmungsschaltung 310 umfasst.
  • Die Strombestimmungsschaltung 210 von 2, die eine auf Zeit basierende Analog-Digital-Umsetzung (ADC) ist, wird durch eine Strombestimmungsschaltung 310 ersetzt, die eine „Flash”-ADC ist, die parallele Vergleiche durchführt. Die Strombestimmungsschaltung 310 von 3 ist weniger zeitaufwändig als die von 2.
  • Die Strombestimmungsschaltung 310 umfasst eine Vergleichsschaltung 312 und eine Referenzspannungs-Erzeugungsschaltung 314.
  • Die Referenzspannungs-Erzeugungsschaltung 314 ist der Referenzspannungs-Erzeugungsschaltung von 2 insofern ähnlich, als sie Widerstände 314-1...n umfasst, die in Reihe geschaltet sind. Statt eines Analog-Multiplexers und eines einzigen Komparators 212 werden die Referenzspannungen Uref-1...n jedoch von dem Knoten zwischen dem Widerstand 314-1...n direkt zu mehreren jeweiligen Komparatoren 312-1...n der Vergleichsschaltung 312 versorgt. Die mehreren Komparatoren 312-1...312-n sind ausgelegt zum Vergleichen der Nebenschlussspannung U mit den jeweiligen Referenzspannungen Uref-1...n, um die Nebenschlussspannung U zu bestimmen.
  • Ähnlich wie die Schaltung 200 von 2 ist der Speichern 330 ausgelegt zum Speichern der Nebenschlussspannung U zu den periodischen Zeiten U(t), und die Steuerschaltung 310 ist ausgelegt zum Bestimmen der Nebenschlussspannungs-Änderungsrate dU/dt. Auch besteht ähnlich ein optionaler Differenzierer 316, der dafür ausgelegt ist, die Nebenschlussspannungs-Änderungsrate dU/dt direkt zu bestimmen.
  • Mit einer Flash-ADC sind nur einige wenige Vergleiche notwendig, so dass keine Notwendigkeit besteht, mit hoher Auflösung umzusetzen. Es reichen nur einige wenige Stufen, vielleicht weniger als acht, aus. Außerdem ist Fläche nicht kritisch, weil nur eine bis vier Flash-ADC notwendig sein können. Die meisten Anwendungen können aufgrund von hohem Stromverbrauch nur ein oder zwei Bit parallel SETZEN/RÜCKSETZEN. Die Referenzspannung Uref könnte durch U(0)X10 erzeugt werden, wobei es sich um eine anfängliche Nebenschlussspannung U, zum Beispiel multipliziert mit 10, handelt. Und es könnte derselbe Verstärker zur Eingabe der Flash-ADC verwendet werden, um dadurch die Auswirkung des Offsets zu verringern.
  • 4A–4E zeigen Diagramme und entsprechende Graphen (jeweils 400A–400E) eines auf Registern basierenden SETZ-Prozesses gemäß einem Aspekt der Offenbarung.
  • Als Übersicht werden der Zellenstrom I und die Zellenstrom-Änderungsrate dI/dt bestimmt, um einen nächsten Schritt des SETZ/RÜCKSETZ-Prozesses zu optimieren. Jede Zelle 50-0...n wird mit einer Reihe von Referenzströmen verglichen, und die Ergebnisse werden als Bit (pro Zelle, pro Referenzstrom) in Registern gespeichert. Von Schritt 1 bis Schritt 4 des jeweils in 4B bis 4E gezeigten SETZ/RÜCKSETZ-Prozesses werden die Änderungen der Registerbit ausgewertet, um zu bestimmen, wie eine Bitleitungsspannung BLV und/oder Wortleitungsspannung WLV (im Folgenden für 4A–4E als „Umschaltspannung” bezeichnet) für einen nachfolgenden Schritt justiert werden sollten.
  • 4A zeigt den Zustand eines Registers am Anfang einer Zellenumschaltung, das heißt, im RÜCKSETZ-Zustand. Die Zeile „0” repräsentiert einen Zustand einer Zelle 50-0, die Zeile „1” repräsentiert einen Zustand der Zelle 50-1, die Zeile „n – 1” repräsentiert einen Zustand einer Zelle 50-n – 1 und die Zeile „n” repräsentiert einen Zustand einer Zelle 50-n. Die Bit in den Zeilen „0” bis „n” in den Spalten „2” bis „26” beziehen sich auf einen gemessenen Zellenstrom I der jeweiligen Zelle 50-0...n. Ein Bit ist gesetzt, wenn der Zellenstrom I als durch die jeweilige Zelle 50-0...n erreicht angegeben ist. Zum Beispiel hat die Zelle 50-0 einen Stromwert I von 2 μA erreicht, während die Zelle 50-1 einen Stromwert I von 4 μA erreicht hat.
  • Die in den Spalten 2 bis 26 μA gesetzten Bit werden in der Zeile „Summe” aufsummiert. Die für jede der Zellen 50-0...n gesetzten Bit werden in einer Spalte „Summe” aufsummiert. Das Feld am Schnittpunkt der Zeile „Summe” und der Spalte „Summe” gibt den Durchschnitt der pro Zelle 50-0...n gesetzten Bit an, der in dem Beispiel von 4A durch 5/4 = 1,25 berechnet wird, da 4 + 1 = 5 Bit gesetzt sind und die Anzahl der Zellen 4 ist. In dem Beispiel von 4B wird der Durschnitt der Bit pro Zelle 50-0...n durch 13/4 = 3,25 berechnet, da 4 + 4 + 3 + 2 = 13 Bit gesetzt sind und die Anzahl der Zellen 4 ist.
  • In der Zeile „Delta” wird die Differenz des angrenzenden Werts in der Zeile „Summe”, verglichen mit einem früheren Zustand (in der vorherigen Figur von 4A–4E gezeigt) angegeben. Ferner wird in der Spalte „Delta” die Differenz des angrenzenden Werts in der Spalte „Summe”, verglichen mit einem früheren Zustand (wie in der vorherigen Figur von 4A–4E gezeigt), angegeben. Da 4A den anfänglichen Zustand zeigt, sind die Werte in der Zeile „Delta” und in der Spalte „Delta” jedoch null.
  • 4B zeigt den Zustand des Registers in Schritt 1 des Umschaltens. In Schritt 1 wird die Zellenstrom-Änderungsrate dI/dt, angegeben in der Spalte „Delta”, der Zellen 50-0 und 50-1 als normal betrachtet, wie durch „OK” angegeben. Die Zellenstrom-Änderungsrate dI/dt (wie in der Spalte „Delta” angegeben) der Zelle 50-1 wird als zu schnell betrachtet, und die Stromänderungsrate dI/dt (wie in der Spalte „Delta” angegeben”) der Zelle 50-n wird als zu langsam betrachtet. Somit bewegen sich in Schritt 1 die Bit insgesamt relativ schnell (siehe Kasten Delta, Delta). Deshalb sollte die Umschaltspannung (WLV und/oder BLV) für einen nachfolgenden Schritt verringert werden.
  • 4C zeigt den Zustand des Registers in Schritt 2 des Umschaltens. In Schritt 2 werden die Zellenstrom-Änderungsraten dI/dt der Zellen 50-0, 50-1 und 50-n – 1 als zu langsam betrachtet, und die Zellenstrom-Änderungsrate dI/dt der Zelle 50-n wird als normal betrachtet. Somit bewegen sich in Schritt 2 die Bit insgesamt zu langsam (siehe Kasten Delta, Delta). Deshalb kann die Umschaltspannung (WLV und/oder BLV) für einen nachfolgenden Schritt vergrößert werden.
  • 4D zeigt den Zustand des Registers in Schritt 3 des Umschaltens. In Schritt 3 werden die Stromänderungsraten dI/dt der Zellen 50-0, 50-1 und 50-n als normal betrachtet, während die Strom-Änderungsrate dI/dt der Zelle 50-n – 1 das Vorzeichen wechselt, was ein Anzeichen für Rauschen ist. Somit bewegen sich in Schritt 3 die Bit insgesamt langsam (siehe Kasten Delta, Delta). Deshalb kann die Umschaltspannung (WLV und/oder BLV) für einen nachfolgenden Schritt vergrößert werden.
  • 4E zeigt den Zustand des Registers in Schritt 4 des Umschaltens. In Schritt 4 werden die Stromänderungsraten dI/dt der Zelle 50-0 als normal betrachtet, die Stromänderungsraten dI/dt der Zellen 50-1 und 50-n – 1 als zu hoch betrachtet und die Strom-Änderungsraten dI/dt der Zelle 50-n als zu langsam betrachtet. Somit bewegen sich in Schritt 4 die Bit insgesamt schnell (siehe Kasten Delta, Delta). Unter der Annahme, dass ein Stromwert I von 22 μA ausreichend ist, kann der SETZ-Prozess beendet werden.
  • Es gibt zwei mögliche Verwendungen für die auf Registern basierende Optimierung. Als erstes kann jede Zelle 50-0...n einzeln betrachtet werden, wobei die Umschaltspannung für jede der Zellen 50-0...n auf der Basis der Zellenstrom-Änderungsraten dI/dt der jeweiligen Zelle 50-0...n einzeln optimiert wird. Dies führt zu einer minimierten Einzelzellenbelastung und minimierter Zeit zum Ändern des Zellenzustands. Diese auf Registern basierende Optimierung wird durch Rauschen der Zellenstrommessungen I begrenzt und kann zur Charakterisierung oder Analyse verschiedener Defekte einer einzelnen Zelle 50 verwendet werden.
  • Eine andere mögliche Verwendung ist: eine kombinierte Zellenstrom-Änderungsraten dI/dt für eine größere Anzahl von Zellen 50 kann betrachtet werden, wobei die kombinierte Stromänderungsrate zum Beispiel ein Durchschnitt oder ein Median der Stromänderungsraten dI/dt der großen Anzahl von Zellen 50 sein kann. Auf der Basis der kombinierten Stromänderungsrate kann eine gemeinsame Umschaltspannung optimiert werden. Dies führt zu einem Speicherarray mit verringerter Zellenbelastung und zu einer optimierten gemeinsamen Zeit zum Ändern der Zellenzustände. Rauschen einer einzelnen Zellenstrommessung I kann nivelliert werden und kann zur Charakterisierung oder Analyse großer Daten für ein vollständiges Speicherarray verwendet werden.
  • 5 zeigt ein Flussdiagramm 500 eines Verfahrens zum Überwachen eines resistiven Speichers 50 gemäß einem Aspekt der Offenbarung.
  • Der resistive Speicher weist ein Array von Zellen 50-0...n auf, die zwischen jeweilige Bitleitungen BL und jeweilige Wortleitungen WL gekoppelt sind.
  • In Schritt 510 bestimmt die Strombestimmungsschaltung 110/210/310 einen Zellenstrom I und eine Zellenstrom-Änderungsrate dI/dt mindestens einer der Zellen 50.
  • In Schritt 520 bestimmt die Steuerschaltung 120/220/320, ob die Zellenstrom-Änderungsrate dI/dt außerhalb eines vordefinierten Bereichs der Zellenstrom-Änderungsrate liegt.
  • In Schritt 530 führt die Steuerschaltung 120/220/320 eine vorbestimmte Aktion aus, wenn die Steuerschaltungsbestimmung positiv ist.
  • Die Zellenübergangsüberwachung resistiven Speichers der vorliegenden Offenbarung ist in zahlreichen Hinsichten vorteilhaft. Die Zellenschreib-/-bildungssequenzen resistiven Speichers sind schneller. Nach einer Speicherzellen-Widerstandsübergangssequenz ist die Speicherzelle zuverlässiger. Die Überwachung führt auch zu Flächenreduktion, und die Algorithmen sind verglichen mit anderen nichtflüchtigen Speichern leichter. Ferner erhöht ein zuverlässigerer Betrieb die Robustheit des resistiven Speichers, und die Ausfallrate wird verringert.
  • Ferner kann Überschwingen von Strömen und/oder Spannungen verringert werden. Die Speicherzellen- und Peripherieschaltungsbelastung wird verringert. Es besteht bessere Überwachung von Zellen während des Übergangs eines Zellenzustands. Schaltspannungen sind angepasst aufgrund von Speicherzellenverhalten und/oder schnellem Cutoff im Fall eines unerwarteten/unerwünschten Schaltverhaltens. Es besteht Überwachung und/oder Charakterisierung von Zellen zur Analyse von Zellendauerhaftigkeit/-retention gegenüber Schaltverhalten (Charakterisierung). Die vorliegende Offenbarung ist für Verwendung am Einsatzort sowie für Zellencharakterisierungen/-tests anwendbar. Zellen, die sich wiederholt zu schnell oder zu langsam ändern, können in einem Backend-Test durch redundante Zellen ersetzt werden. Unnötiger Stromverbrauch wird verringert, was insbesondere für kontaktlose Chipkartenanwendungen kritisch ist. Und der Durchsatz wird aufgrund kürzerer Schreibimpulse pro Bit vergrößert.
  • Obwohl die Offenbarung im Hinblick auf resistiven Speicher allgemein beschrieben wird, ist die Offenbarung in dieser Hinsicht nicht beschränkt. Die Offenbarung ist für alle Arten von resistiven Speichern anwendbar, wie etwa resistive Direktzugriffsspeicher (ReRAM) mit anorganischen und organischen Materialsystemen, die thermische oder ionenresistive Schalteffekte zeigen, die in die folgenden Kategorien eingeteilt werden können:
    • • Phasenänderungs-Kalkogenide wie Ge2Sb2Te5 und AgInSbTe;
    • • Binärübergangs-Metalloxide wie NiO und TiO2;
    • • Perovskite wie Sr(Zr)TiO3 und PCMO;
    • • Festkörperelektrolyte wie GeS, GeSe, SiOx und Cu2S;
    • • organische Ladungstransferkomplexe wie CuTCNQ; und
    • • organische Donor-Akzeptor-Systeme wie Al AIDCN.
  • Obwohl das Obige in Verbindung mit beispielhaften Ausführungsformen beschrieben wurde, versteht sich, dass der Ausdruck „beispielhaft” lediglich als Beispiel gemeint ist, statt als Bestes oder Optimales. Dementsprechend soll die Offenbarung Alternativen, Modifikationen und Äquivalente abdecken, die im Schutzumfang der Offenbarung enthalten sein können.
  • Obwohl einige Aspekte im Kontext einer Vorrichtung beschrieben wurden, ist klar, dass diese Aspekte auch eine Beschreibung eines entsprechenden Verfahrens repräsentieren können, wobei ein Block oder eine Vorrichtung einem Verfahrensschritt oder einem Merkmal eines Verfahrensschritts entspricht. Analog repräsentieren im Kontext eines Verfahrensschritts beschriebene Aspekte auch eine Beschreibung eines entsprechenden Blocks oder Postens oder Merkmals einer entsprechenden Vorrichtung.
  • Obwohl hier spezifische Ausführungsformen dargestellt und beschrieben wurden, versteht sich für Durchschnittsfachleute, dass vielfältige alternative und/oder äquivalente Implementierungen die gezeigten und beschriebenen spezifischen Ausführungsformen ersetzen können, ohne vom Schutzumfang der vorliegenden Offenbarung abzuweichen. Die vorliegende Offenbarung soll jegliche Anpassungen oder Abwandlungen der hier offenbarten spezifischen Ausführungsformen abdecken.

Claims (22)

  1. Schaltung (100, 200, 300) zum Überwachen eines resistiven Speichers mit einem Array von Zellen (50-0...n), die zwischen jeweilige Bitleitungen (BL) und jeweilige Wortleitungen (WL) gekoppelt sind, wobei die Schaltung Folgendes umfasst: eine Strombestimmungsschaltung (110, 210, 310), ausgelegt zum Bestimmen eines Zellenstroms (I) und einer Zellenstrom-Änderungsrate (dI/dt) mindestens einer der Zellen (50-0...n); und eine Steuerschaltung (120, 220, 320), ausgelegt zum: Bestimmen, ob die Zellenstrom-Änderungsrate (dI/dt) außerhalb eines vordefinierten Bereichs der Zellenstrom-Änderungsrate liegt; und Ausführen einer vorbestimmten Aktion, wenn die Steuerschaltungsbestimmung positiv ist.
  2. Schaltung nach Anspruch 1, ferner umfassend: einen Speicher (130, 230, 330), ausgelegt zum Speichern des bestimmten Zellenstroms (I) zu vorbestimmten Zeiten (t) und zum Speichern der bestimmten Zellenstrom-Änderungsrate (dI/dt).
  3. Schaltung nach Anspruch 2, wobei die vorbestimmte Aktion eine statische Justierung einer Bitleitungsspannung (BLV) und/oder einer Wortleitungsspannung (WLV) der mindestens einen Zelle (50-0...n) ist, die zwischen Zellenwiderstands-Übergangssequenzen durchgeführt wird.
  4. Schaltung nach einem der Ansprüche 1 bis 3, wobei die vorbestimmte Aktion eine dynamische Justierung einer Bitleitungsspannung (BLV) und/oder einer Wortleitungsspannung (WLV) der mindestens einen Zelle (50-0...n) ist, die während einer Zellenwiderstands-Übergangssequenz der mindestens einen Zelle (50-0...n) durchgeführt wird.
  5. Schaltung nach einem der Ansprüche 1 bis 4, wobei: die Strombestimmungsschaltung (110, 120, 130) ausgelegt ist zum Bestimmen eines Zellenstroms (I) und einer Zellenstrom-Änderungsrate (dI/dt) mehrerer der Zellen (50-0...n) und die Steuerschaltung (120, 220, 320) ausgelegt ist zum: Bestimmen, ob die Zellenstrom-Änderungsrate (dI/dt) irgendwelcher der mehreren Zellen (50-0...n) außerhalb des vordefinierten Bereichs der Zellenstrom-Änderungsrate liegt; und Ausführen der vorbestimmten Aktion, wenn die Steuerschaltungsbestimmung für irgendwelche der Zellen (50-0...n) positiv ist.
  6. Schaltung nach Anspruch 5, wobei jede der mehreren Zellen einen individuellen vordefinierten Bereich der Zellenstrom-Änderungsrate aufweist.
  7. Schaltung nach einem der Ansprüche 5 oder 6, wobei die Strombestimmungsschaltung (110, 220, 320) ausgelegt ist zum sequentiellen Bestimmen des Zellenstroms (I) und der Zellenstrom-Änderungsrate (dI/dt) der mehreren Zellen (50-0...n).
  8. Schaltung nach einem der Ansprüche 1 bis 7, wobei: die Strombestimmungsschaltung (110, 210, 310) ausgelegt ist zum gleichzeitigen Bestimmen des Zellenstroms (I) und der Zellenstrom-Änderungsrate (dI/dt) mehrerer Zellen (50-0...n); und die Steuerschaltung (120, 220, 320) ausgelegt ist zum: Bestimmen, ob ein Median der Zellenstrom-Änderungsrate (dI/dt) der mehreren Zellen (50-0...n) außerhalb eines vordefinierten Bereichs des Medians der Zellenstrom-Änderungsrate liegt; und Ausführen einer vorbestimmten Aktion, wenn die Steuerschaltungsbestimmung positiv ist.
  9. Schaltung nach einem der Ansprüche 1 bis 8, wobei die vorbestimmte Aktion Stoppen einer Zellenwiderstands-Übergangssequenz der mindestens einen Zelle (50-0...n) ist.
  10. Schaltung nach einem der Ansprüche 1 bis 9, wobei der vordefinierte Bereich der Zellenstrom-Änderungsrate auf einer Compliance-Einstellung des Zellenstroms (I) oder der Zellenstrom-Änderungsrate (dI/dt) basiert.
  11. Schaltung nach einem der Ansprüche 1 bis 10, wobei die Steuerschaltung (120, 220, 320) ausgelegt ist zum: Herauffahren einer Wortleitungsspannung (WLV) und/oder einer Bitleitungsspannung (BLV) der mindestens einen Zelle (50-0...n), bis eine vorbestimmte Zellenstrom-Änderungsrate erreicht ist.
  12. Schaltung nach einem der Ansprüche 1 bis 11, wobei die vorbestimmte Aktion die mindestens eine Zelle (50-0...n) mit einer redundanten Zelle ersetzt.
  13. Schaltung nach einem der Ansprüche 1 bis 12, wobei die Strombestimmungsschaltung (110, 210, 310) ausgelegt ist zum Bestimmen des Zellenstroms (I) und der Zellenstrom-Änderungsrate (dI/dt) während einer Zellenwiderstands-Übergangssequenz der mindestens einen Zelle (50-0...n).
  14. Schaltung nach Anspruch 13, wobei die Zellenwiderstands-Übergangssequenz eine Setzoperation, eine Rücksetzoperation und/oder eine Bildungsoperation der mindestens einen Zelle (50-0...n) ist.
  15. Schaltung nach einem der Ansprüche 1 bis 14, die ferner einen zwischen die mindestens eine Zelle (50-0...n) und Masse gekoppelten Nebenschluss (40-1) umfasst, wobei die Strombestimmungsschaltung (210) Folgendes umfasst: eine Referenzspannungs-Erzeugungsschaltung (214), ausgelegt zum Erzeugen eines Durchlaufs von Referenzspannungen (Uref) zu periodischen Zeiten (T); und einen Komparator (212), ausgelegt zum Vergleichen einer Nebenschlussspannung (U) mit dem Durchlauf der Referenzspannungen (Uref) zu den periodischen Zeiten (t), bis die Nebenschlussspannung (U) den Durchlauf von Referenzspannungen (Uref) überschreitet, um die Nebenschlussspannung (U) zu bestimmen.
  16. Schaltung nach Anspruch 15, wobei die Strombestimmungsschaltung (210) ferner einen Differenzierer (216) umfasst, der dafür ausgelegt ist, die Nebenschlussspannungs-Änderungsrate (dU/dt) zu bestimmen, und wobei die Steuerschaltung (220) dafür ausgelegt ist, den Zellenstrom (I) und die Zellenstrom-Änderungsrate (dI/dt) auf der Basis der Nebenschlussspannung (U) und der Nebenschlussspannungs-Änderungsrate (dU/dt) zu bestimmen.
  17. Schaltung nach einem der Ansprüche 15 oder 16, wobei: der Speicher (230) ausgelegt ist zum Speichern der Nebenschlussspannungen (U) und der entsprechenden periodischen Zeiten (t), und die Steuerschaltung (220) ausgelegt ist zum Bestimmen der Zellenstrom-Änderungsrate (dI/dt) auf der Basis der gespeicherten Nebenschlussspannungen (U) und der entsprechenden periodischen Zeiten (t).
  18. Schaltung nach einem der Ansprüche 15 bis 17, wobei der Durchlauf von Referenzspannungen (Uref) dynamisch auf der Basis einer anfänglichen Nebenschlussspannung U(t0) bestimmt wird.
  19. Schaltung nach einem der Ansprüche 1 bis 18, die ferner einen zwischen die mindestens eine Zelle (50-0...n) und Masse gekoppelten Nebenschluss (40-1) umfasst, wobei die Strombestimmungsschaltung (310) Folgendes umfasst: mehrere Komparatoren (312-1...n), ausgelegt zum Vergleichen einer Nebenschlussspannung (U) mit jeweiligen Referenzspannungen (Uref-1...n), um die Nebenschlussspannung (U) zu bestimmen, und einen Differenzierer (316), ausgelegt zum Bestimmen der Nebenschlussspannungs-Änderungsrate (dU/dt), und wobei die Steuerschaltung (320) ausgelegt ist zum Bestimmen des Zellenstroms (I) und der Zellenstrom-Änderungsrate (dI/dt) auf der Basis der Nebenschlussspannung (U) und der Nebenschlussspannungs-Änderungsrate (dU/dt).
  20. Verfahren zum Überwachen eines resistiven Speichers mit einem Array von Zellen (50-0...n), die zwischen jeweilige Bitleitungen (BL) und jeweilige Wortleitungen (WL) gekoppelt sind, wobei das Verfahren Folgendes umfasst: Bestimmen eines Zellenstroms (I) und einer Zellenstrom-Änderungsrate (dI/dt) mindestens einer der Zellen (50-0...n) durch eine Strombestimmungsschaltung (110, 210, 310); Bestimmen, ob die Zellenstrom-Änderungsrate (dI/dt) außerhalb eines vordefinierten Bereichs der Zellenstrom-Änderungsrate liegt, durch eine Steuerschaltung (120, 220, 320); und Ausführen einer vorbestimmten Aktion durch die Steuerschaltung (120, 220, 320), wenn die Steuerschaltungsbestimmung positiv ist.
  21. Verfahren nach Anspruch 20, ferner umfassend: Bestimmen eines Zellenstroms (I) und einer Zellenstrom-Änderungsrate (dI/dt) mehrerer der Zellen (50-0...n) durch die Strombestimmungsschaltung (110, 210, 310); Bestimmen durch die Steuerschaltung (120, 220, 320), ob die Zellenstrom-Änderungsrate (dI/dt) irgendwelcher der mehreren Zellen (50-0...n) außerhalb des vordefinierten Bereichs der Zellenstrom-Änderungsrate liegt; und Ausführen der vorbestimmten Aktion durch die Steuerschaltung (120, 220, 320), wenn die Steuerschaltungsbestimmung für irgendwelche der Zellen positiv ist.
  22. Verfahren nach einem der Ansprüche 20 oder 21, ferner umfassend: gleichzeitiges Bestimmen des Zellenstroms (I) und der Zellenstrom-Änderungsrate (dI/dt) mehrerer Zellen (50-0...n) durch die Strombestimmungsschaltung (110, 210, 310); Bestimmen durch die Steuerschaltung (120, 220, 320), ob ein Median der Zellenstrom-Änderungsrate der mehreren Zellen (50-0...n) außerhalb eines vordefinierten Bereichs des Medians der Zellenstrom-Änderungsrate liegt; und Ausführen einer vorbestimmten Aktion durch die Steuerschaltung (120, 220, 320), wenn die Steuerschaltungsbestimmung positiv ist.
DE102017203455.6A 2016-03-02 2017-03-02 Übergangsüberwachung bei resistivem Speicher Active DE102017203455B4 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016203446 2016-03-02
DE102016203446.4 2016-03-02

Publications (2)

Publication Number Publication Date
DE102017203455A1 true DE102017203455A1 (de) 2017-09-07
DE102017203455B4 DE102017203455B4 (de) 2024-08-01

Family

ID=59650810

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102017203455.6A Active DE102017203455B4 (de) 2016-03-02 2017-03-02 Übergangsüberwachung bei resistivem Speicher

Country Status (2)

Country Link
US (2) US10056145B2 (de)
DE (1) DE102017203455B4 (de)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10056145B2 (en) * 2016-03-02 2018-08-21 Infineon Technologies Ag Resistive memory transition monitoring
KR102395535B1 (ko) * 2017-11-20 2022-05-10 에스케이하이닉스 주식회사 테스트 회로 블록, 이를 포함하는 저항 변화 메모리 장치 및 저항 변화 메모리 장치의 형성방법
US11942144B2 (en) 2022-01-24 2024-03-26 Stmicroelectronics S.R.L. In-memory computation system with drift compensation circuit
US11894052B2 (en) 2022-04-12 2024-02-06 Stmicroelectronics S.R.L. Compensated analog computation for an in-memory computation system

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6504779B2 (en) * 2001-05-14 2003-01-07 Hewlett-Packard Company Resistive cross point memory with on-chip sense amplifier calibration method and apparatus
US7183120B2 (en) 2002-10-31 2007-02-27 Honeywell International Inc. Etch-stop material for improved manufacture of magnetic devices
US7723128B2 (en) 2008-02-18 2010-05-25 Taiwan Semiconductor Manufacturing Company, Ltd. In-situ formed capping layer in MTJ devices
US7701750B2 (en) * 2008-05-08 2010-04-20 Macronix International Co., Ltd. Phase change device having two or more substantial amorphous regions in high resistance state
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
US7961495B2 (en) 2008-10-15 2011-06-14 Ovonyx, Inc. Programmable resistance memory with feedback control
US8611055B1 (en) 2009-07-31 2013-12-17 Western Digital (Fremont), Llc Magnetic etch-stop layer for magnetoresistive read heads
US8274812B2 (en) * 2010-06-14 2012-09-25 Crossbar, Inc. Write and erase scheme for resistive memory device
US9437297B2 (en) 2010-06-14 2016-09-06 Crossbar, Inc. Write and erase scheme for resistive memory device
JP5300798B2 (ja) * 2010-07-28 2013-09-25 株式会社東芝 半導体記憶装置
US8559243B2 (en) * 2010-11-22 2013-10-15 Infineon Technologies Ag Self timed current integrating scheme employing level and slope detection
CN103003884B (zh) * 2011-07-21 2015-04-01 松下电器产业株式会社 非易失性半导体存储装置及其读出方法
US8830727B2 (en) * 2011-10-21 2014-09-09 Hewlett-Packard Development Company, L.P. Multi-level memory cell with continuously tunable switching
WO2013153786A1 (ja) * 2012-04-09 2013-10-17 パナソニック株式会社 不揮発性記憶装置、およびそのフォーミング方法
US8848419B2 (en) * 2012-08-09 2014-09-30 Taiwan Semiconductor Manufacturing Co., Ltd. Sensing memory element logic states from bit line discharge rate that varies with resistance
CN102938446A (zh) 2012-11-02 2013-02-20 上海华力微电子有限公司 一种磁阻存储器环状存储结构的形成方法
US9281032B2 (en) * 2014-04-10 2016-03-08 Infineon Technologies Ag Memory timing circuit
JP6302762B2 (ja) * 2014-06-23 2018-03-28 スタンレー電気株式会社 発光装置および照明装置
US9311996B2 (en) * 2014-09-10 2016-04-12 Kabushiki Kaisha Toshiba Semiconductor storage device having resistance-change storage elements
US9318194B1 (en) * 2014-09-29 2016-04-19 Sandisk 3D Llc Apparatus and methods for sensing hard bit and soft bits
US9972387B2 (en) * 2014-10-31 2018-05-15 Hewlett Packard Enterprise Development Lp Sensing circuit for resistive memory
US9892791B2 (en) * 2015-06-16 2018-02-13 Sandisk Technologies Llc Fast scan to detect bit line discharge time
US9672941B1 (en) * 2016-02-08 2017-06-06 Infineon Technologies Ag Memory element status detection
US10056145B2 (en) * 2016-03-02 2018-08-21 Infineon Technologies Ag Resistive memory transition monitoring
US9672917B1 (en) * 2016-05-26 2017-06-06 Sandisk Technologies Llc Stacked vertical memory array architectures, systems and methods
US9673798B1 (en) * 2016-07-20 2017-06-06 Sandisk Technologies Llc Digital pulse width detection based duty cycle correction

Also Published As

Publication number Publication date
DE102017203455B4 (de) 2024-08-01
US10056145B2 (en) 2018-08-21
US20180350434A1 (en) 2018-12-06
US20170256315A1 (en) 2017-09-07
US10311955B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
DE112012003422B4 (de) Vorrichtungen, Geräte und Verfahren zum Erkennen eines Snapback-Ereignisses in einer Schaltung
DE102017203455B4 (de) Übergangsüberwachung bei resistivem Speicher
DE102008032058B4 (de) Mehrpegel-Phasenänderungsspeicher und verwandte Verfahren
DE60318191T2 (de) Speichereinheit unter Verwendung eines Speicherelements mit variablem Widerstand und Verfahren zum Bestimmen des Referenzwiderstandes davon
DE102019118054B4 (de) Rram-spannungskompensation
DE102019116095A1 (de) Multiplikation unter verwendung von nichtflüchtigen speicherzellen
DE69323681T2 (de) Stressprüfung für Speichernetzwerke in integrierten Schaltungen
DE102011083180A1 (de) Auslesungsverteilungsverwaltung für Phasenwechselspeicher
DE102012209035A1 (de) Lesearchitektur für einen MRAM
DE102009050746A1 (de) Verfahren zum Mehrebenen-Auslesen einer Phasenwechselspeicherzelle sowie Phasenwechselspeicher
EP0783170B1 (de) Vorrichtung und Verfahren zur Erfassung und Bewertung eines räumlich diskreten Punktmusters
EP1204120B1 (de) Magnetoresistiver Speicher und Verfahren zu seinem Auslesen
DE102007019789A1 (de) Verfahren zum Zugreifen auf eine Speicherzelle in einem integrierten Schaltkreis, Verfahren zum Ermitteln eines Satzes von Wortleitungsspannung-Identifikatoren in einem integrierten Schaltkreis, Verfahren zum Klassifizieren von Speicherzellen in einem integrierten Schaltkreis, Verfahren zum Ermitteln einer Wortleitungsspannung zum Zugreifen auf eine Speicherzelle in einem integrierten Schaltkreis und integrierte Schaltkreise
DE102018128329A1 (de) Speichervorrichtung und Verfahren zum Betreiben derselben
DE10338729B4 (de) Magnetspeichervorrichtung mit größerer Referenzzelle
DE102016100014B4 (de) Speicherbaustein und seine Referenzschaltung
DE10218272A1 (de) Programmierbarer Festwertspeicher, Speicherzelle hierfür und zugehöriges Verfahren zum Schreiben/Lesen von Daten
DE102007021535A1 (de) Verfahren zum Testen einer integrierten Schaltung, Verfahren zum Ermitteln defekter Widerstandsänderungszellen, Testvorrichtung sowie Computerprogramm
DE19730347A1 (de) Statische Halbleitervorrichtung, die eine variable Stromversorgungsspannung, die an eine Speicherzelle angelegt wird, abhängig von dem Status im Gebrauch aufweist, und Verfahren zum Testen derselben
DE102021117736A1 (de) Reihenweises tracking von referenzerzeugung für speichervorrichtungen
DE102020125703A1 (de) Speichervorrichtung mit parallelen Source-Leitungen
DE102020207992A1 (de) Leseverstärker, der gleiche elemente zur evaluierung einer referenzvorrichtungerneut verwendet, und speicherzellen
DE19913571A1 (de) Integrierter Speicher mit Speicherzellen, die je einen ferroelektrischen Speichertransistor aufweisen
DE102019123086B4 (de) Widerstandselement-array-schaltung, widerstandselement-array-schaltungseinheit und infrarotsensor
DE102021100550B4 (de) Verfahren und speichervorrichtung mit erhöhter lese- und schreibtoleranz

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R016 Response to examination communication
R016 Response to examination communication
R018 Grant decision by examination section/examining division