JP5914659B2 - 回路においてスナップバック事象を検知するための装置、デバイスおよび方法 - Google Patents
回路においてスナップバック事象を検知するための装置、デバイスおよび方法 Download PDFInfo
- Publication number
- JP5914659B2 JP5914659B2 JP2014526265A JP2014526265A JP5914659B2 JP 5914659 B2 JP5914659 B2 JP 5914659B2 JP 2014526265 A JP2014526265 A JP 2014526265A JP 2014526265 A JP2014526265 A JP 2014526265A JP 5914659 B2 JP5914659 B2 JP 5914659B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- potential
- node
- snapback event
- phase change
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 25
- 230000008859 change Effects 0.000 claims description 42
- 230000004044 response Effects 0.000 claims description 24
- 238000001514 detection method Methods 0.000 claims description 15
- 239000000463 material Substances 0.000 claims description 11
- 230000000977 initiatory effect Effects 0.000 claims description 6
- 230000003071 parasitic effect Effects 0.000 claims description 2
- 230000009466 transformation Effects 0.000 description 6
- 239000003990 capacitor Substances 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 4
- 238000000844 transformation Methods 0.000 description 4
- 230000009286 beneficial effect Effects 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000002085 persistent effect Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000009825 accumulation Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000002688 persistence Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000005233 quantum mechanics related processes and functions Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0059—Security or protection circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0061—Timing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
- G11C2207/06—Sense amplifier related aspects
- G11C2207/063—Current sense amplifiers
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Engineering & Computer Science (AREA)
- Computer Security & Cryptography (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Description
Claims (24)
- カルコゲニック材料を含む素子を有する回路への電位の印加を開始することと、
スナップバック事象が前記カルコゲニック材料を含む素子内で生じているとの判断に応答して、前記電位の前記印加の変化を起こすことと、
を含む方法。 - 前記カルコゲニック材料を含む素子が複数のスナップバック事象レベルを生成することが可能であり、
前記電位の前記回路への前記印加を開始することが、前記複数のスナップバック事象レベルのうちの特定の1つに対して前記電位を選択することにより、前記複数のスナップバック事象レベルを区別することをさらに含む、請求項1に記載の方法。 - 前記カルコゲニック材料を含む素子が複数のスナップバック事象レベルを生成することが可能であり、
前記電位の前記回路への前記印加を開始することが、前記複数のスナップバック事象レベルのうちの特定の1つが生じていることを判断する際に使用するための特定の電圧レベルを設定することにより、前記複数のスナップバック事象レベルを区別することをさらに含む、請求項1に記載の方法。 - 前記カルコゲニック材料を含む素子を流れる電流を制限することをさらに含む、請求項1に記載の方法。
- 前記カルコゲニック材料を含む素子を流れる電流を制限することが、漏洩電流閾値を超える量に、前記電流を制限することをさらに含む、請求項4に記載の方法。
- 前記カルコゲニック材料を含む素子がメモリセルを含み、
前記方法が、前記スナップバック事象が生じているかどうかの判断に、少なくとも部分的に基づいて、前記メモリセルの状態を判断することをさらに含む、請求項1に記載の方法。 - 前記メモリセルの前記状態に少なくとも部分的に基づいて、プログラミング電気信号の前記メモリセルへの印加を開始することをさらに含む、請求項6に記載の方法。
- 前記電位の前記印加を開始してから所定の期間が経過しているとの判断に応答して、前記電位の前記印加に前記変化を起こすことをさらに含む、請求項1に記載の方法。
- 前記カルコゲニック材料を含む素子がメモリセルを含み、
前記電位の前記印加を開始することが、検出される前記メモリセルの特定の状態に少なくとも部分的に基づいて、前記電位を選択することをさらに含む、請求項1に記載の方法。 - 前記電位の前記印加に前記変化を起こすことが、前記スナップバック事象に起因する前記電位における前記変化に続く、請求項1に記載の方法。
- 前記電位の前記印加に前記変化を起こすことが、前記電位の生成を停止することを含む、請求項1に記載の方法。
- 前記カルコゲニック材料を含む素子がメモリセルを含み、前記メモリセルが第1の状態にあるときに、前記メモリセルが、前記電位の前記印加に応答して、前記スナップバック事象を生成する、請求項1に記載の方法。
- 前記カルコゲニック材料を含む素子がメモリセルを含み、前記メモリセルが第2の状態にあるときに、前記メモリセルが、前記電位の前記印加に応答して、前記スナップバック事象を生成せず、前記印加される電位が所定の期間が経過した後に除去される、請求項1に記載の方法。
- スナップバック事象に応答して、相変化メモリセルに印加されるプログラミング電位に変化を起こすフィードバック信号を生成するための検知回路、を備える装置。
- 前記相変化メモリセルが、第1のノードおよび第2のノードを含み、前記第2のノードが、前記第1のノードよりも低い静電容量を示し、前記検知回路が前記第2のノードに結合されており、前記第2のノードにおける電圧信号に応答する、請求項14に記載の装置。
- 前記第2のノードにおける前記電圧信号が、前記第2のノードに関連した寄生容量に置かれている前記スナップバック事象を経験する前記相変化メモリセルから解放された電荷に、少なくとも部分的に起因する、請求項15に記載の装置。
- 前記電圧信号の電圧が閾値電圧レベルを超えることに応答して、前記検知回路が、前記フィードバック信号を生成する、請求項15に記載の装置。
- ビット線ノードおよびワード線ノードに結合された第1の相変化メモリセルであって、第1の状態のときに電位に応答してスナップバック事象を生成する第1の相変化メモリセルを含む、メモリセルのアレイと、
前記電位を前記第1の相変化メモリセルに印加するためのスイッチング回路と、
前記ビット線ノードまたは前記ワード線ノードの一方に結合された検知ノードと、
前記スナップバック事象の後に、前記第1の相変化メモリセルを流れる電流の増加に応答して、前記検知ノードにおいて、閾値検知電圧レベルよりも高い電圧レベルを確立するための制限回路と、
前記電圧レベルが前記閾値検知電圧レベルを超えることに応答して、前記電位の変化を起こすための検知回路と、
を備えるデバイス。 - 前記第1の相変化メモリセルが第1の状態とは異なる第2の状態のときに、前記第1の相変化メモリセルが前記電位に応答してスナップバック事象を生成せず、前記スイッチング回路が所定の期間が経過した後に、前記第1の相変化メモリセルに印加される前記電位を除去するために応答する、請求項18に記載のデバイス。
- プログラムコマンドを受信するためのインタフェースと、
前記プログラムコマンドに応答して、プログラミング電位を受信するための相変化メモリセルと、
前記相変化メモリセル内で生じているスナップバック事象に応答して、前記プログラミング電位を低下させるために、フィードバック信号を供給するための検知回路と、
を含む、メモリデバイス。 - 前記検知回路が、前記プログラミング電位が前記相変化メモリセルに印加される時間、または前記相変化メモリセルの電力消費のうちの少なくとも1つを低減するために、前記フィードバック信号を供給する、請求項20に記載のメモリデバイス。
- 前記電位の前記印加に前記変化を起こすことが、前記スナップバック事象に起因する前記電位における前記変化に続いて、前記電位の前記印加を停止することを含む、請求項14に記載の装置。
- 前記電位が、プログラムコマンドに応じて前記回路に印加されるプログラミング電位であることを含む、請求項1に記載の方法。
- 前記スナップバック事象が、前記相変化メモリセル内で生じることを含む、請求項14に記載の装置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US13/213,018 US8767482B2 (en) | 2011-08-18 | 2011-08-18 | Apparatuses, devices and methods for sensing a snapback event in a circuit |
US13/213,018 | 2011-08-18 | ||
PCT/US2012/051489 WO2013026044A1 (en) | 2011-08-18 | 2012-08-17 | Apparatuses, devices and methods for sensing a snapback event in a circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014529838A JP2014529838A (ja) | 2014-11-13 |
JP5914659B2 true JP5914659B2 (ja) | 2016-05-11 |
Family
ID=47712549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014526265A Active JP5914659B2 (ja) | 2011-08-18 | 2012-08-17 | 回路においてスナップバック事象を検知するための装置、デバイスおよび方法 |
Country Status (6)
Country | Link |
---|---|
US (6) | US8767482B2 (ja) |
JP (1) | JP5914659B2 (ja) |
KR (2) | KR101889202B1 (ja) |
CN (2) | CN107068178B (ja) |
DE (1) | DE112012003422B4 (ja) |
WO (1) | WO2013026044A1 (ja) |
Families Citing this family (31)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9153960B2 (en) | 2004-01-15 | 2015-10-06 | Comarco Wireless Technologies, Inc. | Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices |
US8654560B2 (en) * | 2009-10-28 | 2014-02-18 | Intermolecular, Inc. | Variable resistance memory with a select device |
US8767482B2 (en) | 2011-08-18 | 2014-07-01 | Micron Technology, Inc. | Apparatuses, devices and methods for sensing a snapback event in a circuit |
WO2013032434A1 (en) * | 2011-08-29 | 2013-03-07 | Intel Corporation | Tile-level snapback detection through coupling capacitor in a cross point array |
EP2761467B1 (en) | 2011-09-30 | 2019-10-23 | Intel Corporation | Generation of far memory access signals based on usage statistic tracking |
EP3712774B1 (en) * | 2011-09-30 | 2023-02-15 | Tahoe Research, Ltd. | Apparatus and method for implementing a multi-level memory hierarchy |
US9317429B2 (en) | 2011-09-30 | 2016-04-19 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy over common memory channels |
EP2761464B1 (en) | 2011-09-30 | 2018-10-24 | Intel Corporation | Apparatus and method for implementing a multi-level memory hierarchy having different operating modes |
WO2013048493A1 (en) | 2011-09-30 | 2013-04-04 | Intel Corporation | Memory channel that supports near memory and far memory access |
US9047944B2 (en) | 2013-04-24 | 2015-06-02 | Micron Technology, Inc. | Resistance variable memory sensing |
KR101592759B1 (ko) * | 2013-10-29 | 2016-02-05 | 서울대학교산학협력단 | 포지티브 피드백을 이용한 센싱 시스템 |
US9286975B2 (en) | 2014-03-11 | 2016-03-15 | Intel Corporation | Mitigating read disturb in a cross-point memory |
US9224465B2 (en) * | 2014-03-21 | 2015-12-29 | Intel Corporation | Cross-point memory bias scheme |
US9437293B1 (en) * | 2015-03-27 | 2016-09-06 | Intel Corporation | Integrated setback read with reduced snapback disturb |
US10163481B1 (en) | 2017-07-20 | 2018-12-25 | Micron Technology, Inc. | Offset cancellation for latching in a memory device |
US10366747B2 (en) * | 2017-11-30 | 2019-07-30 | Micron Technology, Inc. | Comparing input data to stored data |
US10395738B2 (en) * | 2017-11-30 | 2019-08-27 | Micron Technology, Inc. | Operations on memory cells |
US10431301B2 (en) | 2017-12-22 | 2019-10-01 | Micron Technology, Inc. | Auto-referenced memory cell read techniques |
US10566052B2 (en) | 2017-12-22 | 2020-02-18 | Micron Technology, Inc. | Auto-referenced memory cell read techniques |
JP2019164873A (ja) * | 2018-03-20 | 2019-09-26 | 東芝メモリ株式会社 | 半導体記憶装置およびその制御方法 |
US10607664B2 (en) | 2018-03-22 | 2020-03-31 | Micron Technology, Inc. | Sub-threshold voltage leakage current tracking |
US10424372B1 (en) * | 2018-04-19 | 2019-09-24 | Micron Technology, Inc. | Apparatuses and methods for sensing memory cells |
KR102515463B1 (ko) * | 2018-06-18 | 2023-03-30 | 에스케이하이닉스 주식회사 | 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법 |
US10803939B2 (en) * | 2018-08-22 | 2020-10-13 | Micron Technology, Inc. | Techniques for programming a memory cell |
KR20200104603A (ko) * | 2019-02-27 | 2020-09-04 | 에스케이하이닉스 주식회사 | 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템 |
KR20200145320A (ko) | 2019-06-21 | 2020-12-30 | 에스케이하이닉스 주식회사 | 리드 디스터번스를 완화시킬 수 있는 비휘발성 메모리 장치 및 이를 이용하는 시스템 |
US11177009B2 (en) | 2019-12-30 | 2021-11-16 | Micron Technology, Inc. | Multi-state programming of memory cells |
US11315633B2 (en) | 2019-12-30 | 2022-04-26 | Micron Technology, Inc. | Three-state programming of memory cells |
US11430509B2 (en) | 2020-02-21 | 2022-08-30 | Micron Technology, Inc. | Varying-polarity read operations for polarity-written memory cells |
US11302390B2 (en) * | 2020-07-10 | 2022-04-12 | Micron Technology, Inc. | Reading a multi-level memory cell |
US11355209B2 (en) * | 2020-07-10 | 2022-06-07 | Micron Technology, Inc. | Accessing a multi-level memory cell |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TW247368B (en) * | 1993-09-29 | 1995-05-11 | Seiko Epuson Co | Current regulating semiconductor integrate circuit device and fabrication method of the same |
DE19632136A1 (de) * | 1996-08-09 | 1998-02-12 | Deutsche Telekom Ag | Digitalspeicherelement |
US5828605A (en) * | 1997-10-14 | 1998-10-27 | Taiwan Semiconductor Manufacturing Company Ltd. | Snapback reduces the electron and hole trapping in the tunneling oxide of flash EEPROM |
JP5792918B2 (ja) * | 2000-08-14 | 2015-10-14 | サンディスク・スリー・ディ・リミテッド・ライアビリティ・カンパニーSandisk 3D Llc | 高集積メモリデバイス |
US6449211B1 (en) * | 2001-08-31 | 2002-09-10 | Intel Corporation | Voltage driver for a memory |
TW586124B (en) * | 2002-09-18 | 2004-05-01 | Macronix Int Co Ltd | ESD protection apparatus and method for a high-voltage input pad |
US7085154B2 (en) * | 2003-06-03 | 2006-08-01 | Samsung Electronics Co., Ltd. | Device and method for pulse width control in a phase change memory device |
TWI288931B (en) * | 2004-06-19 | 2007-10-21 | Samsung Electronics Co Ltd | Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement |
KR100618836B1 (ko) * | 2004-06-19 | 2006-09-08 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법 |
US6990017B1 (en) * | 2004-06-30 | 2006-01-24 | Intel Corporation | Accessing phase change memories |
EP1677357A1 (en) * | 2004-12-30 | 2006-07-05 | STMicroelectronics S.r.l. | Phase change memory device having an adhesion layer and manufacturing process thereof |
TWI261356B (en) | 2005-01-03 | 2006-09-01 | Macronix Int Co Ltd | Phase-change multi-level cell and operating method thereof |
JP2006190424A (ja) * | 2005-01-07 | 2006-07-20 | Nec Electronics Corp | 半導体集積回路装置 |
US7307268B2 (en) * | 2005-01-19 | 2007-12-11 | Sandisk Corporation | Structure and method for biasing phase change memory array for reliable writing |
US7071533B1 (en) * | 2005-02-04 | 2006-07-04 | Polar Semiconductor, Inc. | Bipolar junction transistor antifuse |
US7154774B2 (en) | 2005-03-30 | 2006-12-26 | Ovonyx, Inc. | Detecting switching of access elements of phase change memory cells |
US7570524B2 (en) | 2005-03-30 | 2009-08-04 | Ovonyx, Inc. | Circuitry for reading phase change memory cells having a clamping circuit |
US7280390B2 (en) | 2005-04-14 | 2007-10-09 | Ovonyx, Inc. | Reading phase change memories without triggering reset cell threshold devices |
US7248521B2 (en) | 2005-07-12 | 2007-07-24 | Micron Technology, Inc. | Negative voltage discharge scheme to improve snapback in a non-volatile memory |
JP4191211B2 (ja) | 2006-07-07 | 2008-12-03 | エルピーダメモリ株式会社 | 不揮発性メモリ及びその制御方法 |
US7535756B2 (en) | 2007-01-31 | 2009-05-19 | Macronix International Co., Ltd. | Method to tighten set distribution for PCRAM |
JP4967176B2 (ja) * | 2007-05-10 | 2012-07-04 | シャープ株式会社 | 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置 |
KR101191818B1 (ko) * | 2007-07-31 | 2012-10-16 | 후지쯔 세미컨덕터 가부시키가이샤 | 반도체 장치 및 그 제조 방법 |
WO2009044237A1 (en) | 2007-10-03 | 2009-04-09 | Stmicroelectronics Crolles 2 Sas | Anti-fuse element |
JP2009141225A (ja) * | 2007-12-07 | 2009-06-25 | Sharp Corp | 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置 |
US8194433B2 (en) * | 2008-02-20 | 2012-06-05 | Ovonyx, Inc. | Method and apparatus for accessing a bidirectional memory |
US8111539B2 (en) | 2008-06-27 | 2012-02-07 | Sandisk 3D Llc | Smart detection circuit for writing to non-volatile storage |
US7876607B2 (en) | 2008-12-12 | 2011-01-25 | Stephen Tang | Reading threshold switching memory cells |
US8031516B2 (en) * | 2008-12-12 | 2011-10-04 | Stephen Tang | Writing memory cells exhibiting threshold switch behavior |
JP5045733B2 (ja) * | 2008-12-24 | 2012-10-10 | 株式会社デンソー | 半導体装置 |
JP4905559B2 (ja) * | 2009-01-27 | 2012-03-28 | 株式会社デンソー | 半導体装置 |
US7957207B2 (en) * | 2009-03-10 | 2011-06-07 | Ovonyx, Inc. | Programmable resistance memory with interface circuitry for providing read information to external circuitry for processing |
US8767482B2 (en) * | 2011-08-18 | 2014-07-01 | Micron Technology, Inc. | Apparatuses, devices and methods for sensing a snapback event in a circuit |
-
2011
- 2011-08-18 US US13/213,018 patent/US8767482B2/en active Active
-
2012
- 2012-08-17 JP JP2014526265A patent/JP5914659B2/ja active Active
- 2012-08-17 CN CN201610884454.9A patent/CN107068178B/zh active Active
- 2012-08-17 WO PCT/US2012/051489 patent/WO2013026044A1/en active Application Filing
- 2012-08-17 KR KR1020167013137A patent/KR101889202B1/ko active IP Right Grant
- 2012-08-17 CN CN201280040304.XA patent/CN103748630B/zh active Active
- 2012-08-17 DE DE112012003422.8T patent/DE112012003422B4/de active Active
- 2012-08-17 KR KR1020147004958A patent/KR101624132B1/ko active IP Right Grant
-
2014
- 2014-06-30 US US14/318,965 patent/US9390768B2/en active Active
-
2016
- 2016-06-09 US US15/177,919 patent/US9747981B2/en active Active
-
2017
- 2017-07-31 US US15/664,467 patent/US10083745B2/en active Active
-
2018
- 2018-09-11 US US16/128,241 patent/US10636483B2/en active Active
-
2020
- 2020-03-20 US US16/825,259 patent/US11100991B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US20160365141A1 (en) | 2016-12-15 |
US11100991B2 (en) | 2021-08-24 |
US10636483B2 (en) | 2020-04-28 |
KR20160062201A (ko) | 2016-06-01 |
CN103748630B (zh) | 2016-11-02 |
US20140334237A1 (en) | 2014-11-13 |
US10083745B2 (en) | 2018-09-25 |
US9747981B2 (en) | 2017-08-29 |
KR101889202B1 (ko) | 2018-08-16 |
JP2014529838A (ja) | 2014-11-13 |
WO2013026044A1 (en) | 2013-02-21 |
CN107068178A (zh) | 2017-08-18 |
US20200219562A1 (en) | 2020-07-09 |
KR101624132B1 (ko) | 2016-05-25 |
KR20140047146A (ko) | 2014-04-21 |
DE112012003422B4 (de) | 2019-06-13 |
US20190013067A1 (en) | 2019-01-10 |
DE112012003422T5 (de) | 2014-05-08 |
CN103748630A (zh) | 2014-04-23 |
US20130044539A1 (en) | 2013-02-21 |
US20170358347A1 (en) | 2017-12-14 |
CN107068178B (zh) | 2020-11-13 |
US9390768B2 (en) | 2016-07-12 |
US8767482B2 (en) | 2014-07-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5914659B2 (ja) | 回路においてスナップバック事象を検知するための装置、デバイスおよび方法 | |
US10042588B2 (en) | Electronic device and operating method thereof | |
TWI607456B (zh) | 在交叉點記憶體中減緩讀取干擾之技術 | |
US9170879B2 (en) | Method and apparatus for scrubbing accumulated data errors from a memory system | |
KR101374319B1 (ko) | 가변 저항 메모리 장치 및 그것의 동작 방법 | |
TWI493547B (zh) | 相變記憶體及開關(pcms)記憶體裝置中之漂移管理 | |
US9117519B2 (en) | Methods, devices and systems using over-reset state in a memory cell | |
US20200160908A1 (en) | Dual demarcation voltage sensing before writes | |
US20120134202A1 (en) | Verify or read pulse for phase change memory and switch | |
TW202117728A (zh) | 用於記憶電路的讀取方法 | |
KR101741053B1 (ko) | 펄스 판독 전류에 기초하여 자기 터널 접합(mtj) 기반 메모리 셀을 판독하기 위한 방법들 및 시스템들 | |
CN105374385A (zh) | 半导体存储器装置 | |
US20170133089A1 (en) | Data Storage Method and Phase Change Memory | |
WO2017154382A1 (ja) | 記憶装置、情報処理装置、および、記憶装置の制御方法 | |
KR101770890B1 (ko) | 자기 저항 메모리에서 셀프 레퍼런스 조정을 이용한 스위칭 감지 방법 및 장치 | |
KR20180000203A (ko) | 메모리 테스트 시스템 및 테스트 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150610 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150804 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20151029 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160308 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160404 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5914659 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |