CN107068178B - 用于感测电路中的骤回事件的设备、装置及方法 - Google Patents

用于感测电路中的骤回事件的设备、装置及方法 Download PDF

Info

Publication number
CN107068178B
CN107068178B CN201610884454.9A CN201610884454A CN107068178B CN 107068178 B CN107068178 B CN 107068178B CN 201610884454 A CN201610884454 A CN 201610884454A CN 107068178 B CN107068178 B CN 107068178B
Authority
CN
China
Prior art keywords
memory cell
snapback event
node
potential
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610884454.9A
Other languages
English (en)
Other versions
CN107068178A (zh
Inventor
杰里米·赫斯特
埃尔南·卡斯特罗
史蒂芬·唐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN107068178A publication Critical patent/CN107068178A/zh
Application granted granted Critical
Publication of CN107068178B publication Critical patent/CN107068178B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0059—Security or protection circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/06—Sense amplifier related aspects
    • G11C2207/063—Current sense amplifiers

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明涉及用于感测电路中的骤回事件的设备、装置及方法。本文中所揭示的实例标的物涉及设备及/或装置及/或供在其中使用的各种方法，其中可响应于确定电路中已发生骤回事件而起始且随后改变电位到电路的施加。举例来说，电路可包括可由于所施加电位而经历骤回事件的存储器单元。在一些实例实施方案中，可提供感测电路，所述感测电路对存储器单元中发生的骤回事件作出响应而产生反馈信号以起始施加到所述存储器单元的电位的改变。

Description

用于感测电路中的骤回事件的设备、装置及方法
分案申请的相关信息
本案是分案申请。该分案的母案是申请日为2012年8月17日、申请号为201280040304.X、发明名称为“用于感测电路中的骤回事件的设备、装置及方法”的发明专利申请案。
技术领域
本文中所揭示的标的物涉及存储器装置，且更明确地说，涉及用于感测电路的骤回事件的设备、装置及方法。
背景技术
存储器装置可包括多个存储器单元。举例来说，多个存储器单元可布置成阵列配置及/或堆叠配置。存储器装置还可包括可(举例来说)在存取存储器单元中使用的接口。举例来说，接口可(例如)作为读取操作的一部分存取存储器单元以确定存储器单元的经编程状态。举例来说，接口可(例如)作为写入操作的一部分存取存储器单元以确立存储器单元中的经编程状态。举例来说，接口可耦合到可使用存储器装置的一个或一个以上其它电路装置(例如，处理器、收发器等)。
在一些实例例子中，存储器装置可提供为可耦合到其它电路装置的单独组件(例如，芯片、半导体裸片等)。在一些其它例子中，举例来说，存储器装置可连同一个或一个以上其它电路装置一起提供为多个芯片封装的一部分、一个或一个以上半导体裸片、单芯片系统，仅举几个例子。
在一些例子中，存储器装置可包括相变存储器(PCM)。在一些例子中，存储器单元可包括PCM组件(例如，硫属化物组件，例如双向存储器开关(OMS)等)及选择组件(例如，阈值组件，例如双向阈值开关(OTS))。举例来说，此存储器单元可称为PCM及开关(PCMS)存储器单元。
附图说明
将参考以下各图描述非限制性且非穷尽性实施方案，其中除非另有指定，否则相似元件符号是指在所有各种图中的相似部分。
图1是根据实施方案的展示包括实例电路的实例设备的示意图。
图2是根据实施方案的展示具有可在图1的存储器装置中使用的存储器单元及感测电路的实例电路的示意图。
图3是根据实施方案的图解说明由(例如)如图2中的实例存储器单元展现的实例骤回事件的曲线图。
图4是根据实施方案的图解说明与(例如)如图2中的存储器单元及感测电路相关联的电信号的一些实例时间线的一组曲线图。
图5是根据实施方案的图解说明供与(例如)如图2中的感测电路一起使用的限制电路的实例非线性特性的曲线图。
图6是根据实施方案的可在图1的存储器装置中使用的方法的图式。
具体实施方式
本说明书通篇中对“一个实施方案”、“一实施方案”或“一些实施方案”的提及意指结合所描述实施方案所描述的特定特征、结构或特性可包含于所主张标的物的至少一个实施方案中。因此，在本说明书通篇中的各个地方出现的短语“在一个实例实施方案中”、“在一实例实施方案中”或“在一些实例实施方案中”未必全部是指相同实施方案。此外，可将特定特征、结构或特性组合在一个或一个以上实施方案中。
图1是根据实施方案的展示包括实例存储器装置116的实例设备100的示意图。如所展示，存储器装置116可提供为电子装置118的一部分或供在电子装置118中使用。
电子装置118可表示可存取存储器装置116的任何电子装置或其部分(例如)以传送表示一些形式的信息(例如，编码为位、数据、值、元素、符号、字符、物项、数字、编号或类似物)的一个或一个以上电信号。举例来说，电子装置118可包括计算机、通信装置、机器等，其中存储器装置116可(例如)经由接口140由电路装置150存取。电路装置150可表示可耦合到存储器装置116的任何电路。因此，电路装置150可包括一些形式的处理电路(例如，微处理器、微控制器等)、一些形式的通信电路(例如，接收器、发射器、总线接口等)、一些形式的译码电路(例如，模/数转换器、数/模转换器、惯性传感器、相机、麦克风、显示装置等)、另一存储器装置(例如，非易失性存储器、存储媒体等)及/或其组合，仅举几个实例。
在一些实例例子中，存储器装置116可提供为可耦合到电路装置150的单独组件(例如，芯片、半导体裸片等)。在一些其它例子中，举例来说，存储器装置116可连同一个或一个以上其它电路装置一起提供为多个芯片封装的一部分、一个或一个以上半导体裸片及/或单芯片系统，仅举几个例子。
如所展示，举例来说，存储器装置116可包括多个存储器单元102-1到102-z。为简洁起见，在此说明中，术语“存储器单元102(“memory cell 102”或“memory cells 102”)”可用作对多个存储器单元102-1到102-z中的一者或一者以上的泛指。举例来说，存储器单元102可选择性地以表示一些形式的信息(例如，例如二进制逻辑位(例如，“1”或“0”))的状态进行编程。在一些实例实施方案中，存储器单元102可能够选择性地以三种或三种以上状态进行编程，其中所述状态中的至少一者可表示两个或两个以上二进制逻辑位。
在此实例中，存储器单元102-1到102-z布置为存储器单元阵列114的一部分。在一些实例实施方案中，存储器单元阵列114可根据例如位线及/或字线的连接栅格的型式而布置。在一些实例实施方案中，存储器单元阵列114可包括存储器单元102的堆叠(例如，多个分层布置)。在一些实例实施方案中，存储器单元102可(例如)经由适用位线(BL)节点106及字线(WL)节点108使用接口140存取。
虽然在本文中使用短语“位线”及“字线”，但应理解，此些特征未必打算限于如可在特定电子装置中采用的任何特定“位”或“字”布置。因此，举例来说，在较一般意义上，“位线”或“字线”可称为“行线”或“列线”，或反之亦然。
举例来说，存储器单元102-1可包括选择组件110及存储器组件112。以非限制性实例方式，如图1中所图解说明，在一些实施方案中，选择组件110可包括OTS且存储器组件112可包括OMS。因此，在一些实例实施方案中，存储器单元114可包括PCMS存储器单元。
如图1中所图解说明，选择组件110可与存储器组件112串联耦合且包括第一节点120及第二节点122。如所展示，举例来说，第一节点120可耦合到位线(BL)节点106且因此，可称为“位线节点”；且举例来说，第二节点122可耦合到字线(WL)节点108且因此，可称为“字线节点”。在一些其它实例实施方案中，存储器单元102-1可以相反方式布置，使得第二节点122在其改为耦合到BL节点106的情况下可为“位线节点”，且第一节点120在其改为耦合到WL节点108的情况下可为“字线节点”。应理解，在一些实施方案中，第一节点120或第二节点122可直接耦合(例如，经由导电元件)或间接耦合(例如，经由一个或一个以上其它经耦合电路元件)到BL节点106或WL节点108。
举例来说，接口140可表示允许对存储器单元102进行存取的电路。举例来说，接口140可提供一个或一个以上存储器单元的选择性读取(例如)以支持读取操作。举例来说，接口140可提供一个或一个以上存储器单元的选择性编程(例如)以支持写入操作。因此，举例来说，在一些实施方案中，接口140可接收程序命令且作为响应，将编程(电)电位施加到存储器单元。
根据一些实例实施方案，可在存储器装置116中提供感测电路130以确定存储器单元102的状态。因此，举例来说，感测电路130可支持接口140可经由其存取存储器单元102的一个或一个以上存储器操作(例如，读取操作、写入操作等)。
举例来说，感测电路130可对在一些条件下存储器单元102中可能发生的骤回事件作出响应。骤回事件可在一些条件下产生突然“负电阻”。虽然骤回事件的物理原点可能未完全理解，如图3中所图解说明且如在本文中的后续部分中所描述，但发生骤回事件往往显著影响存储器单元的电流-电压行为。因此，举例来说，可提供感测电路130，所述感测电路对存储器单元102中发生的骤回事件作出响应而产生起始施加到存储器单元102的电位的改变的一个或一个以上反馈信号。以实例方式，一个或一个以上反馈信号可起始电位的改变以减小电位、使电位断开连接、停止电位的产生等。举例来说，在一些例子中，响应于确定存储器单元102中已发生骤回事件，来自感测电路130的一个或一个以上反馈信号可通过影响可用于将电位施加到存储器单元102的一个或一个以上开关而起始对施加到存储器单元102的电位的改变。因此，举例来说，在一些实施方案中，感测电路130可通过提供一个或一个以上反馈信号减小编程(电)电位可施加到存储器单元的时间量或减小存储器单元的电力消耗。
在一些实例实施方案中，感测电路130可经提供以与单个存储器单元102一起使用。因此，举例来说，可在存储器装置116内提供多个感测电路。在一些实例实施方案中，感测电路130的全部或部分可经提供以与多个存储器单元102一起使用。
接下来将注意力放在图2上，图2展示可(举例来说)提供于存储器装置116(图1)内的设备200。
如所展示，举例来说，设备200可包括耦合于第一节点(例如，位线节点106)与第二节点(例如，字线节点108)之间的存储器单元102-1。举例来说，第一节点可耦合到开关204-1且第二节点可耦合到开关204-2。如所图解说明，举例来说，开关204-1可至少部分地基于信号206-1作出断开及闭合响应，且举例来说，开关204-2可至少部分地基于信号206-2作出断开及闭合响应。在一些实例实施方案中，开关204-1及204-2可为切换电路204的一部分。在一些实例实施方案中，信号206-1及206-2可为组合的或单独的。在一些实例实施方案中，信号206-1或信号206-2可由感测电路130产生，例如，作为反馈信号206。在一些实例实施方案中，信号206(即，信号206-1或信号206-2)可由控制器220产生。在一些实例实施方案中，接口140(图1)可包括控制器220及/或切换电路204的全部或部分。
使开关204-1及204-2闭合完成用于由电位源202提供的电位的穿过存储器单元102-1的电路路径。因此，举例来说，电位可通过使开关204-1及204-2闭合而施加于存储器单元102-1的位线节点与字线节点之间且通过使开关204-1或开关204-2断开而改变(例如，移除)。在一些实例实施方案中，接口140(图1)可包括电位源202的全部或部分。举例来说，电位源202可包括一个或一个以上DC电压源、脉冲电压源、一个或一个以上切换电容器等。
举例来说，存储器单元102-1可响应于施加到选择组件110及PCM 112(图1)的适用电压电平的电位而展现可检测到的骤回事件。骤回事件的发生或不存在可指示存储器单元102-1的状态。
举例来说，接下来将注意力放在图3上，图3是图解说明在适用电压电平(例如，VApplied)可施加到选择组件110及PCM 112(图1)的情况下可或可不由存储器单元102-1展现的实例骤回事件300的曲线图。在图3中所展示的曲线图中，水平轴描绘增加的正电压电平，且垂直轴描绘增加的正电流电平。在此实例中，VApplied在水平轴上展示为具有介于第一阈值电压(VT1)与第二阈值电压(VT2)的电压电平之间的电压电平，所述VT1可与存储器单元102-1的第一可能状态相关联，所述VT2可与存储器单元102-1的第二可能状态相关联。应注意，可存在其它阈值电压，例如，如由第三阈值电压(VT3)表示，所述VT3可与存储器单元102-1的仍其它可能状态相关联，例如，例如在多级单元(MLC)布置中等。
如由线302所图解说明，如果存储器单元102-1响应于VApplied的施加而处于第一状态中，那么骤回事件可在VT1处发生，此可增加穿过存储器单元102-1的电流(例如，如由线308的猛增所图解说明)。如果存储器单元102-1响应于VApplied的施加而处于第二状态中，那么骤回事件可不在VT1处发生(例如，如由线304所图解说明)。然而，在其它例子中，如果存储器单元102-1处于第二状态中且如果VApplied将要超过VT2，那么骤回事件可在VT2处发生，此可增加穿过存储器单元102-1的电流(例如，如由线308的猛增所图解说明)。在仍其它例子中，如果存储器单元102-1处于第三状态中且如果VApplied将要超过VT3，那么骤回事件可在VT3处发生(参见线306)，此可增加穿过存储器单元102-1的电流(例如，如由线308的猛增所图解说明)。如所图解说明，线308可与保持电压Vx相关联。
骤回事件300提供为仅用以图解说明一个或一个以上骤回事件电平可在各种条件下发生的实例，且如同本文中所提供的所有实例一样，所主张标的物并不打算受此些实例限制。
返回图2，举例来说，感测电路130可对感测节点210处的电压作出响应。如在此实例中所展示，感测节点210在开关204-2闭合的情况下可耦合到字线节点108。举例来说，感测节点210可与由电容器212表示的电容相关联。举例来说，电容可包括与字线节点108相关联的寄生电容或类似物。因此，在一些实例例子中，电容(C)可具有低电平(例如，小于300毫微微法拉)。如果骤回事件发生，那么电荷(Q)可施加于感测节点210处。因此，举例来说，感测节点210处的所感测电压电平(例如，VSense)可与电荷(Q)除以电容(C)成比例。
因此，根据一些实例实施方案，感测电路130可包括反相器、下拉晶体管、锁存器或响应于VSense超过特定阈值电压电平可产生反馈信号206以起始施加到存储器单元102-1的电位的改变的其它相似电路及/或组件。
在一些实例实施方案中，迅速地改变(例如，移除)施加到存储器单元102-1的电位对将不加延迟地施加到开关204-1或204-2中的一者或两者的反馈信号206可是有益的。举例来说，可通过减小电位可施加到存储器单元102-1的时间量而减小可在存储器单元102-1中使用的硫属化物材料或类似物的应力。另外，减小电位施加到存储器单元102-1的时间量可减小电力消耗。同样地，减小电位施加到存储器单元102-1的时间量可增加存取存储器单元102-1的一些存储器操作的操作速度。
根据一些实例实施方案，控制器220或其它相似电路可起始开关204-1及204-2的闭合以(例如)作为存储器操作的一部分起始存储器单元状态感测。控制器220随后可发信号使一个或两个开关204-1或204-2断开。举例来说，控制器220随后可发信号使一个或两个开关204-1或204-2在从起始存储器单元状态感测起经过一时间周期之后断开。在一些实例实施方案中，开关204-1及204-2中的一者或两者可经布置以在从被闭合起经过一时间周期之后断开。因此，如果骤回事件在存储器单元状态感测期间不发生，那么可改变(例如，移除)所施加电位。
因此，举例来说，存储器单元状态感测可经由反馈信号206的存在或不存在而识别存储器单元102-1是否可处于给定状态中。因此，举例来说，控制器220可监视反馈信号206或相反受反馈信号206影响。在一些实例例子中，作为存储器操作的一部分，存储器单元状态感测可将特定电位施加到存储器单元102-1且经由反馈信号206指示存储器单元102-1是否可处于特定状态中(例如，至少部分地基于骤回事件是否使用感测电路130感测)。
在一些实例实施方案中，至少部分地基于感测节点210、字线节点108、位线节点106可展现的电容而将感测节点210耦合到字线节点108(例如，如图2中所图解说明)或位线节点106可是有益的。举例来说，由于感测节点处的电压的量值可受感测节点处所展现的电容影响，因此将感测节点210耦合到展现较低或最低电容的无论哪个字线节点或位线节点可是有益的。
在一些实例实施方案中，电参数限制电路214(例如，图解说明为电流限制器)可耦合到感测节点210。举例来说，限制电路214可在存储器单元状态感测期间对可通过存储器单元102-1的电流作出响应。举例来说，限制电路214可响应于(例如)由于骤回事件而可能发生的穿过存储器单元102-1的电流的增加而特别地增加与感测节点210相关联的阻抗电平。举例来说，限制电路214可(例如)响应于在骤回事件之后穿过第一存储器单元102-1的电流的增加而在感测节点210处短暂地确立大于阈值所感测电压电平的电压电平，感测电路130可对所述阈值所感测电压电平作出响应。在一些实例实施方案中，然而，限制电路214可较少对可或可不围绕存储器单元102-1传递到感测节点210的一些泄漏电流216作出响应。
举例来说，图5中的曲线图500图解说明可由限制电路214提供的实例非线性特性。在曲线图500中，水平轴描绘增加的正电压电平，且垂直轴描绘增加的正电流电平。在此实例中，在水平轴上展示(例如)与感测电路130相关联的阈值所感测电压电平(VTS)。在此实例中，线502图解说明实例非线性特性，其中泄漏电流216可通常与操作区域504相关联且具有在垂直轴上的506处所指示的泄漏电流阈值电平。在此实例中，线502还图解说明实例非线性特性，其中可能与骤回事件有关的电流可通常与操作区域510相关联且具有对应于如在垂直轴上的508处所指示的VTS的(有限)电流电平。当然，如同本文中的所有其它实例一样，所主张标的物并不打算限于此实例实施方案。
如先前所指示，在一些实例实施方案中，可提供存储器单元状态感测以感测多种不同可能状态。因此，应理解，电位源202可以多种方式实施，包含可调整电压供应器及/或多个不同可选择电压供应器、预充电到可调整电压的一个或一个以上可选择电容器等。此外，感测电路130可以多种方式实施，包含可调整感测电路及/或多个不同可选择感测电路；及/或限制电路214可以多种方式实施，包含可调整限制电路及/或多个不同可选择限制电路。另外，应理解，电位源202、感测电路130或限制电路214中的一者或一者以上的全部或部分可支持用于多个存储器单元的存储器单元状态感测。根据一些实例实施方案，电位的选择及/或施加可至少部分地包括将可在存储器单元的一个或一个以上节点处切换的一个或一个以上电容器预充电。
接下来将注意力放在图4上，图4是图解说明与经由实例设备200(图2)的存储器单元状态感测相关联的电信号的一些时间线实例的一组曲线图。上部三个曲线图402-1与在存储器单元状态感测期间发生的骤回事件有关。下部三个曲线图402-2类似，但与在存储器单元状态感测期间发生的骤回事件的缺少有关。
图4中的曲线图中的每一者中的水平轴描绘以原点处的存储器单元状态感测的起始开始的增加的时间。另外，虚线420指示骤回事件的时间，虚线422指示反馈信号206被产生的时间，且虚线424指示从原点的一时间周期的结束。每一曲线图中的垂直轴标示为描绘电压或电流。这些实例中的垂直轴中的原点可或可不分别等同于零电压或电流。
因此，在上部曲线图402-1中，举例来说，线406-1图解说明施加到存储器单元的电压电平(例如，位线节点电压减去字线节点电压)的一些改变。举例来说，线408-1图解说明由于骤回事件的通过存储器单元的电流电平的一些改变。举例来说，线410-1图解说明感测节点210(图2)处的电压电平的一些改变，其最终超过由虚线430所指示的阈值所感测电压电平(VTS)。
在下部曲线图402-2(例如，其中不发生骤回事件)中，举例来说，线406-2图解说明施加到存储器单元的电压电平的一些改变。举例来说，线408-2图解说明通过存储器单元的电流电平的一些改变。举例来说，线410-2图解说明感测节点210(图2)处的电压电平的微小改变，其不超过由虚线430所指示的阈值所感测电压电平。
接下来将注意力放在图6上，图6是供与(例如)如图1中的实例存储器装置一起使用以提供或以其它方式支持存储器单元状态感测的方法600的流程图。举例来说，方法600可(例如)使用各种电路、电路组件等至少部分地实施于各种设备或装置中。
在实例框602处，可将电位施加到存储器单元(例如，第一节点与第二节点之间)。在一些例子中，举例来说，在框604处，可至少部分地基于第二节点(例如，所感测节点)处的所感测电压确定是否已发生骤回事件。在一些例子中，举例来说，在框606处，可选择性地限制穿过存储器单元的电参数(例如，电流)。在一些例子中，举例来说，在框608处，可选择且施加特定电压电平以确定(例如)在其中存储器单元或相似电路支持多个骤回事件电平的实例实施方案中是否已发生几个骤回事件电平中的特定一者。在一些例子中，举例来说，在框610处，电位可选定用以检测存储器单元是否可处于特定状态中或可能地区分不同状态。
在实例框612处，可响应于确定存储器单元中已发生骤回事件而改变(例如，移除)电位的施加。在一些例子中，举例来说，在框614处，随后可响应于确定从起始电位的施加起已经过一时间周期而改变(例如，移除)电位的施加。
在实例框616处，可至少部分地基于确定已发生骤回事件或响应于确定从起始电位的施加起已经过一时间周期而确定存储器单元的状态。在一些例子中，举例来说，在框618处，可选择性地起始编程电信号的施加以改变存储器单元的状态(例如，作为写入操作的一部分)。
如本文中所使用的术语“及”、“或”以及“及/或”可包含还预期至少部分地取决于其中使用此些术语的上下文的多种含义。通常，在用于使例如A、B或C的列表相关联的情况下，“或”打算意指A、B及C(此处以包含意义使用)以及A、B或C(此处以互斥意义使用)。另外，如本文中所使用的术语“一个或一个以上”可用于以单数形式描述任何特征、结构或特性或者可用于描述多个特征、结构或特性或其某一其它组合。但是，应注意，此仅为说明性实例且所主张标的物并不限于此实例。
可至少部分地取决于根据特定特征或实例的应用通过各种机制来实施本文中所描述的方法。举例来说，所述方法可实施于硬件、固件或其连同软件的组合中。在硬件实施方案中，举例来说，处理单元可实施于一个或一个以上专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理装置(DSPD)、可编程逻辑装置(PLD)、现场可编程门阵列(FPGA)、处理器、控制器、微控制器、微处理器、电子装置、经设计以执行本文中所描述的功能的其它装置单元、模拟电路或其组合内。
在前述详细说明中，已陈述众多特定细节以提供对所主张标的物的透彻理解。然而，所属领域的技术人员将理解，可在不存在这些特定细节的情况下实践所主张标的物。在其它例子中，未详细地描述所属领域的技术人员将知晓的方法或设备以便不使所主张标的物模糊。
已就关于存储于特定设备或专用计算装置或平台的存储器内的二进制状态的操作的逻辑、算法或符号表示而呈现前述详细说明的一些部分。在此特定说明书的上下文中，术语特定设备或类似物包含通用计算机，一旦其经编程便执行依据来自程序软件的指令的特定功能。算法描述或符号表示为信号处理或相关领域的技术人员用来将其工作的实质传达给所属领域的其它技术人员的技术的实例。算法在此处且通常被视为通向所要结果的自相容操作或类似信号处理序列。在此上下文中，操作或处理涉及对物理数量的物理操纵。通常(但未必)，此些数量可采取能够存储、传送、组合、比较或以其它方式操纵为表示信息的电子信号的电信号或磁信号的形式。已不断地证明，主要出于常见用法的原因，将此些信号称为位、数据、值、元素、符号、字符、物项、数字、编号、信息或类似物是便利的。然而，应理解，所有这些或类似术语将与适当物理数量相关联且仅为方便的标示。除非另有具体说明，否则如从以下论述显而易见，应了解，本说明书论述通篇中利用例如“处理”、“计算(computing)”、“计算(calculating)”、“确定”、“确立”、“获得”、“识别”、“选择”、“产生”或类似用语的术语可是指特定设备(例如，专用计算机或类似专用电子计算装置)的动作或处理程序。因此，在本说明书的上下文中，专用计算机或类似专用电子计算装置能够操纵或变换通常表示为所述专用计算机或类似专用电子计算装置的存储器、寄存器或其它信息存储装置、发射装置或显示装置内的物理电子或磁数量的信号。在此特定专利申请案的上下文中，术语“特定设备”可包含通用计算机，一旦其经编程便执行依据来自程序软件的指令的特定功能。
在一些情形中，存储器装置的操作(举例来说，例如从二进制1到二进制0的状态改变，或反之亦然)可包括变换(例如物理变换)。借助特定类型的存储器装置，物理变换可包括物品到不同状态或事物的物理变换。举例来说，但不加限制地，针对一些类型的存储器装置，状态改变可涉及电荷的积累或存储或者所存储电荷的释放。同样地，在其它存储器装置中，状态改变可包括磁定向的物理改变或变换或者分子结构的物理改变或变换，例如从晶体到非晶形，或反之亦然。在仍其它存储器装置中，举例来说，物理状态的改变可涉及量子力学现象，例如叠加(superposition)、缠结(entanglement)或类似现象，此可涉及量子位(qubit)。前述内容并不打算是所有实例的穷尽性列表，其中存储器装置中的从二进制1到二进制0(或反之亦然)的状态改变可包括变换，例如物理变换。而是，前述内容打算作为说明性实例。
计算机可读(存储)媒体通常可为非暂时性或包括非暂时性装置。在此上下文中，非暂时性存储媒体可包含有形的装置，此意指所述装置具有具体物理形式，但所述装置可改变其物理状态。因此，举例来说，非暂时性是指装置保持有形而不管状态改变如何。举例来说，计算机可读(存储)媒体可经提供以与电子装置118(图1)、控制器220(图2)或与设备100(图1)的其它电路一起使用。
虽然已图解说明或描述当前视为实例特征的内容，但所属领域的技术人员将理解，可做出各种其它修改或可替换等效内容而不背离所主张标的物。另外，可做出许多修改以使特定情形适于所主张标的物的教示而不背离本文中所描述的中心概念。
因此，所主张标的物并不打算限于所揭示的特定实例，但所述所主张标的物还可包含归属于所附权利要求书或其等效内容的可能范围内的所有方面。

Claims (19)

1.一种用于感测电路中的骤回事件的方法，所述方法包括：
将电压施加至存储器单元的第一节点和第二节点之间，其中所述第一节点耦合至位线节点或字线节点中的一者以及所述第二节点耦合至所述位线节点或所述字线节点中的另一者；
在所述第二节点处感测电压电平，其中感测所述电压电平包括区分由所述存储器单元产生的多个骤回事件电平以确定所述存储器单元的特定状态；及
至少部分地基于所感测的所述电压电平确定所述多个骤回事件电平中的至少一者已发生。
2.根据权利要求1所述的方法，其进一步包括：
至少部分地基于施加至所述存储器单元的所述电压来确定所述存储器单元的状态。
3.根据权利要求2所述的方法，其中确定所述存储器单元的所述状态进一步包括：
确定自施加所述电压之始已经过一预定的时间周期。
4.根据权利要求1所述的方法，其进一步包括：
至少部分地基于对已发生所述骤回事件电平的所述确定来移除所述电压。
5.根据权利要求4所述的方法，其中至少部分地基于确定自施加所述电压之始已经过一预定的时间周期来移除所述电压。
6.根据权利要求1所述的方法，其进一步包括：
至少部分地基于对已发生所述骤回事件电平中的所述至少一者的所述确定来改变所述电压。
7.根据权利要求6所述的方法，其中至少部分地基于确定自施加所述电压起已经过一预定的时间周期来改变所述电压。
8.根据权利要求1所述的方法，其进一步包括：
至少部分地基于已发生所述骤回事件电平中的所述至少一者的所述确定来选择性地限制穿过所述存储器的电流的施加。
9.根据权利要求8所述的方法，其中选择性地限制电流的所述施加包含：
改变与所述第二节点相关联的阻抗电平。
10.一种存储器装置，其包括：
存储器单元阵列，其包含耦合到位线节点及字线节点的第一存储器单元；
切换电路，其用以将电位施加到所述第一存储器单元，其中在所述第一存储器单元处于第一状态中的情况下，所述第一存储器单元响应于所述电位而产生骤回事件；
感测节点，其耦合到所述位线节点或所述字线节点中的一者；
限制电路，其用以响应于在所述骤回事件之后穿过所述第一存储器单元的电流的增加而在所述感测节点处确立大于阈值所感测电压电平的电压电平；及
感测电路，其用以响应于所述电压电平超过所述阈值所感测电压电平而起始所述电位的改变，其中所述感测电路经配置以区分由所述第一存储器单元产生的多个骤回事件电平以确定所述存储器单元的特定状态。
11.根据权利要求10所述的存储器装置，其中在所述第一存储器单元不处于所述第一状态中的情况下，所述第一存储器单元不响应于所述电位而产生骤回事件，且其中所述切换电路作出响应以在已经经过一时间周期之后移除施加到所述第一存储器单元的所述电位。
12.根据权利要求10所述的存储器装置，其中所述感测电路经配置以基于所述电压电平而起始所述第一存储器单元的状态的改变。
13.根据权利要求10所述的存储器装置，其进一步包括：
控制器，其用以施加或改变所述电位，其中所述切换电路响应于所述控制器。
14.根据权利要求10所述的存储器装置，其中所述第一存储器单元包含选择组件和相变存储器组件。
15.根据权利要求10所述的存储器装置，其中所述感测电路经配置以：
通过以下各项中的至少一者来区分所述多个骤回事件电平以确定所述存储器单元的所述特定状态：选择用于所述多个骤回事件电平中的特定一者的所述电位，或设定特定的阈值电压电平以确定所述多个骤回事件电平中的所述特定一者已发生。
16.根据权利要求10所述的存储器装置，其中所述切换电路在已经过一时间周期之后移除所述电位，而无需所述感测电路检测发生在所述第一存储器单元中的所述骤回事件。
17.一种存储器装置，其包括：
接口，其用以接收程序命令，
存储器单元，其用以响应于所述程序命令而接收编程电位，及
感测电路，其用以响应于所述存储器单元中发生的骤回事件而提供反馈信号以减小所述编程电位，
其中所述存储器单元能够产生多个骤回事件电平，其中所述感测电路经配置以区分所述多个骤回事件电平以确定所述存储器单元的状态，且其中所述程序命令基于所述存储器单元的所述状态。
18.根据权利要求17所述的存储器装置，其中所述感测电路经配置以通过以下各项中的至少一者来区分所述多个骤回事件电平以确定所述存储器单元的所述状态：
选择有待施加至所述存储器单元的用于所述多个骤回事件电平中的特定一者的电位；或
设定阈值电压电平以确定所述多个骤回事件电平中的所述特定一者已发生。
19.根据权利要求18所述的存储器装置，其中在已经过一周期之后移除所述电位，而无需所述感测电路检测发生在所述存储器单元中的所述骤回事件。
CN201610884454.9A 2011-08-18 2012-08-17 用于感测电路中的骤回事件的设备、装置及方法 Active CN107068178B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/213,018 US8767482B2 (en) 2011-08-18 2011-08-18 Apparatuses, devices and methods for sensing a snapback event in a circuit
US13/213,018 2011-08-18
CN201280040304.XA CN103748630B (zh) 2011-08-18 2012-08-17 用于感测电路中的骤回事件的设备、装置及方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201280040304.XA Division CN103748630B (zh) 2011-08-18 2012-08-17 用于感测电路中的骤回事件的设备、装置及方法

Publications (2)

Publication Number Publication Date
CN107068178A CN107068178A (zh) 2017-08-18
CN107068178B true CN107068178B (zh) 2020-11-13

Family

ID=47712549

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201610884454.9A Active CN107068178B (zh) 2011-08-18 2012-08-17 用于感测电路中的骤回事件的设备、装置及方法
CN201280040304.XA Active CN103748630B (zh) 2011-08-18 2012-08-17 用于感测电路中的骤回事件的设备、装置及方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201280040304.XA Active CN103748630B (zh) 2011-08-18 2012-08-17 用于感测电路中的骤回事件的设备、装置及方法

Country Status (6)

Country Link
US (6) US8767482B2 (zh)
JP (1) JP5914659B2 (zh)
KR (2) KR101624132B1 (zh)
CN (2) CN107068178B (zh)
DE (1) DE112012003422B4 (zh)
WO (1) WO2013026044A1 (zh)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
US8654560B2 (en) * 2009-10-28 2014-02-18 Intermolecular, Inc. Variable resistance memory with a select device
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
WO2013032434A1 (en) * 2011-08-29 2013-03-07 Intel Corporation Tile-level snapback detection through coupling capacitor in a cross point array
CN103946826B (zh) 2011-09-30 2019-05-31 英特尔公司 用于在公共存储器通道上实现多级存储器层级的设备和方法
WO2013048503A1 (en) 2011-09-30 2013-04-04 Intel Corporation Apparatus and method for implementing a multi-level memory hierarchy having different operating modes
EP3712774B1 (en) * 2011-09-30 2023-02-15 Tahoe Research, Ltd. Apparatus and method for implementing a multi-level memory hierarchy
EP3382556A1 (en) 2011-09-30 2018-10-03 INTEL Corporation Memory channel that supports near memory and far memory access
WO2013048467A1 (en) 2011-09-30 2013-04-04 Intel Corporation Generation of far memory access signals based on usage statistic tracking
US9047944B2 (en) 2013-04-24 2015-06-02 Micron Technology, Inc. Resistance variable memory sensing
KR101592759B1 (ko) * 2013-10-29 2016-02-05 서울대학교산학협력단 포지티브 피드백을 이용한 센싱 시스템
US9286975B2 (en) 2014-03-11 2016-03-15 Intel Corporation Mitigating read disturb in a cross-point memory
US9224465B2 (en) * 2014-03-21 2015-12-29 Intel Corporation Cross-point memory bias scheme
US9437293B1 (en) * 2015-03-27 2016-09-06 Intel Corporation Integrated setback read with reduced snapback disturb
US10163481B1 (en) * 2017-07-20 2018-12-25 Micron Technology, Inc. Offset cancellation for latching in a memory device
US10395738B2 (en) * 2017-11-30 2019-08-27 Micron Technology, Inc. Operations on memory cells
US10366747B2 (en) * 2017-11-30 2019-07-30 Micron Technology, Inc. Comparing input data to stored data
US10566052B2 (en) 2017-12-22 2020-02-18 Micron Technology, Inc. Auto-referenced memory cell read techniques
US10431301B2 (en) 2017-12-22 2019-10-01 Micron Technology, Inc. Auto-referenced memory cell read techniques
JP2019164873A (ja) * 2018-03-20 2019-09-26 東芝メモリ株式会社 半導体記憶装置およびその制御方法
US10607664B2 (en) 2018-03-22 2020-03-31 Micron Technology, Inc. Sub-threshold voltage leakage current tracking
US10424372B1 (en) * 2018-04-19 2019-09-24 Micron Technology, Inc. Apparatuses and methods for sensing memory cells
KR102515463B1 (ko) * 2018-06-18 2023-03-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치와, 이의 리드 및 라이트 방법
US10803939B2 (en) 2018-08-22 2020-10-13 Micron Technology, Inc. Techniques for programming a memory cell
KR20200104603A (ko) * 2019-02-27 2020-09-04 에스케이하이닉스 주식회사 효율적인 리드 동작을 수행하는 비휘발성 메모리 장치 및 이를 이용하는 시스템
KR20200145320A (ko) 2019-06-21 2020-12-30 에스케이하이닉스 주식회사 리드 디스터번스를 완화시킬 수 있는 비휘발성 메모리 장치 및 이를 이용하는 시스템
US11177009B2 (en) 2019-12-30 2021-11-16 Micron Technology, Inc. Multi-state programming of memory cells
US11315633B2 (en) 2019-12-30 2022-04-26 Micron Technology, Inc. Three-state programming of memory cells
US11430509B2 (en) 2020-02-21 2022-08-30 Micron Technology, Inc. Varying-polarity read operations for polarity-written memory cells
US11302390B2 (en) * 2020-07-10 2022-04-12 Micron Technology, Inc. Reading a multi-level memory cell
US11355209B2 (en) * 2020-07-10 2022-06-07 Micron Technology, Inc. Accessing a multi-level memory cell

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747058A (zh) * 2004-06-19 2006-03-15 三星电子株式会社 采用控制电流方法的相变存储元件驱动电路及其控制方法
US20100149857A1 (en) * 2008-12-12 2010-06-17 Stephen Tang Reading Threshold Switching Memory Cells
CN101764139A (zh) * 2008-12-24 2010-06-30 株式会社电装 包括绝缘栅极双极晶体管和二极管的半导体器件
CN102017003A (zh) * 2008-02-20 2011-04-13 奥翁尼克斯公司 用于存取双向存储器的方法和装置

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW247368B (en) * 1993-09-29 1995-05-11 Seiko Epuson Co Current regulating semiconductor integrate circuit device and fabrication method of the same
DE19632136A1 (de) * 1996-08-09 1998-02-12 Deutsche Telekom Ag Digitalspeicherelement
US5828605A (en) * 1997-10-14 1998-10-27 Taiwan Semiconductor Manufacturing Company Ltd. Snapback reduces the electron and hole trapping in the tunneling oxide of flash EEPROM
EP2323164B1 (en) * 2000-08-14 2015-11-25 SanDisk 3D LLC Multilevel memory array and method for making same
US6449211B1 (en) * 2001-08-31 2002-09-10 Intel Corporation Voltage driver for a memory
TW586124B (en) * 2002-09-18 2004-05-01 Macronix Int Co Ltd ESD protection apparatus and method for a high-voltage input pad
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
TWI288931B (en) * 2004-06-19 2007-10-21 Samsung Electronics Co Ltd Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement
US6990017B1 (en) * 2004-06-30 2006-01-24 Intel Corporation Accessing phase change memories
EP1677357A1 (en) * 2004-12-30 2006-07-05 STMicroelectronics S.r.l. Phase change memory device having an adhesion layer and manufacturing process thereof
TWI261356B (en) 2005-01-03 2006-09-01 Macronix Int Co Ltd Phase-change multi-level cell and operating method thereof
JP2006190424A (ja) 2005-01-07 2006-07-20 Nec Electronics Corp 半導体集積回路装置
US7307268B2 (en) 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
US7071533B1 (en) * 2005-02-04 2006-07-04 Polar Semiconductor, Inc. Bipolar junction transistor antifuse
US7570524B2 (en) 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7280390B2 (en) 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
US7248521B2 (en) 2005-07-12 2007-07-24 Micron Technology, Inc. Negative voltage discharge scheme to improve snapback in a non-volatile memory
JP4191211B2 (ja) 2006-07-07 2008-12-03 エルピーダメモリ株式会社 不揮発性メモリ及びその制御方法
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
JP4967176B2 (ja) * 2007-05-10 2012-07-04 シャープ株式会社 可変抵抗素子とその製造方法及び不揮発性半導体記憶装置
KR101191818B1 (ko) * 2007-07-31 2012-10-16 후지쯔 세미컨덕터 가부시키가이샤 반도체 장치 및 그 제조 방법
WO2009044237A1 (en) 2007-10-03 2009-04-09 Stmicroelectronics Crolles 2 Sas Anti-fuse element
JP2009141225A (ja) * 2007-12-07 2009-06-25 Sharp Corp 可変抵抗素子、可変抵抗素子の製造方法、不揮発性半導体記憶装置
US8111539B2 (en) 2008-06-27 2012-02-07 Sandisk 3D Llc Smart detection circuit for writing to non-volatile storage
US8031516B2 (en) * 2008-12-12 2011-10-04 Stephen Tang Writing memory cells exhibiting threshold switch behavior
JP4905559B2 (ja) * 2009-01-27 2012-03-28 株式会社デンソー 半導体装置
US7957207B2 (en) * 2009-03-10 2011-06-07 Ovonyx, Inc. Programmable resistance memory with interface circuitry for providing read information to external circuitry for processing
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1747058A (zh) * 2004-06-19 2006-03-15 三星电子株式会社 采用控制电流方法的相变存储元件驱动电路及其控制方法
CN102017003A (zh) * 2008-02-20 2011-04-13 奥翁尼克斯公司 用于存取双向存储器的方法和装置
US20100149857A1 (en) * 2008-12-12 2010-06-17 Stephen Tang Reading Threshold Switching Memory Cells
CN101764139A (zh) * 2008-12-24 2010-06-30 株式会社电装 包括绝缘栅极双极晶体管和二极管的半导体器件

Also Published As

Publication number Publication date
JP5914659B2 (ja) 2016-05-11
KR20160062201A (ko) 2016-06-01
JP2014529838A (ja) 2014-11-13
US8767482B2 (en) 2014-07-01
DE112012003422B4 (de) 2019-06-13
KR101889202B1 (ko) 2018-08-16
CN103748630B (zh) 2016-11-02
US20140334237A1 (en) 2014-11-13
CN107068178A (zh) 2017-08-18
WO2013026044A1 (en) 2013-02-21
KR20140047146A (ko) 2014-04-21
US9747981B2 (en) 2017-08-29
US20200219562A1 (en) 2020-07-09
US20170358347A1 (en) 2017-12-14
US20190013067A1 (en) 2019-01-10
US20160365141A1 (en) 2016-12-15
US10636483B2 (en) 2020-04-28
US10083745B2 (en) 2018-09-25
DE112012003422T5 (de) 2014-05-08
US9390768B2 (en) 2016-07-12
US11100991B2 (en) 2021-08-24
KR101624132B1 (ko) 2016-05-25
CN103748630A (zh) 2014-04-23
US20130044539A1 (en) 2013-02-21

Similar Documents

Publication Publication Date Title
CN107068178B (zh) 用于感测电路中的骤回事件的设备、装置及方法
US10043576B2 (en) Phase change memory devices and systems having reduced voltage threshold drift and associated methods
CN102422361B (zh) 非易失性存储装置和对非易失性存储装置的写入方法
US11024380B2 (en) Dual demarcation voltage sensing before writes
CN101930793B (zh) 用于感测及确定边限存储单元的存储器装置及其操作方法
US10049733B2 (en) Reusing sneak current in accessing memory cells
KR20140012185A (ko) 상 변화 메모리 및 스위치(pcms) 메모리 디바이스에서의 드리프트 관리
CN110097910A (zh) 用于感测电阻可变存储器单元的设备和方法
US10839899B2 (en) Power on reset method for resistive memory storage device
WO2011121491A1 (en) Programming at least one multi-level phase change memory cell
Zheng et al. Memristors-based ternary content addressable memory (mTCAM)
US9761309B2 (en) Sensing circuit for resistive memory array
Mozaffari et al. Fast march tests for defects in resistive memory
US9251894B2 (en) Accessing a resistive memory storage device
US10579759B2 (en) Apparatus for modeling resistive memory devices

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant