CN102017003A - 用于存取双向存储器的方法和装置 - Google Patents

用于存取双向存储器的方法和装置 Download PDF

Info

Publication number
CN102017003A
CN102017003A CN2009801138660A CN200980113866A CN102017003A CN 102017003 A CN102017003 A CN 102017003A CN 2009801138660 A CN2009801138660 A CN 2009801138660A CN 200980113866 A CN200980113866 A CN 200980113866A CN 102017003 A CN102017003 A CN 102017003A
Authority
CN
China
Prior art keywords
voltage
ots
memory
equipment
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801138660A
Other languages
English (en)
Other versions
CN102017003B (zh
Inventor
W·帕金森
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ovonyx Inc
Original Assignee
Ovonyx Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ovonyx Inc filed Critical Ovonyx Inc
Publication of CN102017003A publication Critical patent/CN102017003A/zh
Application granted granted Critical
Publication of CN102017003B publication Critical patent/CN102017003B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/16—Multiple access memory array, e.g. addressing one storage element via at least two independent addressing line groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0014—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016—RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/20—Address safety or protection circuits, i.e. arrangements for preventing unauthorized or accidental access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0073—Write using bi-directional cell biasing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Security & Cryptography (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Abstract

双向存储单元包括双向阈值开关(OTS)和双向存储元件。OTS被配置成选择双向存储元件并且阻挡对存储元件的无意存取。

Description

用于存取双向存储器的方法和装置
技术领域
本发明涉及存取双向存储器设备。
背景技术
随着电子存储器接近一些极限，超出该极限其将不再能够产生如在摩尔定律中著名地阐述的密度/成本/性能改善，大量的存储器技术正被研究作为常规硅互补金属氧化物半导体(CMOS)集成电路存储器的潜在代替物。
在被研究的存储器技术当中是许多双向存储器技术：利用用于编程或读存储器设备的材料的方向特性的存储器。即，常规存储器设备典型地例如将两个存储器状态(memory state)之一与电荷的存在或不存在或者与高(high)或低(low)电压相关联。在诸如这样的常规存储器中，存储器状态与单向特性相关联；电荷要么存在要么不存在(例如，DRAM、FLASH(闪存))或者节点保持在高或低电压(例如，SRAM)。这种储存机构的“方向”没有意义。相比而言，双向存储器采用其存储器材料的某种方向方面来存储二进制信息。例如，可以通过在一个方向上强制电流通过双向存储器设备或者施加一种极性的电压来写一个存储器状态，并且可以通过在相反方向上强制电流通过相同设备或者施加相反极性的电压来写另一个存储器状态。然后，例如可以通过向存储器设备施加任一电压以测量与存储器状态有关的电流或者强制电流通过并测量与存储器状态有关的电压，来感测编程的存储器状态。
双向存储器类型包括电阻(resistive)随机存取存储器和磁阻随机存取存储器(两者都被称为RRAM)、可编程金属化单元、磷族元素化物(Pnictide)相变存储器、聚合物存储器、铁电随机存取存储器(FeRAM)、离子存储器设备以及金属纳米颗粒存储单元(memorycell)。
RRAM单元可以通过向单元施加相反极性的电脉冲而被分别编程为高电阻和低电阻值。单元的高和低电阻值被用来表示两个不同的存储器状态。RRAM存储器是已知的并且例如被描述在由W.W.Zhuang等人在2002 International Electron Device Meeting(IEDM)上提出的题为“Novell Colossal Magnetoresistive Thin Film Nonvolatile ResistanceRandom Access Memory(RRAM)”的论文中，该论文由此并入以供参考。
可编程金属化单元利用在固体电解质的薄膜中纳米级数量的金属的电化学控制。经由通过固体电解质中金属的氧化和金属离子的还原所引起的电变化来存储信息。这样的电变化可以通过对单元施加小电偏置来诱导。反向偏置(reverse bias)将使氧化反转直到电沉积或电镀的金属已经被去除，从而使单元返回到原始的存储器状态。可编程金属化单元是已知的并且例如被讨论在Michael N.Kozicki等人的题为″Non-Volatile Memory Based on Solid Electrolytes，″的论文中、在Christina Schindler等人在IEEE Transactions on Electron Devices54：2762-2768中的题为″Bipolar and Unipolar Resistive Switching inCu-Doped SiO2″的文章中、以及在Michael N.Kozicki等人的″Programmable Metaliization Cell Memory Based on Ag-Ge-S andCu-Ge-S Solid Electrolytes″中(可从Institute of Electrical andElectronics Engineers(电气和电子工程师协会)获得)，这些论文由此并入以供参考。
聚合物存储器展现涉及当对单元施加足够幅度的偏置电压时导电率增加的电双稳态。单元可以通过对设备施加相反极性的偏置电压而返回到低导电率状态。聚合物存储器是已知的并且例如被描述在由American Institute of Physics在2006年公开的Ankita Prakash等人的″Polymer Memory Device Based on Conjugated Polymer and GoldNanoparticles″中，该论文由此并入以供参考。
铁电随机存取存储器(FeRAM)采用铁电电容器来存储数据。一种极性的电压脉冲用来把单元编程为一个存储器状态并且可以采用相反极性的电压脉冲来把该单元编程为另一个存储器状态。FeRAM是已知的并且例如被描述在The Proceedings ofthe IEEE，Vol.88，No.5，May 2000中公开的AliSheikholeslami等人的″A Survey of CircuitInnovations in Ferroelectric Random-Access Memories″中，该论文由此并入以供参考。
双向存储单元可以被布置成矩形阵列，其中各个存储单元位于行(row)和列(column)地址线的交点处，其中一条线放置在另一个条之上。通过断言(assert)唯一限定阵列内单元位置的行地址线和列地址线，存取(即从中读取或写到)各个单元。或者，对于更大的带宽，一个以上列可以被并行选择到一条行线上，其中每条列线具有单独的读和写电路。尽管各个单元可以通过行和列地址线对的断言来唯一寻址——因为多个存储单元共享行地址线并且多个单元共享列地址线(单元不共享行和列地址线)，但是多个单元可以通过行或列地址线的断言而被“部分”选择。
即，如果例如存储单元通过提高其列地址线的电压并降低其行地址线的电压来选择，则共享所选择的列地址线的所有单元将使其列地址线的电压提高并且共享所选择的行地址线的所有单元将使其行地址线的电压降低，并且在这种意义上这些非选择的单元将被部分地选择。
这样的部分选择造成无意存取除了目标存储单元之外的一个或多个存储单元的风险。这样的无意存取可能通过非法的读或写操作(有时表征为误读或误写)而损害存储器数据的有效性。电流泄露通路可能加重无意存取的风险。这样的部分选择、泄露通路以及无意单元存取的伴随风险可以例如通过在每个单元位置处采用一对晶体管来唯一存取每个存储单元而被基本消除。然而，在每个存储单元处这种选择晶体管的添加造成以增加存储单元面积的形式的显著缺点。提供对阵列中唯一选择的存储单元的双向写存取且还防止双向存储单元的无意存取而不显著提高这种存储单元的面积的方法和装置因此是高度期望的。
发明内容
依据本发明原理的双向存储单元包括双向阈值设备(诸如双向阈值开关(ovonic threshold switch，OTS))和双向存储元件。与存储元件串联的双向阈值设备隔离双向存储元件与周围电路，并从而对于读或写而言防止对存储元件的无意存取。可以与存储元件串联插入一个以上OTS以诸如通过使用接近Vh的较低电压来获得更大的隔离电压或减小的骤回(snap-back)并且通过使用串联的一个以上来获得充足的总电压。
双向存储元件包括利用用于形成存储器设备的材料的方向特性的存储元件。例如，可以通过在一个方向上强制电流通过双向存储单元来写一个存储器状态并且可以通过在相反方向上强制电流通过相同单元来写另一个存储器状态。可选地，例如，一个极性的电压可以施加到存储单元以把单元编程为一个存储器状态，并且可以通过向相同单元施加相反极性的电压来编程另一个存储器状态。然后，例如可以通过施加电压并感测电流或者强制电流通过该单元并测量电压来感测编程的存储器状态。依据本发明的原理，诸如OTS之类的双向阈值设备提供双向存储单元内的电路隔离，从而防止双向存储器设备的无意存取。
依据本发明的原理，包括双向存储器和OTS的双向存储单元可以布置成矩形阵列，其中各个存储单元位于行和列地址线的交点处。通过断言唯一限定阵列内单元位置的行地址线和列地址线，存取(即从中读取或写到)各个单元。这样的阵列可以包括双极(在正向和反向施加的)电流和/或电压源，其被配置成施加为把双向单元编程为不同存储器状态所需的电流和/或电压。依据本发明原理的双向存储器阵列也可以包括双向开关，其实现任一极性的存取电压和/或电流到存储器阵列内的单元的施加。依据本发明的原理，可以与每个双向存储单元串联插入诸如OTS之类的双向阈值设备。双向阈值设备(OTS)可以被如此设置，并且偏置电压在幅度和序列上被布置，以确保不允许对未选择的存储单元的无意存取。
依据本发明原理的双向存储器可以尤其适合于各种电子设备中的操作，包括蜂窝电话、射频识别设备(RFID)、计算机(便携式和其他)、定位设备(例如，全球定位系统(GPS)设备、尤其那些存储和更新位置特定信息的设备)以及手持电子设备(包括个人数字助理(PDA)和娱乐设备，例如诸如MP3播放器)。
附图说明
图1是依据本发明原理的双向存储单元的概念性框图；
图2是依据本发明原理的双向存储器阵列的概念性框图；
图3是依据本发明原理的双向存储器阵列的更详细框图；
图4A到4D是依据本发明原理的双向存储器的说明性操作的时序图；
图5是依据本发明原理的说明性双向存储单元的透视图；以及
图6是包括依据本发明原理的双向存储器阵列的电子系统的概念性框图。
具体实施方式
尽管将按照某些优选实施例来描述本发明，但是对本领域普通技术人员显而易见的其他实施例(包括没有提供本文所阐述的所有优点和特征的实施例)也在本发明的范围内。在不偏离本发明精神或范围的情况下可以进行各种结构、逻辑、过程步骤、化学和电学变化。设备和电源(supply)的极性和类型可以以对本领域的一位合理技术人员会显而易见的方式被替代。例如，场效应晶体管(FET)可以替代双极结型晶体管(BJT)，n沟道设备可以替代p沟道设备，npn设备可以替代pnp设备，例如所有都是利用电源电压和偏置的适当调节。尽管本文将按照OTS给出说明性实施例的描述，但是其他电子双向阈值设备被预期并且落入本发明的范围内。
为描述清楚和简明起见，以下详细描述中的示例说明性实施例可能关注于响应于施加相反极性的信号而展现电阻变化的双向存储器，但是依据本发明原理的方法和设备可以应用于采用其他属性来区分存储器状态的单向或双向存储器。因而，本发明的范围仅参考所附的权利要求进行限定。
一种双向存储单元选择设备即双向阈值开关(OTS)非常适合用作依据本发明原理的单向或双向存储单元中的双向阈值设备。OTS设备利用硫族化物材料的特性来提供电信号的切换。硫族化物设备的早期研究表明电切换行为，其中在施加处于或大于活性(active)硫族化物材料的阈值电压的电压或者施加处于或大于活性硫族化物材料的阈值电流的电流时诱导从“断开(off)”电阻状态到“导通(on)”传导状态的切换。这种效应是OTS的基础并且仍然是硫族化物材料的重要实际特征。OTS以快速切换速度提供可重复切换。例如在美国专利号3,271,591；5,543,737；5,694,146和5,757,446(其公开内容由此并入以供参考)中以及在包括S.R.Ovshinsky的“Reversible ElectricalSwitching Phenomena in Disordered Structures，”Physical ReviewLetters，vol.21，p.1450-1453(1969)、S.R.Ovshinsky和H.Fritzsche的“Amorphous Semiconductors for Switching，Memory，and ImagingAppiications，”IEEE Transactions on Electron Devices，vol.ED-20，p.91-105(1973)(其由此并入以供参考)的若干期刊文章中提出OTS的基本原理和操作特征。三端OTS设备例如被公开在美国专利号6,969,867和6,967,344中，其由此并入以供参考。如本领域的一位合理技术人员将显而易见的，三端OTS设备可以被用作2端OTS的可选方案进行单向或双向读和/或写(例如，连接到电源，其导通/断开由连接到第三端子的行线确定，其中电源连接到较高电压以在一个方向上写而连接到更负电源以在相反方向上写)。
被称为硫族化物或硫族化物材料的、周期表的第VI族元素(诸如Te、S或Se)的合金可以被有利地用于阈值切换设备。
研究了各种各样的硫族化物组分以企图优化硫族化物设备的性能特性。硫族化物材料一般包括硫族元素以及一种或多种化学或结构改性元素(modifying element)。硫族元素(例如Te、Se、S)从周期表的第VI列中进行选择而改性元素可以例如从周期表的第III列(例如Ga、Al、In)、第IV列(例如Si、Ge、Sn)或第V列(例如P、As、Sb)中进行选择。改性元素的作用包括提供在包括硫族元素的链之间的分支或交联点。第IV列改性剂(modifier)可以用作四配位(tetracoordinate)改性剂，其包括硫族链(chalcogenide chain)内的两个配位(coordinate)位置和允许远离硫族链的分支或交联的两个配位位置。第III和V列改性剂可以用作三配位改性剂，其包括硫族链内的两个配位位置和允许远离硫族链的分支或交联的一个配位位置。依据本发明原理的实施例可以包括二元、三元、四元以及更高阶硫族化物合金。硫族化物材料的示例被描述在美国专利号5,166,758，5,296,716，5,414,271，5,359,205，5,341,328，5,536,947，5,534,712，5,687,112和5,825,046中，所述专利的公开内容全部并入本文以供参考。硫族化物材料也可以是反应溅射过程的产物：例如硫族化物氮化物或氧化物，并且硫族化物可以通过离子注入或其他过程进行改性。
在图1的概念性框图中，依据本发明原理的双向写存储单元100包括与双向存储元件104串联连接的OTS 102。针对单向写存储单元的使用对本领域的合理技术人员将是显而易见的。一个或多个OTS 102在第一端子106耦合到第一电源SUPPLY1而在第二端子108耦合到双向存储元件104的第一端子110。这里，双向指的是存储元件的写；然而，也可以在任一或两个方向上读某些存储器。双向存储元件通过第二端子112耦合到第二电源SUPPLY2。
依据本发明的原理，电源SUPPLY1和SUPPLY2可以通过诸如译码电路之类的电路并且在电路的控制下耦合到存储单元100的相应端子，这将在与图2和3有关的讨论中进行更详细的描述。电源SUPPLY1和SUPPLY2可以被配置为电流源或电压源并且可以包括电流源和电压源两者。
另外，为了满足双向存储元件104的需求，每个电源SUPPLY1和SUPPLY2是双向的。即，每个电源可以有“正”或“负”电压(极性是常规问题)或者每个电源可以供应或吸收电流。在不同的实施例中，可以通过把各种正元件(例如对应于正电压或供应电流)和负元件(例如对应于负电压或吸收电流)切换到电源电路中或从电源电路中切换出各种正元件来实施电源的双向方面。
图2的概念性框图提供依据本发明原理的双向阵列的概览。例如使用对本领域的合理技术人员已知的技术，这个阵列可以用作嵌入式存储器电路中的存储器阵列或者现场可编程阵列。双向存储器阵列200包括以交叉点阵列布置的多个双向存储单元202。每个单元202包括如在与图1有关的讨论中所描述的串联连接的双向存储元件和OTS。两个电源SUPPLY1和SUPPLY2被配置为提供正负电压和/或电流到阵列200内的选择单元202。如在与图3的讨论有关的描述中将更详细描述的，电源SUPPLY1和SUPPLY2中的一者或两者可以包括针对特定存储器操作的部件。例如，电源可以包括用于从存储单元读取和向存储单元写入的以不同水平设定的特定电流源。选择电路201和203操作以在由电源SUPPLY1和SUPPLY2分别提供的不同电源极性之间进行选择。
依据本发明的原理，在任何给定的存取操作(READ(读)操作、WRITE(写)0操作或WRITE 1操作)期间，选择电路201和203典型地选择相反极性的电源。即，在WRITE 1操作期间，例如选择电路203可以选择正电源而选择电路201选择负电源以便在适于把逻辑“1”写到选择的存储单元的方向上使电流通过存储单元。在WRITE 0操作期间，选择电路203然后可以选择负电源而选择电路201选择正电源，从而在与WRITE 1操作所要求的方向相反的方向上提供通过选择的存储单元的电流流动。选择电路201和203使其选择基于包括如下的输入信号：ADDRESS(地址)，READ，WRITE 0和WRITE 1信号。在说明性实施例中，选择电路包括双向开关，诸如开关204、206、208和210。双向开关204、206、208和210用来选择行线和列线，其组合地选择阵列200内的各个存储单元。采用双向开关来适应存储单元202内的存储元件的双向性质。
图3的示意图提供依据本发明原理的双向存储器阵列的说明性实施例的更详细视图。在这个说明性实施例中，交叉点存储器阵列300包括如先前所描述的由相应行线和列线的断言所选择的双向存储单元(例如，单元2，2由第2列和第2行线的断言进行选择)。在这个说明性实施例中，Supply1包括READ、WRITE 1和WRITE 0电路。READ电路包括一对串联连接的p沟道FET 302和304，其在302的源极连接到正电源电压V+并且通过FET 304的漏极连接到共同电源输出，该共同电源输出选择性地耦合到馈给阵列300的所有列线。在这个说明性实施例中，p沟道FET 304的栅极由带隙调整器(bandgap regulator)产生的被调整电压信号VREGP进行控制，其为p沟道FET 304供应稳定的温度补偿的控制电压。p沟道FET 302的栅极由READ信号控制。当促使READ信号相对于电源电压V+为低时，在p沟道FET 304的漏极和电源电压V+之间建立低电阻通路。每当READ信号以此方式接通p沟道FET 302时，通过FET 304的电流由在FET 304的栅极处的电压VREGP控制。
类似地，WRITE 1电路包括一对串联连接的p沟道FET 306和308，其在一端连接到正电源电压V+并且在另一端通过FET 308的漏极连接到共同电源输出，该共同电源输出选择性地耦合到馈给阵列300的所有列线。
在这个说明性实施例中，p沟道FET 308的栅极由带隙调整器产生的被调整电压信号VREGP进行控制，其为p沟道FET 308供应稳定的温度补偿的控制电压。p沟道FET 306的栅极由WRITE1信号控制。当促使WRITE1相对于电源电压V+为低时，在p沟道FET 308的漏极和电源电压V+之间建立低电阻通路。每当WRITE1信号以此方式接通p沟道FET 306时，通过FET 308的电流由在FET 308的栅极处的电压VREGP控制。因为对READ和WRITE 1操作的电流要求可能不同(例如，为把存储元件写成低电阻状态所需的电流可能大于为读相同存储元件所需的电流)，所以用于产生WRITE脉冲的p沟道FET 308可能大于用于产生READ脉冲的p沟道FET 304，从而在相同的VREGP栅极电压下提供更大的电流。
在这个说明性实施例中，WRITE0操作的极性与READ和WRITE1操作的极性相反。即，在这个示例中，Read电流极性可以与Write1相同。于是，为了读阵列300中的存储单元之一的内容或者把逻辑“1”写到这样的单元中，电流在一个方向上流动，而为了把逻辑“0”写到这样的单元中，电流在相反方向上流动。在这个实施例中，WRITE0电路包括一对串联连接的n沟道FET 310和312，其在一端通过FET 310的源极连接到负电源电压V-，在另一端通过FET312的漏极连接到共同电源节点，该共同电源节点选择性地耦合到从阵列300中选择的列线，从而耦合相反极性电流到选择的存储单元进行写0。
n沟道FET 312的栅极由带隙调整器产生的被调整电压信号VREGN进行控制，其为n沟道FET 312供应稳定的温度补偿的控制电压。n沟道FET 310的栅极由WRITE0信号控制。当促使WRITE0相对于电源电压V-为高时，在n沟道FET 312的源极和电源电压V-之间建立低电阻通路。每当WRITE0信号以此方式接通n沟道FET 310时，通过FET 312的电流振幅由施加到FET 312的栅极的电压VREG N控制。
如先前指出的，在这个说明性实施例中，READ、WRITE1和WRITE0电路的输出可以联结到列线的共同节点；或者不止一组可以单独驱动列线之一或子集(因此更多列线并行有效(active)，因而提高带宽)。除了确定要执行的功能以及由控制信号READ、WRITE1和WRITE0实施的电源的选择，每个列线可以具有由地址译码电路支配的控制输入。即，列线由源自由地址线驱动的译码器的译码信号输入进行选择。在图3的说明性实施例中，译码电路314接收地址线ADDRESS并且基于在地址线ADDRESS上呈现的地址信号生成列选择控制信号CS1、CS2、...、CSn。列选择信号CS1、CS2、...、CSn控制提供对对应列线的存取的相应双向开关BISW1、BISW2、...、BISWn。以此方式，READ、WRITE1和WRITE0信号确定存取信号的幅度和极性并且地址线ADDRESS确定哪些列线将接收存取信号。
在这个说明性实施例中，双向开关BISW1、BISW2、...BISWn被实施为CMOS模拟开关。CMOS模拟开关在本领域中是已知的。因为它们采用p沟道和n沟道FET二者，所以CMOS模拟开关可以提供相对低电阻信号通路，而不管横跨它们强加的信号的极性或电压。即，当“ON(导通)”时，p沟道和n沟道设备彼此补充以便在n沟道设备的电阻由于横跨设备的信号电压的变化而增加时p沟道设备的电阻降低，反之亦然。对于较低性能和更有限的电压范围，可以使用单个n或p沟道设备来代替并联的说明性p沟道和n沟道设备。
一个或多个读出放大器(sense amplifier)SENSEAMP可以耦合到列线的共同节点。在信号(包括READ和CLOCK(时钟)信号)的控制下，读出放大器SENSEAMP在读操作期间感测和调节所存取存储单元的内容。来自读出放大器SENSEAMP的输出可以例如被暂时存储在缓冲器BUFFER中。在本发明的范围内预期其他读出放大器配置。
在这个说明性实施例中，每个行线连接到p沟道316、328、332和n沟道318、330、334FET，其根据是否选择相应行以及是否执行READ、WRITE0或WRITE1操作而相应地耦合行线到正或负电源。对于n沟道330、334和p沟道328、332FET断开时，相应的行线可能“漂浮(float)”。依据本发明的原理，例如行线可以被预充电到诸如V+/2之类的电压。在这个说明性实施例中，行线和列线在信号PRECHARGE(预充电)的控制下通过n沟道FET耦合到V+/2。另外，行线每当未被选择时可以被强制到诸如V+/2之类的中间电压。
在说明性实施例中，可以给每行和每列添加进一步驱动器，该进一步驱动器在每行和每列未被选择时将其强制到V/2。这样的驱动器可以是N-FET，其中漏极到诸如V/2(V++V-/2)之类的电压而源极到行(或列)。栅极从译码器进行控制并且每当行(或列)相应未被选择时为高。
在说明性实施例中，译码电路314接收包括如下的信号：ADDRESS，DATA(数据)，READ，WRITE，CLOCK和ENABLE(使能)。译码电路314采用这些信号来产生控制信号，包括READ，WRITE0，WRITE1，PRECHARGE，RP1...RPn，RN1...RNn以及CS1...CSn，其如先前所描述的那样被采用和分发给阵列。即，例如信号RP1-n控制p沟道FET的栅极，p沟道FET与在其栅极由信号RN1-n控制的n沟道FET组合产生行选择信号Row1-n。信号CS1-n控制产生列选择信号COL1-n的模拟穿透式多路复用器开关(analog pass-through muxswitch)。PRECHARGE信号控制串联连接的FET，其通过端子PRECOL1-n和PREROW1-n把行线和列线联结到预充电电压(在这个说明性实施例中为V/2)。
通过使用示例，可以更好地理解在这个说明性实施例中READ和WRITE操作的双向性质。在这个说明性实施例中，当译码器314把WRITE、ADDRESS和DATA信号解析为把“1”写到存储单元CELL 1，1(即，由断言第1行和第1列两者的组合所唯一寻址的存储单元)的指令时，WRITE 1信号被断言(WRITE 1相对于V+被驱动到“低”)，CS 1被断言(相对于V+被驱动到“低”)以允许由WRITE1产生的脉冲(按照惯例在本文中被称为“正”脉冲)把适当的写电流从V+传送到列线COL1。另外，ROW1信号被断言(通过把Rn1和RP1二者驱动到“高”，ROW1信号被驱动“低”至V-进行写1操作)。另一方面，为了把“0”写到存储单元CELL1，1中，WRITE 0信号被断言(WRITE 0相对于V-被驱动到“高”)，CS 1被断言(相对于V+被驱动到“低”)以允许由WRITE0产生的负脉冲传送到列线COL1，并且ROW1信号被断言。即，通过把Rn1和RP1二者驱动到“低”，ROW1被驱动“高”至V+进行写0操作。
图4A-4D的时序图说明了存取(即读、写逻辑“1”和写逻辑“0”)依据本发明原理的双向存储单元的过程。在这个说明性实施例中，储存器单元的双向性质表现在如下要求：使用正电流脉冲(如先前所指出的，术语“正”和“负”术语是常规问题)来写逻辑“1”，导致相对高电阻值；使用负电流脉冲来写逻辑“0”，导致相对低电阻值。读操作也采用正电流脉冲，但是根据与OTS选择设备一起使用的存储器技术以及其在单元内相对于本文描述的示例电路的定向而可以是负电流脉冲。
如在与图3有关的讨论中所描述的，且如在图4A-4D的时序图中所指示的，当不存取相关存储单元时，把行和列选择信号维持在中间电压(在这个说明性实施例中为V/2)以进一步防止对阵列300内的单元的无意存取。即，当在给定行ROWn上没有单元要被选择时，相应行译码输出RPn和RNn两者可以是“断开”(如同其相应p沟道316和n沟道318FET一样)并且可以由预充电电路使对应的行线ROWn处于中间值，诸如V/2，如在与图3有关的描述中更详细描述的(例如，RPn、RNn和CSn断开，允许诸如在终止循环的预充电期间由生成PRECOLn和PREROWn的预充电电路把行线和列线驱动到V/2)。把行线和列线维持在中间电压也限制了操作期间电压摆动的幅度，从而允许更快、噪声减小的操作以及减小的电流消耗——从而减小功耗并且在便携式应用中提高在充电之间可以操作设备的时间。另外，对于处于相同电压的行和列，(未选择的)行和列之间的泄露被减小，进一步改善电池寿命。在另一个说明性实施例中，未选择的行可以处于V/3(当写0时)或者2V/3(当读或写1时)，从而导致裕度的改善以防假选择。
图4A的时序图描绘了依据本发明原理的读操作，其中被读的双向存储单元(例如CELL 1，1)处于高电阻、逻辑“0”RESET(复位)状态。
在时间t0，行1选择信号ROW1和列1选择信号COL1两者如同阵列300内的所有行信号和列信号一样都处于“预充电”电压V/2。在这个示例性示例中，在时间t1通过把与存储单元CELL 1，1相关联的列线COL1驱动到高(用电流源朝V+驱动)并且把与存储单元CELL 1，1相关联的行线ROW1驱动到低(到0V)，来启动读过程。在这个示例性示例中，列线COL1被通过在时间t0断言READ信号和模拟开关控制信号CS1而生成的电流脉冲充电到正电压。即，通过分别断言行1和列1选择信号ROW1和COL1，在时间t1存取阵列300内的存储单元CELL1，1。
如在与图3有关的讨论中更详细描述的，读信号READ在这个说明性实施例中通过把p沟道FET 302的栅极驱动到“低”电压(在这个说明性示例中为0V)而被断言，从而给列存取电路提供正脉冲(其幅度由VREGP调整)。通过激活(或不激活)对应的双向开关(例如，开关208)，由此产生的脉冲被门控——即被允许传送(或被阻挡)——到适当列。在这个说明性示例中，双向开关控制信号CS1通过把信号驱动到“低”电压V-而被断言。
列选择信号COL1因此在这个说明性实施例中是(通过激活READp沟道FET 302而生成的)电流脉冲，其被允许通过双向模拟开关208传送到列线，该列线连接到阵列300的列1中所有存储单元的列输入。行选择信号ROW1如在与图3有关的讨论中更详细描述的那样由地址译码电路314生成，地址译码电路314采用ADDRESS，READ，WRITE和DATA输入来生成行(RP1和Rn1)控制信号。因为在这个说明性实施例中存储单元的极性或双向性质通过要求在相反方向上驱动电流通过设备以写“1”或“0”来表现，所以译码的行输出RPn和RNn生成行控制信号ROWn，其被配置为根据要执行的存取(READ、WRITE0或WRITE1)操作的类型而吸收或供应电流。
然后在时间T1，通过驱动RN1到高并从而接通n沟道FET RN1(RP1维持高并且p沟道FET 316“断开”)，行线ROW1被驱动低至V-(在这个说明性实施例中为0V)；列线COL被电流脉冲充电，该电流脉冲是通过驱动READ信号到低(接通p沟道FET 302)并且通过驱动CS1到低来接通双向模拟开关208而生成的。在这个说明性实施例中，用来驱动行线到低的n沟道FET(例如，n沟道FET 318)由低导通电阻(Ron)表征并且因此能够快速驱动行线到0V。另一方面，列线由具有由栅极电压VREGP确定的振幅的电流源充电，并因此列线COLn充电比行线ROWn放电更加缓慢，如分别由图4A的渐升和陡降曲线所指示的。在这个说明性实施例中，p沟道FET 304的大小被选择成确保对于施加的栅极电压VREGp，通过其的电流不能在READ操作期间干扰阵列300内的任何存储单元的存储器状态。如本领域的技术人员将会明白的，如果用电压源更好地读(或写)存储单元技术，则读或写电流源(具有电压顺从性(compliance))可以由电压(具有电流顺从性或内部电阻)替代。
横跨存储单元CELL 1，1的电压Vcell是列和行电压之间的差。如果如在这个示例中那样存储元件处于高电阻状态，则通过“接地”行线ROW1和对列线COL1电流受限充电的组合而施加到存储单元的电压Vcell将分布在串联连接的OTS 102和双向存储元件104的两端。对于第一近似，电压的分布将与OTS 102和存储元件104的电阻成比例。如果它们的电阻相等，电压将被相等地分布；如果例如设备之一(OTS或存储元件)展现总串联电阻的三分之一，则三分之一电压将落在其两端，等等。在这个说明性实施例中，存储器处于高电阻状态时，落在OTS两端的(在时间t2达到的)峰值读电压的比例不足以触发OTS。依据本发明的原理，选择诸如峰值READ电压、存储元件和OTS的相对电阻、以及OTS阈值电压之类的参数以便如果单元处于其低电阻状态则在READ操作期间在t2触发OTS但是如果单元处于其高电阻状态则在READ操作期间不触发OTS(例如，2/3(峰值READ)大于或等于OTS的阈值电压，但是较小量——1/2(峰值READ)小于OTS的阈值电压)。当触发OTS时，列上的电压降到甚至更低的电压，其中存储器处于低电阻状态(具有横跨OTS的更小电压)。如果OTS的骤回就对存储器所需的要求Vth而言过多，骤回可以被减小同时通过使用一个或多个串联的OTS(每个具有较低Vth)诸如通过串联堆叠较薄OTS来保持较高Vth。阈值和骤回电压的调节例如在美国专利号7,280,390中被讨论，该专利由此并入以供参考。
在时间t3，锁存读输出。t2和t3之间的延迟为要存取的输出读出放大器以及为在选择单元列处的电压平稳下来提供时间(例如，如果存储元件处于低电阻状态，则OTS有时间触发列线并把列线下拉到将被认为低电阻状态(即“SET(设定)”或逻辑“1”状态)的电平)。在这个说明性实施例中，READ信号的正向边缘可以用来锁存在这个时间(t3)有效的数据。如由标记为DATA OUT的迹线所示，输出数据在t3之前未被定义(断面线)，在t3时刻DATA OUT有效(在这个说明性实施例中为逻辑“0”)并且READ信号的上升沿锁存有效输出。在这个说明性实施例中，如断面线所指示的，输入DATA IN未被定义，并且可以在与DATA OUT分离的信号线上。
图4B的时序图描绘依据本发明原理的读操作，其中被读的双向存储单元(CELL 1，1)处于低电阻、逻辑“1”SET状态。
在时间t0，行1选择信号ROW1和列1选择信号COL1两者如同阵列300内的所有行信号和列信号一样都处于“预充电”电压V/2。如上面更详细描述的，在时间t1通过把RN1驱动到高并从而接通n沟道FET RN1(RP1保持高并且p沟道FET 316“断开”)，把行线ROW1驱动到0V；列线COL1被电流脉冲充电，该电流脉冲是通过驱动READ信号到低(接通p沟道FET 302)并且通过驱动CS1到低来接通双向模拟开关208而生成的。对于施加的栅极电压VREGp，调节通过p沟道FET 304的电流以避免在READ操作期间干扰阵列300内的选择存储单元的存储器状态；如果必要的话辅以在过多电压或电流在存储单元中流动之前但在足够信号产生以可靠读存储器之后关断脉冲并停止读循环。
横跨存储单元CELL 1，1的电压Vcell是列和行电压之间的差。通过“接地”行线ROW1和对列线COL1电流受限充电的组合而施加到存储单元的电压Vcell将分布在串联连接的OTS 102和双向存储元件104的两端。电压的分布将与OTS 102和存储元件104的电阻成比例。在这个说明性实施例中，存储元件104展现低电阻并且大部分电压Vcell落在OTS 102的两端。在时间t2，横跨OTS 102的电压达到OTS 102的阈值电压并且作为响应OTS触发(即，进入低电阻状态)。因为OTS102和存储元件104两者现在都处于低电阻状态，所以横跨存储单元的电压Vcell下降，如图4B的Vcell迹线所指示的。
在这个说明性实施例中，供应电流到列线COL1的p沟道FET的导通电阻大于给行线ROW1放电的n沟道FET的导通电阻，因而列线电压COL1下降，同时行线电压基本保持为0V。横跨存储单元的电压Vcell近似下降到OTS保持(holding)电压(Vh)(大约1V)与存储单元的电阻和通过其的电流的乘积之和，如图4B中标记为Vcell的迹线所指示的。这个较低电压可以在时间t3被感测并且被适当地解析为低电阻、“SET”、“1”状态。如先前所描述的，可以调整设计参数以便OTS在存储元件处于低电阻状态时触发但是在存储元件处于高电阻状态时不触发。在可选方案中，OTS可以针对任一存储器状态进行触发，其中较高电阻存储器的电压成比例地较高。在时间t3，锁存读输出，如在与图4A有关的讨论中更详细描述的。
图4C的时序图描绘依据本发明原理的写“1”(低电阻)“SET”操作的序列。在这个说明性实施例中，通过在与先前描述的读电流被强制通过单元相同的方向上使电流强制通过存储单元，完成把存储单元编程为低电阻状态(即，把逻辑“1”写到存储器中)。如先前描述的，用于把单元编程为低电阻状态的脉冲发生电路可以例如使用比用于读这样的单元更多的电流。
在时间t0，行1选择信号ROW1和列1选择信号COL1两者都处于“预充电”电压V/2。在可选方案中，V/3方法可以用来改善写裕度。在这个说明性实施例中，在时间t1通过把与存储单元CELL 1，1相关联的列线COL1驱动到高(朝V+)并且把与存储单元CELL 1，1相关联的行线ROW1驱动到低(到0V)，来启动WRITE 1过程。在这个示例性实施例中，列线COL1被通过在时间t1断言WRITE 1信号和模拟开关控制信号CS1而生成的电流脉冲充电到正电压。
如标记为COL1的迹线所指示的，被选择的存储单元CELL 1，1的列线开始充电到比V/2更大的正电压。同时，由标记为ROW1的迹线所表示的行线从V/2快速放电到0V。由标记为Vcell的迹线所表示的存储单元电压是列和行电压之间的差。
如果存储元件104已经处于低电阻状态，则大部分单元电压Vcell将落在OTS 102的两端。结果，OTS将以相对低单元电压触发，如COL1和Vcell图中标记为LowR的虚线迹线所指示的。如果另一方面存储元件104处于高电阻状态，单元电压Vcell将根据OTS 102和存储元件104的相对电阻而分布在OTS 102和存储元件104的串联组合的两端并且OTS 102将以较高单元电压触发，如COL1和Vcell迹线中标记为high-R的虚线迹线所指示的。在这两种情况下，即在存储单元的现有状态是低电阻的情况下和在存储单元的现有状态是高电阻的情况下，OTS102被触发并且在OTS触发之后充足的电流被传递到存储元件104以将其编程为逻辑“1”低电阻状态。
图4D的时序图描绘依据本发明原理的写“0”(高电阻)“RESET”操作的序列。在这个说明性实施例中，通过在与先前描述的写“1”电流被强制通过单元相反的方向上使电流强制通过存储单元，完成把存储单元编程为高电阻状态(即，把逻辑“0”写到存储器中)。
在时间t0，行1选择信号ROW1和列1选择信号COL1两者都处于“预充电”电压V/2。在这个说明性示例中，在时间t1通过把与存储单元CELL 1，1相关联的列线COL1驱动到低(朝V-，诸如0V)并且把与存储单元CELL 1，1相关联的行线ROW1驱动到高(到V+)，来启动WRITE 0过程。这个偏置方案在与在READ或WRITE 1操作中采用的方向相反的方向上产生通过存储元件104的电流。在这个示例性实施例中，列线COL1被通过在时间t1断言WRITE 0信号和模拟开关控制信号CS1而生成的电流脉冲从V/2放电到0V。通过在时间t1断言(驱动低)信号RP1，电流通过p沟道晶体管316从V+电源供应通过存储元件104。信号RN1保持“低”，因而n沟道FET 318保持“断开”。
如标记为COL1的迹线所指示的，被选择的存储单元CELL 1，1的列线开始从V/2放电到0V。同时，由标记为ROW1的迹线所表示的行线从V/2快速充电到V+。由标记为Vcell的迹线所表示的存储单元电压是列和行电压之间的差。如果存储元件104已经处于低电阻状态，则大部分单元电压Vcell将落在OTS 102的两端。结果，OTS将以相对低单元电压触发，如COL1和Vcell图中标记为LowR的虚线迹线所指示的。如果另一方面存储元件104处于高电阻状态，单元电压Vcell将如先前所描述的那样根据OTS 102和存储元件104的相对电阻而分布在OTS 102和存储元件104的串联组合的两端并且OTS 102将以较高单元电压触发，如COL1和Vcell迹线中标记为high-R的虚线迹线所指示的。在这两种情况下，即在存储单元的现有状态是低电阻的情况下和在存储单元的现有状态是高电阻的情况下，OTS 102被触发并且在OTS触发之后充足的电流被传递到存储元件104以将其编程为逻辑“0”高电阻状态。
如先前讨论的，可以调节诸如OTS触发电压的幅度之类的各种参数以适合特定存储器技术的要求。例如，与离子存储单元相关联的读和写电压是相对低电平，典型地小于1V。在这样的离子存储单元的阵列中用作隔离设备的OTS设备可以例如被定制成以2V触发。
参考图5，单元500可以形成在衬底536之上，其中导电字线552耦合到设备556和元件558。层间介质548可以分离集成电路部件546与双向存储器550。部件546可以包括各种部件(例如诸如逻辑门、微处理器或存储器)中的任何部件。
在这个说明性实施例中，选择设备556是由不可编程硫族化物材料形成的OTS。OTS包括顶电极571、硫族化物材料572和底电极570。在一个实施例中选择设备556可以永久地处于无定形状态。虽然说明了其中选择设备556位于双向存储元件558之上的实施例，但是也可以使用相反的定向。带有对称电极的典型OTS具有相对对称的特性。这些例如可以通过改变这些电极来调节。为了更好的耐久性，钨电极可以用于一者或两者作为热沉。
如先前指出的，双向存储元件558可以能够采取设定或复位状态。在本发明的一个实施例中，双向存储元件558可以包括绝缘体562、双向存储器材料564、顶电极566和阻挡膜568。在本发明的一个实施例中，下电极560可以被限定在绝缘体562中。
双向材料564可以是由两个状态表征的适合于非易失性存储器数据储存的双向材料。如先前描述的，材料可以通过在一个方向上施加电压或电流而被编程为一个状态并且由在相反方向上施加的电流或电压被编程为另一个状态。例如可以在与写信号之一的方向相同的方向上通过施加类似的电压或电流信号(或者较小幅度之一)来读取存储器。
可以通过对线552和554施加电压电位从而生成横跨存储器材料564的电压电位，完成存储器材料的编程以更改材料的状态。响应于施加的电压电位，电流可以流过部分存储器材料564。
在说明性实施例中，通过对线552施加大约0伏特并且对上线554施加大约0.5到3.0伏特的电源，可以横跨部分存储器材料施加大约0.5到1.5伏特的电压电位差。响应于施加的电压电位而流过存储器材料564的电流可以用来读取或更改材料的状态。
可以例如通过测量存储器材料的电阻来读取存储在存储器材料564中的信息。作为示例，可以使用相对线554、552把读电流提供到存储器材料并且可以使用例如读出放大器来对照参考电压比较横跨存储器材料的所得到的读电压。读电压可以与存储器储存元件展现的电阻成比例。
为了选择由列554和行552的交点所限定的单元550，可以触发所选择单元550的OTS 556以便提供双向存取。选择设备556在被激活时允许电流在由横跨单元550施加的偏压所确定的方向上流过存储元件558并且可以实现READ、WRITE 0或WRITE 1操作。
当横跨OTS设备556施加低电压时，OTS设备556断开并且可以在一些实施例中展现很高的电阻。不管所施加的场的方向如何，情况也如此。断开电阻可以例如在一半阈值电压的偏压下从105欧姆变化到大于109欧姆。诸如阈值电压之类的OTS设备特性可以例如通过调节硫族化物材料572的组分、调节硫族化物层572的厚度或者“堆叠”OTS设备而针对各个应用进行定制。
OTS设备556可以保持其断开状态直到阈值电压VTH或阈值电流IT把OTS设备556切换到高导电、低电阻导通状态。在说明性实施例中，在接通后横跨设备556的电压降到较低电压或动态电阻(被称作保持电压VH)并且保持在那里，只要充足的电流IH供应到设备。阈值电压VTH和保持电压VH之间的差通常被称为“骤回”电压，并且电流/电压图的对应区域被称为骤回区域。对于低Vth，骤回可以为零。
在操作中，施加到依据本发明原理的存储单元500的存取信号不会瞬时改变单元电压。即，在存储器存取操作的时间尺度上，存取信号把单元500以及相关的行线和列线逐渐地充电到目标存取电压。在充电过程期间，横跨单元500的部分电压横跨OTS设备556提高。随着施加到单元500的电压提高，横跨OTS设备556的电压达到OTS设备556的阈值电压，此时OTS设备556触发并且变成高导电，以低动态电阻(诸如小于1000欧姆(根据电极的选择和电阻))骤回到Vh。
对于第一近似，在这个充电过程期间，落在OTS 556两端的单元电压的比例由处于“断开”状态的OTS 556的电阻与存储元件558的电阻之比确定，其可能随着横跨每个的变化电压而针对每个进行变化。如先前指出的，OTS 556的“断开”电阻的范围可能高达109欧姆或更多，并且结果，分析通常假设只要OTS 556保持断开状态，则施加到单元500的大部分电压落在OTS 556的两端，其中仅小部分单元电压被强加在存储元件558两端。
另外，分析通常假设：对于第一近似，一旦OTS设备556触发，横跨OTS设备556的电压基本保持在设备的保持电压VH；并且单元电压的其余部分(Vcell-VH)落在存储元件558两端。如先前描述的，最小电流IH必须被维持通过OTS以便横跨OTS设备556的电压降到并保持在保持电压VH。如果通过OTS设备556的电流(例如由存储元件558的电阻)受限于小于保持电流IH的值，则OTS设备556将保持“断开”状态，其中电压降大于Vh且小于VTH而不大约等于VH。
因而，如果存储元件558处于高电阻状态并且在该高电阻状态下展现将通过OTS 556和存储元件558的串联连接的电流限制为小于OTS556的保持电流ITH的电阻，则OTS 556将保持断开并且横跨OTS 556的电压将保持在或小于设备的阈值电压VTHOTS。横跨存储器设备的电压将是单元电压和OTS电压之间的差：Vcell-Vots。
另一方面，如果存储器设备处于其高电阻状态但是其在该高电阻状态下展现的电阻低得足以允许阈值电流ITH流动并且横跨OTS的电压超过Vth，则OTS 556将接通并且横跨OTS 556的电压将降到设备的保持电压，近似VH或更准确地是：Vh+I×dv/di(Vh+通过设备的电流乘上在触发状态下时的动态电阻)。单元电压的其余部分将落在存储元件558两端。
类似地，如果存储元件558是其低电阻状态但是该低电阻状态展现将通过OTS 556和存储元件558的串联连接的电流限制为小于OTS设备556的阈值电流ITH的电阻，则OTS设备556将保持断开并且横跨OTS设备556的电压将保持小于或处于OTS设备的阈值电压VTHOTS。横跨存储器设备的电压将是单元电压和OTS电压之间的差：Vcell-VTHOTS。如果存储器设备处于其低电阻状态并且其在该低电阻状态下展现的电阻低得足以允许阈值电流ITH流动，则OTS 556将接通并且横跨OTS 556的电压将降到设备的保持电压VH，并且单元电压的其余部分将落在存储元件558两端。OTS将保持导通除非通过设备的电流降到其保持电流Ih之下。
在其中OTS设备556展现骤回(即，VTH＞VH)并且在导通状态下通过骤回区域之后存储元件558的电阻不如此大以防止OTS设备556阈值化的情况下，当通过设备的电流被提高到相对高的电流水平时，OTS设备556电压降保持接近保持电压。在阈值电流水平之上，设备触发导通并且只要多于保持电流流动，设备保持导通并且显示相对低的有限微分电阻，其中电压降随电流的增加而增加并且截距零电流(intercept zero current)投影在保持电压Vh上。OTS设备556可以保持导通直到通过OTS设备556的电流降到与用于形成OTS设备556的大小和材料有关的特性保持电流值之下为止。
在本发明的一些实施例中，OTS设备556不改变相位。其永久地保持无定形并且其电流-电压特性可以在其整个操作寿命中保持相同的一般形状和特性。作为示例，对于由具有相应原子百分比16/13/15/1/55的TeAsGeSSe形成的0.5微米直径设备556，在一个实施例中保持电流可以大约为0.1到100微安。在这个保持电流之下，设备556在低电压低场下关断并返回到高电阻状况(regime)。设备556的阈值电流一般可以有与保持电流相同的量级。可以通过改变过程变量(诸如顶和底电极材料以及硫族化物材料)来更改保持电流。与诸如金属氧化物半导体场效应晶体管或双极结型晶体管之类的常规存取设备相比，设备556可以为给定的设备区提供高“导通电流密度”。
在一些实施例中，在“导通”状态下OTS设备556的较高电流密度允许较高编程电流可用于存储元件558。在存储元件558是双向存储器的情况下，这实现较大编程电流双向存储器设备的使用，以减小对把更多的芯片区专用于排列的单元区的需要且具有显著节约成本和改进存储器性能的潜力。
一种用于寻址双向存储器阵列的技术使用施加到选择列的电压V和施加到选择行的零电压。对于其中元件558是双向存储器的情况，电压V被选择为大于存取设备556最大阈值电压加上存储元件558复位最大阈值电压，但小于两倍设备556最小阈值电压。换言之，所有设备556的最大阈值电压加上阵列内元件558的最大复位阈值电压可以小于V以确保可以选择和编程所有单元。并且在一些实施例中V可以小于设备556的最小阈值电压(加上在阈值化OTS期间最小存储单元元件电压)的两倍以有助于防止去选择存储单元的假选择。如先前描述的，所有未选择的行和列可以以V/2被偏置。利用这种方法，在未选择行和未选择列之间没有偏置电压。这减小背景漏电流。
在以此方式偏置阵列后，存储元件558可以用针对所涉及的特定存储器技术所需的任何方式进行编程和读取。例如，使用双向材料的存储元件558可以通过强制为编程双向存储元件所需的电流进行编程或者存储器阵列可以通过强制较低电流以确定元件558电阻进行读取。
依据本发明原理的双向存储器阵列可以采用外围导电线来互连存储元件并且使用通孔来连接位于双向存储器阵列的不同层上的导电线和线段。另外，这样的存储器阵列可以采用“共享的”地址线。地址线的共享和外围互连线的使用在本领域中是已知的并且例如被公开在公开号2006/0120136、申请号11/202,428、题为“Shared Address LinesFor Crosspoint Memory”的公开美国专利申请中，该申请由此并入以供参考。
依据本发明原理的双向存储器阵列也可以彼此层状堆叠。存储器设备的这样堆叠在本领域中是已知的并且例如被公开在题为“MemoryHaving Access Devices Using  Phase Change Material Such AsChalcogenide”的美国专利号6,795,338中，该申请由此并入以供参考。
在与先前图有关的讨论中描述的双向存储器设备可以被特别有利地用于各种各样的系统。图6的示意图将用来说明设备在若干这样的系统中的使用。图6的示意图包括许多部件和设备，其中一些将被用于依据本发明原理的系统的具体实施例而其他未被使用。在其他实施例中，可以采用其他类似的系统、部件和设备。一般而言，系统包括被配置成连同存储器一起操作的逻辑电路。逻辑电路可以例如是分立的、可编程的、专用的或者以微处理器的形式。并且本文的实施例也可以被用在芯片内或连接到这样的电路。
图6的示例性系统仅为了描述目的。尽管该描述可以引用通常在描述特定计算机、通信、跟踪和娱乐系统中使用的术语，但是描述和概念等同地应用于包括具有不同于图6所说明的架构的系统的其他系统。在各种实施例中，电子系统600可以被实施为例如通用计算机、路由器、大规模数据储存系统、便携式计算机、个人数字助理、蜂窝电话、电子娱乐设备(诸如音乐或视频回放设备或电子游戏机)、微处理器、微控制器或射频识别设备。图6中所描绘的任何或所有部件可以例如采用具有双向硫族化物电子设备选择开关(诸如基于硫族化物的阈值开关)的存储器。
在说明性实施例中，系统600可以包括中央处理单元(CPU)605，其可以与微处理器、用于临时储存信息的随机存取存储器(RAM)610、以及用于永久储存信息的只读存储器(ROM)515中的一些或所有一起实施。提供存储器控制器620来控制RAM 610。依据本发明的原理，任何存储元件(例如RAM或ROM)的全部或任何部分可以被实施为使用与双向存储器串联的OTS的存储器。
依据本发明原理的电子系统600可以是用作CPU 605的微处理器与用作RAM 610和/或ROM 615或者用作其部分的存储器组合。在该说明性示例中，微处理器/硫族化物选择开关组合可以是独立的，或者可以与其他部件(例如图6中仍待描述的那些部件)一起操作。
在本发明范围内的实施方式中，总线630互连系统600的部件。提供总线控制器625以控制总线630。中断控制器635可以或不可以用于从系统部件接收和处理各种中断信号。例如，在依据本发明原理的系统的大规模实施方式(诸如独立计算机、路由器、便携式计算机或数据储存系统的大规模实施方式)中可以采用诸如总线630、总线控制器625以及中断控制器635之类的部件。
大容量储存器可以由磁盘642、CD ROM 647或硬盘驱动器652提供。可以经由可移动介质(例如磁盘642和CD ROM 647)与系统600交换数据和软件。磁盘642可插入到磁盘驱动器641中，其又通过控制器640连接到总线630。类似地，CD ROM 647可插入到CD ROM驱动器646，其又通过控制器645连接到总线630。硬盘652是由控制器650连接到总线630的固定盘驱动器651的一部分。尽管在依据本发明原理的系统的该描述中采用储存器设备的常规术语(例如磁盘)，但是任何或所有储存器设备可以使用OTS作为与依据本发明原理的双向存储器串联的选择设备来实施。可移动储存器可以由将具有依据本发明原理的双向存储器的OTS用作储存介质的非易失性储存器部件(诸如拇指驱动器(thumb drive))来提供。例如将这样的存储器用作常规可移动存储器(例如盘或CD ROM或拇指驱动器)的“即插即用”代替物的储存系统可以模仿现有的控制器以例如为诸如控制器640、645和650之类的控制器提供透明接口。
可以由多个设备中的任一个来提供对系统600的用户输入。例如，由控制器655将键盘656和鼠标657连接到总线630。如所示的那样，可以充当麦克风和扬声器的音频换能器696由音频控制器697连接到总线630。诸如笔和/或小型报(tabloid)之类的其他输入设备可以连接到总线630并且根据需要连接到适当的控制器和软件以用作输入设备。提供DMA控制器660以执行对RAM 610的直接存储器存取，如先前所描述的那样，RAM可以整体或部分使用依据本发明原理的所述存储器设备来实施。视觉显示由控制显示器670的视频控制器665来产生。显示器670可以有适合于给定应用的任何尺寸或技术。
例如，在蜂窝电话或便携式娱乐系统实施例中，显示器670可以包括一个或多个相对小(例如每一侧大约几英寸)的LCD显示器。在大型数据储存系统中，显示器可以例如被实施为大型多屏液晶显示器(LCD)或包括量子点OLED的有机发光二极管(OLED)。
系统600还可以包括通信适配器690，其允许系统互连到局域网(LAN)或广域网(WAN)，示意性地由总线691和网络695示出。输入接口699结合输入设备693来操作以准许用户将信息(无论是命令和控制、数据还是其他类型的信息)发送到系统600。输入设备和接口可以是多个常见接口设备(例如操纵杆、触摸垫、触摸屏、语音识别设备或其他已知的输入设备)中的任何一个。在依据本发明原理的系统的一些实施例中，适配器690可以与收发器673和天线675一起操作以例如在蜂窝电话、RFID和wifi计算机实施方式中提供无线通信。
系统600的操作一般由操作系统软件来控制和协调。该操作系统控制系统资源的分配并且执行诸如处理调度、存储器管理、联网和I/O服务等等之类的任务。特别地，存在于系统存储器中并且在CPU 605上运行的操作系统协调系统600的其他元件的操作。
在依据本发明原理的系统600的说明性手持电子设备实施例中，诸如蜂窝电话、个人数字助理、数字组织器、膝上型计算机、手持信息设备、手持娱乐设备(诸如播放音乐和/或视频的设备)、小型输入设备(诸如键区、功能键和软键)(这些都是本领域已知的)可以代替例如控制器655、键盘656和鼠标657。具有发射机、记录能力等等的实施例也可以包括麦克风输入(未示出)。
在依据本发明原理的系统600的说明性RFID发射机应答器实施方式中，天线675可以被配置成以频率F1拦截来自基站的询问信号。所拦截的询问信号然后将被传导到调谐电路(未示出)，其接受信号F1并且拒绝所有其他信号。然后该信号传到收发器673，在所述收发器673中以已知的方式检测、放大并整形包括询问信号的载波F1的调制。然后检测到的询问信号传到译码器和逻辑电路，其可以被实施为例如低功率应用中的分立逻辑，或者被实施为如先前所描述的微处理器/存储器组合。询问信号调制可以将代码定义成从依据本发明原理的OTS选择的存储器中读出数据或者将数据写入到其中。在该说明性实施例中，以第二载波频率F2把从存储器读出的数据作为“应答”信号在天线675上传送给收发器673。在无源RFID系统中，从询问信号导出功率并且依据本发明原理的存储器特别适合于这种使用。

Claims (10)

1.一种装置，包括：
布置成矩形阵列的多个双向存储单元，其中行和列存取线提供对每个单元的存取，每个双向存储单元包括双向阈值开关和双向存储元件，该双向阈值开关被配置成阻挡对双向存储元件的无意存取；以及
多个电源，其中的至少两个有相反的电流极性，所述电源被配置成通过耦合反指向的电流到存储单元来存取双向存储单元。
2.权利要求1的装置，其中双向存储单元包括电阻随机存取存储器。
3.权利要求1的装置，其中双向存储单元包括磁阻随机存取存储器。
4.权利要求1的装置，其中双向存储器包括铁电随机存取存储器。
5.权利要求1的装置，其中双向存储器包括金属纳米颗粒存储器。
6.一种存取双向存储单元的方法，包括以下步骤：
横跨双向阈值开关施加第一极性的存取信号；
横跨与双向阈值开关串联的双向存储元件施加相同极性的存取信号；以及
横跨双向阈值开关和双向存储元件施加相反极性的存取信号。
7.权利要求6的方法，其中施加存取信号的步骤包括对电阻随机存取存储器施加存取信号的步骤。
8.权利要求6的方法，其中施加存取信号的步骤包括对磁阻随机存取存储器施加存取信号的步骤。
9.权利要求6的方法，其中施加存取信号的步骤包括对铁电随机存取存储器施加存取信号的步骤。
10.权利要求6的方法，其中施加存取信号的步骤包括对金属纳米颗粒存储器施加存取信号的步骤。
CN200980113866.0A 2008-02-20 2009-02-18 用于存取双向存储器的方法和装置 Active CN102017003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US12/070,682 US8194433B2 (en) 2008-02-20 2008-02-20 Method and apparatus for accessing a bidirectional memory
US12/070682 2008-02-20
PCT/US2009/001016 WO2009105203A1 (en) 2008-02-20 2009-02-18 Method and apparatus for accessing a bidirectional memory

Publications (2)

Publication Number Publication Date
CN102017003A true CN102017003A (zh) 2011-04-13
CN102017003B CN102017003B (zh) 2017-10-31

Family

ID=40954960

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980113866.0A Active CN102017003B (zh) 2008-02-20 2009-02-18 用于存取双向存储器的方法和装置

Country Status (5)

Country Link
US (1) US8194433B2 (zh)
KR (1) KR101597709B1 (zh)
CN (1) CN102017003B (zh)
TW (1) TWI493544B (zh)
WO (1) WO2009105203A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105293451A (zh) * 2015-11-06 2016-02-03 成都先锋材料有限公司 非平衡态硫族化合物、薄膜及其制备方法
CN107068178A (zh) * 2011-08-18 2017-08-18 美光科技公司 用于感测电路中的骤回事件的设备、装置及方法
CN108110027A (zh) * 2012-10-30 2018-06-01 爱思开海力士有限公司 可变电阻存储器件
TWI705553B (zh) * 2017-08-29 2020-09-21 美商美光科技公司 耦合至一記憶體陣列之解碼電路

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9779057B2 (en) 2009-09-11 2017-10-03 Micron Technology, Inc. Autonomous memory architecture
US8073995B2 (en) * 2009-10-19 2011-12-06 Research In Motion Limited Efficient low-latency buffer
US8243490B2 (en) * 2009-11-30 2012-08-14 Infineon Technologies Ag Memory with intervening transistor
US8134139B2 (en) 2010-01-25 2012-03-13 Macronix International Co., Ltd. Programmable metallization cell with ion buffer layer
JP5596143B2 (ja) * 2010-06-29 2014-09-24 パナソニック株式会社 不揮発性記憶システム、メモリシステム用の電源回路、フラッシュメモリ、フラッシュメモリコントローラ、および不揮発性半導体記憶装置
US20120002461A1 (en) * 2010-07-02 2012-01-05 Karpov Elijah I Non-volatile memory with ovonic threshold switch and resistive memory element
US8345472B2 (en) * 2010-12-21 2013-01-01 Intel Corporation Three-terminal ovonic threshold switch as a current driver in a phase change memory
US9224949B2 (en) 2011-02-28 2015-12-29 Hewlett Packard Enterprise Development Lp Memristive elements that exhibit minimal sneak path current
TWI452459B (zh) * 2011-07-07 2014-09-11 Novatek Microelectronics Corp 溫度係數電流觸發產生器及溫度係數電流觸發產生模組
US8958233B2 (en) * 2011-10-18 2015-02-17 Micron Technology, Inc. Stabilization of resistive memory
WO2013154564A1 (en) 2012-04-12 2013-10-17 Intel Corporation Selector for low voltage embedded memory
CN103489478B (zh) * 2012-06-12 2018-09-25 中国科学院上海微系统与信息技术研究所 一种相变存储器
US8729523B2 (en) 2012-08-31 2014-05-20 Micron Technology, Inc. Three dimensional memory array architecture
US8841649B2 (en) 2012-08-31 2014-09-23 Micron Technology, Inc. Three dimensional memory array architecture
JP6107100B2 (ja) * 2012-12-10 2017-04-05 富士通株式会社 合成回路及びこれを用いた駆動装置
US8953387B2 (en) 2013-06-10 2015-02-10 Micron Technology, Inc. Apparatuses and methods for efficient write in a cross-point array
US9312005B2 (en) 2013-09-10 2016-04-12 Micron Technology, Inc. Accessing memory cells in parallel in a cross-point array
US10003675B2 (en) 2013-12-02 2018-06-19 Micron Technology, Inc. Packet processor receiving packets containing instructions, data, and starting location and generating packets containing instructions and data
US9324423B2 (en) 2014-05-07 2016-04-26 Micron Technology, Inc. Apparatuses and methods for bi-directional access of cross-point arrays
KR20150140042A (ko) * 2014-06-05 2015-12-15 에스케이하이닉스 주식회사 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치
TWI514392B (zh) * 2014-06-24 2015-12-21 Winbond Electronics Corp 電阻式記憶體及其控制方法與記憶胞
WO2016072974A1 (en) * 2014-11-04 2016-05-12 Hewlett Packard Enterprise Development Lp Memory array driver
US10192616B2 (en) 2016-06-28 2019-01-29 Western Digital Technologies, Inc. Ovonic threshold switch (OTS) driver/selector uses unselect bias to pre-charge memory chip circuit and reduces unacceptable false selects
US9887004B2 (en) 2016-06-28 2018-02-06 Western Digital Technologies, Inc. Bi-directional RRAM decoder-driver
US9824767B1 (en) * 2016-06-29 2017-11-21 Intel Corporation Methods and apparatus to reduce threshold voltage drift
US10354710B2 (en) * 2017-07-24 2019-07-16 Sandisk Technologies Llc Magnetoelectric random access memory array and methods of operating the same
US10461125B2 (en) 2017-08-29 2019-10-29 Micron Technology, Inc. Three dimensional memory arrays
US10803939B2 (en) * 2018-08-22 2020-10-13 Micron Technology, Inc. Techniques for programming a memory cell
US10777275B2 (en) 2018-09-26 2020-09-15 Intel Corporation Reset refresh techniques for self-selecting memory
CN116017987A (zh) * 2018-09-30 2023-04-25 华润微电子控股有限公司 三维铁电电容式非易失性存储器器件及其制造方法
US10991426B2 (en) * 2019-01-25 2021-04-27 Taiwan Semiconductor Manufacturing Company, Ltd. Memory device current limiter
DE102019132067A1 (de) 2019-01-25 2020-07-30 Taiwan Semiconductor Manufacturing Co., Ltd. Strombegrenzer für speichervorrichtung
JP2020177717A (ja) * 2019-04-16 2020-10-29 ソニーセミコンダクタソリューションズ株式会社 記憶装置および記憶制御装置
US11176995B2 (en) * 2019-07-18 2021-11-16 International Business Machines Corporation Cross-point array of polymer junctions with individually-programmed conductances
US11315633B2 (en) 2019-12-30 2022-04-26 Micron Technology, Inc. Three-state programming of memory cells
US11569444B2 (en) * 2021-03-30 2023-01-31 International Business Machines Corporation Three-dimensional confined memory cell with decoupled read-write
US11568927B2 (en) * 2021-03-30 2023-01-31 International Business Machines Corporation Two-terminal non-volatile memory cell for decoupled read and write operations
US11664074B2 (en) 2021-06-02 2023-05-30 Micron Technology, Inc. Programming intermediate state to store data in self-selecting memory cells
US11694747B2 (en) * 2021-06-03 2023-07-04 Micron Technology, Inc. Self-selecting memory cells configured to store more than one bit per memory cell
US11996145B2 (en) * 2022-05-03 2024-05-28 Western Digital Technologies, Inc. Cross-point array with threshold switching selector memory element

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10302471A (ja) * 1997-02-28 1998-11-13 Mitsubishi Electric Corp 半導体記憶装置
US7061801B1 (en) * 2001-04-20 2006-06-13 Samsung Electronics Co., Ltd. Contactless bidirectional nonvolatile memory
JP4047615B2 (ja) * 2002-04-03 2008-02-13 株式会社ルネサステクノロジ 磁気記憶装置
US7589343B2 (en) * 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
TWI236017B (en) * 2004-02-11 2005-07-11 Winbond Electronics Corp Device and method of the semiconductor memory using dividing the memory region to compensate the defects
JP4189395B2 (ja) * 2004-07-28 2008-12-03 シャープ株式会社 不揮発性半導体記憶装置及び読み出し方法
TWI431761B (zh) * 2005-02-10 2014-03-21 Renesas Electronics Corp 半導體積體電路裝置
US7099180B1 (en) * 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US7297975B2 (en) * 2005-07-28 2007-11-20 Infineon Technologies Ag Non-volatile, resistive memory cell based on metal oxide nanoparticles, process for manufacturing the same and memory cell arrangement of the same
US7491962B2 (en) * 2005-08-30 2009-02-17 Micron Technology, Inc. Resistance variable memory device with nanoparticle electrode and method of fabrication
US7522444B2 (en) * 2006-03-13 2009-04-21 Infineon Technologies Ag Memory circuit, method for operating a memory circuit, memory device and method for producing a memory device
KR100855966B1 (ko) * 2007-01-04 2008-09-02 삼성전자주식회사 멀티 디코딩이 가능한 양방향성 ｒｒａｍ 및 이를 이용하는데이터 기입 방법
KR100855585B1 (ko) * 2007-01-23 2008-09-01 삼성전자주식회사 소오스 라인 공유구조를 갖는 저항성 랜덤 억세스 메모리및 그에 따른 데이터 억세스 방법
US8125821B2 (en) * 2007-06-01 2012-02-28 Infineon Technologies Ag Method of operating phase-change memory
US7751226B2 (en) * 2007-07-25 2010-07-06 Intel Corporation Reading phase change memories with select devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107068178A (zh) * 2011-08-18 2017-08-18 美光科技公司 用于感测电路中的骤回事件的设备、装置及方法
CN107068178B (zh) * 2011-08-18 2020-11-13 美光科技公司 用于感测电路中的骤回事件的设备、装置及方法
CN108110027A (zh) * 2012-10-30 2018-06-01 爱思开海力士有限公司 可变电阻存储器件
CN108110027B (zh) * 2012-10-30 2022-09-27 爱思开海力士有限公司 可变电阻存储器件
CN105293451A (zh) * 2015-11-06 2016-02-03 成都先锋材料有限公司 非平衡态硫族化合物、薄膜及其制备方法
CN105293451B (zh) * 2015-11-06 2018-02-06 成都先锋材料有限公司 非平衡态硫族化合物、薄膜及其制备方法
TWI705553B (zh) * 2017-08-29 2020-09-21 美商美光科技公司 耦合至一記憶體陣列之解碼電路
US11205465B2 (en) 2017-08-29 2021-12-21 Micron Technology, Inc. Decode circuitry coupled to a memory array
US11769538B2 (en) 2017-08-29 2023-09-26 Micron Technology, Inc. Decode circuitry coupled to a memory array

Also Published As

Publication number Publication date
WO2009105203A1 (en) 2009-08-27
US8194433B2 (en) 2012-06-05
KR101597709B1 (ko) 2016-02-25
US20090207645A1 (en) 2009-08-20
TWI493544B (zh) 2015-07-21
TW200951951A (en) 2009-12-16
CN102017003B (zh) 2017-10-31
KR20100117121A (ko) 2010-11-02

Similar Documents

Publication Publication Date Title
CN102017003A (zh) 用于存取双向存储器的方法和装置
US10770141B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
US7466584B1 (en) Method and apparatus for driving an electronic load
US7957207B2 (en) Programmable resistance memory with interface circuitry for providing read information to external circuitry for processing
US9576648B2 (en) Method and apparatus for decoding memory
US9741432B2 (en) Accessing memory cells in parallel in a cross-point array
CN104272394B (zh) 多功能电阻改变存储器单元及包含所述存储器单元的设备
CN105989889B (zh) 具有积分电容器的感测放大器以及操作方法
US8908413B2 (en) Programmable resistance memory
US20090296449A1 (en) Integrated Circuit and Method of Operating an Integrated Circuit
US8842463B2 (en) Storage apparatus and operation method for operating the same
CN101140800A (zh) 利用来自存取器件的电流编程的存储器单元
US8792270B2 (en) Programmable resistance memory
US7751226B2 (en) Reading phase change memories with select devices
US8842462B2 (en) Resistive random access memory device and operating method thereof
US7269050B2 (en) Method of programming a memory device

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant