KR20150140042A - 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치 - Google Patents

워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치 Download PDF

Info

Publication number
KR20150140042A
KR20150140042A KR1020140068219A KR20140068219A KR20150140042A KR 20150140042 A KR20150140042 A KR 20150140042A KR 1020140068219 A KR1020140068219 A KR 1020140068219A KR 20140068219 A KR20140068219 A KR 20140068219A KR 20150140042 A KR20150140042 A KR 20150140042A
Authority
KR
South Korea
Prior art keywords
word line
signal
precharge
driven
response
Prior art date
Application number
KR1020140068219A
Other languages
English (en)
Inventor
안창용
신윤재
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020140068219A priority Critical patent/KR20150140042A/ko
Priority to US14/486,432 priority patent/US9508411B2/en
Publication of KR20150140042A publication Critical patent/KR20150140042A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G11C11/4085—Word line control circuits, e.g. word line drivers, - boosters, - pull-up, - pull-down, - precharge
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/14—Word line organisation; Word line lay-out

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

본 기술의 일 실시예에 의한 워드라인 드라이버 회로는 워드라인 선택신호 및 메인 워드라인 구동신호에 응답하여 서브 워드라인 구동신호를 출력하도록 구성된 구동부, 제 1 인에이블 신호에 응답하여 서브 워드라인 구동신호를 워드라인으로 제공하도록 구성된 전달부 및 워드라인의 전위를 프리차지시키도록 구성된 프리차지부를 포함할 수 있다.

Description

워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치{Word Line Driver Circuit and Resistance Variable Memory Apparatus Having the Same}
본 발명은 반도체 집적 장치에 관한 것으로, 보다 구체적으로는 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치에 관한 것이다.
반도체 메모리 셀은 다양한 형태로 구현할 수 있으며, 일 예로 선택 소자 및 이와 직렬 접속된 데이터 저장부를 단위 메모리 셀로 구현할 수 있다. 그리고, 복수의 비트라인 및 복수의 워드라인 간의 교차 영역에 각각 단위 메모리 셀을 형성하여 메모리 셀 어레이를 구성할 수 있다.
특정 메모리 셀에 액세스하고자 하기 위해서는 지정된 명령어에 의해 워드라인을 활성화시킨다. 그리고 리드 또는 라이트 명령에 따라 특정 비트라인에 대한 전위를 감지하거나 데이터 저장 동작을 수행할 수 있다.
하나의 워드라인에 연결된 메모리 셀의 개수는 메모리 셀 어레이의 사이즈에 따라 달라지며, 고집적화된 반도체 메모리 장치의 경우 하나의 워드라인을 통해 드라이빙해야 할 메모리 셀, 즉 선택 소자의 수가 증가하게 된다.
만약, 워드라인 드라이버의 사이즈가 작고 드라이빙해야 할 선택 소자의 수가 많을 경우, 그만큼 시정수(tau=R*C)가 증가한다. 따라서, 선택된 워드라인에 연결된 모든 선택 소자를 턴온시켜 메모리 셀로의 전류 경로를 형성하는 데 소요되는 시간 또한 증가할 수 밖에 없다.
반도체 메모리 장치에서 읽기 또는 쓰기 동작은 메모리 셀로의 전류 경로가 형성된 이후 진행되어야 오류 없이 수행될 수 있다. 그러므로 선택된 워드라인에 접속된 모든 선택 소자를 턴온시키는 데 소요되는 시간은 제품의 시간적인 특성 및 경제적인 효과와 직결되어 있다.
본 발명의 실시예는 메모리 셀로의 전류 경로를 고속으로 형성할 수 있는 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치를 제공한다.
본 기술의 일 실시예에 의한 워드라인 드라이버 회로는 워드라인 선택신호 및 메인 워드라인 구동신호에 응답하여 서브 워드라인 구동신호를 출력하도록 구성된 구동부; 제 1 인에이블 신호에 응답하여 상기 서브 워드라인 구동신호를 워드라인으로 제공하도록 구성된 전달부; 및 상기 워드라인의 전위를 프리차지시키도록 구성된 프리차지부;를 포함할 수 있다.
본 기술의 일 실시예에 의한 저항변화 메모리 장치는 복수의 워드라인 및 복수의 비트라인 간에 접속되는 복수의 저항변화 메모리 셀을 포함하는 메모리 셀 어레이; 및 로우 어드레스 신호를 디코딩하고, 메인 워드라인 구동신호 및 상기 디코딩한 로우 어드레스 신호에 응답하여 생성되는 워드라인 선택신호에 응답하여 생성되는 워드라인 구동신호를 제 1 인에이블 신호에 응답하여 워드라인으로 제공하며, 상기 워드라인의 전위를 프리차지시키도록 구성된 로우 선택부;를 포함할 수 있다.
본 기술에 의하면 고속으로 전류 경로를 형성할 수 있어 반도체 메모리 장치의 동작 속도를 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 의한 워드라인 드라이버 회로의 구성도,
도 2는 도 1에 도시한 워드라인 드라이버 회로의 일 예시도,
도 3은 도 2에 도시한 디스차지부의 일 예시도,
도 4는 도 2에 도시한 워드라인 드라이버 회로의 동작 타이밍도,
도 5는 본 발명의 일 실시예에 의한 워드라인 드라이버 회로의 구성도,
도 6은 도 5에 도시한 워드라인 드라이버 회로의 일 예시도,
도 7은 도 6에 도시한 워드라인 드라이버 회로의 동작 타이밍도,
도 8은 본 발명의 일 실시예에 의한 워드라인 드라이버 회로의 구성도,
도 9는 도 8에 도시한 워드라인 드라이버 회로의 일 예시도,
도 10은 본 발명의 일 실시예에 의한 워드라인 드라이버 회로의 구성도,
도 11은 본 발명의 일 실시예에 의한 저항변화 메모리 장치의 구성도,
도 12는 본 발명에 적용되는 단위 메모리 셀의 예시도이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예를 보다 구체적으로 설명한다.
도 1은 본 발명의 일 실시예에 의한 워드라인 드라이버 회로의 구성도이다.
워드라인 드라이버는 어드레스 디코더로부터 출력되는 어드레스 신호 및 전원전압을 인가받아 메인 워드라인 구동신호(MWLb)를 출력하는 메인 워드라인 드라이버와, 메인 워드라인 구동신호(MWLb)에 응답하여 서브 워드라인 구동신호(SWL)를 출력하는 서브 워드라인 구동부를 포함할 수 있다.
도 1에는 메인 워드라인 드라이버 구동신호(MWLb)에 응답하여 동작하는 서브 워드라인 드라이버를 포함하는 워드라인 드라이버(10)를 나타내었다.
본 실시예에 의한 워드라인 드라이버(10)는 구동부(110), 전달부(120) 및 프리차지부(130)를 포함할 수 있다.
구동부(110)는 워드라인 선택신호(FX) 및 메인 워드라인 구동신호(MWLb)에 응답하여 서브 워드라인 구동신호(SWL)를 출력한다. 도시하지 않았지만, 워드라인 선택신호(FX)는 어드레스 디코더로부터 출력되는 어드레스 신호에 응답하여 생성될 수 있다.
전달부(120)는 제 1 인에이블 신호(EN1)에 응답하여 서브 워드라인 구동신호(SWL)를 워드라인(WL)으로 전달한다.
프리차지부(130)는 워드라인 선택신호(FX), 메인 워드라인 구동신호(MWLb) 및 제 2 인에이블 신호(EN2)에 응답하여 구동된다. 그리고, 전달부(120)가 서브 워드라인 구동신호(SWL)를 제 1 노드(N1)로 전달하기 전, 제 1 노드(N1)의 전위를 프리차지시키도록 구성된다.
따라서 워드라인(WL)과 연결되는 제 1 노드(N1)의 전위가 프리차지된 상태에서 구동부(110) 및 전달부(120)를 통한 서브 워드라인 구동신호(SWL)가 제 1 노드(N1)를 통해 워드라인(WL)에 전달되므로 워드라인(WL)에 접속된 복수(예를 들어, n개)의 선택 소자를 보다 빠르게 드라이빙 할 수 있다.
도 2에는 워드라인 드라이버 회로(10-1)의 일 예시도를 나타내었다.
도 2에 도시한 것과 같이, 구동부(110)는 워드라인 선택신호(FX) 공급단자와 접지단자 간에 접속되고 메인 워드라인 구동신호(MWLb)에 의해 구동되어 서브 워드라인 구동신호(SWL)를 출력하는 제 1 인버터(111)를 포함할 수 있다. 또한, 구동부(110)는 읽기 또는 쓰기 동작 후 워드라인(WL)을 풀다운시키기 위한 디스차지부(113)를 더 포함할 수 있다. 디스차지부(113)는 예를 들어, 워드라인(WL)과 접지단자 간에 접속되고 반전된 워드라인 선택신호(FXb)에 의해 구동되는 스위칭 소자일 수 있으나 이에 한정되지 않는다.
전달부(120)는 제 1 인에이블 신호 및 그 반전신호(EN1, EN1b)에 응답하여, 서브 워드라인 구동신호(SWL)를 제 1 노드(N1)로 전달하는 전송 소자일 수 있다. 제 1 인에이블 신호(EN1)는 예를 들어 워드라인 선택신호(FX)를 기 설정된 제 1 시간 지연시켜 생성한 펄스일 수 있으나 이에 한정되는 것은 아니다.
프리차지부(130)는 제 2 인버터(131), 전송부(133) 및 풀업부(135)를 포함할 수 있다. 제 2 인버터(131)는 워드라인 선택신호(FX) 공급단자와 접지단자 간에 접속되고 메인 워드라인 구동신호(MWLb)에 의해 구동될 수 있다. 전송부(133)는 제 2 인버터(131)의 출력 노드에 접속되고 제 2 인에이블 신호 및 그 반전신호(EN2, EN2b)에 의해 구동되어 제 2 인버터(131)의 출력 신호를 전달한다. 풀업부(135)는 전송부(133)를 통해 전달된 전위를 제 1 노드(N1)에 프리차지시킨다. 본 발명의 일 실시예에서, 풀업부(135)는 캐패시터로 구성할 수 있으나 이에 한정되는 것은 아니다.
한편, 제 2 인에이블 신호(EN2)는 예를 들어 워드라인 선택신호(FX)를 제 1 시간보다 짧은 지정된 제 2 시간만큼 지연시켜 생성한 펄스신호일 수 있다. 즉, 제 1 인에이블 신호(EN1) 및 제 2 인에이블 신호(EN2)는 동일한 소스 신호를 각각 제 1 시간 및 이보다 짧은 제 2 시간 지연시켜 생성할 수 있다.
따라서, 제 2 인에이블 신호(EN2)에 의해 전송부(133)가 구동되어 제 1 노드(N1)의 전위를 미리 프리차지시킨다. 그리고 이러한 상태에서 제 2 인에이블 신호(EN1)가 구동되어 서브 워드라인 구동신호(SWL)가 워드라인(WL)으로 공급되면 워드라인(WL)에 접속된 복수개(n개)의 선택 소자를 보다 빠르게 드라이빙 할 수 있게 된다.
워드라인(WL)에는 기생 저항(Rp) 및 기생 캐패시턴스(Cp)에 의한 기생성분(PARA)이 존재한다. 이러한 기생성분(PARA)은 워드라인 드라이버 회로(10-1)에서 출력되는 서브 워드라인 구동신호(SWL)가 모든 선택 트랜지스터를 턴온시킬 때까지의 지연시간을 결정하는 요소이다. 따라서 워드라인(WL)의 길이가 길수록, 다른 의미로는 워드라인(WL)에 접속된 선택소자의 개수가 많을수록 시정수가 증가할 수 밖에 없으며, 모든 선택소자를 턴온시키기 위한 지연시간은 시정수에 비례한다.
본 발명에서는 프리차지부(130)를 통해 워드라인(WL)의 전위를 일정 레벨 이상 상승시킨 다음 서브 워드라인 구동신호(SWL)를 공급하며, 따라서 선택된 워드라인에 접속된 모든 선택 소자를 턴온시키는 데 필요한 시간을 단축시킬 수 있다.
한편, 상기 기생성분(PARA) 중의 기생 저항(Rp)을 줄이기 위해, 디스차지부(113)를 도 3과 같이 구성할 수도 있다.
도 3에 도시한 디스차지부(113-1)는 워드라인에 접속되어 반전된 워드라인 선택신호(FXb)에 의해 구동되는 스위칭 소자(1131) 및 스위칭 소자(1131)와 접지단자 간에 접속되는 저항 감쇄부(1133)를 포함할 수 있다.
저항 감쇄부(1133)는 기생저항(Rp)과 병렬저항을 형성할 수 있는 저항소자로 구성할 수 있다. 일 예로, 저항 감쇄부(1133)는 수동 저항소자일 수 있다. 다른 예에서, 저항 감쇄부(1133)는 워드라인 선택신호(FX)에 의해 구동되는 스위칭 소자일 수 있다.
저항 감쇄부(1133)의 저항 값은 매우 작은 값으로 결정될 수 있으며 특히, 반도체 메모리 장치의 규격에서 요구하는 동작 시간을 만족할 수 있는 값으로 결정될 수 있음은 물론이다.
읽기 또는 쓰기 동작을 위해 특정 워드라인이 선택되어 선택된 워드라인(WL)을 구동할 때, 워드라인(WL) 상에 존재하는 기생저항(Rp)과 저항 감쇄부(1133)가 병렬 저항을 형성한다. 따라서 워드라인 드라이버로부터 멀리 위치한 선택 소자들에 대한 시정수를 감소시킬 수 있고, 결국 워드라인(WL)의 전위를 보다 고속으로 셋업시킬 수 있다.
도 4는 도 2에 도시한 워드라인 드라이버 회로의 동작 타이밍도이다.
읽기 또는 쓰기 동작시 메인 워드라인 구동신호(MWLb)가 인에이블되고(T11), 제 2 인에이블 신호(EN2)가 특정 레벨, 예를 들어 하이 레벨로 인에이블된다(T12). 그러면 제 2 인에이블 신호(EN2) 및 그 반전신호(EN2b)에 의해 전송부(133)가 구동되어 워드라인 선택신호(FX)에 대응하는 전위가 풀업부(135)를 통해 제 1 노드(N1)에 차징된다.
이후, 제 1 인에이블 신호(EN1)가 특정 레벨, 예를 들어 하이 레벨로 인에이블되면(T13), 제 1 인에이블 신호(EN1) 및 그 반전신호(EN1b)에 의해 구동되는 전달부(130)가 서브 워드라인 구동신호(SWL)를 제 1 노드(N1)로 전달한다.
아울러, 메인 워드라인 구동신호(MWLb)와 제 1 및 제 2 인에이블 신호(EN1, EN2)가 디스에이블되면(T14) 읽기 또는 쓰기 동작이 종료된다.
도 5는 본 발명의 일 실시예에 의한 워드라인 드라이버 회로의 구성도이다.
본 실시예에 의한 워드라인 드라이버(20)는 구동부(210), 전달부(220) 및 프리차지부(230)를 포함할 수 있다.
구동부(210)는 워드라인 선택신호(FX) 및 메인 워드라인 구동신호(MWLb)에 응답하여 서브 워드라인 구동신호(SWL)를 출력한다.
전달부(220)는 제 3 인에이블 신호(EN3)에 응답하여 서브 워드라인 구동신호(SWL)를 워드라인(WL)으로 전달한다.
프리차지부(230)는 전원전압(VDD)을 공급받으며 프리차지 신호(PRE)에 응답하여 구동된다. 그리고, 전달부(220)가 서브 워드라인 구동신호(SWL)를 제 2 노드(N2)로 전달하기 전, 제 2 노드(N2)의 전위를 프리차지시키도록 구성된다.
따라서 워드라인(WL)과 연결된 제 2 노드(N2)의 전위가 프리차지된 상태에서 구동부(210) 및 전달부(220)를 통한 서브 워드라인 구동신호(SWL)가 제 2 노드(N2)를 통해 워드라인(WL)에 전달되므로 워드라인(WL)에 접속된 복수(예를 들어, n개)의 선택 소자를 보다 빠르게 드라이빙 할 수 있다.
도 6은 도 5에 도시한 워드라인 드라이버 회로의 일 예시도이다.
본 실시예에 의한 워드라인 드라이버 회로(20-1)에서, 구동부(210)는 인버터(211) 및 디스차지부(213)를 포함할 수 있다. 구동부(210)와 인버터(211)의 구성은 도 2에 도시한 제 1 인버터(111) 및 디스차지부(113) 또는 도 3에 도시한 디스차지부(113-1)와 유사하거나 동일하므로 구체적인 설명은 생략하기로 한다.
전달부(220)는 제 3 인에이블 신호(EN3) 및 그 반전신호(EN3b)에 의해 구동되어 서브 워드라인 구동신호(SWL)를 제 2 노드(N2)로 전달하는 전송 소자일 수 있으나 이에 한정되는 것은 아니다. 본 발명의 일 실시예에서, 제 3 인에이블 신호(EN3)는 메인 워드라인 구동신호(MWLb)를 기 설정된 제 1 시간 지연시켜 생성한 펄스신호일 수 있으나 이에 한정되는 것은 아니다.
프리차지부(230)는 제 2 노드(N2)와 전원전압 공급단자(VDD) 간에 접속되고 프리차지 신호(PREb)에 의해 구동되는 스위칭 소자(231)를 포함할 수 있다. 프리차치 신호(PREb)는 메인 워드라인 구동신호(MWLb)를 제 1 시간보다 짧은 지정된 제 2 시간 지연시켜 생성한 펄스신호일 수 있으나 이에 한정되는 것은 아니다.
제 3 인에이블 신호(EN3)와 프리차지 신호(PREb)는 그 소스 신호가 무엇이든지에 상관 없이 프리차지 신호(PREb)가 기 설정된 구간 인에이블 상태를 유지한 이후에 제 3 인에이블 신호(EN3)가 인에이블되도록 구성하면 충분하다.
따라서, 도 7과 같이, 읽기 또는 쓰기 동작시 메인 워드라인 구동신호(MWLb)가 인에이블되고(T21), 이어서 프리차지 신호(PREb)가 인에이블되어(T22) 제 2 노드(N2)의 전위가 프리차지된다. 이후, 제 3 인에이블 신호(EN3)가 인에이블되면(T23) 전달부(220)를 통해 서브 워드라인 구동신호(SWL)가 제 2 노드(N2)로 전달된다
아울러, 메인 워드라인 구동신호(MWLb), 프리차지 신호(PREb) 및 제 3 인에이블 신호(EN3)가 디스에이블되면(T24) 읽기 또는 쓰기 동작이 종료된다.
도 8은 본 발명의 일 실시예에 의한 워드라인 드라이버 회로의 구성도이다.
도 8에 도시한 워드라인 드라이버 회로(30)는 구동부(310) 및 보상부(320)를 포함할 수 있다.
구동부(310)는 워드라인 선택신호(FX) 및 메인 워드라인 구동신호(MWLb)에 응답하여 서브 워드라인 구동신호(SWL)를 출력한다.
보상부(320)는 워드라인(WL) 상에 존재하는 기생저항과 병렬 저항을 구성하여 워드라인(WL)의 시정수를 보상한다.
도 9에 도시한 워드라인 드라이버 회로(30-1)를 참조하면, 구동부(310)는 인버터(311) 및 디스차지부(313)를 포함할 수 있다. 인버터(311) 및 디스차지부(313)의 구성은 도 2 및 도 3에서 설명한 것과 동일하거나 유사하게 구성할 수 있으므로 구체적인 설명은 생략하기로 한다.
보상부(320)는 워드라인(WL) 상에 존재하는 기생성분(PARA) 중의 기생저항(Rp)과 병렬저항을 형성할 수 있는 저항소자로 구성할 수 있다. 일 예로, 보상부(320)는 수동 저항소자일 수 있다. 다른 예에서, 보상부(320)는 워드라인 선택신호(FX)에 의해 구동되는 스위칭 소자일 수 있다.
보상부(320)의 저항 값은 매우 작은 값으로 결정될 수 있으며 특히, 반도체 메모리 장치의 규격에서 요구하는 동작 시간을 만족할 수 있는 값으로 결정될 수 있음은 물론이다.
읽기 또는 쓰기 동작을 위해 특정 워드라인이 선택되어 선택된 워드라인(WL)을 구동할 때, 워드라인(WL) 상에 존재하는 기생저항(Rp)과 보상부(320)가 병렬 저항을 형성한다. 따라서 워드라인 드라이버 회로로부터 멀리 위치한 선택 소자들에 대한 시정수를 감소시킬 수 있고, 결국 워드라인(WL)의 전위를 보다 고속으로 셋업시킬 수 있다.
반도체 메모리 장치는 더욱 고집적화되고 있으며, 따라서 하나의 워드라인에 접속되어 있는 선택 소자의 수는 매우 방대하다.
따라서, 하나의 워드라인을 구동하기 위한 서브 워드라인을 복수개 구성할 수 있으며, 이를 도 10에 도시하였다.
도 10에 도시한 워드라인 드라이버 회로(40)는 특정 워드라인(WLi)에 접속된 n개의 선택소자를 x개로 나누어 구동할 수 있도록 x개의 워드라인 구동부(401-1 ~ 401-x)를 포함할 수 있다.
각 워드라인 구동부(401-1 ~ 401-x)는 도 1, 도 5 또는 도 8에 도시한 서브 워드라인 드라이버로 구성할 수 있다. 선택 소자를 그룹화하여 구동함에 따라 단위 워드라인 구동부(401-1 ~ 401-x)가 드라이빙해야 할 선택소자의 수가 감소하게 되고, 따라서 워드라인을 셋업하는 데 소요되는 시간 또한 획기적으로 단축될 수 있다.
이는 결국 읽기 또는 쓰기 동작 전에 고속으로 전류 경로를 형성할 수 있어 레이턴시(latency)를 감소에 따른 반도체 메모리 장치의 고속 동작을 보장할 수 있음을 의미한다.
도 11은 본 발명의 일 실시예에 의한 저항변화 메모리 장치의 구성도이다.
본 실시예에 의한 저항변화 메모리 장치(50)는 메모리 셀 어레이(510), 로우 선택부(520), 컬럼 선택부(530), 읽기/쓰기 회로(540) 및 컨트롤러(550)를 포함할 수 있다.
메모리 셀 어레이(510)는 복수의 비트라인(BL0~BLn)과 복수의 워드라인(WL0~WLm) 간에 접속되는 복수의 메모리 셀(MC)을 포함할 수 있다. 복수의 메모리 셀(MC) 각각은 도 12에 도시한 것과 같이 선택소자(S) 및 데이터 저장부(R)를 포함할 수 있다. 선택소자(S)는 워드라인(WL)에 인가되는 신호에 의해 구동되고, 데이터 저장부(R)와 접지단자 간에 접속되는 트랜지스터일 수 있다. 특히, 도시하지 않았지만 선택소자(S)는 수직형 트랜지스터로 구성할 수 있다. 데이터 저장부(R)는 선택소자의 드레인 단자와 비트라인(BL) 간에 접속되어 인가되는 전류량에 따라 저항치가 변화하는 물질로 구성할 수 있으며, 일 예로 상변화 물질을 이용하여 구성할 수 있다.
로우 선택부(520)는 외부로부터 제공되는 로우 어드레스 신호를 디코딩하고, 디코딩된 로우 어드레스 신호를 구동하여 워드라인에 공급한다. 이를 위해 로우 선택부(520)는 워드라인 드라이버 회로(WL DRV, 522)를 포함할 수 있다. 워드라인 드라이버 회로(WL DRV, 522)는 디코딩된 로우 어드레스 신호 및 전원전압을 인가받아 메인 워드라인 구동신호(MWLb)를 출력하는 메인 워드라인 드라이버와, 메인 워드라인 구동신호(MWLb)에 응답하여 서브 워드라인 구동신호(SWL)를 출력하는 서브 워드라인 구동부를 포함할 수 있다. 그리고, 서브 워드라인 구동부는 도 1, 도 5, 도 8 또는 도 10에 도시한 워드라인 드라이버 회로(10, 20, 30, 40)를 이용하여 구성할 수 있다. 따라서, 특정 워드라인이 선택되었을 때 서브 워드라인 구동신호 출력 노드를 미리 프리차지하여 두고 서브 워드라인 구동신호를 워드라인에 공급할 수 있어 해당 워드라인에 접속된 선택소자를 고속으로 턴온시킬 수 있다.
컬럼 선택부(30)는 외부로부터 제공되는 컬럼 어드레스 신호를 디코딩하고 동작 모드에 따라 비트라인을 구동한다.
읽기/쓰기 회로(540)는 읽기 동작시 메모리 셀 어레이(510)의 선택된 메모리 셀로부터 데이터를 읽어 출력하고, 쓰기 동작시 선택된 메모리 셀에 데이터를 기록한다.
컨트롤러(550)는 저항변화 메모리 장치(50)의 전체적인 동작을 제어한다.
저항변화 메모리 장치(50)의 선택소자(S)는 최근 서라운드 게이트 타입의 수직형 트랜지스터로 설계되고 있다. 서라운드 게이트 타입은 필라 형태의 채널 영역을 게이트 물질이 둘러싸는 형태를 의미하는데, 이러한 형태의 트랜지스터는 구동 저항이 비교적 큰 특징이 있다. 그러므로, 본 발명에서와 같이 서브 워드라인 구동신호가 공급되는 노드를 미리 프리차지시키거나, 또는 워드라인 상의 기생저항과 병렬저항을 구성할 수 있는 저항소자를 추가함으로써 워드라인을 통해 전달되는 신호의 시정수를 감소시킬 수 있다. 이는 결국 저항변화 메모리 장치의 동작 레이턴시를 감소시키는 효과로 이어져, 메모리 장치의 고속 동작에 기여할 수 있다.
이상에서 설명한 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
10, 20, 30, 40 : 워드라인 드라이버 회로

Claims (21)

  1. 워드라인 선택신호 및 메인 워드라인 구동신호에 응답하여 서브 워드라인 구동신호를 출력하도록 구성된 구동부;
    제 1 인에이블 신호에 응답하여 상기 서브 워드라인 구동신호를 워드라인으로 제공하도록 구성된 전달부; 및
    상기 워드라인의 전위를 프리차지시키도록 구성된 프리차지부;
    를 포함하는 워드라인 드라이버 회로.
  2. 제 1 항에 있어서,
    상기 프리차지부는, 상기 서브 워드라인 구동신호가 상기 워드라인으로 제공되기 전 상기 워드라인의 전위를 프리차지시키도록 구성되는 워드라인 드라이버 회로.
  3. 제 1 항에 있어서,
    상기 프리차지부는, 상기 제 1 인에이블 신호보다 앞서 인에이블되는 제 2 인에이블 신호에 의해 구동되는 워드라인 드라이버 회로.
  4. 제 1 항에 있어서,
    상기 프리차지부는, 상기 워드라인 선택신호 공급단자와 접지단자 간에 접속되고 상기 메인 워드라인 구동신호에 의해 구동되는 인버터;
    상기 인버터의 출력 노드에 접속되고 제 2 인에이블 신호에 의해 구동되어 상기 인버터의 출력 신호를 전달하는 전송부; 및
    상기 전송부의 출력 신호에 응답하여 상기 워드라인의 전위를 프리차지시키는 풀업부;
    를 포함하는 워드라인 드라이버 회로.
  5. 제 4 항에 있어서,
    상기 제 2 인에이블 신호는 상기 제 1 인에이블 신호보다 앞서 인에이블되는 워드라인 드라이버 회로.
  6. 제 1 항에 있어서,
    상기 프리차지부는, 프리차지 신호에 응답하여 상기 워드라인으로 전원전압을 구동하여 제공하도록 구성되는 워드라인 드라이버 회로.
  7. 제 6 항에 있어서,
    상기 프리차지 신호는 상기 제 1 인에이블 신호보다 앞서 인에이블되는 워드라인 드라이버 회로.
  8. 제 1 항에 있어서,
    상기 구동부는, 상기 워드라인 선택신호 공급단자와 접지단자 간에 접속되고 상기 메인 워드라인 구동신호에 의해 구동되어 상기 서브 워드라인 구동신호를 출력하는 인버터; 및
    상기 워드라인과 상기 접지단자 간에 접속되어 상기 메인 워드라인 구동신호에 응답하여 구동되는 디스차지부;
    를 포함하는 워드라인 드라이버 회로.
  9. 제 8 항에 있어서,
    상기 디스차지부는, 상기 워드라인에 접속되어 상기 워드라인 선택신호에 의해 구동되는 제 1 스위칭 소자; 및
    상기 제 1 스위칭 소자와 상기 접지단자 간에 접속되는 저항 감쇄부;
    를 포함하는 워드라인 드라이버 회로.
  10. 제 9 항에 있어서,
    상기 저항 감쇄부는 수동 저항소자를 포함하는 워드라인 드라이버 회로.
  11. 제 9 항에 있어서,
    상기 저항 감쇄부는, 상기 워드라인 선택신호에 의해 구동되는 제 2 스위칭 소자를 포함하는 워드라인 드라이버 회로.
  12. 복수의 워드라인 및 복수의 비트라인 간에 접속되는 복수의 저항변화 메모리 셀을 포함하는 메모리 셀 어레이; 및
    로우 어드레스 신호를 디코딩하고, 메인 워드라인 구동신호 및 상기 디코딩한 로우 어드레스 신호에 응답하여 생성되는 워드라인 선택신호에 응답하여 생성되는 워드라인 구동신호를 제 1 인에이블 신호에 응답하여 워드라인으로 제공하며, 상기 워드라인의 전위를 프리차지시키도록 구성된 로우 선택부;
    를 포함하는 저항변화 메모리 장치.
  13. 제 12 항에 있어서,
    상기 로우 선택부는, 상기 워드라인 선택신호를 출력하는 구동부;
    상기 제 1 인에이블 신호에 응답하여 상기 서브 워드라인 구동신호를 워드라인으로 제공하도록 구성된 전달부; 및
    상기 워드라인의 전위를 프리차지시키도록 구성된 프리차지부;
    를 포함하는 워드라인 드라이버 회로를 포함하는 저항변화 메모리 장치.
  14. 제 13 항에 있어서,
    상기 워드라인 드라이버 회로는 상기 서브 워드라인 구동신호가 상기 워드라인으로 제공되기 전 상기 워드라인의 전위를 프리차지시키도록 구성되는 저항변화 메모리 장치.
  15. 제 13 항에 있어서,
    상기 프리차지부는, 상기 제 1 인에이블 신호보다 앞서 인에이블되는 제 2 인에이블 신호에 의해 구동되는 저항변화 메모리 장치.
  16. 제 13 항에 있어서,
    상기 프리차지부는, 프리차지 신호에 응답하여 상기 워드라인으로 전원전압을 구동하여 제공하도록 구성되는 저항변화 메모리 장치.
  17. 제 16 항에 있어서,
    상기 프리차지 신호는 상기 제 1 인에이블 신호보다 앞서 인에이블되는 저항변화 메모리 장치.
  18. 제 13 항에 있어서,
    상기 구동부는, 상기 워드라인 선택신호 공급단자와 접지단자 간에 접속되고 상기 메인 워드라인 구동신호에 의해 구동되어 상기 서브 워드라인 구동신호를 출력하는 인버터; 및
    상기 워드라인과 상기 접지단자 간에 접속되어 상기 메인 워드라인 구동신호에 응답하여 구동되는 디스차지부;
    를 포함하는 저항변화 메모리 장치.
  19. 제 18 항에 있어서,
    상기 디스차지부는, 상기 워드라인에 접속되어 상기 워드라인 선택신호에 의해 구동되는 제 1 스위칭 소자; 및
    상기 제 1 스위칭 소자와 상기 접지단자 간에 접속되는 저항 감쇄부;
    를 포함하는 저항변화 메모리 장치.
  20. 제 19 항에 있어서,
    상기 저항 감쇄부는 수동 저항소자를 포함하는 저항변화 메모리 장치.
  21. 제 19 항에 있어서,
    상기 저항 감쇄부는, 상기 워드라인 선택신호에 의해 구동되는 제 2 스위칭 소자를 포함하는 저항변화 메모리 장치.
KR1020140068219A 2014-06-05 2014-06-05 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치 KR20150140042A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140068219A KR20150140042A (ko) 2014-06-05 2014-06-05 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치
US14/486,432 US9508411B2 (en) 2014-06-05 2014-09-15 Word line driver circuit and resistance variable memory apparatus having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140068219A KR20150140042A (ko) 2014-06-05 2014-06-05 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치

Publications (1)

Publication Number Publication Date
KR20150140042A true KR20150140042A (ko) 2015-12-15

Family

ID=54836685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140068219A KR20150140042A (ko) 2014-06-05 2014-06-05 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치

Country Status (2)

Country Link
US (1) US9508411B2 (ko)
KR (1) KR20150140042A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210135775A (ko) * 2020-05-06 2021-11-16 한국과학기술원 선형성 개선을 위한 수동 소자가 결합된 2 단자 소자

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9786363B1 (en) * 2016-11-01 2017-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Word-line enable pulse generator, SRAM and method for adjusting word-line enable time of SRAM
US10847207B2 (en) 2019-04-08 2020-11-24 Micron Technology, Inc. Apparatuses and methods for controlling driving signals in semiconductor devices
US10910027B2 (en) 2019-04-12 2021-02-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10937476B2 (en) 2019-06-24 2021-03-02 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854273B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word drivers
US10854272B1 (en) 2019-06-24 2020-12-01 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge
US10854274B1 (en) 2019-09-26 2020-12-01 Micron Technology, Inc. Apparatuses and methods for dynamic timing of row pull down operations
US11205470B2 (en) 2020-04-20 2021-12-21 Micron Technology, Inc. Apparatuses and methods for providing main word line signal with dynamic well
US11990175B2 (en) 2022-04-01 2024-05-21 Micron Technology, Inc. Apparatuses and methods for controlling word line discharge

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6335893B1 (en) * 1997-06-16 2002-01-01 Hitachi, Ltd. Semiconductor integrated circuit device
JP2000293998A (ja) * 1999-04-07 2000-10-20 Nec Corp 半導体記憶装置
US6545923B2 (en) * 2001-05-04 2003-04-08 Samsung Electronics Co., Ltd. Negatively biased word line scheme for a semiconductor memory device
KR100510484B1 (ko) * 2002-01-24 2005-08-26 삼성전자주식회사 워드라인 방전방법 및 이를 이용하는 반도체 메모리장치
KR100554847B1 (ko) * 2003-12-15 2006-03-03 주식회사 하이닉스반도체 네가티브 워드라인 드라이버
KR100819099B1 (ko) * 2006-10-02 2008-04-03 삼성전자주식회사 가변저항 반도체 메모리 장치
JP5029205B2 (ja) * 2007-08-10 2012-09-19 富士通セミコンダクター株式会社 半導体メモリ、半導体メモリのテスト方法およびシステム
US8194433B2 (en) * 2008-02-20 2012-06-05 Ovonyx, Inc. Method and apparatus for accessing a bidirectional memory
KR20100054259A (ko) 2008-11-14 2010-05-25 주식회사 하이닉스반도체 반도체 메모리 장치
KR20120087626A (ko) * 2011-01-28 2012-08-07 에스케이하이닉스 주식회사 반도체 메모리 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210135775A (ko) * 2020-05-06 2021-11-16 한국과학기술원 선형성 개선을 위한 수동 소자가 결합된 2 단자 소자

Also Published As

Publication number Publication date
US9508411B2 (en) 2016-11-29
US20150364174A1 (en) 2015-12-17

Similar Documents

Publication Publication Date Title
KR20150140042A (ko) 워드라인 드라이버 회로 및 이를 포함하는 저항변화 메모리 장치
EP2988305B1 (en) Integrated circuit for storing data
US20150138891A1 (en) Embedded charge trap multi-time-programmable-read-only-memory for high performance logic technology
US10515697B1 (en) Apparatuses and methods to control operations performed on resistive memory cells
JP2019102106A (ja) 半導体装置
US10902909B2 (en) Apparatuses and methods for accessing memory cells
EP3304560A1 (en) Phase change memory current
CN111863063B (zh) 具有行锤击应力缓解的dram阵列架构
KR20130091909A (ko) 비휘발성 메모리 장치 및 프로그램 방법과 이를 이용하는 데이터 처리 시스템
US8982657B2 (en) Semiconductor device having line self-boosting scheme
US20150070971A1 (en) Resistance change memory
CN111863058A (zh) 主字线驱动器电路
CN105938722B (zh) 可变电阻存储器件及操作其的方法
US9589610B1 (en) Memory circuit including pre-charging unit, sensing unit, and sink unit and method for operating same
US8693260B2 (en) Memory array with two-phase bit line precharge
CN112908382B (zh) 具有软着陆的子字线驱动器
KR101604933B1 (ko) 교차점 어레이에서의 커플링 커패시터를 통한 타일 레벨 스냅백 검출
KR102177549B1 (ko) 멀티스텝 워드라인 기반의 정적 메모리 장치 및 그 제어 방법
KR20190014949A (ko) 반도체장치
KR20140083363A (ko) 반도체 메모리 장치
US8547765B2 (en) Semiconductor device having sense amplifiers
TWI707364B (zh) 記憶體儲存裝置及其操作方法
US9558797B2 (en) Method and apparatus for controlling current in an array cell
JP2015109124A (ja) 半導体装置及びこれを備える情報処理システム
KR20200141887A (ko) 읽기 동작을 제어하는 제어회로를 포함하는 반도체 메모리 장치

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid