CN101930793B - 用于感测及确定边限存储单元的存储器装置及其操作方法 - Google Patents

用于感测及确定边限存储单元的存储器装置及其操作方法 Download PDF

Info

Publication number
CN101930793B
CN101930793B CN2010102092743A CN201010209274A CN101930793B CN 101930793 B CN101930793 B CN 101930793B CN 2010102092743 A CN2010102092743 A CN 2010102092743A CN 201010209274 A CN201010209274 A CN 201010209274A CN 101930793 B CN101930793 B CN 101930793B
Authority
CN
China
Prior art keywords
data value
memory cell
selected memory
resistance
storage unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102092743A
Other languages
English (en)
Other versions
CN101930793A (zh
Inventor
龙翔澜
施彦豪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101930793A publication Critical patent/CN101930793A/zh
Application granted granted Critical
Publication of CN101930793B publication Critical patent/CN101930793B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0047—Read destroying or disturbing the data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种用于感测及确定边限存储单元的存储器装置及其操作方法。边限存储单元侦测及更新可包括：读取选定存储单元；测量在读取期间与选定存储单元的电阻相关的时间间隔；以及在测得时间落入预定范围时致能更新程序。更新程序包含：判定储存于选定存储单元中的数据值；使用破坏性读取程序；以及更新选定存储单元中的数据值。可通过在位线上的电压或电流越过临界值的转变的感测间隔内，侦测时序，以测量时间间隔。

Description

用于感测及确定边限存储单元的存储器装置及其操作方法
技术领域
本发明是有关于可编程电阻存储器装置，其包含相变存储器装置，且本发明是有关于与维护储存于此类装置中的数据值相关联的更新(refresh)技术。
背景技术
可通过施加处于适合在集成电路中实施的电平的电流来致使基于相变的存储材料(如基于硫族化合物的材料及类似材料)在存储元件的主动区中在非晶相与结晶相之间变相。非晶相的特征在于电阻率高于结晶相，且可容易地感测电阻差异以指示数据。
为了达成高密度存储器，需要较小的存储单元结构。然而，减小相变材料元件及/或电极的尺寸的尝试可能会引起数据保留问题。举例而言，在被编程至在存储元件的主动区中具有非晶相材料的高电阻状态的存储单元中，环境条件可能因主动区的较小部分的重新结晶而引起电阻漂移。当电阻的漂移超出为经编程的数据值指定的感测边限(sensing margin)时，则数据遗失。在其它类型的可编程电阻存储材料中可能出现类似问题。
因此，人们已研究出基于更新操作(如动态随机存取存储器中所遇到的更新操作)来改良相变存储器装置的数据保留的方法。见Fuji的美国专利申请公开案第US 2006/0158948 A1号。
然而，仍然需要高效的技术来侦测需要更新的存储单元(本文中称之为边限存储单元(margin cell))，并以正确的数据值来更新此类存储单元。
发明内容
本发明的主要目的在于提供一种用于用边限存储单元侦测及更新程序来操作存储器装置的方法，其中所述存储器装置包含可编程电阻存储单元(诸如具有相变存储元件的存储单元)阵列，以及耦接至所述阵列的一组感测放大器，感测放大器感测位线上的电压或电流变化，其中位线耦接至选定存储单元。用于边限存储单元侦测及更新的方法包括：读取选定存储单元；测量在读取期间与选定存储单元的电阻相关的时间间隔；以及在测得时间落入预定范围内的情况下致能更新程序。更新程序包含：判定储存于选定存储单元中的数据值；以及更新选定存储单元中的数据值。可通过在位线上的电压或电流跨越临界值的转变的感测间隔内，侦测时序(timing)，以测量所述时间间隔。侦测时序是由感测放大器来操作。
可通过以下方式来判定储存于选定存储单元中的数据值：储存第一参数，此第一参数指示针对选定存储单元测量出的时间间隔的长度；将参考数据值写入至选定存储单元；测量，此第二时间间隔在写入参考数据值之后与选定存储单元的电阻相关；储存第二参数，此第二参数指示第二时间间隔的长度；以及将第一参数与第二参数进行比较。
在可编程电阻存储单元包含具有对应于第一数据值的设定状态及对应于第二数据值的复位状态的相变存储元件的实施例中，参考数据值可为第一数据值或第二数据值。在使用第一数据值(设定状态)的情况下，若第一参数比第二参数大预定量以上，则所述程序指示选定存储单元的数据值是第二数据值(复位状态)，否则指示选定存储单元的数据值是第一数据值。若选定存储单元的数据值被指示为第二数据值，则执行将第二数据值写入至选定存储单元的程序。在将第二数据值(复位状态)用作所述参考数据值的情况下，若第一参数比第二参数小预定量以上，则所述程序指示选定存储单元的数据值是第一数据值(设定状态)。若选定存储单元的数据值被指示为第一数据值，则执行将第一数据值写入至选定存储单元的程序。
在一些实施例(其中存储器装置包含执行用于将数据值写入阵列中的写入程序的逻辑)中，写入程序包含将第一数据值(设定状态)储存于选定存储单元中的设定程序，以及将第二数据值(复位状态)储存于选定存储单元中的复位程序。用于正常写入操作的设定程序及复位程序的特征在于设定偏压配置及复位偏压配置。更新选定存储单元中的第一数据值的更新设定程序可包含施加更新设定偏压配置，其不同于正常写入模式下所施加的设定偏压配置。同样，更新选定存储单元中的第二数据值的更新复位程序可包含施加更新复位偏压配置，其不同于正常写入模式下所施加的复位偏压配置。可施加用于更新复位及设定的不同偏压配置，其具有较高的功率或较长的脉冲，以便致能对使用正常写入模式偏压配置难以编程的存储单元的复位或设定。
在本文所描述的一个实施例中，控制器通过执行包含以下步骤的程序来判定储存于选定存储单元中的数据值：储存边限存储单元的初始电阻；将选定存储单元设定为设定状态；测量设定状态电阻；将选定存储单元复位为复位状态；测量复位状态电阻；以及在初始电阻较接近于设定状态电阻而非较接近复位状态电阻的情况下，则指示选定存储单元的数据值是第一数据值，否则指示选定存储单元的数据值是第二数据值。设定步骤及复位步骤可以任一次序执行。
此外，揭露一种存储器装置，其包含用以进行上述程序的电路。所述存储器装置包含：由可编程电阻存储单元构成的阵列；耦接至所述阵列的一组感测放大器，其感测位线上的电压或电流在感测间隔内的变化，其中位线耦接至选定存储单元；定时器电路，其耦接至所述阵列，所述定时器电路测量与对应选定存储单元的电阻相关的时间间隔；逻辑，其响应于针对选定存储单元测量出的时间，在测得时间落入预定范围时致能更新逻辑。如上所述，所述更新逻辑包含判定储存于选定存储单元中的数据值且更新所述选定存储单元中的数据值的逻辑。
在审阅以下图式、详细描述及权利要求范围后，可看出本发明的其它态样及优点。
附图说明
图1为集成电路(具有执行边限存储单元侦测及更新程序的逻辑的可编程电阻存储器装置)的简化方块图。
图2为具有适合用于如图1所示的装置中的相变存储元件的先前技术的可编程电阻存储单元的简化图。
图3为绘示在理想情况下当无边限存储单元时可编程电阻存储单元的高电阻状态及低电阻状态的电阻的机率分布的曲线图。
图4为绘示在存在边限存储单元的情况下可编程电阻存储单元的高电阻状态及低电阻状态的电阻的机率分布的曲线图。
图5为适合用于本文所述的装置中的先前技术的感测放大器电路的电路图。
图6为绘示可编程电阻存储单元的高电阻状态及低电阻状态的感测时间的机率分布的曲线图。
图7为包含用于边限存储单元侦测及更新的电路的存储器装置的方块图。
图8为用于边限存储单元侦测及更新的第一替代程序的流程图。
图9为用于边限存储单元侦测及更新的第二替代程序的流程图。
图10为用于边限存储单元侦测及更新的第三替代程序的流程图。
图11为用于边限存储单元侦测及更新的第四替代程序的流程图。
【主要元件符号说明】
10：『伞型』存储单元
11：第一电极
12：介电质
13：存储元件
14：第二电极
15：主动区
38：选定存储单元
39、51、120：位线
40：负载晶体管
41：箝制晶体管
42、52：感测放大器
43：前边缘
44：后边缘
50：存储器阵列
52：译码器
54：参考电压
55：锁存器
56：计数器
57、134：控制器
58：缓存器集
100、100′：低电阻状态
102、102′：高电阻状态
103：参考电平
110：集成电路
112：存储器阵列
114：字线译码器
116：字线
118：位线(行)译码器
122：总线
124：感测电路
125：边限存储单元侦测电路
126：数据总线
128：数据输入线
130：其它电路
132：数据输出线
136：偏压电路电压与电流源
200～313：步骤
CBL：电容器
DOUT：输出数据
MRG：边限存储单元数据
R：存储单元电阻
R1：最大电阻
R2：最小电阻
RI、RP、RPR、RPS：参数
SEN：感测致能信号
TA：指定最大时间
TB：指定最小时间
VBIAS：偏压
VBL：位线上的电压
VCELL：感测节点处的电压
VLD：有效数据
VREF：参考电压
具体实施方式
参看图1至图11提供对本发明的实施例的详细描述。
图1为集成电路110的简化方块图，集成电路110包含使用可编程电阻存储单元实施的存储器阵列112，可编程电阻存储单元诸如为具有相变存储元件的存储单元。字线译码器114耦接至多个字线116且与之电连通，所述多个字线116沿存储器阵列112中的列配置。位线(行)译码器118与多个位线120电连通，所述多个位线120沿存储器阵列112中的行配置，用于将存储器阵列112中的选定存储单元耦接至感测电路124中的感测放大器。在总线122上将地址供应至字线译码器114及位线译码器118。感测电路124(包含感测放大器及数据输入结构)经由数据总线126耦接至位线译码器118。经由数据输入线128将数据自集成电路110上的输入/输出端，或自集成电路110内部或外部的其它数据源，供应至感测电路124中的数据输入结构。集成电路110上可包含其它电路130，诸如通用处理器或专用应用电路，或提供由存储器阵列112支持的芯片上系统(system-on-a-chip)功能性的模块组合。经由数据输出线132将数据自感测电路124中的感测放大器供应至集成电路110上的输入/输出端，或供应至或集成电路110内部或外部的其它数据目的地。在此实例中，边限存储单元侦测电路125与感测电路124耦接。
在此实例中使用执行下述程序的状态机来实施控制器134，控制器134控制偏压电路电压与电流源136，以施加用于具有边限侦测的读取模式、写入模式及更新写入模式的偏压配置。可使用如此项技术中已知的专用逻辑电路来实施控制器134。在替代实施例中，控制器134包括通用处理器，其可实施于同一集成电路上，以执行计算机程序来控制装置的操作。在另外其它实施例中，可利用专用逻辑电路与通用处理器的组合来实施控制器134。
可使用如在此项技术中为标准的具有分压器及电荷泵的电源输入、电流源电路、脉冲整形电路、时序电路及电压与电流开关来实施方块136中的偏压电路电压与电流源。
在操作中，存储器阵列112中的存储单元中的每一者储存由对应存储元件的电阻表示的数据。可(例如)通过感测电路124中的感测放大器将选定存储单元的位线上的电压或电流与合适的参考电流或电压进行比较来判定数据值。可将参考电压或电流确立为在对应于诸如逻辑『0』的数据值的预定范围与对应于诸如逻辑『1』的数据值的一不同预定范围之间。
因此，可通过将包含合适电压的偏压配置施加至字线中的一者且将位线中的一者耦接至电压源而使得电流流经选定存储单元，以达成对存储器阵列112的存储单元的读取或写入。
写入模式包含对相变存储器的设定程序及复位程序。在对相变存储单元的复位操作的偏压配置中，字线译码器114促进向字线提供合适的电压脉冲，以接通存储单元的存取晶体管。位线译码器118促进将具有合适振幅及持续时间的电压脉冲供应至位线，以引起电流流经存储元件，所述电流使存储元件的主动区的温度上升至高于相变材料的转变温度，且亦高于熔化温度，从而使主动区的相变材料处于液态。接着，例如通过使位线上及字线上的电压脉冲终止来使电流终止，从而在主动区冷却至高电阻大体非晶相时产生相对较快的骤冷(quenching)时间，以确立存储单元中的高电阻复位状态。复位操作亦可包括一个以上脉冲，例如使用一对脉冲。
在对相变存储单元的设定操作的偏压配置中，字线译码器114促进向字线提供合适的电压脉冲，以接通存储单元的存取晶体管。位线译码器118促进将具有合适振幅及持续时间的电压脉冲供应至位线，以引起电流流经存储元件，所述电流脉冲足以使主动区的温度上升至高于转变温度，且致使主动区中自高电阻大体非晶相转变为低电阻大体结晶相，此转变使所有存储元件的电阻降低，且将存储单元设定为低电阻状态。
在存储单元的读取模式下，字线译码器114促进向字线提供合适的电压脉冲，以接通存储单元的存取晶体管。位线译码器118促进将具有合适振幅及持续时间的电压供应至位线，以引起电流流经存储元件，所述电流不会导致存储元件经受电阻状态变化。位线上且经过存储单元的电流取决于存储单元的电阻，且因此取决于与存储单元相关联的数据状态。因此，可通过侦测存储单元的电阻是对应于高电阻状态还是对应于低电阻状态(例如通过感测电路124的感测放大器将对应位线上的电压或电流与合适的参考电压或电流进行比较)来判定存储单元的数据状态。在本文所述的实例中，边限存储单元侦测电路125与读取模式配合操作。
在更新模式下，控制器134中的控制电路执行下文更详细描述的程序。
图2说明具有相变存储元件的代表性先前技术的可编程电阻存储单元。图2所示的实例结构被称为『伞型(mushroom type)』存储单元10，其具有延伸穿过介电质12的第一电极11、包括相变材料的主体的存储元件13及位于存储元件13上的第二电极14。第一电极11耦接至存取装置(未图标)(诸如二极管或晶体管)的端子，而第二电极14耦接至位线，且可为位线(未图标)的一部分。第一电极11的宽度小于第二电极14及存储元件13的宽度，从而在相变材料的主体与第一电极11之间形成较小的接触面积，并在相变材料的主体与第二电极14之间形成相对较大的接触面积，使得用经过存储元件13的较小的绝对电流值实现较高的电流密度。因为第一电极11处的较小接触面积，电流密度在邻近第一电极11的区域内的操作中为最大，从而致使主动区15具有『伞』形状，如图所示。在本文所述的装置中，可利用其它类型的相变存储元件，诸如小孔型元件、桥型元件、通孔型元件等等。
在主动区的成分自非晶相变为结晶相(或反之亦然)时，具有相变存储元件的存储单元可能以微小的增量或在经过主动区的细丝(filament)中遭受电阻漂移，此取决于环境因素。电阻漂移的速率取决于若干因素，其包含阵列上的结构的变化、存储单元中的制造缺陷以及装置所暴露于的环境条件。
代表性实施例中所使用的相变材料可由掺杂有氧化硅的G2S2T5组成。亦可使用其它包含硫族化合物的相变合金。硫族元素包含形成周期表中的VIA族的一部分的四种元素氧(O)、硫(S)、硒(Se)及碲(Te)中的任一者。硫族化合物包括硫族元素与较强正电性的元素或自由基的化合物。硫族化合物合金包括硫族化合物与其它材料(诸如过渡金属)的组合。硫族化合物合金通常含有来自元素周期表的IVA族的一或多种元素，诸如锗(Ge)及锡(Sn)。通常，硫族化合物合金包含包括以下各项中之一或多者的组合：锑(Sb)、镓(Ga)、铟(In)及银(Ag)。技术文献中已描述了许多基于相变的存储材料，包含以下各项的合金：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te及Te/Ge/Sb/S。在Ge/Sb/Te合金族中，许多合金成分可为可使用的。所述成分可表征为TeaGebSb100-(a+b)。一位研究者已将最有用的合金描述为沉积的材料中Te的平均浓度低于70％，通常低于约60％，且一般自低至约23％至高达约58％，且最佳约48％至58％，的Te变动。Ge在材料内的浓度高于约5％，且自约8％的低值至约30％的平均值变动，大体上保持低于50％。更佳的是，Ge的浓度自约8％至约40％变动。此成分中主要组成元素的其余部分为Sb。上述百分比为原子百分比，其总共构成组成元素的原子的100％。(Ovshinsky的第5,687,112号专利，第10至11栏)。另一位研究者评估的特定合金包含Ge2Sb2Te5、GeSb2Te4及GeSb4Te7(Noboru Yamada，『Potential of Ge-Sb-Te Phase-Change OpticalDisks for High-Data-Rate Recording』，SPIE v.3109，第28至37页(1997))。更一般而言，诸如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)及其混合物或合金等过渡金属可与Ge/Sb/Te组合，以形成具有可编程电阻特性的相变合金。在Ovshinsky的′112专利中第11至13栏处给出可能有用的存储材料的具体实例，所述实例以引用的方式并入本文中。在一些实施例中，硫族化合物及其它相变材料掺杂有杂质，以使用经掺杂的硫族化合物来修改存储元件的导电性、转变温度、熔化温度及其它特性。用于掺杂硫族化合物的代表性杂质包含氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛及氧化钛。见(例如)美国专利第6,800,504号及美国专利申请公开案第US 2005/0029502号。
代表性硫族化合物材料可具有如下表征的总体化学计量：GexSbyTez，其中x∶y∶z＝2∶2∶5。可以x：0～5；y：0～5；z：0～10来使用其它成分。亦可使用具有诸如N-、Si-、Ti-掺杂或其它元素掺杂的GeSbTe。这些材料可通过在1毫托(mtorr)至100毫托的压力下使用Ar、N2及/或He等反应气体及硫族化合物的PVD溅射或磁控溅射来形成。通常在室温下进行沉积。可使用高宽比(aspect ratio)为1～5的准直仪(collimator)来改良填充(fill-in)效能。为改良填充效能，亦使用数十伏特至数百伏特的DC偏压。此外，可同时使用DC偏压与准直仪的组合。有时需要使用真空或N2环境的沉积后退火处理，以改良硫族化合物材料的结晶态。退火温度的范围通常在100℃至400℃，退火时间少于30分钟。
硫族化合物材料的厚度取决于存储单元结构的设计。一般而言，厚度大于8nm的硫族化合物材料可具有使材料展现出至少两种稳定电阻状态的相变特征，尽管较薄的膜层可能适合于一些实施例。
对于使用GST或类似硫族化合物来实施的存储单元，用于实施电极的合适材料包含TiN、TaN、W及经掺杂的Si。或者，电极为TiAlN或TaAlN，或对于其它实例，包括选自由Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni及Ru组成的群组的一或多种元素及其合金。
本文所述的技术亦可应用于其它类型的可编程电阻材料，诸如具有使用NixOy；TixOy；AlxOy；WxOy；ZnxOy；ZrxOy；CuxOy(x：0～1；y：0～1)、巨磁阻(colossal magneto resistance，CMR)材料(如PrxCayMnO3(x：0～1；y：0～1))、聚合物材料(如具有Cu、C60、Ag等掺杂的TCNQ)及与PCBM-TCNQ混合的聚合物的金属氧化物存储元件的装置。
图3为绘示诸如图2所示的可编程电阻存储器装置的可编程电阻存储器装置中的低电阻状态100及高电阻状态102的理想机率分布的启发式曲线图。如图所示，低电阻状态100的分布的最大电阻R1比高电阻状态102的分布的最小电阻R2小了显著的幅度。可使用参考电平103来在所述两种状态之间可靠地进行区分。
图4为绘示相变存储单元的低电阻状态100′及高电阻状态102′的更实际的机率分布的启发式曲线图。当电阻值漂移时，处于低电阻状态100′的若干存储单元的电阻将大于R1，而处于高电阻状态102′的若干存储单元的电阻将小于R2。当处于低电阻状态100′的存储单元的电阻高于参考电平103时，存储单元的数据值遗失。同样，当处于高电阻状态102′的存储单元的电阻低于参考电平103时，数据遗失。需要在数据遗失前侦测出电阻接近参考值的边限存储单元。
图5说明先前技术的感测放大器的基本组态。图5所示的实施例包含负载晶体管40及箝制(clamp)晶体管41。偏压VBIAS由参考电压电路产生，且被施加至箝制晶体管41的栅极。箝制晶体管41的源极经由未图标的译码电路耦接至选定存储单元。位线电容由电容器CBL表示。选定存储单元38耦接至位线39。负载晶体管40与箝制晶体管41之间的感测节点耦接至感测放大器42。感测致能信号SEN被施加至感测放大器42，以定义对选定存储单元的读取操作的感测间隔。在此实例中，感测间隔在预充电程序之后。当位线上的电压VBL达到约为箝制晶体管41上低于偏压VBIAS的临界电压降的电平时，箝制晶体管41开始断开并减少电流。通过使感测节点处的电压VCELL稳定于目标值来达成动态平衡。此时，预充电步骤完成，且位线已准备好进行感测。在存取存储单元后，存储单元数据影响节点处的电压VCELL，致使所述电压在选定存储单元具有低电阻状态的情况下较选定存储单元具有高电阻状态的情况更加快速地向下移动。以一足够低的值来确立施加至感测放大器42的参考电压VREF，以使得在处于低电阻状态的存储单元的感测间隔结束之前，在感测间隔期间经过选定存储单元的电流将感测节点处的电压VCELL拉至低于参考电压VREF。
可用多种方式来对图5中的感测放大器操作的感测间隔进行计时。在代表性系统中，感测致能信号SEN具有前边缘43，前边缘43是相对于使用地址转变侦测ADT电路在读取程序期间侦测到地址输入的转变而计时的。感测致能信号SEN的后边缘44是基于存储器阵列的特性而选择的，且定义感测间隔的长度。感测间隔必须足够长，以可靠地感测选定存储单元中的数据值。因此，感测间隔必须足够长，以使感测节点处的电压VCELL下降至低于具有在低电阻状态的窗内的电阻的所有存储单元的参考电压VREF加上某一差数。存在许多种感测放大器设计可与本发明一起使用，其中图5中的感测放大器为一个基本实例。存在电流模式感测放大器、差异感测放大器、锁存(latching)感测放大器等等，其全部可用以与本发明一起使用。此外，如此项技术中已知，可应用多种位线预充电及偏压电路。
图6为绘示对应于相变存储单元的低电阻状态100″及高电阻状态102″的感测时间的机率分布的启发式曲线图。如与图4相比可看出，感测节点上的电压到达参考电压VREF并触发感测放大器输出中的转变所需的时间与选定存储单元的电阻相关。使用如图5所示的感测放大器，位线上的电压或电流下降至低于参考电压，并致使感测放大器的输出发生转变所花费的时间与存储单元的电阻相关。因此，对于处于低电阻状态100″的存储单元，存在一指定最大时间TA(与图3的R1对应)，在此时间内，应发生感测放大器转变。对于处于高电阻状态102″的存储单元，存在一指定最小时间TB(与图3的R2对应)，在此时间内，应发生感测放大器转变。如本文所述，对发生感测放大器转变所花费的时间的测量可用于侦测在R1(指定最大时间TA)与R2(指定最小时间TB)之间的差数内操作的存储单元。
图7说明集成电路上与图1的集成电路上的边限存储单元侦测电路125对应的电路，所述电路用于侦测边限存储单元，且除此之外亦用于判定边限存储单元的数据值且更新所述数据值。在此实施例中，存储器阵列50通过位线51经由译码器52而耦接至感测放大器53。参考电压54亦耦接至感测放大器53。感测致能信号SEN耦接至感测放大器53，且在读取操作期间，允许感测放大器53向锁存器55提供输出数据DOUT。在此实施例中，计数器56或其它计时电路耦接至感测致能信号SEN，且耦接至感测放大器53的输出。将一时钟应用于计数器，所述计数器允许相对于感测间隔的长度的高速计数。举例而言，对于宽度为50纳秒的感测间隔，可提供在100兆赫(megahertz)至1千兆赫(gigahertz)的范围内操作的计数器。计数器在感测致能信号SEN的前边缘上开始计数，且在侦测到感测放大器53的输出上的转变后停止计数。储存于计数器中的值指示感测选定存储单元中的数据值的时间间隔，且亦指示所述存储单元的电阻值。接着，可对储存于计数器中的值进行译码，并将其供应至控制器57，诸如图1的控制器134，以指示有效数据VLD或边限存储单元数据MRG。举例而言，若指示针对选定存储单元而测量出的时间间隔的计数器值超出预定的最小值，则计数器的输出指示边限存储单元。举例而言，可将低电阻状态的有效数据指定为在长度为50纳秒的感测间隔的前30纳秒内引起转变。当在50纳秒感测间隔的后20纳秒内发生转变时，指示边限存储单元数据。可将高电阻状态的有效数据指定为在感测间隔中未侦测到转变的情况。此外，可使用其它类型的用于测量与选定存储单元的电阻相关的时间间隔的电路，其中包含模拟定时器，诸如基于具有用于储存结果的取样与保持电路的集成电路的定时器。当使用模拟定时器时，控制器57可包含模拟比较器。
图7所示的电路亦包含缓存器集(register set)58。若控制器57侦测到选定存储单元为边限存储单元，则控制器57执行判定储存于选定存储单元中的数据值的程序，下文参看图8至图10描述所述程序的代表程序。作为下文所描述的程序的一部分，缓存器集58诸如通过储存计数器的在读取期间侦测到的输出来储存参数RI，参数RI表示初始电阻。缓存器集58用于储存参数RP，参数RP表示在下述程序期间被编程为预定的状态(诸如高电阻状态或低电阻状态)的选定存储单元的测得电阻。控制器57使用参数RI、RP来判定用于更新操作的边限存储单元的数据值。亦可将其它参数储存于缓存器集中。
图8说明基于对边限存储单元的破坏性(destructive)读取的第一实例程序，其可在使用图7的电路侦测到边限存储单元后由控制器57执行。控制器57所执行的程序首先判定是否侦测到边限存储单元(步骤200)。若未侦测到边限存储单元，则程序循环以等待此侦测。若侦测到边限存储单元，则控制器诸如通过运行第二读取程序来致使一程序判定选定存储单元的初始电阻(参数RI)(步骤201)，且将指示所述电阻的参数(诸如计数器的输出)储存于缓存器集58中(步骤202)。或者，可利用侦测到边限存储单元的初始读取程序来供应参数RI。接下来，控制器57通过施加复位偏压配置而致使所述程序复位所述存储单元(步骤203)。复位偏压配置可为用于在正常写入操作中复位所述存储单元的偏压配置。在复位存储单元之后，再次读取存储单元电阻(步骤204)。可使用正常读取程序或替代读取程序来执行此程序，在替代读取程序中，感测间隔被延长以允许对较高时序值的读取而使边限延伸至更接近于高电阻状态范围。参数RP可为感测间隔内的时间，或可在最大值处(指示感测间隔中未侦测到转变)饱和。将指示复位存储单元的电阻的参数RP储存于缓存器集58中(步骤205)。接下来，将参数RI与RP进行比较(步骤206)。若RI远小于RP(此可通过判定所述参数之间的差异是否大于预定值来侦测)，则判定边限存储单元的数据值为对应于设定状态或低电阻状态的值(步骤207)。在此情况下，控制器57通过确立存储单元中的经再新数据值来致使一程序设定所述存储单元(步骤208)。此时，针对设定状态存储单元完成了更新程序(步骤209)。若在步骤206处，侦测到参数RI并非远小于参数RP，则判定边限存储单元的数据值为对应于复位状态或高电阻状态的值(步骤210)。此时，针对复位状态存储单元完成了更新程序(步骤209)。
图9说明可由控制器57在使用图7的电路侦测边限存储单元之后执行的第二实例程序，其关键在于设定程序并非如图8的步骤203中所使用的复位程序。控制器57所执行的程序首先判定是否侦测到边限存储单元(步骤210)。若未侦测到边限存储单元，则程序循环以等待此侦测。若侦测到边限存储单元，则控制器诸如通过运行读取程序来致使所述程序读取选定存储单元的初始电阻(参数RI)(步骤211)，且将指示所述电阻的参数(诸如计数器的输出)储存于缓存器集58中(步骤212)。或者，可利用侦测到边限存储单元的初始读取程序来供应参数RI。接下来，控制器57通过施加设定偏压配置来致使一程序来设定所述存储单元(步骤213)。设定偏压配置可为用于在正常操作中设定所述存储单元的偏压配置。在设定存储单元之后，再次读取存储单元电阻(步骤214)。可使用正常读取程序或替代读取程序来执行此程序，在替代读取程序中，感测间隔被延长以允许较高时序值的读取。将指示设定存储单元的电阻的参数RP储存于缓存器集58中(步骤215)。接下来，将参数RI与RP进行比较(步骤216)。若参数RI远小于参数RP(此可通过判定所述参数之间的差异是否大于预定值来侦测)，则判定边限存储单元的数据值为对应于复位状态或高电阻状态的值(步骤217)。在此情况下，控制器57通过确立存储单元中的经更新数据值来致使所述程序复位所述存储单元(步骤218)。此时，针对复位状态存储单元完成了更新程序(步骤219)。若在步骤206处，侦测到参数RI并非远小于参数RP，则判定边限存储单元的数据值为对应于设定状态或低电阻状态的值(步骤210)。此时，针对设定状态存储单元完成了更新程序(219)。
图10说明可由控制器57在使用图7的电路侦测边限存储单元之后执行的第三实例程序，其中更新操作对更新设定程序及更新复位程序两者均使用偏压配置，所述偏压配置不同于用于正常模式设定程序及复位程序的偏压配置。替代实施例可仅对设定与更新设定操作对及复位与更新复位操作对中的一者使用不同的偏压配置。控制器57所执行的程序首先判定是否侦测到边限存储单元(步骤220)。若未侦测到边限存储单元，则程序循环以等待此侦测。若侦测到边限存储单元，则控制器诸如通过运行读取程序来致使所述程序读取选定存储单元的电阻(参数RI)(步骤221)，且将指示所述电阻的参数(诸如计数器的输出)储存于缓存器集58中(步骤222)。或者，可利用侦测到边限存储单元的初始读取程序来供应参数RI。接下来，控制器57通过施加复位偏压配置来致使一程序复位所述存储单元(步骤223)。复位偏压配置可为用于在正常写入操作中复位所述存储单元的偏压配置。在复位存储单元之后，再次读取存储单元电阻(步骤224)。可使用正常读取程序或替代读取程序来执行此程序，在替代读取程序中，如上文所阐释，感测间隔被延长。将指示设定存储单元的电阻的参数RP储存于缓存器集58中(步骤225)。接下来，将参数RI与RP进行比较(步骤226)。若参数RI远小于参数RP(此可通过判定所述参数之间的差异是否大于预定值来侦测)，则判定边限存储单元的数据值为对应于设定状态或低电阻状态的值(步骤227)。在此情况下，控制器57通过确立存储单元中的经更新数据值来致使所述程序对存储单元进行更新设定(步骤228)。更新设定程序诸如通过使用较长的设定脉冲或较高的功率设定脉冲，来使用不同于正常模式设定程序中所使用的偏压配置的偏压配置。此时，对设定状态存储单元完成了更新程序(步骤229)。若在步骤206处，侦测到参数RI并非远小于参数RP，则判定边限存储单元的数据值为对应于复位状态或高电阻状态的值(步骤230)。在此情况下，控制器57通过确立存储单元中的经更新数据值来致使所述程序对存储单元进行更新复位(步骤231)。更新复位程序诸如通过使用较高功率复位脉冲或具有较快骤冷的复位脉冲，来使用不同于正常模式复位中所使用的偏压配置的偏压配置。此时，针对复位状态存储单元完成了更新程序(步骤229)。
在替代方案中，如图9的步骤213中的做法一样，图10的程序可用以使用设定状态作为参考状态。
图11说明基于对边限存储单元的破坏性读取的另一实例程序，其可由控制器57在使用图7的电路侦测边限存储单元之后执行。在图11的程序中，可编程电阻存储单元包含相变存储元件，其具有对应于第一数据值的设定状态及对应于第二数据值的复位状态。通过控制器执行以判定储存于选定存储单元中的数据值的逻辑执行包含以下步骤的程序：储存边限存储单元的初始电阻；设定边限存储单元；测量边限存储单元的设定状态电阻；复位边限存储单元；测量边限存储单元的复位电阻；以及在第一电阻较接近于设定状态电阻而非较接近复位状态电阻的情况下，指示边限存储单元的数据值为第一数据值，否则指示选定存储单元的数据值为第二数据值。设定步骤及复位步骤可以任一次序执行。在所说明的实例中，控制器57所执行的程序首先判定是否侦测到边限存储单元(步骤300)。若未侦测到边限存储单元，则循环此程序以等待此侦测。若侦测到边限存储单元，则控制器诸如通过运行第二读取程序来致使一程序判定选定存储单元的初始电阻参数(RI)(步骤301)，且将指示所述电阻的参数(诸如计数器的输出)储存于缓存器集58中(步骤302)。或者，可利用侦测到边限存储单元的初始读取程序来供应参数RI。接下来，控制器57通过施加复位偏压配置来致使所述程序复位所述存储单元(步骤303)。复位偏压配置可为用于在正常写入操作中复位所述存储单元的偏压配置。在复位存储单元之后，再次读取存储单元电阻R(步骤304)。可使用正常读取程序或替代读取程序来执行此程序，在替代读取程序中，感测间隔被延长以允许对较高时序值的读取，而使边限延伸至更接近于高电阻状态范围。存储单元电阻R可由感测间隔内的时间表示，或可在最大值处(指示在感测间隔内未侦测到转变)饱和。将复位存储单元电阻R与初始电阻RI之间的差异储存为参数RPR(步骤305)。接下来，控制器57通过施加设定偏压配置来致使一程序设定所述存储单元(步骤306)。设定偏压配置可为用于在正常操作中设定所述存储单元的偏压配置。在设定存储单元之后，再次读取存储单元电阻R(步骤307)。可使用正常读取程序或替代读取程序来执行此程序，在替代读取程序中，使感测间隔延长以允许较高时序值的读取。将初始电阻(参数RI)与设定存储单元电阻R之间的差异储存为参数RPS(步骤308)。
接下来，控制器判定参数RPS是否小于参数RPR(步骤309)。若判定参数RPS不小于参数RPR(即，初始电阻较接近于复位电阻而非较接近设定电阻)，则判定边限存储单元的数据值为对应于复位状态或高电阻状态的值(步骤310)。此时，对复位状态存储单元完成了更新程序(步骤311)。若在步骤309处，判定参数RPS小于参数RPR(即，初始电阻较接近于设定电阻而非较接近复位电阻)，则判定边限存储单元的数据值为对应于设定状态或低电阻状态的值(步骤312)。在此情况下，控制器57通过确立存储单元中的经更新数据值来致使一程序设定所述存储单元(步骤313)。此时，对设定状态存储单元完成了更新程序(步骤311)。
在参数RPS等于参数RPR的情况下，系统可发出错误信号，从而使系统能够采取正确的行动，或者可按照系统的需要作出边限存储单元应处于设定状态及复位状态中的一种状态的判定。此外，与图10的程序一样，在判定边限存储单元的预期状态之后，则如上文所阐释，可使用更新设定偏压配置及更新复位偏压配置来提高边限存储单元将被成功编程的可能性。
虽然参照上文详述之较佳实施例及实例揭露了本发明，但应理解，此等实例意欲具有说明性意义而非限制性意义。预期熟习此项技术者将容易想到多种修改及组合，所述修改及组合将在本发明的精神及附加的权利要求范围的范畴内。

Claims (18)

1.一种存储器装置，其特征在于，包括：
由多个可编程电阻存储单元构成的一阵列；
一感测放大器，耦接至该阵列，该感测放大器用以感测一位线上的电压或电流变化，其中该位线耦接至一选定存储单元；
一定时器电路，耦接至该阵列，该定时器电路测量一时间间隔，该时间间隔与该选定存储单元的电阻相关；以及
一逻辑电路，响应于针对该选定存储单元的该时间间隔，以在该时间间隔的持续时间落入一预定范围时致能一更新逻辑电路；
该更新逻辑电路包含用以判定储存于该选定存储单元中的一数据值且更新该选定存储单元中的该数据值的逻辑部件，该用以判定储存于该选定存储单元中的该数据值的逻辑部件执行包含以下步骤的程序：储存一第一参数，该第一参数指示用于该选定存储单元的该时间间隔的长度；将一参考数据值写入至该选定存储单元；测量一第二时间间隔，该第二时间间隔在写入之后与该选定存储单元的电阻相关；储存一第二参数，该第二参数指示该第二时间间隔的长度；以及将该第一参数与该第二参数进行比较。
2.根据权利要求1所述的存储器装置，其特征在于，该感测放大器在一感测间隔内进行操作，用以感测位线上的电压或电流在该感测间隔内的变化，该定时器电路与该感测放大器耦接，且该时间间隔所表示的时序是在位线上的电压或电流越过一临界值的转变的该感测间隔内所侦测的时序。
3.根据权利要求1所述的存储器装置，其特征在于，该多个可编程电阻存储单元包含多个相变存储元件，该多个相变存储元件具有对应于一第一数据值的一设定状态及对应于一第二数据值的一复位状态，且其中该参考数据值是该第一数据值，且包含以下步骤：若该第一参数比该第二参数大一预定量以上时，指示该选定存储单元的该数据值是该第二数据值，否则指示该选定存储单元的该数据值是该第一数据值。
4.根据权利要求3所述的存储器装置，其特征在于，包含：若该选定存储单元的该数据值被指示为该第二数据值，则将该第二数据值写入至该选定存储单元。
5.根据权利要求1所述的存储器装置，其特征在于，该多个可编程电阻存储单元包含多个相变存储元件，该多个相变存储元件具有对应于一第一数据值的一设定状态及对应于一第二数据值的一复位状态，且其中该参考数据值是该第二数据值，且包含以下步骤：若该第一参数比该第二参数小一预定量以上时，指示该选定存储单元的该数据值是该第一数据值。
6.根据权利要求5所述的存储器装置，其特征在于，包含：若该选定存储单元的该数据值被指示为该第一数据值，则将该第一数据值写入至该选定存储单元。
7.根据权利要求1所述的存储器装置，其特征在于，包含一控制逻辑电路，该控制逻辑电路对该阵列执行一写入程序，该写入程序包含用以将一第一数据值储存于该选定存储单元中的一设定程序，以及该写入程序包含用以将一第二数据值储存于该选定存储单元中的一复位程序，该设定程序的特征在于一设定偏压配置，且其中该更新逻辑电路包含用以更新该选定存储单元中的该第一数据值的设定程序，该用以更新该选定存储单元中的该第一数据值的设定程序包含施加不同于该设定偏压配置的一更新设定偏压配置。
8.根据权利要求1所述的存储器装置，其特征在于，包含一控制逻辑电路，该控制逻辑电路对该阵列执行一写入程序，该写入程序包含用以将一第一数据值储存于该选定存储单元中的一设定程序，以及该写入程序包含用以将一第二数据值储存于该选定存储单元中的一复位程序，该复位程序的特征在于一复位偏压配置，且其中该更新逻辑电路包含用以更新该选定存储单元中的该第二数据值的复位程序，该用以更新该选定存储单元中的该第二数据值的复位程序包含施加不同于该复位偏压配置的一更新复位偏压配置。
9.根据权利要求1所述的存储器装置，其特征在于，该多个可编程电阻存储单元包含多个相变存储元件，该多个相变存储元件具有对应于一第一数据值的一设定状态及对应于一第二数据值的一复位状态，且其中该用以判定储存于该选定存储单元中的该数据值的逻辑部件执行包含以下步骤的程序：储存该选定存储单元的一第一电阻；将该选定存储单元设定为该设定状态；测量一设定状态电阻；将该选定存储单元复位为该复位状态；测量一复位状态电阻；以及在该第一电阻较接近于该设定状态电阻而非较接近于该复位状态电阻时，指示该选定存储单元的该数据值是该第一数据值，否则指示该选定存储单元的该数据值是该第二数据值。
10.一种操作存储器装置的方法，其特征在于，该存储器装置包含由多个可编程电阻存储单元构成的一阵列，以及耦接至该阵列的一感测放大器，该感测放大器用以感测一位线上的电压或电流变化，其中该位线耦接至一选定存储单元；该操作存储器装置的方法包括：
读取该选定存储单元；
在读取中，测量一时间间隔，其中该时间间隔与该选定存储单元的电阻相关；以及
当该时间间隔的一持续时间落入一预定范围时，致能一更新程序；
其中，该更新程序包括判定该选定存储单元所储存的一数据值，以及更新该选定存储单元中的该数据值；该判定储存于该选定存储单元中的该数据值包含：储存一第一参数，该第一参数指示用于该选定存储单元的该时间间隔的长度；将一参考数据值写入至该选定存储单元；测量一第二时间间隔，该第二时间间隔在写入之后与该选定存储单元的电阻相关；储存一第二参数，该第二参数指示该第二时间间隔的长度；以及将该第一参数与该第二参数进行比较。
11.根据权利要求10所述的操作存储器装置的方法，其特征在于，该感测放大器在一感测间隔进行操作，用以感测位线上的电压或电流在该感测间隔内的变化，且该时间间隔所表示的时序是在位线上的电压或电流越过一临界值的转变的该感测间隔内所侦测的时序。
12.根据权利要求10所述的操作存储器装置的方法，其特征在于，该多个可编程电阻存储单元包含多个相变存储元件，该多个相变存储元件具有对应于一第一数据值的一设定状态及对应于一第二数据值的一复位状态，且其中该参考数据值是该第一数据值，且包含以下步骤：若该第一参数比该第二参数大一预定量以上时，指示该选定存储单元的该数据值是该第二数据值，否则指示该选定存储单元的该数据值是该第一数据值。
13.根据权利要求12所述的操作存储器装置的方法，其特征在于，包含：若该选定存储单元的该数据值被指示为该第二数据值，则将该第二数据值写入至该选定存储单元。
14.根据权利要求10所述的操作存储器装置的方法，其特征在于，该多个可编程电阻存储单元包含多个相变存储元件，该多个相变存储元件具有对应于一第一数据值的一设定状态及对应于一第二数据值的一复位状态，且其中该参考数据值是该第二数据值，且包含以下步骤：若该第一参数比该第二参数小一预定量以上时，指示该选定存储单元的该数据值是该第一数据值。
15.根据权利要求14所述的操作存储器装置的方法，其特征在于，包含：若该选定存储单元的该数据值被指示为该第一数据值，则将该第一数据值写入至该选定存储单元。
16.根据权利要求10所述的操作存储器装置的方法，其特征在于，该存储器装置包含一逻辑电路，该逻辑电路执行用于将该数据值写入该阵列中的一写入程序，该写入程序包含用以将一第一数据值储存于该选定存储单元中的一设定程序，以及该写入程序包含用以将一第二数据值储存于该选定存储单元中的一复位程序，该设定程序的特征在于一设定偏压配置，且其中该更新程序包含用以更新该选定存储单元中的该第一数据值的设定程序，该用以更新该选定存储单元中的该第一数据值的设定程序包含施加不同于该设定偏压配置的一更新设定偏压配置。
17.根据权利要求10所述的操作存储器装置的方法，其特征在于，该存储器装置包含一逻辑电路，该逻辑电路执行用于将该数据值写入该阵列中的一写入程序，该写入程序包含用以将一第一数据值储存于该选定存储单元中的一设定程序，以及该写入程序包含用以将一第二数据值储存于该选定存储单元中的一复位程序，该复位程序的特征在于一复位偏压配置，且其中该更新程序包含用以更新该选定存储单元中的该第二数据值的复位程序，该用以更新该选定存储单元中的该第二数据值的复位程序包含施加不同于该复位偏压配置的一更新复位偏压配置。
18.根据权利要求10所述的操作存储器装置的方法，其特征在于，该多个可编程电阻存储单元包含多个相变存储元件，该多个相变存储元件具有对应于一第一数据值的一设定状态及对应于一第二数据值的一复位状态，且其中判定储存于该选定存储单元中的该数据值包含：储存该选定存储单元的一第一电阻；将该选定存储单元设定为该设定状态；测量一设定状态电阻；将该选定存储单元复位为该复位状态；测量一复位状态电阻；以及在该第一电阻较接近于该设定状态电阻而非较接近于该复位状态电阻时指示该选定存储单元的该数据值是该第一数据值，否则指示该选定存储单元的该数据值是该第二数据值。
CN2010102092743A 2009-06-22 2010-06-21 用于感测及确定边限存储单元的存储器装置及其操作方法 Active CN101930793B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/488,995 US8406033B2 (en) 2009-06-22 2009-06-22 Memory device and method for sensing and fixing margin cells
US12/488,995 2009-06-22

Publications (2)

Publication Number Publication Date
CN101930793A CN101930793A (zh) 2010-12-29
CN101930793B true CN101930793B (zh) 2013-11-20

Family

ID=43354221

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102092743A Active CN101930793B (zh) 2009-06-22 2010-06-21 用于感测及确定边限存储单元的存储器装置及其操作方法

Country Status (3)

Country Link
US (1) US8406033B2 (zh)
CN (1) CN101930793B (zh)
TW (1) TWI434287B (zh)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8161430B2 (en) * 2008-04-22 2012-04-17 Qualcomm Incorporated System and method of resistance based memory circuit parameter adjustment
US9177639B1 (en) * 2010-12-09 2015-11-03 Adesto Technologies Corporation Memory devices, circuits and methods having data values based on dynamic change in material property
US9099175B1 (en) 2011-03-01 2015-08-04 Adesto Technologies Corporation Memory devices and methods for read and write operation to memory elements having dynamic change in property
KR20130043469A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그의 라이트 제어방법
KR101431215B1 (ko) * 2012-12-04 2014-08-19 성균관대학교산학협력단 반도체 메모리 장치, 리프레쉬 방법 및 시스템
KR101545512B1 (ko) * 2012-12-26 2015-08-24 성균관대학교산학협력단 반도체 메모리 장치, 검증 독출 방법 및 시스템
KR102055375B1 (ko) * 2013-01-14 2020-01-22 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 이를 포함하는 메모리 시스템
US8964442B2 (en) 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US9728251B2 (en) * 2013-04-24 2017-08-08 Micron Technology, Inc. Resistance variable memory sensing using programming signals
US9140747B2 (en) 2013-07-22 2015-09-22 Qualcomm Incorporated Sense amplifier offset voltage reduction
US9582190B2 (en) * 2014-05-13 2017-02-28 Nxp B.V. Time management using time-dependent changes to memory
US10438658B2 (en) * 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
US9343151B1 (en) * 2015-01-09 2016-05-17 Taiwan Semiconductor Manufacturing Company Limited Resistive random access memory and method of resetting a resistive random access memory
US10365851B2 (en) 2015-03-12 2019-07-30 Micron Technology, Inc. Apparatuses and methods for data movement
US10048888B2 (en) 2016-02-10 2018-08-14 Micron Technology, Inc. Apparatuses and methods for partitioned parallel data movement
US10074416B2 (en) 2016-03-28 2018-09-11 Micron Technology, Inc. Apparatuses and methods for data movement
US10147475B1 (en) 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
US10319437B2 (en) * 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
KR102300559B1 (ko) * 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
KR102401183B1 (ko) 2017-12-05 2022-05-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
TWI684980B (zh) * 2019-05-03 2020-02-11 華邦電子股份有限公司 電阻式記憶體裝置及其操作方法
US11049557B2 (en) 2019-07-19 2021-06-29 Macronix International Co., Ltd. Leakage current compensation in crossbar array
TWI744009B (zh) * 2020-09-25 2021-10-21 華邦電子股份有限公司 記憶體裝置
CN112597733B (zh) * 2020-12-30 2022-07-15 北京华大九天科技股份有限公司 一种存储单元的识别方法、设备及计算机可读存储介质
US11532347B2 (en) * 2021-02-04 2022-12-20 Micron Technology, Inc. Performing refresh operations of non-volatile memory to mitigate read disturb
US12009027B2 (en) * 2021-12-23 2024-06-11 Micron Technology, Inc. Refresh of neighboring memory cells based on read status

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295332A (zh) * 1999-10-29 2001-05-16 惠普公司 包含数字检测放大器的mram设备
CN1487529A (zh) * 2002-08-05 2004-04-07 ض� 一个相变材料存储设备的刷新存储器单元

Family Cites Families (332)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) * 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) * 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
US3846767A (en) * 1973-10-24 1974-11-05 Energy Conversion Devices Inc Method and means for resetting filament-forming memory semiconductor device
IL61678A (en) * 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4452592A (en) * 1982-06-01 1984-06-05 General Motors Corporation Cyclic phase change coupling
JPS60137070A (ja) * 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4719594A (en) * 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) * 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) * 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5534712A (en) * 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) * 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) * 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) * 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) * 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) * 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) * 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) * 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5789758A (en) * 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5831276A (en) * 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5879955A (en) * 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5837564A (en) * 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) * 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) * 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5789277A (en) * 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5814527A (en) * 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5985698A (en) * 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5998244A (en) * 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5688713A (en) * 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6147395A (en) * 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5716883A (en) * 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US6015977A (en) * 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) * 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) * 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) * 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US7023009B2 (en) 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
FR2774209B1 (fr) * 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
US6087269A (en) * 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) * 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US7157314B2 (en) * 1998-11-16 2007-01-02 Sandisk Corporation Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6487106B1 (en) * 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6291137B1 (en) * 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6245669B1 (en) * 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
EP1760797A1 (en) 1999-03-25 2007-03-07 OVONYX Inc. Electrically programmable memory element with improved contacts
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6177317B1 (en) * 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6077674A (en) * 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6326307B1 (en) * 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) * 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6420216B1 (en) * 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6444557B1 (en) 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
US6420215B1 (en) * 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
JP3653449B2 (ja) * 2000-06-15 2005-05-25 シャープ株式会社 不揮発性半導体記憶装置
US6501111B1 (en) * 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6512263B1 (en) 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6429064B1 (en) * 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6555860B2 (en) 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
KR100382729B1 (ko) * 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
US6271090B1 (en) * 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
TW490675B (en) * 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6534781B2 (en) 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
KR100574715B1 (ko) 2001-01-30 2006-04-28 가부시키가이샤 히타치세이사쿠쇼 반도체 집적 회로 장치
KR100400037B1 (ko) * 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) * 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6584017B2 (en) 2001-04-05 2003-06-24 Saifun Semiconductors Ltd. Method for programming a reference cell
US6596589B2 (en) 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US7102150B2 (en) * 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6514788B2 (en) 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
DE10128482A1 (de) 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6673700B2 (en) 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6643165B2 (en) 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6764894B2 (en) 2001-08-31 2004-07-20 Ovonyx, Inc. Elevated pore phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
CN100514695C (zh) 2002-03-15 2009-07-15 阿克松技术公司 微电子可编程构件
US6579760B1 (en) * 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
AU2003221003A1 (en) 2002-04-09 2003-10-20 Matsushita Electric Industrial Co., Ltd. Non-volatile memory and manufacturing method thereof
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6762952B2 (en) * 2002-05-01 2004-07-13 Hewlett-Packard Development Company, L.P. Minimizing errors in a magnetoresistive solid-state storage device
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
WO2004025659A1 (en) 2002-09-11 2004-03-25 Ovonyx, Inc. Programming a phase-change material memory
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US20060163554A1 (en) 2002-10-11 2006-07-27 Koninklijke Philips Electronics N.C. Electric device comprising phase change material
US6992932B2 (en) 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
US6940744B2 (en) 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
JP4928045B2 (ja) 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6781906B2 (en) * 2002-11-19 2004-08-24 Hewlett-Packard Development Company, L.P. Memory cell sensing integrator
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US7314776B2 (en) 2002-12-13 2008-01-01 Ovonyx, Inc. Method to manufacture a phase change memory
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR100476690B1 (ko) 2003-01-17 2005-03-18 삼성전자주식회사 반도체 장치 및 그 제조방법
KR101009891B1 (ko) 2003-01-31 2011-01-20 엔엑스피 비 브이 자기 저항 메모리 셀, 자기 저항 메모리 셀의 매트릭스,자기 저항 메모리 셀의 매트릭스에 값을 기록하는 방법 및자기 저항 메모리 셀 제조 방법
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7323734B2 (en) 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
US7400522B2 (en) 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP4634014B2 (ja) 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
KR100979710B1 (ko) 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
US20060006472A1 (en) 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US7132350B2 (en) 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
US20050018526A1 (en) 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
KR100615586B1 (ko) 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
DE102004039977B4 (de) 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
KR100505709B1 (ko) 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US20050062087A1 (en) 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
KR100541816B1 (ko) 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
US7485891B2 (en) 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
KR100569549B1 (ko) 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100564602B1 (ko) 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US7038230B2 (en) 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
KR100574975B1 (ko) 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7158411B2 (en) 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US6977181B1 (en) 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
KR100618836B1 (ko) 2004-06-19 2006-09-08 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
KR100668825B1 (ko) 2004-06-30 2007-01-16 주식회사 하이닉스반도체 상변화 기억 소자 및 그 제조방법
US7359231B2 (en) 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
DE102004035830A1 (de) 2004-07-23 2006-02-16 Infineon Technologies Ag Speicherbauelement mit thermischen Isolationsschichten
KR100657897B1 (ko) 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7443062B2 (en) 2004-09-30 2008-10-28 Reliance Electric Technologies Llc Motor rotor cooling with rotation heat pipes
US7023008B1 (en) 2004-09-30 2006-04-04 Infineon Technologies Ag Resistive memory element
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100626388B1 (ko) 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
JP2006127583A (ja) 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
US7364935B2 (en) 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7238959B2 (en) 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US20060108667A1 (en) 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US7202493B2 (en) 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
JP2006156886A (ja) 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
US7242618B2 (en) 2004-12-09 2007-07-10 Saifun Semiconductors Ltd. Method for reading non-volatile memory cells
US7535765B2 (en) 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
DE102004059428A1 (de) 2004-12-09 2006-06-22 Infineon Technologies Ag Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur
TWI260764B (en) 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
JP4646634B2 (ja) 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
JP4282612B2 (ja) 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
DE602005009793D1 (de) 2005-01-21 2008-10-30 St Microelectronics Srl Phasenwechselspeicher-Vorrichtung und Verfahren zu ihrer Herstellung
US20060172067A1 (en) 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
US20060169968A1 (en) 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7229883B2 (en) 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
KR100668333B1 (ko) 2005-02-25 2007-01-12 삼성전자주식회사 Ｐｒａｍ 소자 및 그 제조방법
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
EP1710807B1 (en) 2005-04-08 2008-11-26 STMicroelectronics S.r.l. Phase change memory cell with tubular heater and manufacturing method thereof
US7166533B2 (en) 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100675279B1 (ko) 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
US7408240B2 (en) 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100668846B1 (ko) 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7388273B2 (en) 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7321130B2 (en) 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US20060289848A1 (en) 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
US20060289847A1 (en) 2005-06-28 2006-12-28 Richard Dodge Reducing the time to program a phase change memory to the set state
US7233520B2 (en) 2005-07-08 2007-06-19 Micron Technology, Inc. Process for erasing chalcogenide variable resistance memory bits
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
TWI290369B (en) 2005-07-08 2007-11-21 Ind Tech Res Inst Phase change memory with adjustable resistance ratio and fabricating method thereof
US7345907B2 (en) 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US20070037101A1 (en) 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
TWI273703B (en) 2005-08-19 2007-02-11 Ind Tech Res Inst A manufacture method and structure for improving the characteristics of phase change memory
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7479649B2 (en) 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7507986B2 (en) 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7449710B2 (en) 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7233054B1 (en) 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
KR100735750B1 (ko) 2005-12-15 2007-07-06 삼성전자주식회사 복수개의 균일한 기준 데이터들을 생성하는 기준 셀 블록및 감지증폭 유니트들을 구비하는 반도체 소자들 및 이를채택하는 시스템들
EP1966841B1 (en) 2005-12-20 2010-09-08 Nxp B.V. A vertical phase change memory cell and methods for manufacturing thereof
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US20070156949A1 (en) 2005-12-30 2007-07-05 Rudelic John C Method and apparatus for single chip system boot
US7292466B2 (en) 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100763908B1 (ko) 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7426134B2 (en) 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070252127A1 (en) 2006-03-30 2007-11-01 Arnold John C Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US20070249090A1 (en) 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US7514705B2 (en) 2006-04-25 2009-04-07 International Business Machines Corporation Phase change memory cell with limited switchable volume
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US20070267618A1 (en) 2006-05-17 2007-11-22 Shoaib Zaidi Memory device
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7663909B2 (en) 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US7785920B2 (en) 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7542338B2 (en) 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7505330B2 (en) 2006-08-31 2009-03-17 Micron Technology, Inc. Phase-change random access memory employing read before write for resistance stabilization
US7684225B2 (en) 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
US20080225489A1 (en) 2006-10-23 2008-09-18 Teledyne Licensing, Llc Heat spreader with high heat flux and high thermal conductivity
US7863655B2 (en) 2006-10-24 2011-01-04 Macronix International Co., Ltd. Phase change memory cells with dual access devices
US20080101110A1 (en) 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US7473576B2 (en) 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
US20080137400A1 (en) 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7682868B2 (en) 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US20080165569A1 (en) 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US7515461B2 (en) 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US7569844B2 (en) 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US20080265234A1 (en) 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US7906368B2 (en) 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
US7745807B2 (en) 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
US7755935B2 (en) 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory
US7642125B2 (en) 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7764533B2 (en) * 2007-09-18 2010-07-27 International Business Machines Corporation Multi-level memory cell utilizing measurement time delay as the characteristic parameter for level definition
US7868313B2 (en) 2008-04-29 2011-01-11 International Business Machines Corporation Phase change memory device and method of manufacture
US7660152B2 (en) 2008-04-30 2010-02-09 International Business Machines Corporation Method and apparatus for implementing self-referencing read operation for PCRAM devices
US7830701B2 (en) * 2008-09-19 2010-11-09 Unity Semiconductor Corporation Contemporaneous margin verification and memory access for memory cells in cross point memory arrays
US8023345B2 (en) * 2009-02-24 2011-09-20 International Business Machines Corporation Iteratively writing contents to memory locations using a statistical model

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1295332A (zh) * 1999-10-29 2001-05-16 惠普公司 包含数字检测放大器的mram设备
CN1487529A (zh) * 2002-08-05 2004-04-07 ض� 一个相变材料存储设备的刷新存储器单元

Also Published As

Publication number Publication date
US8406033B2 (en) 2013-03-26
TW201101329A (en) 2011-01-01
TWI434287B (zh) 2014-04-11
US20100321987A1 (en) 2010-12-23
CN101930793A (zh) 2010-12-29

Similar Documents

Publication Publication Date Title
CN101930793B (zh) 用于感测及确定边限存储单元的存储器装置及其操作方法
CN101958146B (zh) 一种存储器装置及其操作方法
US7660152B2 (en) Method and apparatus for implementing self-referencing read operation for PCRAM devices
KR100985930B1 (ko) 상변화 메모리 및 그 상변화 메모리를 판독하는 방법
US8036013B2 (en) Using higher current to read a triggered phase change memory
CN101577141B (zh) 存储器装置及其操作方法
EP2619764B1 (en) Method, apparatus and system to determine access information for a phase change memory
US7453715B2 (en) Reading a phase change memory
US7535756B2 (en) Method to tighten set distribution for PCRAM
CN101924072B (zh) 具有稳定微结构的相变存储器装置及集成电路的制造方法
CN101958147A (zh) 一种相变化存储装置及其操作方法
EP1927990A2 (en) Resistive memory including selective refresh operation
CN101241757A (zh) 存储单元装置及编程方法
US9472274B1 (en) Refresh of nonvolatile memory cells and reference cells with resistance drift
EP4441607A1 (en) Memory device with data scrubbing capability and methods
Yifeng et al. A Si 2 Sb 2 Te 5 phase change memory featuring 27F2 cell size and ultra low writing current

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant