TWI684980B - 電阻式記憶體裝置及其操作方法 - Google Patents

電阻式記憶體裝置及其操作方法 Download PDF

Info

Publication number
TWI684980B
TWI684980B TW108115459A TW108115459A TWI684980B TW I684980 B TWI684980 B TW I684980B TW 108115459 A TW108115459 A TW 108115459A TW 108115459 A TW108115459 A TW 108115459A TW I684980 B TWI684980 B TW I684980B
Authority
TW
Taiwan
Prior art keywords
memory cell
preset
current
bias voltage
setting operation
Prior art date
Application number
TW108115459A
Other languages
English (en)
Other versions
TW202042230A (zh
Inventor
廖紹憬
王炳琨
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW108115459A priority Critical patent/TWI684980B/zh
Priority to US16/726,206 priority patent/US10916307B2/en
Priority to CN201911344465.8A priority patent/CN111883195B/zh
Application granted granted Critical
Publication of TWI684980B publication Critical patent/TWI684980B/zh
Publication of TW202042230A publication Critical patent/TW202042230A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Semiconductor Memories (AREA)

Abstract

一種電阻式記憶體裝置及其操作方法。此方法包括：對電阻式記憶體裝置的電阻式記憶胞陣列中的至少一個記憶胞執行具有第一增強偏壓的設定操作，此第一增強偏壓大於正常執行設定操作時使用的偏壓；對記憶胞執行熱處理；以及對記憶胞執行具有第二增強偏壓的設定操作，此第二增強偏壓大於等於前述第一增強偏壓。

Description

電阻式記憶體裝置及其操作方法
本發明是有關於一種記憶體裝置及其操作方法，且特別是有關於一種電阻式記憶體裝置及其操作方法。
非揮發性記憶體具有存入的資料在斷電後也不會消失之優點，因此是許多電子產品維持正常操作所必備的記憶元件。目前，電阻式隨機存取記憶體(resistive random access memory，RRAM)是業界積極發展的一種非揮發性記憶體，其具有寫入操作電壓低、寫入抹除時間短、記憶時間長、非破壞性讀取、多狀態記憶、結構簡單以及所需面積小等優點，在未來個人電腦和電子設備上極具應用潛力。
一般來說，電阻式記憶體可根據所施加的脈衝電壓大小及極性來改變絲狀導電路徑(filament path)。藉此將電阻值可逆且非揮發地設定為低電阻狀態(low resistance state，LRS)或高電阻狀態(high resistance state，HRS)，以分別表示不同邏輯準位的儲存資料。藉此，可依據不同電阻狀態下產生的不同大小範圍的讀取 電流，來讀取資料。
電阻式隨機存取記憶體單元在多次操作後有愈來愈高的機率會發生故障(fail)。為了避免故障，習知方法是直接調整設定(SET)操作的偏壓大小。然而，在降低設定操作偏壓的情況下，在經過多次操作(cycle)後會有重置互補切換(complementary switch，CS)的情況發生，結果造成重置(RESET)操作的位元錯誤率(Bit Error Rate，BER)提高。反之，在提高設定操作電壓的情況下，則在經過多次操作後可能會發生如圖1箭頭所示的，設定操作電流突發性地降低而造成軟錯誤(soft error)，結果使得設定操作變得不穩定，且位元錯誤率增加。
本發明提供一種電阻式記憶體裝置及其操作方法，其可提升裝置的耐久度並降低位元錯誤率。
本發明提供一種電阻式記憶體裝置的操作方法，其包括：對電阻式記憶體裝置的電阻式記憶胞陣列中的至少一個記憶胞執行具有第一增強偏壓的設定操作，此第一增強偏壓大於正常執行設定操作時使用的偏壓；對記憶胞執行熱處理；以及對記憶胞執行具有第二增強偏壓的設定操作，此第二增強偏壓大於等於前述第一增強偏壓。
本發明提供一種電阻式記憶體裝置，包括記憶胞陣列及處理器。此電阻式記憶胞陣列包括多個記憶胞。此處理器耦接至 電阻式記憶胞陣列，經配置以對至少一個記憶胞執行具有第一增強偏壓的設定操作，其中此第一增強偏壓大於正常執行設定操作時使用的偏壓。接著，處理器對記憶胞執行熱處理。然後，處理器對記憶胞執行具有第二增強偏壓的設定操作，其中此第二增強偏壓大於等於前述第一增強偏壓。
基於上述，在本發明的電阻式記憶體裝置及其操作方法中，藉由使用增強偏壓對記憶胞執行設定操作，可使得執行設定操作時的電流分佈變廣，再藉由對記憶胞執行熱處理等回復操作，以及再次使用增強偏壓對記憶胞執行設定操作，可改善設定操作時的電流分佈的均勻度，從而達到提升耐久度及降低位元錯誤率的目的。
200‧‧‧電阻式記憶體裝置
210‧‧‧電阻式記憶胞陣列
212‧‧‧記憶胞
BL‧‧‧位元線
RESET‧‧‧重置脈衝
SET‧‧‧設定脈衝
SL‧‧‧源極線
S510~S530、S610~S640、S641~S670‧‧‧步驟
圖1是習知電阻式記憶體裝置執行設定操作與重置操作所產生的讀取電流分佈圖。
圖2是本發明實施例之電阻式記憶體裝置的示意圖。
圖3A至圖3C是依照本發明一實施例所繪示之電阻式記憶體裝置的讀取電流的累積機率分佈圖。
圖4A及圖4B是依照本發明一實施例所繪示之電阻式記憶體裝置的讀取電流的累積機率分佈圖。
圖5是依照本發明另一實施例所繪示之電阻式記憶體裝置的 操作方法的流程圖。
圖6是依照本發明另一實施例所繪示之電阻式記憶體裝置的操作方法的流程圖。
圖7是依照本發明另一實施例所繪示之電阻式記憶體裝置的操作方法的流程圖。
請參照圖2，電阻式記憶體裝置200包括電阻式記憶胞陣列210及處理器220。電阻式記憶胞陣列210包括分別耦接至源極線SL及位元線BL的多個記憶胞212。電阻式記憶胞陣列210透過源極線SL耦接至處理器220。每個記憶胞212可以包括開關元件，以及可變電阻元件，且每個電阻式記憶胞212可以提供單一個位元的儲存資料。
處理器220可例如是中央處理單元。處理器220係耦接至電阻式記憶胞陣列210，並對電阻式記憶胞陣列210發送設定脈衝SET及重置脈衝RESET，以對各記憶胞212執行資料寫入操作。
基於電阻式記憶體裝置的耐久度(endurance)及位元錯誤率均受到其操作時所使用偏壓(bias)的影響，本發明的範例實施例是在對電阻式記憶體裝置的記憶胞執行設定操作時，分別施加較高或較低的偏壓，並在其間穿插對記憶胞執行熱處理等回復操作，而藉由觀察記憶胞的讀取電流的變化，找出能夠獲得較佳均勻度(uniformity)且不影響效能的操作方式。
詳言之，請參閱圖3A至圖3C，其中橫軸代表操作(cycle)次數，縱軸代表讀取電流。其中，圖3A繪示對電阻式記憶體裝置的記憶胞持續使用高偏壓執行設定(SET)操作時所產生的讀取電流的累積機率分佈圖，其中顯示隨著操作次數的增加，讀取電流將會增大。圖3B繪示對電阻式記憶體裝置的記憶胞先使用高偏壓執行設定操作再對記憶胞執行回復操作後所產生的讀取電流的累積機率分佈圖，其中顯示讀取電流已降低，這代表發生設定互補切換(set CS)的情況變少。圖3C繪示對電阻式記憶體裝置的記憶胞先使用低偏壓執行設定操作再對記憶胞執行回復操作後所產生的讀取電流的累積機率分佈圖，其中顯示讀取電流的大小並未降低，大致上與圖3A相同。由上述圖3A至圖3C的結果可知，先使用高偏壓對記憶胞執行設定操作再執行回復操作，會得到讀取電流降低的效果，因此本發明實施例即將此操作用以作為電阻式記憶體裝置操作方法的必要條件之一。
另一方面，請參閱圖4A及圖4B，其中橫軸代表操作次數，縱軸代表讀取電流。其中，圖4A繪示對電阻式記憶體裝置的記憶胞執行回復操作後再以低偏壓執行設定操作時所產生的讀取電流的累積機率分佈圖，其中顯示讀取電流呈現先下後上的變動，這代表有可能會發生重置互補切換(reset CS)。圖4B繪示對電阻式記憶體裝置的記憶胞執行回復操作後再以高偏壓執行設定操作時所產生的讀取電流的累積機率分佈圖，其中顯示讀取電流呈 現平穩狀態，因此本發明實施例即將此操作用以作為電阻式記憶體裝置操作方法的必要條件之一。
基於上述觀察，本發明實施例即結合上述兩個必要條件，以改善設定操作時的電流分佈的均勻度。
請同時參照圖2及圖5，本實施例之操作方法適用於圖2的電阻式記憶體裝置200，以下即搭配電阻式記憶體裝置200中的各項元件說明本發明實施例之操作方法的各個步驟。
在步驟S510中，處理器220對電阻式記憶體裝置200的電阻式記憶胞陣列210中的至少一個記憶胞212執行具有第一增強偏壓的設定操作。其中，此第一增強偏壓大於正常執行設定操作時使用的偏壓，例如是比正常偏壓額外高10%~35%，在此不設限。
在步驟S520中，處理器220對上述記憶胞212執行熱處理。其中，處理器220例如是藉由對記憶胞212執行一連串的操作以產生焦耳熱(Joule heat)，使得記憶胞212能夠回復至穩定狀態。在一實施例中，處理器220是採用低偏壓長脈衝的方式來執行熱處理，即，使用比正常操作所使用偏壓低的偏壓以及比正常操作所使用的脈衝長度長的脈衝，對記憶胞212執行設定操作。在一實施例中，處理器220是採用連續發送多個短脈衝的方式來執行熱處理，即，使用比正常操作的脈衝頻率高的脈衝，對記憶胞212執行設定操作。
在步驟S530中，處理器220對記憶胞212執行具有第二增強偏壓的設定操作。其中，此第二增強偏壓大於等於前述的第一增強偏壓。在一實施例中，第二增強偏壓比第一增強偏壓額外增加5%至20%的大小。
藉由上述方法，本發明實施例可有效增加電阻式記憶體裝置整體的耐久度表現，並可達到低位元錯誤率。
在一些實施例中，在實施上述增強偏壓的設定操作之前，可對執行重置操作時所產生的讀取電流的變異進行分析，以決定是否對執行設定操作所使用的偏壓進行調整以及所要調整的大小，藉此獲得可適於執行設定操作的增強偏壓的大小。
請同時參照圖2及圖6，本實施例之操作方法適用於圖2的電阻式記憶體裝置200，以下即搭配電阻式記憶體裝置200中的各項元件說明本發明實施例之操作方法的各個步驟。
在步驟S610中，處理器220計算對記憶胞212執行重置操作時所產生的讀取電流的初始變異，所述變異例如是平均值、變異值(variance)、標準差(standard deviation)或其他可用以評估數值變異程度的統計值，在此不設限。
在步驟S620中，處理器220判斷每一操作期間對記憶胞212執行重置操作時所產生的讀取電流是否大於第一預設電流。其中，若不大於第一預設電流，處理器220將進入下一個操作，並重新執行步驟S620的判斷。
若大於第一預設電流，則在步驟S630中，處理器220例如會執行斜波(ramp)操作而提高重置操作所使用的偏壓，並判斷所產生的讀取電流是否大於第二預設電流。若不大於第二預設電流，處理器220亦將進入下一個操作，並重新執行步驟S620的判斷。上述的第二預設電流例如是大於第一預設電流。在一實施例中，第一預設電流例如是3毫安培，第二預設電流例如是10毫安培，但本實施例不限於此。
若大於第二預設電流，則在步驟S640中，處理器220計算當前對記憶胞212執行重置操作時所產生的讀取電流的當前變異與前先計算的初始變異的比值，並根據此比值的大小，調整對記憶胞212執行設定操作所使用的偏壓。在一實施例中，處理器220例如會針對此變異的比值設定兩個門限值，而用以決定要將設定操作所使用的偏壓增加、減少或不再調整。
請同時參照圖2、圖6及圖7，本實施例之操作方法揭露圖6中步驟S640的詳細流程及其後續流程，以下即說明本發明實施例之操作方法的各個步驟。
在步驟S641中，處理器220計算對記憶胞212執行重置操作時所產生的讀取電流的初始變異。
在步驟S642中，處理器220判斷所計算的比值是否大於第一預設比值。其中，若所計算的比值大於第一預設比值，則在步驟S643中，處理器220會將設定操作所使用的偏壓的大小減少 第一電壓值，並在步驟S680中，處理器220將進入下一個操作。
若所計算的比值不大於第一預設比值，則在步驟S644中，處理器220判斷所計算的比值是否大於第二預設比值。其中，若所計算的比值大於第二預設比值，則在步驟S645中，處理器220會將設定操作所使用的偏壓的大小增加第二電壓值，並在步驟S680中，處理器220將進入下一個操作。其中，第二電壓值小於前述的第一電壓值。在一實施例中，第二電壓值例如是第一電壓值的三分之一，但不限於此。
藉由上述方法對設定操作所使用的偏壓進行調整，且在增加及減少偏壓時使用不同的調整值，可將執行重置操作時所產生的讀取電流的變異縮小，以便後續對設定操作時所產生的讀取電流的分佈進行調整。
另一方面，若在步驟S644中，處理器220判斷所計算的比值不大於第二預設比值，則在步驟S650中，處理器220會計算當前對記憶胞212執行設定操作時的設定電流的變異係數(coefficient of variation)，並在步驟S660中，判斷所計算的變異係數是否大於預設係數。其中，預設係數例如是介於0.05至0.1之間的任意值。
若所計算的變異係數不大於預設係數，在步驟S680中，處理器220將進入下一個操作。反之，若所計算的變異係數大於預設係數，則在步驟S670中，處理器220將以調整後的偏壓大小 作為第一增強偏壓的大小，對記憶胞212執行設定操作。
藉由上述方法將執行重置操作時所產生的讀取電流的變異縮小後，即可使用經適當調整後的增強偏壓來執行圖5的流程，達到提升耐久度及降低位元錯誤率的目的。
綜上所述，在本發明的範例實施例中，藉由對執行重置操作時的讀取電流的變異進行分析，可決定適於執行設定操作的增強偏壓。而藉由使用此增強偏壓對記憶胞執行設定操作，可使得執行設定操作時的讀取電流的分佈變廣，再藉由對記憶胞執行熱處理等回復操作，以及再次使用增強偏壓對記憶胞執行設定操作，可在不影響重置操作的電流分佈的情況下，改善設定操作的電流分佈的均勻度，從而增加電阻式記憶體裝置整體的耐久度表現，並降低位元錯誤率。
雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明的精神和範圍內，當可作些許的更動與潤飾，故本發明的保護範圍當視後附的申請專利範圍所界定者為準。
S510~S530‧‧‧步驟

Claims (10)

  1. 一種電阻式記憶體裝置的操作方法，所述方法包括下列步驟：對所述電阻式記憶體裝置的至少一記憶胞執行具有第一增強偏壓的設定操作，其中所述第一增強偏壓大於正常執行所述設定操作時使用的偏壓；在執行具有所述第一增強偏壓的設定操作後，對所述記憶胞執行熱處理；以及對所述記憶胞執行所述熱處理後，再對所述記憶胞執行具有第二增強偏壓的設定操作，所述第二增強偏壓大於等於所述第一增強偏壓。
  2. 如申請專利範圍第1項所述的方法，其中在對所述記憶胞執行具有所述第一增強偏壓的設定操作的步驟之前，所述方法更包括：計算對所述記憶胞執行重置操作時所產生的讀取電流的初始變異；在所述電阻式記憶體裝置的每一操作(cycle)期間，判斷對所述記憶胞執行所述重置操作時所產生的讀取電流是否大於第一預設電流； 若所述讀取電流不大於所述第一預設電流，進行下一個操作，並重新判斷對所述記憶胞執行所述重置操作時所產生的所述讀取電流是否大於所述第一預設電流；若所述讀取電流大於所述第一預設電流，提高所述重置操作所使用的偏壓，並判斷所述讀取電流是否大於第二預設電流，其中所述第二預設電流大於所述第一預設電流；若所述讀取電流不大於所述第二預設電流，進行下一個操作，並重新判斷對所述記憶胞執行所述重置操作時所產生的所述讀取電流是否大於所述第一預設電流；以及若所述讀取電流大於所述第二預設電流，計算當前對所述記憶胞執行所述重置操作時所產生的讀取電流的當前變異與所述初始變異的比值，並根據所述比值的大小，調整對所述記憶胞執行所述設定操作所使用的偏壓。
  3. 如申請專利範圍第1項所述的方法，其中根據所述比值的大小，調整對所述記憶胞執行所述設定操作所使用的偏壓的步驟包括：若所述比值大於第一預設比值，將所述設定操作所使用的所述偏壓的大小減少第一電壓值；以及若所述比值不大於所述第一預設比值且大於第二預設比值，將所述設定操作所使用的所述偏壓的大小增加第二電壓值，其中 所述第二預設比值小於所述第一預設比值，且所述第二電壓值小於所述第一電壓值。
  4. 如申請專利範圍第3項所述的方法，更包括：若所述比值不大於所述第二預設比值，判斷當前對所述記憶胞執行所述設定操作時的所述設定電流的變異係數(coefficient of variation)是否大於預設係數；以及若所述變異係數大於所述預設係數，以調整後的所述偏壓大小作為所述第一增強偏壓的大小，對所述記憶胞執行所述設定操作。
  5. 如申請專利範圍第1項所述的方法，其中對所述記憶胞執行熱處理的步驟包括：使用比正常操作所使用偏壓低的偏壓以及比所述正常操作所使用的脈衝長度長的脈衝，對所述記憶胞執行所述設定操作。
  6. 如申請專利範圍第1項所述的方法，其中對所述記憶胞執行熱處理的步驟包括：使用比正常操作的脈衝頻率高的脈衝，對所述記憶胞執行所述設定操作。
  7. 一種電阻式記憶體裝置，包括：電阻式記憶胞陣列，包括多個記憶胞；以及處理器，耦接至所述電阻式記憶胞陣列中的所述記憶胞，經配置以： 對至少一所述記憶胞執行具有第一增強偏壓的設定操作，其中所述第一增強偏壓大於正常執行所述設定操作時使用的偏壓；在執行具有所述第一增強偏壓的設定操作後，對所述記憶胞執行熱處理；以及對所述記憶胞執行所述熱處理後，再對所述記憶胞執行具有第二增強偏壓的設定操作，其中所述第二增強偏壓大於等於所述第一增強偏壓。
  8. 如申請專利範圍第7項所述的電阻式記憶體裝置，其中所述處理器更經配置以計算對所述記憶胞執行重置操作時所產生的讀取電流的初始變異，並在所述電阻式記憶體裝置的每一操作期間，判斷對所述記憶胞執行所述重置操作時所產生的讀取電流是否大於第一預設電流，其中若所述讀取電流不大於所述第一預設電流，進行下一個操作，並重新判斷對所述記憶胞執行所述重置操作時所產生的所述讀取電流是否大於所述第一預設電流；若所述讀取電流大於所述第一預設電流，所述處理器更提高所述重置操作所使用的偏壓，並判斷所述讀取電流是否大於第二預設電流，其中所述第二預設電流大於所述第一預設電流； 若所述讀取電流不大於所述第二預設電流，進行下一個操作，並重新判斷對所述記憶胞執行所述重置操作時所產生的所述讀取電流是否大於所述第一預設電流；以及若所述讀取電流大於所述第二預設電流，所述處理器更計算當前對所述記憶胞執行所述重置操作時所產生的所述讀取電流的當前變異與所述初始變異的比值，以根據所述比值的大小，調整對所述記憶胞執行所述設定操作所使用的偏壓。
  9. 如申請專利範圍第8項所述的電阻式記憶體裝置，其中若所述比值大於第一預設比值，所述處理器包括將所述設定操作所使用的所述偏壓的大小減少第一電壓值；以及若所述比值不大於所述第一預設比值且大於第二預設比值，所述處理器包括將所述設定操作所使用的所述偏壓的大小增加第二電壓值，其中所述第二預設比值小於所述第一預設比值，且所述第二電壓值小於所述第一電壓值，其中若所述比值不大於所述第二預設比值，所述處理器更判斷當前對所述記憶胞執行所述設定操作時的所述設定電流的變異係數是否大於預設係數；以及若所述變異係數大於所述預設係數，所述處理器以調整後的所述偏壓大小作為所述第一增強偏壓的大小，以對所述記憶胞執行所述設定操作。
  10. 如申請專利範圍第7項所述的電阻式記憶體裝置，其中所述處理器包括使用比正常操作所使用偏壓低的偏壓以及比所述正常操作所使用的脈衝長度長的脈衝，對所述記憶胞執行所述設定操作。
TW108115459A 2019-05-03 2019-05-03 電阻式記憶體裝置及其操作方法 TWI684980B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW108115459A TWI684980B (zh) 2019-05-03 2019-05-03 電阻式記憶體裝置及其操作方法
US16/726,206 US10916307B2 (en) 2019-05-03 2019-12-23 Resistive memory apparatus and operating method thereof
CN201911344465.8A CN111883195B (zh) 2019-05-03 2019-12-24 电阻式存储器装置及其操作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW108115459A TWI684980B (zh) 2019-05-03 2019-05-03 電阻式記憶體裝置及其操作方法

Publications (2)

Publication Number Publication Date
TWI684980B true TWI684980B (zh) 2020-02-11
TW202042230A TW202042230A (zh) 2020-11-16

Family

ID=70413589

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108115459A TWI684980B (zh) 2019-05-03 2019-05-03 電阻式記憶體裝置及其操作方法

Country Status (3)

Country Link
US (1) US10916307B2 (zh)
CN (1) CN111883195B (zh)
TW (1) TWI684980B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740467B (zh) * 2020-04-23 2021-09-21 華邦電子股份有限公司 電阻式記憶裝置及其寫入電壓的調整方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
TW200522276A (en) * 2003-12-31 2005-07-01 Macronix Int Co Ltd Method of forming semiconductor device
TW201101329A (en) * 2009-06-22 2011-01-01 Macronix Int Co Ltd Memory device and method for sensing and fixing margin cells

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7869270B2 (en) * 2008-12-29 2011-01-11 Macronix International Co., Ltd. Set algorithm for phase change memory cell
JP5576449B2 (ja) * 2012-09-26 2014-08-20 株式会社東芝 不揮発性記憶装置
US8869436B2 (en) 2013-02-27 2014-10-28 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive switching random access memory structure and method to recreate filament and recover resistance window
JP2015060608A (ja) * 2013-09-18 2015-03-30 株式会社東芝 半導体記憶装置
CN109509496B (zh) * 2017-09-15 2020-12-22 华邦电子股份有限公司 电阻式存储器元件的操作方法
US10269442B1 (en) * 2017-12-28 2019-04-23 Micron Technology, Inc. Drift mitigation with embedded refresh

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6188615B1 (en) * 1999-10-29 2001-02-13 Hewlett-Packard Company MRAM device including digital sense amplifiers
TW200522276A (en) * 2003-12-31 2005-07-01 Macronix Int Co Ltd Method of forming semiconductor device
TW201101329A (en) * 2009-06-22 2011-01-01 Macronix Int Co Ltd Memory device and method for sensing and fixing margin cells

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI740467B (zh) * 2020-04-23 2021-09-21 華邦電子股份有限公司 電阻式記憶裝置及其寫入電壓的調整方法

Also Published As

Publication number Publication date
CN111883195A (zh) 2020-11-03
US10916307B2 (en) 2021-02-09
TW202042230A (zh) 2020-11-16
CN111883195B (zh) 2022-07-05
US20200350013A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
US10103895B1 (en) Method for physically unclonable function-identification generation and apparatus of the same
JP5982539B2 (ja) 特性を保持する選択装置を利用する不揮発性メモリ装置の検出
JP5269151B2 (ja) 半導体記憶装置
TWI571874B (zh) 電阻式記憶體裝置及其寫入方法
US9865348B2 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
US11367484B1 (en) Multi-step pre-read for write operations in memory devices
US11705211B2 (en) Methods and systems for improving access to memory cells
US20160019958A1 (en) Descending set verify for phase change memory
TWI684980B (zh) 電阻式記憶體裝置及其操作方法
US20240331781A1 (en) Evaluation of background leakage to select write voltage in memory devices
KR20200058027A (ko) Ecc 회로를 포함하는 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 메모리 시스템의 에러 정정 방법
US9508435B1 (en) Writing method for resistive memory apparatus
US20150003149A1 (en) Mixed mode programming for phase change memory
TWI708247B (zh) 用於編程可編程電阻性記憶元件之方法與其記憶體
US20170117038A1 (en) Resistfv memory and operating method for performing a forming operation thereof
US9734908B1 (en) Writing method for resistive memory cell and resistive memory
US10170184B1 (en) Resistive memory apparatus and setting method for resistive memory cell thereof
US20160322103A1 (en) Forming method for variable-resistance nonvolatile memory element
TWI579850B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
JP2013048004A (ja) 抵抗変化型素子の抵抗状態変化方法
US9361980B1 (en) RRAM array using multiple reset voltages and method of resetting RRAM array using multiple reset voltages
TWI595486B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
US20230207037A1 (en) Pre-read in opposite polarity to evaluate read margin
US9412445B1 (en) Resistive memory apparatus and reading method thereof
TWI812094B (zh) 電阻式記憶體單元的阻絲成型方法