CN101924072B - 具有稳定微结构的相变存储器装置及集成电路的制造方法 - Google Patents

具有稳定微结构的相变存储器装置及集成电路的制造方法 Download PDF

Info

Publication number
CN101924072B
CN101924072B CN2010102131396A CN201010213139A CN101924072B CN 101924072 B CN101924072 B CN 101924072B CN 2010102131396 A CN2010102131396 A CN 2010102131396A CN 201010213139 A CN201010213139 A CN 201010213139A CN 101924072 B CN101924072 B CN 101924072B
Authority
CN
China
Prior art keywords
phase
memory cell
active region
pulse
change material
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102131396A
Other languages
English (en)
Other versions
CN101924072A (zh
Inventor
李明修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Macronix International Co Ltd
Original Assignee
Macronix International Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Macronix International Co Ltd filed Critical Macronix International Co Ltd
Publication of CN101924072A publication Critical patent/CN101924072A/zh
Application granted granted Critical
Publication of CN101924072B publication Critical patent/CN101924072B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H10N70/231—Multistable switching devices, e.g. memristors based on solid-state phase change, e.g. between amorphous and crystalline phases, Ovshinsky effect
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/021—Formation of switching materials, e.g. deposition of layers
    • H10N70/026—Formation of switching materials, e.g. deposition of layers by physical vapor deposition, e.g. sputtering
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/011—Manufacture or treatment of multistable switching devices
    • H10N70/041—Modification of switching materials after formation, e.g. doping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/823—Device geometry adapted for essentially horizontal current flow, e.g. bridge type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/828—Current flow limiting means within the switching material region, e.g. constrictions
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/882—Compounds of sulfur, selenium or tellurium, e.g. chalcogenides
    • H10N70/8828—Tellurides, e.g. GeSbTe
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明公开了一种具有稳定微结构的相变存储器装置及集成电路的制造方法。此相变材料元件在主动区中具有经修改的化学计量，其在设定状态中并不展现出电阻的漂移。一种制造此存储器装置的方法，包含：首先制造包含相变存储单元的阵列的集成电路，相变存储单元的阵列具有具总体化学计量的相变材料的主体；接着将成形电流施加至阵列中的相变存储单元，以使相变材料的主体的主动区中的总体化学计量改变为经修改的化学计量，而不干扰主动区外部的总体化学计量。总体化学计量的特征在于主动区外部的热力学条件下的稳定性，而经修改的化学计量的特征在于主动区内部的热力学条件下的稳定性。

Description

具有稳定微结构的相变存储器装置及集成电路的制造方法
技术领域
本发明是有关于基于硫族化合物(chalcogenide)材料的存储器装置及集成电路的制造方法。
背景技术
可通过施加处于适合在集成电路中实施的电平的电流来使基于相变的存储材料(如基于硫族化合物的材料及类似材料)在非晶相与结晶相之间变相。大体非晶态的特征在于电阻率高于大体结晶态的电阻率，此可容易被感测到以指示数据。这些特性使人们对使用可编程电阻性材料来形成可用随机存取来读取及写入的非易失性存储器电路感兴趣。
自非晶态变为结晶态通常为较低电流操作。自结晶变为非晶(本文中称之为复位(reset))通常为较高电流操作，所述操作包含较短的高电流密度脉冲，以熔化或击穿结晶结构。在此之后，相变材料迅速冷却，从而使相变过程骤冷(quenching)，并允许相变材料的至少一部分稳定于非晶态。
可通过以下方式来降低复位所需的电流的量值：减小存储单元中的相变材料元件的尺寸及/或电极与相变材料之间的接触面积，以用经过相变材料元件的较小绝对电流值达成较高的电流密度。
研究已进行至通过调整相变材料中的掺杂浓度并通过提供尺寸非常小的结构来提供以低复位电流操作的存储器装置。尺寸非常小的相变装置的一个问题涉及耐久性(endurance)。具体而言，使用处于设定状态的相变材料制造的存储单元的电阻可能因相变材料的成分在装置寿命期间随时间缓慢地变化而漂移。2008年10月2日申请的标题为DIELECTRIC MESHISOLATED PHASE CHANGE STRUCTURE FOR PHASE CHANGEMEMORY的共同待决美国专利申请案第12/286,874号，解决了上文所论述的与相变存储器的成分在前几个循环的操作期间的改变有关的问题中的一些问题。申请案第12/286,874号以引用的方式如同本文中完整陈述一样并入本文中。
此漂移可能引起可靠性问题及操作所述装置所需的控制电路的复杂性增加。举例而言，若电阻在设定及/或复位状态存储单元上漂移，则相变速度改变、存储单元的动态电阻可能改变、遭遇不同的保持(retention)行为(电阻稳定性)等等。这些问题的一个结果是装置上所需要的感测电路针对每一个存储状态必须处理较宽范围的电阻，此情况通常导致较低速度的操作。此外，设定过程及复位过程必须考虑到甚至在单一存储状态内存储单元的不断变化的总体状况(bulk condition)，此情况通常导致阵列上的设定速度及复位速度不均匀。
因此，需要提供一种在装置寿命期间具有更稳定操作的存储单元结构。
发明内容
本文描述一种具有在主动区内有经修改(modified)的化学计量的相变材料元件的存储器装置，其不会展现出现有技术的存储器装置的设定状态电阻的漂移。此外，本文描述一种制造存储器装置的方法，所述方法包含：首先制造包含相变存储单元的阵列的集成电路，所述相变存储单元具有具总体化学计量(bulk stoichiometry)的相变材料的主体；且随后将成形电流(forming current)施加至阵列中的相变存储单元，以将相变材料体的主动区中的总体化学计量改变为经修改的化学计量，所述经修改的化学计量不同于所述总体化学计量，但并不干扰主动区外部的总体化学计量。总体化学计量的特征在于主动区外部的热力学条件下的稳定性，而经修改的化学计量的特征在于主动区内部的热力学条件下的稳定性。通过确立存储元件中的总体化学计量及经修改的化学计量，使存储单元的设定状态电阻在存储单元的寿命期间稳定，存储单元寿命可延长至数百万及更多个设定/复位循环。用作存储元件的相变材料的主体采用化学计量不均一的稳定微结构，其在主动区内具有与相变材料的主体的主动区外部出现的原子浓度分布不同的原子浓度分布。相变材料的主体的化学计量变换并非突然的，而是在沿主动区边界的变换区上发生的。变换区的特性将根据存储单元的结构、所施加的成形电流的类型及其它因素而变化。
如此处所使用的术语『化学计量』是指一定量的相变材料中的两种或两种以上物质之间可(例如)使用能量分散x光光谱学(energy dispersivex-ray spectroscopy，EDX)或等效的技术来测量的原子浓度的数量关系。
在明显长于存储器装置的操作期间所使用的设定/复位脉冲的脉冲来施加成形电流。举例而言，成形电流脉冲可包括单一脉冲或多个脉冲，其具有大于0.5毫秒的持续时间，诸如1毫秒或更长。成形电流可具有斜坡式(ramped)后边缘，以防止修改过程的快速骤冷。
在代表性实施例中，阵列中的相变存储单元在设定状态下具有一电阻，所述电阻在大于1百万个设定/复位循环期间电阻变化范围小于20千欧(kOhms)。
已针对为GexSbyTez掺杂的氧化硅示范了所述方法，GexSbyTez具有x＝2、y＝2且z＝5的总体化学计量，掺杂有10至20原子百分比的氧化硅，且具有y＞2且z＜5的经修改的化学计量(其中x、y及z是以一个有效位测量)。所得的装置示范设定状态下电阻的稳定性的实质性改良。然而，所述过程可扩展至其它硫族化合物材料，其包含具有介电及主动掺杂组成物的材料。
本文所描述的制造过程包含在集成电路上提供电路，以将设定脉冲及复位脉冲施加至存储单元以写入数据，且另外在存储单元的主动区中施加成形电流，以引起主动区内的经修改的化学计量变化。
本文所描述的存储器装置包括集成电路，其包含相变存储单元的阵列。阵列中的存储单元包含相变材料的主体，所述相变材料的主体在其主动区外部具有总体化学计量且在其主动区内部具有经修改的化学计量。虽然存储单元的此状况在现有技术的存储单元中在许多设定/复位循环之后可能发生，但本文所描述的集成电路包含电路，而此电路既具有用以将设定脉冲及复位脉冲施加至相变存储单元的阵列的编程模式，又具有用以将成形电流施加至相变存储单元的阵列以将相变材料的主体中的主动区内的总体化学计量改变为经修改的化学计量的成形模式。
在以下图式、详细描述及权利要求范围中可看出所描述的技术的其它特征、特征组合、态样及优点。
附图说明
图1为绘示相变存储单元中的存储状态的电阻分布的曲线图。
图2绘示相变存储单元的基本结构。
图3为现有技术的存储单元的设定状态电阻及复位状态电阻对设定/复位循环数目的图表。
图4说明具有在主动区外部具有总体化学计量且在主动区内部具有经修改的化学计量的相变材料的主体的存储单元的结构。
图5为本文所描述的制造过程的简化流程图。
图6至图14说明图5中所描述的制造过程中所使用的成形电流的替代脉冲形状。
图15为如本文所述具有经修改的化学计量的第一实例存储单元的设定状态电阻及复位状态电阻对设定/复位循环数目的图表。
图16为如本文所述具有经修改的化学计量的第二实例存储单元的设定状态电阻及复位状态电阻对设定/复位循环数目的图表。
图17为如本文所述具有经修改的化学计量的第三实例存储单元的设定状态电阻及复位状态电阻对设定/复位循环数目的图表。
图18为在主动区中不具有经修改的化学计量的情况下存储单元中的相变材料的主体的原子浓度分布的EDX图表。
图19为在主动区中具有因成形脉冲而引起的经修改的化学计量的情况下，存储单元中的相变材料体的原子浓度分布的EDX图表。
图20为在主动区中具有因1×108个设定/复位循环而引起的经修改的化学计量的情况下存储单元中的相变材料的主体的原子浓度分布的EDX图表。
图21为在主动区中不具有经修改的化学计量的情况下存储单元的TEM显微照片影像。
图22为在主动区中具有因成形脉冲而引起的经修改的化学计量的情况下存储单元的TEM显微照片影像。
图23为在主动区中具有因1×108个设定/复位循环而引起的经修改的化学计量的情况下存储单元的TEM显微照片影像。
图24说明使用如本文所述在主动区中具有介电网的相变材料的桥型存储单元结构。
图25说明使用如本文所述在主动区中具有介电网的相变材料的『通孔中主动(active in via)』型存储单元结构。
图26说明使用如本文所述在主动区中具有介电网的相变材料的小孔型存储单元结构。
图27为包含如本文所述的相变存储单元的存储器阵列的简化电路图。
图28为包含如本文所述的相变存储单元的集成电路存储器装置的简化方块图。
【主要元件符号说明】
100：低电阻设定状态
101：读取边限
102：高电阻复位状态
103：临界电阻值
110：『伞型』存储单元
500、1830、1832、1834、1836：存储单元
111、520、1220、1320、1420：第一电极
112、530：介电质
113、516、1840、1842、1844、1846：存储元件
114、、540、1240、1340、1440：第二电极
115、260、262、264、510、1210、1310、1410：主动区
125：菱形样本
126：正方形样本
200、202～206：正方形脉冲
201：熔化临界值
207、209、210、211、213、214、215、216、217：脉冲
208、212、218：后边缘
225：三角形样本
226：x样本
227：六点星号样本
228：圆形样本
229：+样本
230：-样本
231、241、251：暗菱形样本
232、242、252：亮菱形样本
233、243、253：圆形样本
234、244、254：暗三角形样本
235、240、250：亮三角形样本
242、252：Te
261、263、265：底部电极
522：接触表面
1000～1040：步骤
1200：第二存储单元
1215：介电间隙壁
1216：桥型存储元件
1217：宽度
1300：第三存储单元
1313：其余部分
1316：柱形存储元件
1317：宽度
1322：顶部表面
1324：底部表面
1400：第四存储单元
1416：小孔型存储元件
1710：集成电路
1712：存储器阵列
1714：字线译码器
1716：字线
1718：位线译码器
1720、1860、1862：位线
1722：总线
1724：方块
1726：数据总线
1728：数据输入线
1730：其它电路
1732：数据输出线
1734：控制器
1736：偏压电路电压源与电流源
1854：源极线
1855：源极线终端电路
1856、1858：字线
1880：电流路径
R1：最高电阻
R2：最低电阻
RSA：临界电阻值
具体实施方式
参看图1至图28提供对本发明的实施例的详细描述。
在相变存储器中，通过在相变材料的主动区内引起非晶相与结晶相(其具有显著不同的电阻)之间的转变来储存数据。图1为储存单一位数据的存储单元中的存储状态的电阻分布的曲线图，其包含对应于存储单元的主动区中的主要结晶相的低电阻设定(经编程)状态100及对应于存储单元的主动区中的主要非晶相的高电阻复位(经擦除)状态102。为达成可靠操作，电阻分布必须具有不重叠的电阻范围。
低电阻设定设定状态100的最高电阻R1与高电阻复位状态102的最低电阻R2之间的差异定义出读取边限(read margin)101，其用于区分低电阻设定状态100下的存储单元与高电阻复位状态102下的存储单元。可通过测量存储单元的电阻是在读取边限101内的临界电阻值RSA 103以上还是以下来判定储存于存储单元中的数据。在每存储单元多个位的实施例中，存在两个以上电阻状态，且其间具有读取边限。
为了在高电阻复位状态102与低电阻设定状态100之间可靠地进行区分，维持相对较大的读取边限101是重要的。将存储单元上的感测电路设计为在所定义的读取边限内操作，且较窄的边限需要较复杂的电路，且可能导致读取过程较慢。此外，基于设定状态及复位状态的电阻分布来设计设定脉冲及复位脉冲可以提升系统操作的效率。例如对于具有较宽设定状态电阻分布的存储单元阵列，系统会需要对每个存储单元给予不同的的复位脉冲功率来完成数据写入的动作，因而增加系统操作的复杂度及较长的操作时间。或对于同样具有较宽设定状态电阻分布的存储单元阵列，系统可以给予同样而较高的复位脉冲功率给所有的存储单元来完成数据写入的动作以换取较短的操作时间，但却会导致消耗能源的增加及存储单元可靠度的下降。较窄的存储单元电阻分布将可以解决这个问题。
图2说明现有技术『伞(mushroom)型』存储单元110，其具有延伸穿过介电质112的第一电极111、包括相变材料的主体的存储元件113及位于存储元件113上的第二电极114。第一电极111耦接至存取装置(未图标)(诸如二极管或晶体管)的端子，而第二电极114耦接至位线，且可为位线(未图标)的一部分。第一电极111的宽度小于第二电极114及存储元件113的宽度，从而在相变材料的主体与第一电极111之间形成较小的接触面积，并在相变材料的主体与第二电极114之间形成相对较大的接触面积，以用经过存储元件113的较小的绝对电流值达成较高的电流密度。因为第一电极111处的此较小接触面积，电流密度在邻近第一电极111的区域内的操作中为最大，从而致使主动区115具有『伞』形状，如图所示。在所说明的存储单元中，相变材料的主体的总体化学计量在主动区115内部及外部是均一的。
图3是在存储单元(具有耦接至约90纳米厚的相变材料的主体的直径为约50纳米的底部电极)中以如图2中所说明的均一总体化学计量开始的存储单元的复位电阻(菱形样本125)及设定电阻(正方形样本126)对设定/复位循环数目的对数标度图表。此图表显示，设定电阻在1×106个循环期间向下漂移了超出一数量级，并继续向下漂移至约1×108个循环，且此后存储单元出现故障。由于此图表是对数标度电阻与循环数目，所以在此图表中，至约1×106个循环，不易将复位电阻的向下漂移与设定电阻的向下漂移进行比较。然而，至约1×106个循环，复位状态的电阻较之设定状态的电阻遭受类似或较大量值的下降。此后，图表中清楚地绘示出复位电阻的下降，直至装置出现故障为止。在此实例中，使用3.5伏特的电源电位来施加复位脉冲，同时将峰值电压为3伏特的栅极电压施加至存储单元的MOS存取晶体管，所述峰值电压具有19纳秒的上升边缘、40纳秒的水平区段及2纳秒的下降边缘。在此实例中，使用3.5伏特的电源电位来施加阶跃脉冲(step pulse)，同时将峰值电压为1.6伏特的栅极电压施加至存储单元的MOS存取晶体管，所述峰值电压具有100纳秒的上升边缘、300纳秒的水平区段及1990纳秒的后边缘。
图4说明存储单元500，其包含延伸穿过介电质530以接触存储元件516的底表面的第一电极520，以及包含位于由相变材料的主体构成的存储元件516上的第二电极540。存储元件516中的相变材料的主体在主动区510外部具有总体化学计量，且在主动区510内部具有经修改的化学计量，其中经修改的化学计量不同于总体化学计量。
第一电极520及第二电极540可包括(例如)TiN或TaN。或者，第一电极520及第二电极540可各自为W、WN、TiAlN或TaAlN，或包括(又例如)选自由经掺杂的Si、Si、C、Ge、Cr、Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni、N、O及Ru组成的群组的一或多种元素及其组合。
在所说明的实施例中，介电质530包括SiN。或者，可使用其它介电材料(诸如氧化硅)。
在此实例中，存储元件516的相变材料包括掺杂有10至20原子百分比(at％)的氧化硅的GexSbyTez材料，其中对于总体化学计量，x＝2、y＝2且z＝5。对于此实例的存储单元，针对主动区中的经修改的化学计量，x＝2、y＝4且z＝4(在一个有效位的舍入误差内)。
亦可使用其它硫族化合物及相变合金材料。如图中可看出，第一电极520与相变材料的主体之间的接触表面522的宽度(其在一些实施例中为直径)小于存储元件516及顶部电极(第二电极540)的宽度。因此，电流集中于存储元件516的邻近于第一电极520的部分中，从而产生如图所示的主动区510，在此主动区510中，相变动力学在操作期间受到限制。存储元件516亦包含在主动区510外部的非主动区。使用此材料，非主动区保持于具有较小晶粒尺寸的多晶状态。
主动区510在富含介电质的网(mesh)(未图示)内包括相变材料区域，如上文引用的标题为DIELECTRIC MESH ISOLATED PHASE CHANGESTRUCTURE FOR PHASE CHANGE MEMORY的美国专利申请案第12/286,874号中详细描述，所述相变材料区域是因氧化硅掺杂与相变合金分离而导致。
图5说明用于制造如图4所示的包括具有总体化学计量且在主动区内具有经修改的化学计量的相变材料的主体的存储单元的制造过程的工艺流程图。
在步骤1000处，形成具有接触表面522的第一电极520，其延伸穿过介电质530。在所说明的实施例中，第一电极520包括TiN，且介电质530包括SiN。在一些实施例中，第一电极520的接触表面522具有亚光刻(sublithographic)宽度或直径。
第一电极520延伸穿过介电质530，至下方的存取电路(未图标)。下方的存取电路可通过如此项技术中已知的标准工艺形成，且存取电路的元件的组态取决于实施本文所描述的存储单元的阵列组态。一般而言，存取电路可包含存取装置，诸如晶体管及二极管、字线及源极线、导电插塞(conductive plug)及半导体基板内的经掺杂区。
可(例如)使用如2007年6月18日申请的美国专利申请案第11/764,678号中所揭示的方法、材料及工艺来形成第一电极520及介电质530，所述申请案现为公开案第US2008-0191187号，其于2008年8月14日公开，标题为『Method for Manufacturing a Phase Change Memory Devicewith Pillar Bottom Electrode』，且以引用的方式并入本文中。举例而言，可在存取电路(未图标)的顶表面上形成电极材料层，随后使用标准光刻技术使电极层上的光刻胶层图案化，以便形成覆于第一电极520的位置上的光刻胶掩模。接下来，使用(例如)氧等离子体来修整光刻胶掩模，以形成覆于第一电极520的位置上的具有亚光刻尺寸的掩模结构。接着，使用经修整的光刻胶掩模来对电极材料层进行刻蚀，从而形成具有亚光刻直径的第一电极520。接下来，形成介电质530并使其平坦化。
作为另一实例，可使用如2007年9月14日申请的美国专利申请案第11/855,979号中所揭示的方法、材料及工艺来形成第一电极520及介电质530，所述申请案现为公开案第US2009-0072215号，其于2009年3月19日公开，标题为『Phase Change Memory Cell in Via Array with Self-Aligned，Self-Converged Bottom Electrode and Method for Manufacturing』，且以引用的方式并入本文中。举例而言，可在存取电路的顶表面上形成介电质530，随后循序地形成隔离层及牺牲层。接下来，在牺牲层上形成掩模，其具有接近于或等于形成掩模所使用的工艺的最小特征尺寸的开口，所述开口覆于第一电极520的位置上。接着，使用掩模来选择性地刻蚀所述隔离层及牺牲层，从而在隔离层与牺牲层中形成通孔(via)，并使介电质530的顶表面曝露。在移除掩模之后，对通孔执行选择性底切刻蚀，使得隔离层被刻蚀，同时使牺牲层及介电质530保持完整。接着，在通孔中形成填充材料，其因选择性底切刻蚀工艺而导致填充材料中的自对准空隙形成于通孔内。接下来，对填充材料执行非等向性刻蚀工艺以打开空隙，且刻蚀继续，直至介电质530暴露于空隙下方的区域中为止，从而形成包括通孔内的填充材料的侧壁间隙壁。所述侧壁间隙壁具有实质上由空隙的尺寸决定的开口尺寸，且因此可小于光刻工艺的最小特征尺寸。接下来，使用侧壁间隙壁作为刻蚀掩模来刻蚀介电质530，从而在介电质530中形成直径小于最小特征尺寸的开口。接下来，在介电质530中的开口内形成电极层。接着，执行诸如化学机械抛光(chemical mechanical polishing，CMP)的平坦化工艺，以移除隔离层及牺牲层且形成第一电极520。
在步骤1010处，在第一电极520及介电质530上沉积具有总体化学计量的相变材料的主体(例如，具有10at％至20at％的氧化硅的经掺杂Ge2Sb2Te5材料)。可通过在氩环境中以10瓦特的DC功率将GSP靶材且以10至115瓦特的RF功率将SiO2靶材共同溅射来实行Ge2Sb2Te5及氧化硅的沉积。可使用其它适合特定相变材料及存储单元结构的工艺。
可执行任选的退火(未图示)以使相变材料结晶。在所说明的实施例中，在氮环境中，在300℃下实行热退火步骤达100秒。或者，由于随后执行以完成所述装置的后段(back-end-of-line，BEOL)工艺取决于用于完成所述装置的制造技术而可包含高温循环及/或热退火步骤，因此在一些实施例中，可通过以下工艺来完成所述退火，而并非将单独的退火步骤添加至制造线。
接下来，在步骤1020处，形成第二电极540，从而产生图4中所说明的结构。在所说明的实施例中，第二电极540包括TiN。
接下来，在步骤1030处，执行后段处理以完成芯片的半导体工艺步骤。BEOL工艺可为如此项技术中已知的标准工艺，且所执行的工艺取决于实施存储单元的芯片的组态。一般而言，通过BEOL工艺形成的结构可包含用于芯片上作为内联机(包含用以将存储单元耦接至周边电路的电路)的接触窗、层间介电质及各种金属层。这些BEOL工艺可包含在高温下沉积介电材料，诸如在400℃下沉积SiN或在500℃或更高的温度下沉积高密度等离子体(high density plasma，HDP)氧化物。由于这些工艺，在装置上形成如图28所示的控制电路及偏压电路，在一些实施例中，包含用于如下所述施加成形电流的电路。
接下来，在步骤1040处，将成形电流施加至阵列中的存储单元，以使主动区在足以导致存储单元500的主动区中形成经修改的化学计量的持续时间内熔化。可使用芯片上的控制电路及偏压电路来施加成形电流，以至少使主动区熔化并冷却一次或足够次数，从而导致形成经修改的化学计量。因此，可实施控制电路及偏压电路，以使用不同于装置操作期间所使用的正常设定/复位循环的电压电平及脉冲长度来执行成形模式。在又一替代方案中，可在制造期间在制造线中使用连接至芯片的设备(诸如测试设备)来执行熔化/冷却循环，以设定电压量值及脉冲高度。
将成形电流施加至存储单元，从而产生非均匀的电流，所述电流形成温度分布，所述温度分布在主动区中小于100nm的半径内可能相差摄氏数百度。举例而言，在成形脉冲期间，相变材料的主体中的温度在底部电极附近可大于600℃，且在主动区外部可小于150℃。这在如此小的体积内是非常大的温度梯度，且产生较大的内部应力。因此，相变材料中的原子倾向于重新排列为适合所述温度梯度的最稳定(最低能量)结构及成分分布。主动区内的化学计量改变以形成稳定结构，而主动区外部的总体化学计量基本上保持不变。在形成结构/成分分布之后，来自温度梯度的应力可减轻。这如下文更详细地描述使存储单元在装置寿命期间更加稳定。可以相信，在较高温度下，GexSbyTez材料偏好较高的Sb成分及较少的Ge。因此，在成形脉冲之后，Sb原子移动至温度较高的主动区(亦即，接近主动区中的底部电极)，从而致使设定(SET)电阻降低，且致使化学计量发生可测量的变化。
图6至图14说明成形电流的多种脉冲形状，可施加所述成形电流以在存储单元的相变材料的主体的主动区中产生经修改的化学计量。
在图6中，施加具有相对较长持续时间以及较快上升边缘及下降边缘的单一正方形脉冲200，其中相变材料的熔化临界值201以上的振幅引起高温相中足以在主动区中形成经修改的化学计量的累积持续时间。代表性脉冲宽度可自约0.5毫秒至200多毫秒变动，取决于所使用的材料、存储单元的组态、阵列中的存储单元的数目、存储单元的以设定/复位循环数目计的指定寿命以及其它因素。
图7绘示可施加成形电流作为一连串的正方形脉冲202、203，其引起在高温相中足以在主动区中形成经修改的化学计量的累积持续时间。
图8绘示可施加成形电流作为具有逐步下降的量值的一连串的正方形脉冲204、205、206，逐步下降的量值引起高温相中足以在主动区中形成经修改的化学计量的累积持续时间。逐步下降的量值可防止在结构中形成界面层及局部异常。
图9绘示可施加成形电流作为单一脉冲207，脉冲207具有快速上升边缘及斜率恒定或几乎恒定的斜坡形后边缘(或尾部)208，其引起高温相中足以在主动区中形成经修改的化学计量的累积持续时间。成形脉冲的尾部208可使原子更缓和地移动，而不会突然停止(骤冷)，因此防止主动区中形成界面层。对于具有在比骤冷切断(quench cutoff)短的间隔中倾斜至零的快速后边缘的脉冲而言，快速后边缘可被视为『骤冷』，其致使主动区中处于非晶相的材料固化。此骤冷切断在基于Ge2Sb2Te5的相变材料中约为10纳秒，且对于不同的相变材料将不同。在图9所示的实施例中，后边缘在明显大于骤冷切断(例如，大于骤冷切断的两倍，且可比骤冷切断长5至10倍或更多倍)的时间间隔内倾斜。
图10绘示可施加成形电流作为一连串的脉冲209、210，脉冲209、210具有倾斜式后边缘，其具有斜率恒定或几乎恒定的相对较长的尾部，其引起高温相中足以在主动区中形成经修改的化学计量的累积持续时间。对于具有峰值电流的脉冲(所述峰值电流对于相变材料足以在第一持续时间内致使主动区中的温度超过熔化临界值)，在此实例中，电流量值在明显大于骤熄切断的时间间隔期间下降的倾斜式后边缘可减少界面在相变材料的主体内形成。
图11绘示可施加成形电流作为单一脉冲211，脉冲211具有快速上升边缘及斜坡形或倾斜的具有变化的斜率的后边缘(或尾部)212，后边缘212在后边缘的长度上自相对较高的负斜率变为接近于零的斜率，其引起高温相中足以在主动区中形成经修改的化学计量的累积持续时间。对于具有峰值电流的脉冲(所述峰值电流对于相变材料足以在第一持续时间内致使主动区中的温度超过熔化临界值)，在此实例中，电流量值在大于骤冷切断的时间间隔期间下降的倾斜式后边缘可减少界面在相变材料的主体内形成。
图12绘示可施加成形电流作为一连串的脉冲213、214，脉冲213、214具有斜坡式后边缘，其具有斜率变化的相对较长的尾部，其引起高温相中足以在主动区中形成经修改的化学计量的累积持续时间。每一脉冲或仅最后一个脉冲的特征可在于具有对于相变材料足以在第一持续时间内致使主动区中的温度超过熔化临界值的峰值电流，以及具有电流量值在明显大于骤冷切断的时间间隔期间下降的倾斜式后边缘。
图13绘示可施加成形电流作为一连串的脉冲215，216，脉冲215、216具有逐步下降的振幅，且具有倾斜式后边缘，其具有斜率恒定或几乎恒定的相对较长的尾部，其引起高温相中足以在主动区中形成经修改的化学计量的累积持续时间。每一脉冲或仅最后一个脉冲的特征可在于具有对于相变材料足以在第一持续时间内致使主动区中的温度超过熔化临界值的峰值电流，以及具有电流量值在明显大于骤冷切断的时间间隔期间下降的倾斜式后边缘。
图14绘示可施加成形电流作为单一脉冲217，脉冲217具有快速上升边缘及由逐步下降的后边缘(或尾部)218实施的倾斜式后边缘，其引起高温相中足以在主动区中形成经修改的化学计量的累积持续时间。
图6至图14绘示成形电流的多种脉冲形状。当然，可施加其它脉冲形式及脉冲序列，以达成致使在主动区中形成经修改的化学计量的结果。
在第一实例中，将成形电流脉冲给予具有图2的结构(其具有直径约为50纳米的底部电极，底部电极耦接至厚度约90纳米的相变材料的主体)的样本装置，所述成形电流脉冲具有100纳秒的尾部且脉冲宽度为1毫秒。通过在源极线及位在线施加3.5伏特的电源电压来产生成形脉冲，同时在MOS存取晶体管上施加具有3伏特的峰值的具有所指派的形状的电压脉冲。存储单元是具有TiN底部电极的伞型存储单元，所述底部电极具有直径约为50纳米的接触表面，其与相变材料的主体接触，所述相变材料的主体包括掺杂有10原子百分比(at％)氧化硅且具有其中x＝2、y＝2且z＝5的总体化学计量的GexSbyTez材料。下文所论述的图22中绘示所述存储单元的影像。图15是存储单元的复位电阻(三角形样本225)及设定电阻(x样本226)对设定/复位循环数目的对数标度图表。此图表显示，设定电阻在前1×106个循环期间是平坦的，且此后开始降低。同样地，复位电阻在前1×106个循环期间是平坦的，且此后开始降低。此图表中的设定电阻在一百万个设定/复位循环期间电阻变化范围小于约40千欧。与图3所示的图表相比，存储单元的稳定性得以惊人且实质性地改良，而发生故障前的循环数目并未减少，在1×108个循环以上。
在第二实例中，将成形电流作为一连串的20个脉冲而给予具有图2的结构的样本装置，所述脉冲具有1毫秒的脉冲宽度且具有100微秒的尾部，如上文关于图15所述而施加所述成形电流。存储单元是具有TiN底部电极的伞型存储单元，所述底部电极具有直径约为50纳米的接触表面，其与相变材料的主体接触，所述相变材料的主体包括掺杂有10原子百分比(at％)氧化硅且具有其中x＝2、y＝2且z＝5的总体化学计量的GexSbyTez材料。图16是在成形电流序列之后所述存储单元的复位电阻(六点星号样本227)及设定电阻(圆形样本228)对设定/复位循环数目的对数标度图表。此图表显示，设定电阻在前1×106个循环之后是平坦的，且此后开始降低。同样地，复位电阻在前1×106个循环之后是平坦的，且此后开始降低。此图表中的设定电阻在一百万个设定/复位循环期间在约20千欧的电阻变化幅度中保持恒定。与图15所示的图表相比，开始电平明显地降低，且电阻开始减弱所在的循环计数较高。因此，此实例的成形电流可为具有更均一的设定电阻及复位电阻的装置提供较高的指定循环。
在第三实例中，将成形电流脉冲给予具有图2的结构的样本装置，所述成形电流脉冲具有200毫秒的脉冲宽度且具有100微秒的尾部，如上文参看图15所述而施加所述成形电流脉冲。存储单元是具有TiN底部电极的伞型存储单元，所述底部电极具有直径约为50纳米的接触表面，其与相变材料的主体接触，所述相变材料的主体包括掺杂有10原子百分比(at％)氧化硅且具有其中x＝2、y＝2且z＝5的总体化学计量的GexSbyTez材料。图17是所述存储单元的复位电阻(+样本229)及设定电阻(-样本230)对设定/复位循环数目的对数标度图表。此图表显示，设定电阻在前1×107个循环之后是平坦的，且此后开始降低。同样地，复位电阻在前1×107个循环之后是平坦的，且此后开始降低。此图表中的设定电阻在一百万个设定/复位循环期间电阻变化范围小于约5千欧。与图16所示的图表相比，开始电平明显地降低，且电阻开始减弱所在的循环计数较高。因此，此实例的成形电流可为具有更均匀的设定电阻及复位电阻的装置提供较高的指定循环。
图18是在操作之前且无成形电流的情况下具有图2所示的结构的存储单元的相变材料的主体的原子浓度分布的曲线图。此曲线图是使用EDX产生的，且绘示Ge(亮三角形样本235)、Sb(暗菱形样本231)、Te(亮菱形样本232)、Si(圆形样本233)及Ti(暗三角形样本234)的原子百分比。Ti样本在水平标度上约20纳米处显示顶部电极的位置，且在约100纳米处显示底部电极的位置。Si浓度是相变材料的主体中的氧化硅掺杂的反映。Si浓度在底部电极处的跳变反映了氮化硅介电层中的硅。Ge及Sb的浓度在相变材料的主体中始终稳定于约20原子百分比。同样地，Te的浓度恒定于约50原子百分比。此情形显示原始存储单元(virgin cell)的总体化学计量与针对掺杂有10at％氧化硅的Ge2Sb2Te5材料所预期的情况是一致的。主动区中在约80纳米与100纳米之间的位置处的化学计量与总体化学计量相同。
图19是在(如上文关于图15所论述)持续时间约为1毫秒且具有100微秒的尾部的成形脉冲之后具有图2所示的结构的存储单元的相变材料的主体的原子浓度分布的曲线图。此曲线图是使用EDX产生的，且绘示Ge(亮三角形样本240)、Sb(暗菱形样本241)、Te(亮菱形样本242)、Si(圆形样本243)及Ti(暗三角形样本244)的原子百分比。Ti样本在水平标度上约20纳米处显示顶部电极的位置，且在约100纳米处显示底部电极的位置。Ge的浓度在相变材料的主体中始终相对稳定于约20原子百分比。Te的浓度在主动区外部恒定于约50原子百分比，而在主动区内下降至约40原子百分比。Sb的浓度在主动区外部恒定于约20原子百分比，而在主动区内增加至约40原子百分比。此情形显示主动区外部的总体化学计量与针对掺杂有10at％氧化硅的GexSbyTez材料所预期的情况是一致的，其中x＝2、y＝2且z＝5。主动区中在约80纳米与100纳米之间的位置中存在经修改的化学计量，其中x＝2、y＞2且z＜5，且在主动区的一些部分中，x＝2、y＝4且z＝4(如上文所提及，在原子计数x、y及z中使用一个有效位)。
图20是在具有如上文关于图3所述的形式的十亿个设定/复位循环之后具有图2所示的结构的存储单元的相变材料的主体的原子浓度分布的曲线图。此曲线图是使用EDX产生的，且绘示Ge(亮三角形样本250)、Sb(暗菱形样本251)、Te(亮菱形样本252)、Si(圆形样本253)及Ti(暗三角形样本254)的原子百分比。Ti样本在水平标度上约20纳米处显示顶部电极的位置，且在约100纳米处显示底部电极的位置。Ge的浓度在相变材料的主体中始终相对稳定于约20原子百分比。Te的浓度在主动区外部恒定于约50原子百分比，而在主动区内下降至约40原子百分比。Sb的浓度在主动区外部恒定于约20原子百分比，而在主动区内增加至约40原子百分比。此情形显示主动区外部的总体化学计量与针对掺杂有10at％氧化硅的GexSbyTez材料所预期的情况是一致的，其中x＝2、y＝2且z＝5。主动区中在约80纳米与100纳米之间的位置中存在经修改的化学计量，其中x＝2、y＞2且z＜5，且在主动区的一些部分中，x＝2、y＝4且z＝4。因此，成形脉冲致使主动区中的化学计量变换，而此变换类似于由1亿个设定/复位循环引起的变换。然而，在制造过程期间使用成形电流而引起的变换不会如图3的图表所预测的那样导致存储单元的循环耐久性因此降低。
图21是原始存储单元的TEM影像，其显示具有直径约为50纳米的接触表面的底部电极261，此接触表面与相变材料的主体接触，所述相变材料的主体具有主动区260。TEM影像显示相变材料的主体的均匀成分。图22是已经受成形电流脉冲的存储单元的TEM影像，所述成形电流脉冲具有1毫秒的脉冲宽度，而其后是长度为100微秒的呈斜坡式后边缘形式的尾部。所述影像显示具有直径约为50纳米的接触表面的底部电极263，所述接触表面与相变材料的主体接触，所述相变材料的主体具有主动区262。主动区中的经修改的化学计量自影像显而易见。图23是已经受1亿个设定/复位循环的存储单元的TEM影像。此影像显示具有直径约为50纳米的接触表面的底部电极265，所述接触表面与相变材料的主体接触，所述相变材料的主体具有主动区264。主动区中的经修改的化学计量自影像显而易见，且与图22中的化学计量看起来大体上相同。
图24至图26说明包括相变材料的主体的存储单元，所述相变材料的主体具有总体化学计量，且具有有经修改的化学计量的主动区。上文参看图2及图4的元件而描述的材料可在图24至图26的存储单元中实施，且因此不再重复对这些材料的详细描述。
图24说明第二存储单元1200的横截面图，第二存储单元1200具有相变材料的主体，所述相变材料的主体具有总体化学计量且形成桥型存储元件1216，且具有如上文所述有经修改的化学计量的主动区1210。
存储单元1200包含介电间隙壁1215，其使第一电极1220与第二电极1240分离。存储元件1216延伸越过介电间隙壁1215，以与第一电极1220及第二电极1240接触，从而在第一电极1220与第二电极1240之间界定电极间电流路径，其路径长度由介电间隙壁1215的宽度1217界定。在操作时，当电流在第一电极1220与第二电极1240之间经过并通过存储元件1216时，主动区1210的变热速度比存储元件1216的其余部分的变热速度快。
图25说明第三存储单元1300的横截面图，第三存储单元1310具有相变材料的主体，所述相变材料的主体具有总体化学计量且形成柱形存储元件1316，且具有如上文所述有经修改的化学计量的主动区1310。
存储单元1300包含柱形存储元件1316，其分别在顶部表面1322及底部表面1324处与第一电极1320及第二电极1340接触。在此实例中，存储元件1316的宽度1317与第一电极1320及第二电极1340的宽度大体上相同，以界定由介电质(未图示)围绕的多层柱。如本文所使用，术语『大体上』是指容纳制造容许度。在操作中，当电流在第一电极1320与第二电极1340之间经过并通过存储元件1316时，主动区1310的变热速度比存储元件的其余部分1313的变热速度快。
图26说明第四存储单元1400的横截面图，第四存储单元1400具有相变材料的主体，所述相变材料的主体具有总体化学计量且形成小孔型存储元件1416，且具有如上文所述有经修改的化学计量的主动区1410。
存储单元1400包含小孔型存储元件1416，其由介电质(未图示)围绕，且分别在顶部表面及底部表面处与第一电极1420及第二电极1440接触。所述存储元件的宽度小于第一电极及第二电极的宽度，且在操作中，当电流在第一电极与第二电极之间经过并通过存储元件时，主动区的变热速度比存储元件的其余部分的变热速度快。
如将了解，本发明不限于本文所描述的存储单元结构，且通常包含包括相变材料的主体的存储单元，所述相变材料的主体具有总体化学计量，且具有有经修改的化学计量的主动区，使得所得结构如上文所述变得稳定。
图27中说明四个存储单元1830、1832、1834、1836，其具有稳定的存储元件1840、1842、1844、1846，其表示阵列的一小区段。
存储单元1830、1832、1834、1836的存取晶体管中的每一者的源极共同连接至源极线1854，源极线1854在源极线终端电路1855(诸如接地端子)中终止。在另一实施例中，存取装置的源极线不在邻近存储单元之间共享，而是可独立控制的。在一些实施例中，源极线终端电路1855可包含偏压电路(诸如电压源及电流源)以及译码电路，译码电路用于将除接地外的偏压配置施加至源极线1854。
多个字线(包含字线1856、1858)沿第一方向平行延伸。字线1856、1858与字线译码器1714电连通(electrical communication)。存储单元1830及1834的存取晶体管的栅极连接至字线1856，而存储单元1832及1836的存取晶体管的栅极共同连接至字线1858。
多个位线(包含位线1860、1862)在第二方向上平行延伸，且与位线译码器1718电连通。在所说明的实施例中，存储元件中的每一者配置于对应存取装置的漏极与对应位线之间。或者，存储元件可位于对应存取装置的源极侧。控制电路及偏压电路(见图28)耦接至阵列，且提供用于将成形电流施加至存储单元以如上文所述修改主动区的化学计量的构件。
图28是集成电路1710的简化方块图，集成电路1710包含存储器阵列1712，存储器阵列1712是使用具有主动区的存储单元来实施的，所述主动区如本文所述包括在富含介电质的网内具有经修改的化学计量的相变区域。具有读取模式、设定模式及复位模式的字线译码器1714耦接至多个字线1716并与之电连通，字线1716沿存储器阵列1712中的列配置。位线(行)译码器1718与多个位线1720电连通，以读取、设定及复位存储器阵列1712中的相变存储单元(未图标)，位线1720沿存储器阵列1712中的行配置。在总线1722上将地址供应至字线译码器1714以及位线译码器1718。方块1724中的感测电路(感测放大器)及数据输入结构(包含用于读取模式、设定模式及复位模式的电压及/或电流源)经由数据总线1726耦接至位线译码器1718。数据经由数据输入线1728自集成电路1710上的输入/输出端或自集成电路1710内部或外部的其它数据源供应至方块1724中的数据输入结构。集成电路1710上可包含其它电路1730，诸如通用处理器或专用应用电路，或提供由存储器阵列1712支持的芯片上系统(system-on-a-chip)功能性的模块的组合。数据经由数据输出线1732自方块1724中的感测放大器供应至集成电路1710上的输入/输出端，或供应至集成电路1710内部或外部的其它数据目的地。
在此实施例中，使用偏压配置状态机实施的控制器1734控制偏压电路电压与电流源1736的应用，以用于对字线及位线施加偏压配置，其包含读取、编程、擦除、擦除验证及编程验证电压及/或电流。此外，如上文所提及，实施用于施加成形电流的偏压配置。可使用如此项技术中已知的专用逻辑电路来实施控制器1734。在替代实施例中，控制器1734包括通用处理器，其可在同一集成电路上实施，以执行计算机程序来控制装置的操作。在其它实施例中，可利用专用逻辑电路与通用处理器的组合来实施控制器1734。
可使用如在此项技术中为标准的具有分压器及电荷泵的电源输入、电流源电路、脉冲整形电路、时序电路及电压与电流开关来实施方块1736中的成形脉冲及偏压电路电压与电流源。
方块1736处的成形脉冲及偏压电路电压及电流源中的控制器1734提供用于施加成形电流以如上文所述引起主动区中的化学计量的修改的构件。
如图28所示，存储器阵列1712的存储单元中的每一者包含存取晶体管(或其它存取装置，诸如二极管)及具有主动区的存储元件，所述主动区包括如上文所述具有稳定化学计量的相变材料。
将理解，存储器阵列1712不限于图27中所说明的阵列组态，而是亦可使用额外的阵列组态。此外，在一些实施例中，可替代MOS晶体管而使用双极(bipolar)晶体管或二极管作为存取装置。
在操作中，存储器阵列1712中的存储单元中的每一者依据对应存储元件的电阻而储存数据。举例而言，可由感测电路(方块1724)的感测放大器通过将用于选定存储单元的位线上的电流与合适的参考电流进行比较来判定数据值。可将参考电流确立为：预定电流范围对应于逻辑『0』，且一不同的电流范围对应于逻辑『1』。
因此，可通过将合适的电压施加至字线中的一者以及将位线中的一者耦接至电压源而使得电流流经选定存储单元来达成对存储器阵列1712的存储单元的读取或写入。图27中展示一实例，其中通过如下方式来确立通过选定存储单元(在此实例中为存储单元1830及对应的存储元件1840)的电流路径1880：将电压施加至位线1860、字线1856及源极线1854，所述电压足以接通存储单元1830的存取晶体管，并在电流路径1880中引起电流以自位线1860流至源极线1854，或反之亦然。所施加电压的电平及持续时间取决于所执行的操作，例如读取操作或写入操作。
在存储单元的复位(或擦除)操作中，字线译码器1714促进向字线提供合适的电压脉冲，以接通存储单元的存取晶体管。位线译码器1718促进将具有合适振幅及持续时间的电压脉冲供应至位线，以引起电流流经存储元件，所述电流使存储元件的主动区的温度上升至高于相变材料的转变温度，且亦高于熔化温度，从而使主动区的相变材料处于液态。接着，例如通过使位线上及字线上的电压脉冲终止来使电流终止，从而在主动区冷却至高电阻大体非晶相时产生相对较快的骤冷时间，从而确立存储单元中的高电阻复位状态。复位操作亦可包括一个以上脉冲，例如使用一对脉冲。
在选定存储单元的设定(或编程)操作中，字线译码器1714促进向字线提供合适的电压脉冲，以接通存储单元的存取晶体管。位线译码器1718促进将具有合适振幅及持续时间的电压脉冲供应至位线，以引起电流流经存储元件，所述电流脉冲足以使主动区的温度上升至高于转变温度，且导致主动区的相变区域中自高电阻大体非晶状况转变为低电阻大体结晶状况，此转变使所有存储元件的电阻降低，且将存储单元设定为低电阻状态。
在对储存于存储单元中的数据值的读取(或感测)操作中，字线译码器1714促进向字线提供合适的电压脉冲，以接通存储单元的存取晶体管。位线译码器1718促进将具有合适振幅及持续时间的电压供应至位线，以引起电流流经存储元件，所述电流不会导致存储元件经受电阻状态的变化。位在线且经过存储单元的电流取决于存储单元的电阻，且因此取决于与存储单元相关联的数据状态。因此，可通过侦测存储单元的电阻是对应于高电阻状态还是对应于低电阻状态(例如通过感测电路(方块1724)的感测放大器将对应位在线的电流与合适的参考电流进行比较)来判定存储单元的数据状态。
在成形脉冲模式下，控制器1734中的控制电路及方块1736中的偏压电路被启用，以执行用于循环通过相变存储单元的阵列并施加成形电流以引起主动区中化学计量的修改的程序。在将晶粒(die)分成个别芯片(chip)之后，可在代表性系统中通过控制信号来启用控制电路以执行此化学计量的修改的程序，所述控制信号是通过测试线中的制造设备使用接触探针提供的。以上动作亦可在封装晶粒之后，使用类似于芯片测试的设备或特别设计的专用设备来执行。此外，所述设备可经组态以同时将成形电流施加至多个存储单元，使得图5中的成形步骤1040的总处理时间可减少，因此改良生产率。
本文所描述的实施例中所使用的相变材料由氧化硅及G2S2T5构成。亦可使用其它包含硫族化合物的相变合金。硫族元素包含形成周期表中的VIA族的一部分的四种元素氧(O)、硫(S)、硒(Se)及碲(Te)中的任一者。硫族化合物包括硫族元素与正电性更强的元素或自由基的化合物。硫族化合物合金包括硫族化合物与其它材料(诸如过渡金属)的组合。硫族化合物合金通常含有来自元素周期表的IVA族的一或多种元素，诸如锗(Ge)及锡(Sn)。通常，硫族化合物合金包含包括以下各项中的一或多者的组合：锑(Sb)、镓(Ga)、铟(In)及银(Ag)。技术文献中已描述了许多基于相变的存储材料，包含以下各项的合金：Ga/Sb、In/Sb、In/Se、Sb/Te、Ge/Te、Ge/Sb/Te、In/Sb/Te、Ga/Se/Te、Sn/Sb/Te、In/Sb/Ge、Ag/In/Sb/Te、Ge/Sn/Sb/Te、Ge/Sb/Se/Te及Te/Ge/Sb/S。在Ge/Sb/Te合金族中，许多合金成分为可使用的。此成分可表征为TeaGebSb100-(a+b)。一位研究者已将最有用的合金描述为在沉积的材料中Te的平均浓度充分低于70％，通常低于约60％，且一般自低至约23％至高达约58％的Te变动，且最佳自约48％至58％的Te变动。Ge在材料内的浓度高于约5％，且自约8％的低值至约30％的平均值变动，大体上保持低于50％。最佳的是，Ge的浓度自约8％至约40％变动。此成分中主要组成元素的其余部分为Sb。百分比为原子百分比，其总共构成组成元素的原子的100％。(Ovshinsky的第5,687,112号专利，第10至11栏)。另一位研究者评估的特定合金包含Ge2Sb2Te5、GeSb2Te4及GeSb4Te7(Noboru Yamada，『Potential of Ge-Sb-TePhase-Change Optical Disks for High-Data-Rate Recording』，SPIE v.3109，第28至37页(1997))。更一般而言，诸如铬(Cr)、铁(Fe)、镍(Ni)、铌(Nb)、钯(Pd)、铂(Pt)等过渡金属及其混合物或合金可与Ge/Sb/Te组合，以形成具有可编程电阻特性的相变合金。在Ovshinsky的′112专利中第11至13栏处给出可能有用的存储材料的具体实例，所述实例特此以引用的方式并入本文中。在一些实施例中，硫族化合物及其它相变材料掺杂有杂质，以使用经掺杂的硫族化合物来修改存储元件的导电性、转变温度、熔化温度及其它特性。用于掺杂硫族化合物的代表性杂质包含氮、硅、氧、二氧化硅、氮化硅、铜、银、金、铝、氧化铝、钽、氧化钽、氮化钽、钛及氧化钛。见(例如)美国专利第6,800,504号及美国专利申请公开案第US 2005/0029502号。
代表性硫族化合物材料可具有如下表征的总体化学计量：GexSbyTez，其中x∶y∶z＝2∶2∶5。可以x：0～5；y：0～5；z：0～10来使用其它成分。亦可使用具有诸如N-、Si-、Ti-掺杂或其它元素掺杂的GeSbTe。这些材料可通过在1毫托(mtorr)至100毫托的压力下使用Ar、N2及/或He等反应气体及硫族化合物的PVD溅射或磁控溅射来形成。通常在室温下进行沉积。可使用深宽比(aspect ratio)为1～5的准直仪(collimator)来改良填充(fill-in)效能。为改良填充效能，亦使用数十伏特至数百伏特的DC偏压。此外，可同时使用DC偏压与准直仪的组合。有时需要使用真空或N2环境的沉积后退火处理，以改良硫族化合物材料的结晶态。退火温度的范围通常在100℃至400℃，退火时间少于30分钟。
硫族化合物材料的厚度取决于存储单元结构的设计。一般而言，厚度大于8nm的硫族化合物材料可具有使得材料展现出至少两种稳定电阻状态的相变特征，尽管较薄的膜层可能适合于一些实施例。
对于使用GST或类似硫族化合物来实施的存储单元，在所说明的实施例中，用于实施电极的合适材料包含TiN、TaN、W及经掺杂的Si。或者，电极为TiAlN或TaAlN，或对于其它实例，包括选自由Ti、W、Mo、Al、Ta、Cu、Pt、Ir、La、Ni及Ru组成的群组的一或多种元素及其合金。
虽然参照上文详述的较佳实施例及实例揭露了本发明，但应理解，这些实例意欲具有说明性意义而非限制性意义。预期熟习此项技术者将容易想到多种修改及组合，所述修改及组合将在本发明的精神及附加的权利要求范围的范畴内。

Claims (19)

1.一种制造集成电路的方法，其特征在于，包括：
在一集成电路基板上提供一相变存储单元的一阵列，该相变存储单元在具有一总体化学计量的一相变材料的主体内具有一主动区；以及
将一成形电流施加至该阵列中的该相变存储单元，以在该主动区中形成具有一经修改的化学计量的该相变材料，该经修改的化学计量不同于该总体化学计量；
其中，在明显长于存储器装置的操作期间所使用的设定/复位脉冲的脉冲来施加该成形电流，该成形电流的脉冲具有大于0.5毫秒的持续时间。
2.根据权利要求1所述的制造集成电路的方法，其特征在于，在施加该成形电流之后，该阵列中的该相变存储单元在一设定状态下具有一电阻，该电阻在一百万个设定及复位循环期间电阻变化范围小于20千欧。
3.根据权利要求1所述的制造集成电路的方法，其特征在于，在施加该成形电流之后，该阵列中的该相变存储单元在一设定状态下具有一电阻，该电阻在一千万个设定及复位循环期间电阻变化范围小于20千欧。
4.根据权利要求1所述的制造集成电路的方法，其特征在于，该持续时间大于100毫秒。
5.根据权利要求1所述的制造集成电路的方法，其特征在于，该相变材料包括掺杂有介电材料的硫族化合物材料。
6.根据权利要求1所述的制造集成电路的方法，其特征在于，施加该成形电流包含施加一脉冲，该脉冲的一电流量值足以在一第一持续时间内致使该主动区中的温度大于该相变材料的熔化温度，该脉冲具有一倾斜式后边缘，其中该电流量值在一时间间隔内下降，该时间间隔大于该相变材料的骤冷切断的时间的两倍。
7.根据权利要求1所述的制造集成电路的方法，其特征在于，该相变材料包括GexSbyTez。
8.根据权利要求1所述的制造集成电路的方法，其特征在于，该相变材料包括GexSbyTez，其中在该总体化学计量中，x＝2、y＝2且z＝5。
9.根据权利要求8所述的制造集成电路的方法，其特征在于，在该经修改的化学计量中，y＞2且z＜5。
10.一种相变存储器装置，其特征在于，包括：
一集成电路，包含一含有相变存储单元的阵列，该含有相变存储单元的阵列中的相变存储单元在一相变材料的主体内具有一主动区，该相变材料在该主动区外部具有一总体化学计量，且在该主动区内具有一经修改的化学计量，该经修改的化学计量不同于该总体化学计量；以及
在该集成电路上的一电路，该电路具有一编程模式以将一设定脉冲及一复位脉冲施加至该含有相变存储单元的阵列，且具有一成形模式以将一成形电流施加至该含有相变存储单元的阵列，以使该主动区中的该总体化学计量改变为该经修改的化学计量；
其中，在明显长于存储器装置的操作期间所使用的设定/复位脉冲的脉冲来施加该成形电流，该成形电流的脉冲具有大于0.5毫秒的持续时间。
11.根据权利要求10所述的相变存储器装置，其特征在于，在施加该成形电流之后，该含有相变存储单元的阵列中的相变存储单元在一设定状态下具有一电阻，该电阻在一百万个设定及复位循环期间保持于范围小于20千欧的电阻变化幅度中。
12.根据权利要求10所述的相变存储器装置，其特征在于，在施加该成形电流之后，该含有相变存储单元的阵列中的该相变存储单元在一设定状态下具有一电阻，该电阻在一千万个设定及复位循环期间保持于范围小于20千欧的电阻变化幅度中。
13.根据权利要求10所述的相变存储器装置，其特征在于，用以将成该形电流施加至该含有相变存储单元的阵列的该电路将一持续时间大于0.5毫秒的脉冲施加至该含有相变存储单元的阵列中的每一存储单元。
14.根据权利要求13所述的相变存储器装置，其特征在于，该持续时间大于100毫秒。
15.根据权利要求10所述的相变存储器装置，其特征在于，该相变材料包括掺杂有介电材料的硫族化合物材料。
16.根据权利要求10所述的相变存储器装置，其特征在于，该电路在该成形模式下施加一或多个脉冲，该一或多个脉冲的一电流量值在一第一持续时间内足以致使该主动区中的温度大于该相变材料的熔化温度，该一或多个脉冲具有倾斜式后边缘，其中该电流量值在一时间间隔内下降，该时间间隔大于该相变材料的骤冷切断的时间的两倍。
17.根据权利要求10所述的相变存储器装置，其特征在于，该相变材料包括GexSbyTez。
18.根据权利要求10所述的相变存储器装置，其特征在于，该相变材料包括GexSbyTez，其中在该总体化学计量中，x＝2、y＝2且z＝5。
19.根据权利要求18所述的相变存储器装置，其特征在于，在该经修改的化学计量中，y＞2且z＜5。
CN2010102131396A 2009-06-15 2010-06-12 具有稳定微结构的相变存储器装置及集成电路的制造方法 Active CN101924072B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/484,955 2009-06-15
US12/484,955 US8809829B2 (en) 2009-06-15 2009-06-15 Phase change memory having stabilized microstructure and manufacturing method

Publications (2)

Publication Number Publication Date
CN101924072A CN101924072A (zh) 2010-12-22
CN101924072B true CN101924072B (zh) 2012-09-19

Family

ID=43305642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102131396A Active CN101924072B (zh) 2009-06-15 2010-06-12 具有稳定微结构的相变存储器装置及集成电路的制造方法

Country Status (3)

Country Link
US (1) US8809829B2 (zh)
CN (1) CN101924072B (zh)
TW (1) TWI418070B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7888165B2 (en) * 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
US7834342B2 (en) 2008-09-04 2010-11-16 Micron Technology, Inc. Phase change material and methods of forming the phase change material
WO2011080784A1 (en) * 2009-12-31 2011-07-07 Ferdinando Bedeschi Methods for a phase-change memory array
JP5630021B2 (ja) * 2010-01-19 2014-11-26 ソニー株式会社 記憶素子および記憶装置
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US8446758B2 (en) * 2010-12-14 2013-05-21 Micron Technology, Inc. Variable resistance memory programming
US8374019B2 (en) 2011-01-05 2013-02-12 Macronix International Co., Ltd. Phase change memory with fast write characteristics
US8993374B2 (en) * 2012-08-03 2015-03-31 Micron Technology, Inc. Phase change material gradient structures and methods
FR2995443B1 (fr) * 2012-09-10 2014-09-26 St Microelectronics Crolles 2 Cellule memoire a changement de phase
KR102304301B1 (ko) * 2014-12-23 2021-09-23 삼성전자주식회사 저항변화 물질막, 이를 포함하는 저항변화 메모리 장치
US9672906B2 (en) 2015-06-19 2017-06-06 Macronix International Co., Ltd. Phase change memory with inter-granular switching
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
KR102609558B1 (ko) * 2018-12-07 2023-12-04 삼성전자주식회사 전압 발생기 및 이의 동작 방법
CN110782936B (zh) * 2019-09-24 2021-04-09 华中科技大学 一种对相变存储器单元相变能力的快速检测方法
CN111769195B (zh) * 2020-07-13 2024-05-14 上海集成电路研发中心有限公司 一种相变存储器单元及其制备方法
US11476418B2 (en) 2020-12-08 2022-10-18 International Business Machines Corporation Phase change memory cell with a projection liner
US11456415B2 (en) 2020-12-08 2022-09-27 International Business Machines Corporation Phase change memory cell with a wrap around and ring type of electrode contact and a projection liner
JP2023044946A (ja) * 2021-09-21 2023-04-03 キオクシア株式会社 半導体記憶装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101034733A (zh) * 2006-03-07 2007-09-12 国际商业机器公司 用于相变存储器器件的电极和方法
CN101101965A (zh) * 2005-08-11 2008-01-09 上海交通大学 用于相变存储器的含硅系列硫族化物相变薄膜材料

Family Cites Families (335)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3271591A (en) 1963-09-20 1966-09-06 Energy Conversion Devices Inc Symmetrical current controlling device
US3530441A (en) 1969-01-15 1970-09-22 Energy Conversion Devices Inc Method and apparatus for storing and retrieving information
US3846767A (en) 1973-10-24 1974-11-05 Energy Conversion Devices Inc Method and means for resetting filament-forming memory semiconductor device
IL61678A (en) 1979-12-13 1984-04-30 Energy Conversion Devices Inc Programmable cell and programmable electronic arrays comprising such cells
US4452592A (en) 1982-06-01 1984-06-05 General Motors Corporation Cyclic phase change coupling
JPS60137070A (ja) 1983-12-26 1985-07-20 Toshiba Corp 半導体装置の製造方法
US4719594A (en) * 1984-11-01 1988-01-12 Energy Conversion Devices, Inc. Grooved optical data storage device including a chalcogenide memory layer
US4876220A (en) 1986-05-16 1989-10-24 Actel Corporation Method of making programmable low impedance interconnect diode element
JP2685770B2 (ja) 1987-12-28 1997-12-03 株式会社東芝 不揮発性半導体記憶装置
JP2606857B2 (ja) * 1987-12-10 1997-05-07 株式会社日立製作所 半導体記憶装置の製造方法
US5166758A (en) 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5341328A (en) * 1991-01-18 1994-08-23 Energy Conversion Devices, Inc. Electrically erasable memory elements having reduced switching current requirements and increased write/erase cycle life
US5534712A (en) 1991-01-18 1996-07-09 Energy Conversion Devices, Inc. Electrically erasable memory elements characterized by reduced current and improved thermal stability
US5177567A (en) * 1991-07-19 1993-01-05 Energy Conversion Devices, Inc. Thin-film structure for chalcogenide electrical switching devices and process therefor
JP2825031B2 (ja) 1991-08-06 1998-11-18 日本電気株式会社 半導体メモリ装置
US5166096A (en) 1991-10-29 1992-11-24 International Business Machines Corporation Process for fabricating self-aligned contact studs for semiconductor structures
JPH05206394A (ja) 1992-01-24 1993-08-13 Mitsubishi Electric Corp 電界効果トランジスタおよびその製造方法
US5958358A (en) 1992-07-08 1999-09-28 Yeda Research And Development Co., Ltd. Oriented polycrystalline thin films of transition metal chalcogenides
JP2884962B2 (ja) * 1992-10-30 1999-04-19 日本電気株式会社 半導体メモリ
US5515488A (en) 1994-08-30 1996-05-07 Xerox Corporation Method and apparatus for concurrent graphical visualization of a database search and its search history
US5785828A (en) 1994-12-13 1998-07-28 Ricoh Company, Ltd. Sputtering target for producing optical recording medium
US5789758A (en) 1995-06-07 1998-08-04 Micron Technology, Inc. Chalcogenide memory cell with a plurality of chalcogenide electrodes
US5831276A (en) 1995-06-07 1998-11-03 Micron Technology, Inc. Three-dimensional container diode for use with multi-state material in a non-volatile memory cell
US6420725B1 (en) 1995-06-07 2002-07-16 Micron Technology, Inc. Method and apparatus for forming an integrated circuit electrode having a reduced contact area
US5879955A (en) 1995-06-07 1999-03-09 Micron Technology, Inc. Method for fabricating an array of ultra-small pores for chalcogenide memory cells
US5869843A (en) * 1995-06-07 1999-02-09 Micron Technology, Inc. Memory array having a multi-state element and method for forming such array or cells thereof
US5837564A (en) 1995-11-01 1998-11-17 Micron Technology, Inc. Method for optimal crystallization to obtain high electrical performance from chalcogenides
KR0182866B1 (ko) 1995-12-27 1999-04-15 김주용 플래쉬 메모리 장치
US5687112A (en) 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6025220A (en) * 1996-06-18 2000-02-15 Micron Technology, Inc. Method of forming a polysilicon diode and devices incorporating such diode
US5866928A (en) 1996-07-16 1999-02-02 Micron Technology, Inc. Single digit line with cell contact interconnect
US5789277A (en) 1996-07-22 1998-08-04 Micron Technology, Inc. Method of making chalogenide memory device
US6337266B1 (en) * 1996-07-22 2002-01-08 Micron Technology, Inc. Small electrode for chalcogenide memories
US5814527A (en) 1996-07-22 1998-09-29 Micron Technology, Inc. Method of making small pores defined by a disposable internal spacer for use in chalcogenide memories
US5985698A (en) 1996-07-22 1999-11-16 Micron Technology, Inc. Fabrication of three dimensional container diode for use with multi-state material in a non-volatile memory cell
US5998244A (en) 1996-08-22 1999-12-07 Micron Technology, Inc. Memory cell incorporating a chalcogenide element and method of making same
US5688713A (en) 1996-08-26 1997-11-18 Vanguard International Semiconductor Corporation Method of manufacturing a DRAM cell having a double-crown capacitor using polysilicon and nitride spacers
US6147395A (en) 1996-10-02 2000-11-14 Micron Technology, Inc. Method for fabricating a small area of contact between electrodes
US6087674A (en) 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5716883A (en) * 1996-11-06 1998-02-10 Vanguard International Semiconductor Corporation Method of making increased surface area, storage node electrode, with narrow spaces between polysilicon columns
US6015977A (en) 1997-01-28 2000-01-18 Micron Technology, Inc. Integrated circuit memory cell having a small active area and method of forming same
US5952671A (en) 1997-05-09 1999-09-14 Micron Technology, Inc. Small electrode for a chalcogenide switching device and method for fabricating same
US6031287A (en) * 1997-06-18 2000-02-29 Micron Technology, Inc. Contact structure and memory element incorporating the same
US5933365A (en) 1997-06-19 1999-08-03 Energy Conversion Devices, Inc. Memory element with energy control mechanism
US5902704A (en) 1997-07-02 1999-05-11 Lsi Logic Corporation Process for forming photoresist mask over integrated circuit structures with critical dimension control
US6768165B1 (en) * 1997-08-01 2004-07-27 Saifun Semiconductors Ltd. Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping
US7023009B2 (en) * 1997-10-01 2006-04-04 Ovonyx, Inc. Electrically programmable memory element with improved contacts
US6617192B1 (en) 1997-10-01 2003-09-09 Ovonyx, Inc. Electrically programmable memory element with multi-regioned contact
US6969866B1 (en) 1997-10-01 2005-11-29 Ovonyx, Inc. Electrically programmable memory element with improved contacts
FR2774209B1 (fr) * 1998-01-23 2001-09-14 St Microelectronics Sa Procede de controle du circuit de lecture d'un plan memoire et dispositif de memoire correspondant
US6087269A (en) 1998-04-20 2000-07-11 Advanced Micro Devices, Inc. Method of making an interconnect using a tungsten hard mask
US6372651B1 (en) * 1998-07-17 2002-04-16 Advanced Micro Devices, Inc. Method for trimming a photoresist pattern line for memory gate etching
US6141260A (en) * 1998-08-27 2000-10-31 Micron Technology, Inc. Single electron resistor memory device and method for use thereof
US6483736B2 (en) 1998-11-16 2002-11-19 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6351406B1 (en) * 1998-11-16 2002-02-26 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
US6034882A (en) * 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2000164830A (ja) * 1998-11-27 2000-06-16 Mitsubishi Electric Corp 半導体記憶装置の製造方法
US6487106B1 (en) 1999-01-12 2002-11-26 Arizona Board Of Regents Programmable microelectronic devices and method of forming and programming same
US6291137B1 (en) 1999-01-20 2001-09-18 Advanced Micro Devices, Inc. Sidewall formation for sidewall patterning of sub 100 nm structures
US6245669B1 (en) 1999-02-05 2001-06-12 Taiwan Semiconductor Manufacturing Company High selectivity Si-rich SiON etch-stop layer
US6943365B2 (en) 1999-03-25 2005-09-13 Ovonyx, Inc. Electrically programmable memory element with reduced area of contact and method for making same
US6750079B2 (en) 1999-03-25 2004-06-15 Ovonyx, Inc. Method for making programmable resistance memory element
JP4558950B2 (ja) * 1999-03-25 2010-10-06 オヴォニクス インコーポレイテッド 改善された接合を有する電気的にプログラム可能なメモリ素子
US6177317B1 (en) * 1999-04-14 2001-01-23 Macronix International Co., Ltd. Method of making nonvolatile memory devices having reduced resistance diffusion regions
US6075719A (en) 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6077674A (en) 1999-10-27 2000-06-20 Agilent Technologies Inc. Method of producing oligonucleotide arrays with features of high purity
US6326307B1 (en) 1999-11-15 2001-12-04 Appllied Materials, Inc. Plasma pretreatment of photoresist in an oxide etch process
US6314014B1 (en) 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
US6576546B2 (en) 1999-12-22 2003-06-10 Texas Instruments Incorporated Method of enhancing adhesion of a conductive barrier layer to an underlying conductive plug and contact for ferroelectric applications
TW586154B (en) * 2001-01-05 2004-05-01 Macronix Int Co Ltd Planarization method for semiconductor device
US6444557B1 (en) * 2000-03-14 2002-09-03 International Business Machines Corporation Method of forming a damascene structure using a sacrificial conductive layer
US6420216B1 (en) 2000-03-14 2002-07-16 International Business Machines Corporation Fuse processing using dielectric planarization pillars
US6888750B2 (en) 2000-04-28 2005-05-03 Matrix Semiconductor, Inc. Nonvolatile memory on SOI and compound semiconductor substrates and method of fabrication
US6420215B1 (en) 2000-04-28 2002-07-16 Matrix Semiconductor, Inc. Three-dimensional memory array and method of fabrication
US6501111B1 (en) 2000-06-30 2002-12-31 Intel Corporation Three-dimensional (3D) programmable device
US6440837B1 (en) 2000-07-14 2002-08-27 Micron Technology, Inc. Method of forming a contact structure in a semiconductor device
US6563156B2 (en) 2001-03-15 2003-05-13 Micron Technology, Inc. Memory elements and methods for making same
US6512263B1 (en) * 2000-09-22 2003-01-28 Sandisk Corporation Non-volatile memory cell array having discontinuous source and drain diffusions contacted by continuous bit line conductors and methods of forming
US6555860B2 (en) * 2000-09-29 2003-04-29 Intel Corporation Compositionally modified resistive electrode
US6429064B1 (en) 2000-09-29 2002-08-06 Intel Corporation Reduced contact area of sidewall conductor
US6567293B1 (en) 2000-09-29 2003-05-20 Ovonyx, Inc. Single level metal memory cell using chalcogenide cladding
US6339544B1 (en) * 2000-09-29 2002-01-15 Intel Corporation Method to enhance performance of thermal resistor device
US6809401B2 (en) 2000-10-27 2004-10-26 Matsushita Electric Industrial Co., Ltd. Memory, writing apparatus, reading apparatus, writing method, and reading method
KR100382729B1 (ko) 2000-12-09 2003-05-09 삼성전자주식회사 반도체 소자의 금속 컨택 구조체 및 그 형성방법
US6569705B2 (en) 2000-12-21 2003-05-27 Intel Corporation Metal structure for a phase-change memory device
TW490675B (en) 2000-12-22 2002-06-11 Macronix Int Co Ltd Control method of multi-stated NROM
US6271090B1 (en) 2000-12-22 2001-08-07 Macronix International Co., Ltd. Method for manufacturing flash memory device with dual floating gates and two bits per cell
US6627530B2 (en) 2000-12-22 2003-09-30 Matrix Semiconductor, Inc. Patterning three dimensional structures
US6534781B2 (en) * 2000-12-26 2003-03-18 Ovonyx, Inc. Phase-change memory bipolar array utilizing a single shallow trench isolation for creating an individual active area region for two memory array elements and one bipolar base contact
CN100394605C (zh) 2001-01-30 2008-06-11 株式会社日立制作所 半导体集成电路器件及其制造方法
KR100400037B1 (ko) 2001-02-22 2003-09-29 삼성전자주식회사 콘택 플러그를 구비하는 반도체 소자 및 그의 제조 방법
US6487114B2 (en) 2001-02-28 2002-11-26 Macronix International Co., Ltd. Method of reading two-bit memories of NROM cell
US6596589B2 (en) 2001-04-30 2003-07-22 Vanguard International Semiconductor Corporation Method of manufacturing a high coupling ratio stacked gate flash memory with an HSG-SI layer
US6730928B2 (en) 2001-05-09 2004-05-04 Science Applications International Corporation Phase change switches and circuits coupling to electromagnetic waves containing phase change switches
US7102150B2 (en) 2001-05-11 2006-09-05 Harshfield Steven T PCRAM memory cell and method of making same
US6514788B2 (en) * 2001-05-29 2003-02-04 Bae Systems Information And Electronic Systems Integration Inc. Method for manufacturing contacts for a Chalcogenide memory device
DE10128482A1 (de) * 2001-06-12 2003-01-02 Infineon Technologies Ag Halbleiterspeichereinrichtung sowie Verfahren zu deren Herstellung
US6613604B2 (en) 2001-08-02 2003-09-02 Ovonyx, Inc. Method for making small pore for use in programmable resistance memory element
US6774387B2 (en) 2001-06-26 2004-08-10 Ovonyx, Inc. Programmable resistance memory element
US6589714B2 (en) 2001-06-26 2003-07-08 Ovonyx, Inc. Method for making programmable resistance memory element using silylated photoresist
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6673700B2 (en) * 2001-06-30 2004-01-06 Ovonyx, Inc. Reduced area intersection between electrode and programming element
US6511867B2 (en) * 2001-06-30 2003-01-28 Ovonyx, Inc. Utilizing atomic layer deposition for programmable device
US6605527B2 (en) 2001-06-30 2003-08-12 Intel Corporation Reduced area intersection between electrode and programming element
US6643165B2 (en) * 2001-07-25 2003-11-04 Nantero, Inc. Electromechanical memory having cell selection circuitry constructed with nanotube technology
US6737312B2 (en) 2001-08-27 2004-05-18 Micron Technology, Inc. Method of fabricating dual PCRAM cells sharing a common electrode
US6709958B2 (en) 2001-08-30 2004-03-23 Micron Technology, Inc. Integrated circuit device and fabrication using metal-doped chalcogenide materials
US6507061B1 (en) * 2001-08-31 2003-01-14 Intel Corporation Multiple layer phase-change memory
US6764894B2 (en) 2001-08-31 2004-07-20 Ovonyx, Inc. Elevated pore phase-change memory
US6586761B2 (en) 2001-09-07 2003-07-01 Intel Corporation Phase change material memory device
US6861267B2 (en) * 2001-09-17 2005-03-01 Intel Corporation Reducing shunts in memories with phase-change material
US7045383B2 (en) 2001-09-19 2006-05-16 BAE Systems Information and Ovonyx, Inc Method for making tapered opening for programmable resistance memory element
US6800563B2 (en) 2001-10-11 2004-10-05 Ovonyx, Inc. Forming tapered lower electrode phase-change memories
US6566700B2 (en) 2001-10-11 2003-05-20 Ovonyx, Inc. Carbon-containing interfacial layer for phase-change memory
US6791859B2 (en) 2001-11-20 2004-09-14 Micron Technology, Inc. Complementary bit PCRAM sense amplifier and method of operation
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
US6512241B1 (en) * 2001-12-31 2003-01-28 Intel Corporation Phase change material memory device
US6867638B2 (en) * 2002-01-10 2005-03-15 Silicon Storage Technology, Inc. High voltage generation and regulation system for digital multilevel nonvolatile memory
JP3948292B2 (ja) 2002-02-01 2007-07-25 株式会社日立製作所 半導体記憶装置及びその製造方法
US7151273B2 (en) 2002-02-20 2006-12-19 Micron Technology, Inc. Silver-selenide/chalcogenide glass stack for resistance variable memory
US6972430B2 (en) 2002-02-20 2005-12-06 Stmicroelectronics S.R.L. Sublithographic contact structure, phase change memory cell with optimized heater shape, and manufacturing method thereof
US7122281B2 (en) 2002-02-26 2006-10-17 Synopsys, Inc. Critical dimension control using full phase and trim masks
JP3796457B2 (ja) 2002-02-28 2006-07-12 富士通株式会社 不揮発性半導体記憶装置
WO2003079463A2 (en) * 2002-03-15 2003-09-25 Axon Technologies Corporation Programmable structure, an array including the structure, and methods of forming the same
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
CN1639868A (zh) 2002-04-09 2005-07-13 松下电器产业株式会社 非易失性存储器及其制造方法
US6864500B2 (en) 2002-04-10 2005-03-08 Micron Technology, Inc. Programmable conductor memory cell structure
US6605821B1 (en) 2002-05-10 2003-08-12 Hewlett-Packard Development Company, L.P. Phase change material electronic memory structure and method for forming
US6864503B2 (en) * 2002-08-09 2005-03-08 Macronix International Co., Ltd. Spacer chalcogenide memory method and device
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
CN100449647C (zh) 2002-09-11 2009-01-07 奥翁尼克斯公司 编程相变材料存储器
JP4190238B2 (ja) * 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
EP1554763B1 (en) 2002-10-11 2006-08-02 Koninklijke Philips Electronics N.V. Electric device comprising phase change material
US6992932B2 (en) * 2002-10-29 2006-01-31 Saifun Semiconductors Ltd Method circuit and system for read error detection in a non-volatile memory array
JP4928045B2 (ja) * 2002-10-31 2012-05-09 大日本印刷株式会社 相変化型メモリ素子およびその製造方法
US6940744B2 (en) 2002-10-31 2005-09-06 Unity Semiconductor Corporation Adaptive programming technique for a re-writable conductive memory device
US7589343B2 (en) 2002-12-13 2009-09-15 Intel Corporation Memory and access device and method therefor
US6791102B2 (en) 2002-12-13 2004-09-14 Intel Corporation Phase change memory
US7314776B2 (en) * 2002-12-13 2008-01-01 Ovonyx, Inc. Method to manufacture a phase change memory
US6744088B1 (en) 2002-12-13 2004-06-01 Intel Corporation Phase change memory device on a planar composite layer
US6815266B2 (en) 2002-12-30 2004-11-09 Bae Systems Information And Electronic Systems Integration, Inc. Method for manufacturing sidewall contacts for a chalcogenide memory device
EP1439583B1 (en) 2003-01-15 2013-04-10 STMicroelectronics Srl Sublithographic contact structure, in particular for a phase change memory cell, and fabrication process thereof
KR100476690B1 (ko) 2003-01-17 2005-03-18 삼성전자주식회사 반도체 장치 및 그 제조방법
WO2004068498A1 (en) 2003-01-31 2004-08-12 Koninklijke Philips Electronics N.V. Mram architecture for low power consumption and high selectivity
KR100486306B1 (ko) 2003-02-24 2005-04-29 삼성전자주식회사 셀프 히터 구조를 가지는 상변화 메모리 소자
US7115927B2 (en) 2003-02-24 2006-10-03 Samsung Electronics Co., Ltd. Phase changeable memory devices
US7323734B2 (en) * 2003-02-25 2008-01-29 Samsung Electronics Co., Ltd. Phase changeable memory cells
US6936544B2 (en) 2003-03-11 2005-08-30 Taiwan Semiconductor Manufacturing Co., Ltd. Method of removing metal etching residues following a metal etchback process to improve a CMP process
US7400522B2 (en) 2003-03-18 2008-07-15 Kabushiki Kaisha Toshiba Resistance change memory device having a variable resistance element formed of a first and second composite compound for storing a cation
KR100546322B1 (ko) 2003-03-27 2006-01-26 삼성전자주식회사 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법
KR100504698B1 (ko) 2003-04-02 2005-08-02 삼성전자주식회사 상변화 기억 소자 및 그 형성 방법
JP4634014B2 (ja) 2003-05-22 2011-02-16 株式会社日立製作所 半導体記憶装置
KR100979710B1 (ko) * 2003-05-23 2010-09-02 삼성전자주식회사 반도체 메모리 소자 및 제조방법
US20060006472A1 (en) * 2003-06-03 2006-01-12 Hai Jiang Phase change memory with extra-small resistors
US7067865B2 (en) 2003-06-06 2006-06-27 Macronix International Co., Ltd. High density chalcogenide memory cells
US6838692B1 (en) * 2003-06-23 2005-01-04 Macronix International Co., Ltd. Chalcogenide memory device with multiple bits per cell
US20050018526A1 (en) * 2003-07-21 2005-01-27 Heon Lee Phase-change memory device and manufacturing method thereof
US7132350B2 (en) * 2003-07-21 2006-11-07 Macronix International Co., Ltd. Method for manufacturing a programmable eraseless memory
KR100615586B1 (ko) * 2003-07-23 2006-08-25 삼성전자주식회사 다공성 유전막 내에 국부적인 상전이 영역을 구비하는상전이 메모리 소자 및 그 제조 방법
US7893419B2 (en) * 2003-08-04 2011-02-22 Intel Corporation Processing phase change material to improve programming speed
DE102004039977B4 (de) 2003-08-13 2008-09-11 Samsung Electronics Co., Ltd., Suwon Programmierverfahren und Treiberschaltung für eine Phasenwechselspeicherzelle
US6815704B1 (en) 2003-09-04 2004-11-09 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids
US6927410B2 (en) 2003-09-04 2005-08-09 Silicon Storage Technology, Inc. Memory device with discrete layers of phase change memory material
KR100505709B1 (ko) * 2003-09-08 2005-08-03 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치
US20050062087A1 (en) * 2003-09-19 2005-03-24 Yi-Chou Chen Chalcogenide phase-change non-volatile memory, memory device and method for fabricating the same
DE10345455A1 (de) 2003-09-30 2005-05-04 Infineon Technologies Ag Verfahren zum Erzeugen einer Hartmaske und Hartmasken-Anordnung
US6910907B2 (en) 2003-11-18 2005-06-28 Agere Systems Inc. Contact for use in an integrated circuit and a method of manufacture therefor
US7485891B2 (en) * 2003-11-20 2009-02-03 International Business Machines Corporation Multi-bit phase change memory cell and multi-bit phase change memory including the same, method of forming a multi-bit phase change memory, and method of programming a multi-bit phase change memory
KR100558548B1 (ko) 2003-11-27 2006-03-10 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및라이트 전류 인가방법
US6937507B2 (en) 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
US7928420B2 (en) 2003-12-10 2011-04-19 International Business Machines Corporation Phase change tip storage cell
US7291556B2 (en) 2003-12-12 2007-11-06 Samsung Electronics Co., Ltd. Method for forming small features in microelectronic devices using sacrificial layers
KR100569549B1 (ko) 2003-12-13 2006-04-10 주식회사 하이닉스반도체 상 변화 저항 셀 및 이를 이용한 불휘발성 메모리 장치
KR100564602B1 (ko) 2003-12-30 2006-03-29 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
US7038230B2 (en) 2004-01-06 2006-05-02 Macronix Internation Co., Ltd. Horizontal chalcogenide element defined by a pad for use in solid-state memories
JP4124743B2 (ja) 2004-01-21 2008-07-23 株式会社ルネサステクノロジ 相変化メモリ
KR100564608B1 (ko) 2004-01-29 2006-03-28 삼성전자주식회사 상변화 메모리 소자
US6936840B2 (en) 2004-01-30 2005-08-30 International Business Machines Corporation Phase-change memory cell and method of fabricating the phase-change memory cell
US7858980B2 (en) 2004-03-01 2010-12-28 Taiwan Semiconductor Manufacturing Co., Ltd. Reduced active area in a phase change memory structure
KR100574975B1 (ko) 2004-03-05 2006-05-02 삼성전자주식회사 상 변화 메모리 어레이의 셋 프로그래밍 방법 및 기입드라이버 회로
JP4529493B2 (ja) 2004-03-12 2010-08-25 株式会社日立製作所 半導体装置
KR100598100B1 (ko) 2004-03-19 2006-07-07 삼성전자주식회사 상변환 기억 소자의 제조방법
DE102004014487A1 (de) 2004-03-24 2005-11-17 Infineon Technologies Ag Speicherbauelement mit in isolierendes Material eingebettetem, aktiven Material
KR100532509B1 (ko) 2004-03-26 2005-11-30 삼성전자주식회사 ＳｉＧｅ를 이용한 트렌치 커패시터 및 그 형성방법
US7158411B2 (en) * 2004-04-01 2007-01-02 Macronix International Co., Ltd. Integrated code and data flash memory
US7482616B2 (en) 2004-05-27 2009-01-27 Samsung Electronics Co., Ltd. Semiconductor devices having phase change memory cells, electronic systems employing the same and methods of fabricating the same
US6977181B1 (en) 2004-06-17 2005-12-20 Infincon Technologies Ag MTJ stack with crystallization inhibiting layer
US7359231B2 (en) 2004-06-30 2008-04-15 Intel Corporation Providing current for phase change memories
US7190048B2 (en) * 2004-07-19 2007-03-13 Micron Technology, Inc. Resistance variable memory device and method of fabrication
DE102004035830A1 (de) * 2004-07-23 2006-02-16 Infineon Technologies Ag Speicherbauelement mit thermischen Isolationsschichten
KR100657897B1 (ko) * 2004-08-21 2006-12-14 삼성전자주식회사 전압 제어층을 포함하는 메모리 소자
US7365385B2 (en) 2004-08-30 2008-04-29 Micron Technology, Inc. DRAM layout with vertical FETs and method of formation
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
US7443062B2 (en) * 2004-09-30 2008-10-28 Reliance Electric Technologies Llc Motor rotor cooling with rotation heat pipes
US7023008B1 (en) * 2004-09-30 2006-04-04 Infineon Technologies Ag Resistive memory element
TWI277207B (en) 2004-10-08 2007-03-21 Ind Tech Res Inst Multilevel phase-change memory, operating method and manufacture method thereof
KR100626388B1 (ko) 2004-10-19 2006-09-20 삼성전자주식회사 상변환 메모리 소자 및 그 형성 방법
JP2006127583A (ja) * 2004-10-26 2006-05-18 Elpida Memory Inc 不揮発性半導体記憶装置及び相変化メモリ
DE102004052611A1 (de) 2004-10-29 2006-05-04 Infineon Technologies Ag Verfahren zur Herstellung einer mit einem Füllmaterial mindestens teilweise gefüllten Öffnung, Verfahren zur Herstellung einer Speicherzelle und Speicherzelle
US7364935B2 (en) 2004-10-29 2008-04-29 Macronix International Co., Ltd. Common word line edge contact phase-change memory
US7238959B2 (en) 2004-11-01 2007-07-03 Silicon Storage Technology, Inc. Phase change memory device employing thermally insulating voids and sloped trench, and a method of making same
US7365355B2 (en) * 2004-11-08 2008-04-29 Ovonyx, Inc. Programmable matrix array with phase-change material
US20060108667A1 (en) 2004-11-22 2006-05-25 Macronix International Co., Ltd. Method for manufacturing a small pin on integrated circuits or other devices
US7202493B2 (en) * 2004-11-30 2007-04-10 Macronix International Co., Inc. Chalcogenide memory having a small active region
JP2006156886A (ja) 2004-12-01 2006-06-15 Renesas Technology Corp 半導体集積回路装置およびその製造方法
KR100827653B1 (ko) 2004-12-06 2008-05-07 삼성전자주식회사 상변화 기억 셀들 및 그 제조방법들
US7220983B2 (en) 2004-12-09 2007-05-22 Macronix International Co., Ltd. Self-aligned small contact phase-change memory method and device
DE102004059428A1 (de) * 2004-12-09 2006-06-22 Infineon Technologies Ag Herstellungsverfahren für eine mikroelektronische Elektrodenstruktur, insbesondere für ein PCM-Speicherelement, und entsprechende mikroelektronische Elektrodenstruktur
TWI260764B (en) 2004-12-10 2006-08-21 Macronix Int Co Ltd Non-volatile memory cell and operating method thereof
US20060131555A1 (en) 2004-12-22 2006-06-22 Micron Technology, Inc. Resistance variable devices with controllable channels
US20060138467A1 (en) 2004-12-29 2006-06-29 Hsiang-Lan Lung Method of forming a small contact in phase-change memory and a memory cell produced by the method
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7419771B2 (en) 2005-01-11 2008-09-02 Taiwan Semiconductor Manufacturing Co., Ltd. Method for forming a finely patterned resist
EP1684352B1 (en) 2005-01-21 2008-09-17 STMicroelectronics S.r.l. Phase-change memory device and manufacturing process thereof
US20060172067A1 (en) 2005-01-28 2006-08-03 Energy Conversion Devices, Inc Chemical vapor deposition of chalcogenide materials
US20060169968A1 (en) 2005-02-01 2006-08-03 Thomas Happ Pillar phase change memory cell
US7214958B2 (en) 2005-02-10 2007-05-08 Infineon Technologies Ag Phase change memory cell with high read margin at low power operation
US7099180B1 (en) 2005-02-15 2006-08-29 Intel Corporation Phase change memory bits reset through a series of pulses of increasing amplitude
US7229883B2 (en) 2005-02-23 2007-06-12 Taiwan Semiconductor Manufacturing Company, Ltd. Phase change memory device and method of manufacture thereof
KR100668333B1 (ko) 2005-02-25 2007-01-12 삼성전자주식회사 Ｐｒａｍ 소자 및 그 제조방법
JP2006244561A (ja) 2005-03-01 2006-09-14 Renesas Technology Corp 半導体装置
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US7488967B2 (en) 2005-04-06 2009-02-10 International Business Machines Corporation Structure for confining the switching current in phase memory (PCM) cells
EP1710807B1 (en) * 2005-04-08 2008-11-26 STMicroelectronics S.r.l. Phase change memory cell with tubular heater and manufacturing method thereof
US7166533B2 (en) * 2005-04-08 2007-01-23 Infineon Technologies, Ag Phase change memory cell defined by a pattern shrink material process
KR100701027B1 (ko) 2005-04-19 2007-03-29 연세대학교 산학협력단 연성이 우수한 단일상 비정질 합금
KR100675279B1 (ko) 2005-04-20 2007-01-26 삼성전자주식회사 셀 다이오드들을 채택하는 상변이 기억소자들 및 그제조방법들
US7408240B2 (en) 2005-05-02 2008-08-05 Infineon Technologies Ag Memory device
KR100682946B1 (ko) 2005-05-31 2007-02-15 삼성전자주식회사 상전이 램 및 그 동작 방법
KR100668846B1 (ko) * 2005-06-10 2007-01-16 주식회사 하이닉스반도체 상변환 기억 소자의 제조방법
US7388273B2 (en) 2005-06-14 2008-06-17 International Business Machines Corporation Reprogrammable fuse structure and method
US7696503B2 (en) 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary
US7534647B2 (en) 2005-06-17 2009-05-19 Macronix International Co., Ltd. Damascene phase change RAM and manufacturing method
US7514288B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Manufacturing methods for thin film fuse phase change ram
US7238994B2 (en) 2005-06-17 2007-07-03 Macronix International Co., Ltd. Thin film plate phase change ram circuit and manufacturing method
US7514367B2 (en) 2005-06-17 2009-04-07 Macronix International Co., Ltd. Method for manufacturing a narrow structure on an integrated circuit
US7321130B2 (en) * 2005-06-17 2008-01-22 Macronix International Co., Ltd. Thin film fuse phase change RAM and manufacturing method
US7598512B2 (en) 2005-06-17 2009-10-06 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation layer and manufacturing method
US8237140B2 (en) 2005-06-17 2012-08-07 Macronix International Co., Ltd. Self-aligned, embedded phase change RAM
US20060289847A1 (en) 2005-06-28 2006-12-28 Richard Dodge Reducing the time to program a phase change memory to the set state
US20060289848A1 (en) 2005-06-28 2006-12-28 Dennison Charles H Reducing oxidation of phase change memory electrodes
TWI290369B (en) * 2005-07-08 2007-11-21 Ind Tech Res Inst Phase change memory with adjustable resistance ratio and fabricating method thereof
US7309630B2 (en) 2005-07-08 2007-12-18 Nanochip, Inc. Method for forming patterned media for a high density data storage device
US7345907B2 (en) * 2005-07-11 2008-03-18 Sandisk 3D Llc Apparatus and method for reading an array of nonvolatile memory cells including switchable resistor memory elements
US20070034850A1 (en) * 2005-08-09 2007-02-15 Ovonyx, Inc. Chalcogenide devices incorporating chalcogenide materials having reduced germanium or telluruim content
US7372725B2 (en) * 2005-08-15 2008-05-13 Infineon Technologies Ag Integrated circuit having resistive memory
JP4854233B2 (ja) * 2005-08-15 2012-01-18 独立行政法人産業技術総合研究所 スイッチング素子
US20070037101A1 (en) * 2005-08-15 2007-02-15 Fujitsu Limited Manufacture method for micro structure
TWI273703B (en) * 2005-08-19 2007-02-11 Ind Tech Res Inst A manufacture method and structure for improving the characteristics of phase change memory
KR100655443B1 (ko) 2005-09-05 2006-12-08 삼성전자주식회사 상변화 메모리 장치 및 그 동작 방법
US7615770B2 (en) 2005-10-27 2009-11-10 Infineon Technologies Ag Integrated circuit having an insulated memory
US7417245B2 (en) 2005-11-02 2008-08-26 Infineon Technologies Ag Phase change memory having multilayer thermal insulation
US7973384B2 (en) 2005-11-02 2011-07-05 Qimonda Ag Phase change memory cell including multiple phase change material portions
US7397060B2 (en) 2005-11-14 2008-07-08 Macronix International Co., Ltd. Pipe shaped phase change memory
US20070111429A1 (en) 2005-11-14 2007-05-17 Macronix International Co., Ltd. Method of manufacturing a pipe shaped phase change memory
US7450411B2 (en) 2005-11-15 2008-11-11 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7394088B2 (en) 2005-11-15 2008-07-01 Macronix International Co., Ltd. Thermally contained/insulated phase change memory device and method (combined)
US7786460B2 (en) 2005-11-15 2010-08-31 Macronix International Co., Ltd. Phase change memory device and manufacturing method
US7635855B2 (en) 2005-11-15 2009-12-22 Macronix International Co., Ltd. I-shaped phase change memory cell
US7414258B2 (en) 2005-11-16 2008-08-19 Macronix International Co., Ltd. Spacer electrode small pin phase change memory RAM and manufacturing method
US7829876B2 (en) 2005-11-21 2010-11-09 Macronix International Co., Ltd. Vacuum cell thermal isolation for a phase change memory device
US7507986B2 (en) * 2005-11-21 2009-03-24 Macronix International Co., Ltd. Thermal isolation for an active-sidewall phase change memory cell
US7449710B2 (en) * 2005-11-21 2008-11-11 Macronix International Co., Ltd. Vacuum jacket for phase change memory element
US7479649B2 (en) * 2005-11-21 2009-01-20 Macronix International Co., Ltd. Vacuum jacketed electrode for phase change memory element
US7599217B2 (en) 2005-11-22 2009-10-06 Macronix International Co., Ltd. Memory cell device and manufacturing method
US7688619B2 (en) 2005-11-28 2010-03-30 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7459717B2 (en) 2005-11-28 2008-12-02 Macronix International Co., Ltd. Phase change memory cell and manufacturing method
US7233054B1 (en) 2005-11-29 2007-06-19 Korea Institute Of Science And Technology Phase change material and non-volatile memory device using the same
US7605079B2 (en) 2005-12-05 2009-10-20 Macronix International Co., Ltd. Manufacturing method for phase change RAM with electrode layer process
US7642539B2 (en) 2005-12-13 2010-01-05 Macronix International Co., Ltd. Thin film fuse phase change cell with thermal isolation pad and manufacturing method
DE602006016864D1 (de) 2005-12-20 2010-10-21 Imec Vertikale phasenwechsel-speicherzelle und herstellungsverfahren dafür
US7531825B2 (en) 2005-12-27 2009-05-12 Macronix International Co., Ltd. Method for forming self-aligned thermal isolation cell for a variable resistance memory array
US20070156949A1 (en) 2005-12-30 2007-07-05 Rudelic John C Method and apparatus for single chip system boot
US8062833B2 (en) 2005-12-30 2011-11-22 Macronix International Co., Ltd. Chalcogenide layer etching method
US7292466B2 (en) 2006-01-03 2007-11-06 Infineon Technologies Ag Integrated circuit having a resistive memory
KR100763908B1 (ko) 2006-01-05 2007-10-05 삼성전자주식회사 상전이 물질, 이를 포함하는 상전이 메모리와 이의 동작방법
US7560337B2 (en) 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7595218B2 (en) 2006-01-09 2009-09-29 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US20070158632A1 (en) 2006-01-09 2007-07-12 Macronix International Co., Ltd. Method for Fabricating a Pillar-Shaped Phase Change Memory Element
US7741636B2 (en) 2006-01-09 2010-06-22 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7825396B2 (en) 2006-01-11 2010-11-02 Macronix International Co., Ltd. Self-align planerized bottom electrode phase change memory and manufacturing method
US7351648B2 (en) 2006-01-19 2008-04-01 International Business Machines Corporation Methods for forming uniform lithographic features
US7432206B2 (en) 2006-01-24 2008-10-07 Macronix International Co., Ltd. Self-aligned manufacturing method, and manufacturing method for thin film fuse phase change ram
US7456421B2 (en) * 2006-01-30 2008-11-25 Macronix International Co., Ltd. Vertical side wall active pin structures in a phase change memory and manufacturing methods
US7956358B2 (en) * 2006-02-07 2011-06-07 Macronix International Co., Ltd. I-shaped phase change memory cell with thermal isolation
US7626859B2 (en) 2006-02-16 2009-12-01 Samsung Electronics Co., Ltd. Phase-change random access memory and programming method
US7426134B2 (en) 2006-02-24 2008-09-16 Infineon Technologies North America Sense circuit for resistive memory
US7910907B2 (en) 2006-03-15 2011-03-22 Macronix International Co., Ltd. Manufacturing method for pipe-shaped electrode phase change memory
US20070252127A1 (en) 2006-03-30 2007-11-01 Arnold John C Phase change memory element with a peripheral connection to a thin film electrode and method of manufacture thereof
US20070235811A1 (en) 2006-04-07 2007-10-11 International Business Machines Corporation Simultaneous conditioning of a plurality of memory cells through series resistors
US7928421B2 (en) 2006-04-21 2011-04-19 Macronix International Co., Ltd. Phase change memory cell with vacuum spacer
US20070249090A1 (en) 2006-04-24 2007-10-25 Philipp Jan B Phase-change memory cell adapted to prevent over-etching or under-etching
US7514705B2 (en) 2006-04-25 2009-04-07 International Business Machines Corporation Phase change memory cell with limited switchable volume
US8129706B2 (en) 2006-05-05 2012-03-06 Macronix International Co., Ltd. Structures and methods of a bistable resistive random access memory
US7608848B2 (en) 2006-05-09 2009-10-27 Macronix International Co., Ltd. Bridge resistance random access memory device with a singular contact structure
US20070267618A1 (en) 2006-05-17 2007-11-22 Shoaib Zaidi Memory device
KR100782482B1 (ko) * 2006-05-19 2007-12-05 삼성전자주식회사 ＧｅＢｉＴｅ막을 상변화 물질막으로 채택하는 상변화 기억 셀, 이를 구비하는 상변화 기억소자, 이를 구비하는 전자 장치 및 그 제조방법
US7423300B2 (en) 2006-05-24 2008-09-09 Macronix International Co., Ltd. Single-mask phase change memory element
US7696506B2 (en) 2006-06-27 2010-04-13 Macronix International Co., Ltd. Memory cell with memory material insulation and manufacturing method
US7663909B2 (en) 2006-07-10 2010-02-16 Qimonda North America Corp. Integrated circuit having a phase change memory cell including a narrow active region width
US7785920B2 (en) * 2006-07-12 2010-08-31 Macronix International Co., Ltd. Method for making a pillar-type phase change memory element
US7542338B2 (en) * 2006-07-31 2009-06-02 Sandisk 3D Llc Method for reading a multi-level passive element memory cell array
US7684225B2 (en) 2006-10-13 2010-03-23 Ovonyx, Inc. Sequential and video access for non-volatile memory arrays
US20080225489A1 (en) 2006-10-23 2008-09-18 Teledyne Licensing, Llc Heat spreader with high heat flux and high thermal conductivity
US20080101110A1 (en) 2006-10-25 2008-05-01 Thomas Happ Combined read/write circuit for memory
US7682868B2 (en) 2006-12-06 2010-03-23 Macronix International Co., Ltd. Method for making a keyhole opening during the manufacture of a memory cell
US20080137400A1 (en) 2006-12-06 2008-06-12 Macronix International Co., Ltd. Phase Change Memory Cell with Thermal Barrier and Method for Fabricating the Same
US7476587B2 (en) 2006-12-06 2009-01-13 Macronix International Co., Ltd. Method for making a self-converged memory material element for memory cell
US7473576B2 (en) * 2006-12-06 2009-01-06 Macronix International Co., Ltd. Method for making a self-converged void and bottom electrode for memory cell
TWI323469B (en) 2006-12-25 2010-04-11 Nanya Technology Corp Programming method of phase change memory
US20080165569A1 (en) 2007-01-04 2008-07-10 Chieh-Fang Chen Resistance Limited Phase Change Memory Material
US7515461B2 (en) 2007-01-05 2009-04-07 Macronix International Co., Ltd. Current compliant sensing architecture for multilevel phase change memory
US20080164453A1 (en) 2007-01-07 2008-07-10 Breitwisch Matthew J Uniform critical dimension size pore for pcram application
US7440315B2 (en) 2007-01-09 2008-10-21 Macronix International Co., Ltd. Method, apparatus and computer program product for stepped reset programming process on programmable resistive memory cell
US7456460B2 (en) 2007-01-29 2008-11-25 International Business Machines Corporation Phase change memory element and method of making the same
US7535756B2 (en) 2007-01-31 2009-05-19 Macronix International Co., Ltd. Method to tighten set distribution for PCRAM
US7701759B2 (en) 2007-02-05 2010-04-20 Macronix International Co., Ltd. Memory cell device and programming methods
US7463512B2 (en) 2007-02-08 2008-12-09 Macronix International Co., Ltd. Memory element with reduced-current phase change element
US8138028B2 (en) 2007-02-12 2012-03-20 Macronix International Co., Ltd Method for manufacturing a phase change memory device with pillar bottom electrode
US8008643B2 (en) 2007-02-21 2011-08-30 Macronix International Co., Ltd. Phase change memory cell with heater and method for fabricating the same
US8058636B2 (en) * 2007-03-29 2011-11-15 Panasonic Corporation Variable resistance nonvolatile memory apparatus
US7569844B2 (en) 2007-04-17 2009-08-04 Macronix International Co., Ltd. Memory cell sidewall contacting side electrode
US20080265234A1 (en) 2007-04-30 2008-10-30 Breitwisch Matthew J Method of Forming Phase Change Memory Cell With Reduced Switchable Volume
US7906368B2 (en) 2007-06-29 2011-03-15 International Business Machines Corporation Phase change memory with tapered heater
KR100875165B1 (ko) * 2007-07-04 2008-12-22 주식회사 동부하이텍 반도체 소자 및 제조 방법
US7745807B2 (en) * 2007-07-11 2010-06-29 International Business Machines Corporation Current constricting phase change memory element structure
US20090226603A1 (en) * 2008-03-10 2009-09-10 Ovonyx, Inc. Pressure extrusion method for filling features in the fabrication of electronic devices
US7755935B2 (en) * 2007-07-26 2010-07-13 International Business Machines Corporation Block erase for phase change memory
US7642125B2 (en) * 2007-09-14 2010-01-05 Macronix International Co., Ltd. Phase change memory cell in via array with self-aligned, self-converged bottom electrode and method for manufacturing
US7868313B2 (en) 2008-04-29 2011-01-11 International Business Machines Corporation Phase change memory device and method of manufacture
US7888165B2 (en) * 2008-08-14 2011-02-15 Micron Technology, Inc. Methods of forming a phase change material
US20110234362A1 (en) * 2008-12-10 2011-09-29 Raytheon Company Shape memory circuit breakers
US7978508B2 (en) * 2009-01-20 2011-07-12 Ovonyx, Inc. Reduction of drift in phase-change memory via thermally-managed programming
US8183565B2 (en) * 2009-03-25 2012-05-22 Ovonyx, Inc. Programmable resistance memory array with dedicated test cell
KR101724084B1 (ko) * 2011-03-03 2017-04-07 삼성전자 주식회사 반도체 소자의 제조방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101101965A (zh) * 2005-08-11 2008-01-09 上海交通大学 用于相变存储器的含硅系列硫族化物相变薄膜材料
CN101034733A (zh) * 2006-03-07 2007-09-12 国际商业机器公司 用于相变存储器器件的电极和方法

Also Published As

Publication number Publication date
US20100314601A1 (en) 2010-12-16
CN101924072A (zh) 2010-12-22
TW201044658A (en) 2010-12-16
US8809829B2 (en) 2014-08-19
TWI418070B (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
CN101924072B (zh) 具有稳定微结构的相变存储器装置及集成电路的制造方法
US8374019B2 (en) Phase change memory with fast write characteristics
CN101714609B (zh) 一种硫属材料型存储装置及其制造方法
CN101504967B (zh) 中心加热相变化存储器结构及其制造方法
CN101313406B (zh) 半导体器件
CN101197317B (zh) 具有热障的相变化存储单元及其制造方法
EP0938731B1 (en) Memory element with energy control mechanism
US8605495B2 (en) Isolation device free memory
CN100481555C (zh) 工字型相变存储单元、制造方法及包含该单元的阵列
US8063394B2 (en) Integrated circuit
TWI422013B (zh) 具有一個或多個非定值摻雜濃度分佈的相變化記憶體
CN101183681B (zh) 用于提升保存能力的双稳态阻抗随机存取存储器结构
CN101577141B (zh) 存储器装置及其操作方法
US20080298113A1 (en) Resistive memory architectures with multiple memory cells per access device
CN102013455A (zh) 用于相变存储器的具有复合掺杂的相变结构
CN100595930C (zh) 电可重写非易失存储元件
CN101681676A (zh) 具有多个电阻状态的相变存储器结构及其编程和感测方法
US10892409B2 (en) Switching device, method of fabricating the same, and non-volatile memory device having the same
US20130011992A1 (en) Circuit, biasing scheme and fabrication method for diode accessed cross-point resistive memory array
CN101026223A (zh) 具有热隔离结构的ⅰ型相变化存储单元
CN102891252A (zh) 富含锗的gst-212相变存储器材料
US11515358B2 (en) Semiconductor devices including a passive material between memory cells and conductive access lines
US20100193765A1 (en) Inverted variable resistance memory cell and method of making the same
CN101877245A (zh) 一种存储器装置及其操作方法
US20140268991A1 (en) Chalcogenide material and methods for forming and operating devices incorporating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant