CN112597733B - 一种存储单元的识别方法、设备及计算机可读存储介质 - Google Patents

一种存储单元的识别方法、设备及计算机可读存储介质 Download PDF

Info

Publication number
CN112597733B
CN112597733B CN202011608060.3A CN202011608060A CN112597733B CN 112597733 B CN112597733 B CN 112597733B CN 202011608060 A CN202011608060 A CN 202011608060A CN 112597733 B CN112597733 B CN 112597733B
Authority
CN
China
Prior art keywords
identifying
circuit
storage unit
memory
connected components
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202011608060.3A
Other languages
English (en)
Other versions
CN112597733A (zh
Inventor
康博
徐启迪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Beijing Empyrean Technology Co Ltd
Original Assignee
Beijing Empyrean Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Beijing Empyrean Technology Co Ltd filed Critical Beijing Empyrean Technology Co Ltd
Priority to CN202011608060.3A priority Critical patent/CN112597733B/zh
Publication of CN112597733A publication Critical patent/CN112597733A/zh
Application granted granted Critical
Publication of CN112597733B publication Critical patent/CN112597733B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F30/00—Computer-aided design [CAD]
    • G06F30/30—Circuit design
    • G06F30/39—Circuit design at the physical level
    • G06F30/392—Floor-planning or layout, e.g. partitioning or placement

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Architecture (AREA)
  • Evolutionary Computation (AREA)
  • Geometry (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

一种存储单元的识别方法，包括以下步骤：解析存储电路网表，建立存储电路模型；识别存储电路的电阻网络；识别电阻网络中的字线和/或位线；根据识别的字线和/或位线提取连通分量；对连通分量聚类，识别存储单元。本发明的存储单元的识别方法、设备及计算机可读存储介质，能够识别到存储电路中的存储单元，利用该识别信息辅助电路划分，以便在后续仿真中使用同构、同态等技术复用矩阵数据，从而减少计算量，缩短仿真时间。

Description

一种存储单元的识别方法、设备及计算机可读存储介质
技术领域
本发明涉及集成电路电子设计自动化软件(Electronic design automation，EDA)技术领域，特别是涉及一种识别存储电路网表中存储单元的方法、电子设备及计算机可读存储介质。
背景技术
在集成电路设计中，设计工程师会对设计后的电路进行功能仿真，观察仿真结果以确认是否达到预期，依此来对设计进行修改或进入下一阶段验证，仿真对大规模电路特别是后仿电路的时间开销非常大。对于一些特殊的电路类型，如存储器电路，其结构包含大量重复存储单元(如图2所示)，如果能预先将这些单元识别出来，就能利用该信息辅助电路划分，以便在后续仿真中使用同构、同态等技术复用矩阵数据，从而减少计算量，缩短仿真时间。电路单元的识别在数学上可归结为寻找同构子图的问题，在计算理论中属于NP-Hard类，传统的基于图搜索的方法虽然有通用性，但没有考虑特定应用中图的特殊结构，对于大规模的后仿电路，算法时间复杂度高，并不能高效地应用于该类型电路仿真中。
发明内容
为了解决现有技术存在的不足，本发明的目的在于提供一种存储单元的识别方法、设备及计算机可读存储介质，能够识别到存储电路中的存储单元，利用该识别信息辅助电路划分，以便在后续仿真中使用同构、同态等技术复用矩阵数据，从而减少计算量，缩短仿真时间。
为实现上述目的，本发明提供的一种存储单元的识别方法，包括以下步骤：
解析存储电路网表，建立存储电路模型；
识别存储电路的电阻网络；
识别电阻网络中的字线和/或位线；
根据识别的字线和/或位线提取连通分量；
对连通分量聚类，识别存储单元。
进一步地，所述解析存储电路网表，建立存储电路模型的步骤，还包括，将存储电路建模为二部图，所述二部图的顶点分为两类，分别对应电路中的器件和节点，所述二部图的每条边对应一组器件端口与节点的连接。
更进一步地，所述识别存储电路的电阻网络的步骤，还包括，利用并查集将二部图中每个电阻的器件顶点和节点顶点合并为并查集的同一类，并查集的不相交集合构成不同的电阻网络。
进一步地，所述识别电阻网络的字线/位线的步骤，还包括，遍历每个电阻网络，统计所述电阻网络连接晶体管端口类型的数量，将满足条件的电阻网络识别为字线/位线。
进一步地，所述根据电阻网络的字线/位线提取连通分量的步骤，还包括，去掉电阻网络的字线/位线上的所有边，保留其余边，利用并查集将每条边连接的器件顶点和节点顶点合并为同一类，并查集的不相交集合构成不同的连通分量。
进一步地，所述对连通分量聚类，识别存储单元的步骤，还包括，根据每个连通分量包含的器件特征进行聚类，特征相同的为同一类，器件数量最多的一类识别为存储单元。
更进一步地，所述根据每个连通分量包含的器件特征进行聚类，特征相同的为同一类的步骤，还包括，每个连通分量包含的晶体管数量、电阻数量、电容数量、节点数量全部相同时识别为同一类。
进一步地，还包括，输出识别信息并进行下一步仿真。
为实现上述目的，本发明还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的存储单元的识别方法的步骤。
为实现上述目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的存储单元的识别方法的步骤。
本发明的存储单元的识别方法、设备及计算机可读存储介质，具有以下有益效果：
1)可快速识别存储器电路中的存储单元，算法时间复杂度为O(N*D)，N为图顶点个数，D为顶点平均的度。利用该识别信息辅助电路划分，以便在后续仿真中使用同构、同态等技术复用矩阵数据，从而减少计算量，缩短仿真时间。
2)提供选项，让工程师可以根据电路调整识别参数，得到更加精准的识别。
3)对输入的前仿存储器电路与后仿存储器电路均能输出正确的识别结果。
本发明的其它特征和优点将在随后的说明书中阐述，并且，部分地从说明书中变得显而易见，或者通过实施本发明而了解。
附图说明
附图用来提供对本发明的进一步理解，并且构成说明书的一部分，并与本发明的实施例一起，用于解释本发明，并不构成对本发明的限制。在附图中：
图1为根据本发明的存储单元的识别方法流程图；
图2为根据本发明的实施例一存储器电路存储单元示意图；
图3为根据本发明的实施例一语法格式及参数说明示意图；
图4为根据本发明的实施例一命令识别网表中电阻网络示意图；
图5为根据本发明的实施例一命令设置网表中字线、位线阈值并识别字线、位线示意图；
图6为根据本发明的实施例一命令设置网表中电阻阈值并识别网表中电阻网络示意图；
图7为根据本发明的实施例一命令识别网表中存储单元示意图；
图8为根据本发明的实施例一命令设置输出内容示意图。
具体实施方式
以下结合附图对本发明的优选实施例进行说明，应当理解，此处所描述的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1为根据本发明的存储单元的识别方法流程图，下面将参考图1，对本发明的存储单元的识别方法进行详细描述。
首先，在步骤101，输入电路网表及选项。
优选地，输入存储电路网表与指定选项，输出对应电路中的存储单元信息。
本实施例中，语法及选项参数如图3所示，指定选项包括：-b：设定位线阈值；-w：设定字线阈值；-r：设定电阻阈值；-c：识别存储单元(如果不加此选项则只识别电路case中字线与位线)-d：如果需要观察识别结果，加入此选项设置输出形式。设置电阻网络中电阻阈值及字线、位线阈值。
在步骤102，解析电路网表，根据器件连接关系将电路建模为二部图。
优选地，二部图的顶点分为两类，分别对应电路中的device和node，图的每条边对应某个device端口与某个node的连接。
本实施例中，将电路建模为二部图可以减少电路存储规模，如果建模为普通图模型，连接边数规模为N*N,N为电路中器件数量；建模为二部图则电路中边数为k*N，k为平均每个器件端口数，N为电路中器件数量。
在步骤103，识别电路网表的电阻网络(R网络)，利用并查集将二部图中每个电阻的device顶点和node顶点合并为并查集的同一类，并查集的不相交集合构成不同的R网络。
优选地，遍历电路中的每一个电阻，将电阻两端的node连接起来，识别出电路中的所有RC网络。
在步骤104，识别字线、位线。
优选地，对每个R网络，搜索与之相连的mosfet，并统计mosfet端口类型(栅、源、漏)的数量，依据R网络连接器件端口数量和输入选项时预先设定的阈值识别该R网络是否为字线或位线。
在步骤105，提取连通分量。
优选地，去掉字、位线上的所有边，保留其它边，利用并查集将每条边连接的device顶点和node顶点合并为同一类。最终并查集的不相交集合构成不同的连通分量。
本实施例中，遍历二部图模型中的器件，通过并查集连接与之相连的mos管、RC网络以及node结点，当遍历到匹配的字/位线时断开连接，这样所有联通的结点都被聚类为一个集合。
在步骤106，对连通分量聚类，识别存储单元。
优选地，以每个连通分量包含的mosfet数量、电阻数量、电容数量、node数量为特征进行聚类，特征相同的为同一类。算法最终将数量最多的一类识别为存储单元。
本实施例中，特征相同指的是每个连通分量包含的mosfet数量、电阻数量、电容数量、node数量，当这些数量全部相同时识别为同一类。
在步骤107，识别结束后输出识别信息并进入下一步仿真阶段。
本实施例中，存储电路是一种特殊的电路，其电路结构包含大量重复的存储单元，如果能识别出存储电路中的存储单元，利用该识别信息辅助电路划分，以便在后续仿真中使用同构、同态等技术复用矩阵数据，从而减少计算量，缩短仿真时间
下面结合一具体实施例对本发明的存储单元的识别方法做进一步的说明。
图2为根据本发明的实施例一存储器电路存储单元示意图。
图3为根据本发明的实施例一语法格式及参数说明示意图。
图4为根据本发明的实施例一命令识别网表中电阻网络示意图。
图5为根据本发明的实施例一命令设置网表中字线、位线阈值并识别字线、位线示意图。
图6为根据本发明的实施例一命令设置网表中电阻阈值并识别网表中电阻网络示意图。
图7为根据本发明的实施例一命令识别网表中存储单元示意图。
图8为根据本发明的实施例一命令设置输出内容示意图。
如图3所示，根据设计要求，在EDA工具中添加memcellrecognition-tool命令，通过该命令及参数选项，实现识别存储器电路中存储单元的功能。
具体操作功能如下：
1.识别输入电路中电阻网络，如图4所示；
2.设置网表中字线、位线阈值并识别字线、位线，如图5所示；
3.设置网表中电阻阈值并识别网表中电阻网络，如图6所示；
4.识别网表中存储单元，如图7所示；
5.设置输出内容，如图8所示。
本发明提供了一种基于先进工艺节点对存储单元的识别方法，利用存储器电路结构的特性，提出一种启发式的高效识别大规模后仿存储器电路中所有存储单元的方法，通过输入存储电路网表，识别并保存识别结果，并输出识别相关信息。该方法对于输入的存储器电路网表，能够自动识别存储单元，并将识别结果输出供后续仿真使用。同时本发明提供一组可供设计人员调节的选项，让工程师可以根据电路调整识别参数，以便利用更多先验知识提高识别效率，得到更加精准的识别。
本发明的一个实施例中，还提供一种电子设备，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行如上文所述的存储单元的识别方法的步骤。
本发明的一个实施例中，还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序运行时执行如上文所述的存储单元的识别方法的步骤。
本领域普通技术人员可以理解：以上所述仅为本发明的优选实施例而已，并不用于限制本发明，尽管参照前述实施例对本发明进行了详细的说明，对于本领域的技术人员来说，其依然可以对前述各实施例记载的技术方案进行修改，或者对其中部分技术特征进行等同替换。凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。

Claims (9)

1.一种存储单元的识别方法，其特征在于，包括以下步骤：
解析存储电路网表，建立存储电路模型；
识别存储电路的电阻网络；
识别电阻网络中的字线和/或位线；
根据识别的字线和/或位线提取连通分量；
所述根据识别的字线和/或位线提取连通分量的步骤，还包括，去掉电阻网络的字线/位线上的所有边，保留其余边，利用并查集将每条边连接的器件顶点和节点顶点合并为同一类，并查集的不相交集合构成不同的连通分量；
对连通分量聚类，识别存储单元。
2.根据权利要求1所述的存储单元的识别方法，其特征在于，所述解析存储电路网表，建立存储电路模型的步骤，还包括，将存储电路建模为二部图，所述二部图的顶点分为两类，分别对应电路中的器件和节点，所述二部图的每条边对应一组器件端口与节点的连接。
3.根据权利要求2所述的存储单元的识别方法，其特征在于，所述识别存储电路的电阻网络的步骤，还包括，利用并查集将二部图中每个电阻的器件顶点和节点顶点合并为并查集的同一类，并查集的不相交集合构成不同的电阻网络。
4.根据权利要求1所述的存储单元的识别方法，其特征在于，所述识别电阻网络的字线/位线的步骤，还包括，遍历每个电阻网络，统计所述电阻网络连接晶体管端口类型的数量，将满足条件的电阻网络识别为字线/位线。
5.根据权利要求1所述的存储单元的识别方法，其特征在于，所述对连通分量聚类，识别存储单元的步骤，还包括，根据每个连通分量包含的器件特征进行聚类，特征相同的为同一类，数量最多的一类识别为存储单元。
6.根据权利要求5所述的存储单元的识别方法，其特征在于，所述根据每个连通分量包含的器件特征进行聚类，特征相同的为同一类的步骤，还包括，每个连通分量包含的晶体管数量、电阻数量、电容数量、节点数量全部相同时识别为同一类。
7.根据权利要求1所述的存储单元的识别方法，其特征在于，还包括，输出识别信息并进行下一步仿真。
8.一种电子设备，其特征在于，包括存储器和处理器，所述存储器上储存有在所述处理器上运行的计算机程序，所述处理器运行所述计算机程序时执行权利要求1至7任一项所述的存储单元的识别方法的步骤。
9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序运行时执行权利要求1至7任一项所述的存储单元的识别方法的步骤。
CN202011608060.3A 2020-12-30 2020-12-30 一种存储单元的识别方法、设备及计算机可读存储介质 Active CN112597733B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202011608060.3A CN112597733B (zh) 2020-12-30 2020-12-30 一种存储单元的识别方法、设备及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011608060.3A CN112597733B (zh) 2020-12-30 2020-12-30 一种存储单元的识别方法、设备及计算机可读存储介质

Publications (2)

Publication Number Publication Date
CN112597733A CN112597733A (zh) 2021-04-02
CN112597733B true CN112597733B (zh) 2022-07-15

Family

ID=75206220

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011608060.3A Active CN112597733B (zh) 2020-12-30 2020-12-30 一种存储单元的识别方法、设备及计算机可读存储介质

Country Status (1)

Country Link
CN (1) CN112597733B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112801196A (zh) * 2021-02-04 2021-05-14 北京华大九天科技股份有限公司 一种存储器电路中存储单元的识别方法
CN113254722B (zh) * 2021-05-24 2022-06-17 北京华大九天科技股份有限公司 一种rc网络同构识别方法
CN113255252B (zh) * 2021-06-03 2022-05-24 北京华大九天科技股份有限公司 一种基于矩阵的rc电路存储方法
CN113435158B (zh) * 2021-07-14 2022-05-24 成都华大九天科技有限公司 一种重建电路并联子结构的方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111651337A (zh) * 2020-05-07 2020-09-11 哈尔滨工业大学 一种sram存储器空间服役故障分类失效检测方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100367285C (zh) * 2004-09-13 2008-02-06 中国科学院微电子研究所 一种基于静态随机存储器的快速仿真器及方法
US8406033B2 (en) * 2009-06-22 2013-03-26 Macronix International Co., Ltd. Memory device and method for sensing and fixing margin cells
CN102237131B (zh) * 2010-04-28 2013-11-06 中国科学院微电子研究所 一种降低存储器读干扰的电路及方法
US10290349B2 (en) * 2015-07-29 2019-05-14 Nantero, Inc. DDR compatible open array architectures for resistive change element arrays
CN105897253B (zh) * 2016-04-01 2018-10-23 上海新储集成电路有限公司 一种非易失性查找表电路的实现方法
US9966137B2 (en) * 2016-08-17 2018-05-08 Samsung Electronics Co., Ltd. Low power analog or multi-level memory for neuromorphic computing
US11163489B2 (en) * 2018-05-23 2021-11-02 SK Hynix Inc. Workload clusterization for memory system and method of executing the same
US10580481B1 (en) * 2019-01-14 2020-03-03 University Of Virginia Patent Foundation Methods, circuits, systems, and articles of manufacture for state machine interconnect architecture using embedded DRAM

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111651337A (zh) * 2020-05-07 2020-09-11 哈尔滨工业大学 一种sram存储器空间服役故障分类失效检测方法

Also Published As

Publication number Publication date
CN112597733A (zh) 2021-04-02

Similar Documents

Publication Publication Date Title
CN112597733B (zh) 一种存储单元的识别方法、设备及计算机可读存储介质
WO2019238109A1 (zh) 一种故障根因分析的方法及装置
CN1985257B (zh) 用于修改电路设计中的保持时间违反的方法和设备
CN103207941A (zh) 集成电路供电网络全参数模型下瞬态分析方法及系统
US8051402B2 (en) Method and apparatus for implementing communication between a software side and a hardware side of a test bench in a transaction-based acceleration verification system
CN103164585B (zh) 缓冲器的插入方法及装置
US20060161413A1 (en) Methods for fast and large circuit simulation
US8719752B1 (en) Hierarchical crosstalk noise analysis model generation
CN114818553B (zh) 一种芯片集成设计方法
US10068043B1 (en) Validating integrated circuit simulation results
Huang et al. Match and replace: A functional ECO engine for multierror circuit rectification
CN114742001A (zh) 一种基于多fpga的系统静态时序分析方法
JP2009238209A (ja) 回路検証装置、回路検証プログラムおよび回路検証方法
CN113177380B (zh) 一种基于dummy的时序优化方法
US20100042964A1 (en) Reuse of circuit labels in subcircuit recognition
US11443089B1 (en) Timing verification of non-standard library blocks
US7047139B2 (en) Sharing information between instances of a propositional satisfiability (SAT) problem
CN116911227B (zh) 一种基于硬件的逻辑映射方法、装置、设备及存储介质
US10540468B1 (en) Verification complexity reduction via range-preserving input-to-constant conversion
US8010920B2 (en) Constraint management and validation for template-based circuit design
US9529962B1 (en) System and method for generating and using sibling nets model for shared delay calculation across multi-instantiated blocks in the circuit design
CN105357118A (zh) 一种基于规则的流量分类方法和系统
CN112801196A (zh) 一种存储器电路中存储单元的识别方法
WO2023284088A9 (zh) 基于人工智能的电路设计方法与实现系统
CN114722748A (zh) 一种基于合取范式的半张量积sat求解方法及装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant