CN1487529A - 一个相变材料存储设备的刷新存储器单元 - Google Patents

一个相变材料存储设备的刷新存储器单元 Download PDF

Info

Publication number
CN1487529A
CN1487529A CNA031328180A CN03132818A CN1487529A CN 1487529 A CN1487529 A CN 1487529A CN A031328180 A CNA031328180 A CN A031328180A CN 03132818 A CN03132818 A CN 03132818A CN 1487529 A CN1487529 A CN 1487529A
Authority
CN
China
Prior art keywords
unit
resistance
memory cell
memory
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA031328180A
Other languages
English (en)
Other versions
CN1487529B (zh
Inventor
W��D������ɭ
W·D·帕金森
T·A·劳里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of CN1487529A publication Critical patent/CN1487529A/zh
Application granted granted Critical
Publication of CN1487529B publication Critical patent/CN1487529B/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0033—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • G11C16/3431—Circuits or methods to detect disturbed nonvolatile memory cells, e.g. which still read as programmed but with threshold less than the program verify threshold or read as erased but with threshold greater than the erase verify threshold, and to reverse the disturbance via a refreshing programming or erasing step
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • Dram (AREA)
  • Non-Volatile Memory (AREA)
  • Read Only Memory (AREA)

Abstract

一种技术，包含确定一个相变材料存储器单元的存储级别是否在离一个电阻阈值的一个预定余量范围之内。响应于该确定，该单元被有选择地写入。

Description

一个相变材料存储设备的刷新存储器单元
技术领域
这个发明一般涉及电子存储器，尤其涉及一个相变材料存储设备的刷新存储器单元。
背景技术
相变材料可以用来存储一个半导体存储器设备中的存储器单元的存储器状态。用这样的方式，在相变材料存储设备中使用的相变材料可以呈现至少两个不同的状态。这些状态可以被称作非晶和晶态。在这些状态之间的跃迁可以被有选择地启动。可以区分这些是因为非晶态通常呈现出比晶态更高的电阻系数。非晶态涉及一个更无序的原子结构。通常任何相变材料都可以使用来呈现这两个状态。然而，举例来说，薄膜硫族化物合金材料可能是尤其合适的。
相变可以被可逆地引起。因此，相变材料可以响应于温度的改变，从非晶改变到晶态并且此后可以恢复到非晶态，或者反之亦然。实际上，当相变材料在一个存储器单元中使用时，存储器单元可以被认为是一个可编程电阻，其在较高和较低电阻状态之间可逆地改变。相变可以由电阻加热引起，而中电阻加热由一个流过该材料的电流所引起。
发明内容
本发明的目的在于提供一种技术，包含确定一个相变材料存储器单元的存储级别是否在离一个电阻阈值的一个预定余量范围之内。响应于该确定，该单元被有选择地写入。
附图说明
图1描述了用于设置和重置一个相变材料存储设备的一个存储器单元的温度波形。
图2是依据这发明一个实施例的一个计算机系统示意图。
图3和5是流程图，描述了依据本发明的实施例、来刷新一个相变存储器单元的技术。
图4是由一个相变存储器单元呈现的一个电阻的例图。
图6是流程图，描述了依据本发明的实施例、从一个相变存储器单元中读取一位数据的技术。
图7和8是流程图，描述了依据本发明的实施例、来写一位数据到一个相变存储器单元中的技术。
图9是依据本发明一个实施例的一个相变材料存储设备的示意图。
图10是依据本发明的一个实施例、一个与图9中的相变材料存储设备的行译码器相关的真值表。
图11是依据本发明一个实施例、图9中的相变材料存储设备的一个列译码器的示意图。
图12是依据本发明的一个实施例、一个用于一条特定列线的读取路径电路的示意图。
图13是图12中的电路的阈电流电源的示意图。
图14是一个流程图，依据本发明的一个实施例描述了一种确定要被使用用于写复位操作的电流的技术。
图15是一个流程图，依据本发明的一个实施例描述了一种确定要被使用用于写设置操作的扫除衰减时间的技术。
具体实施方式
参见图2，依据本发明的一个的一个实施例30包含一个相变材料存储器32，其经由一条存储器总线36和一个存储控制器集线器34进行通信。存储器总线36包含用于往返于存储器32传递数据的通信线以及用于控制往返于存储器32的数据存储与检索的控制和地址线。一个特定的写或者读操作可能同时涉及写入数据到存储器32的几个设备中，或者从其中读取数据。
举例来说，在本发明的某些实施例中，相变材料存储器32可以包含各种存储器设备(例如，半导体存储芯片、或者包)，其中的每个设备都包含基于相变材料的存储器单元。举例来说，一个特定存储设备的每个存储器单元都可以包含一个呈现晶相和非晶相的相变材料(例如，一个薄膜硫族化物合金材料)。这些状态，按序，用来指示该存储器单元的存储器状态(例如，“1”和“0”状态)。
一个相变存储设备的存储器单元不局限于仅仅两个存储器状态(即，“1”状态和“0”状态)，而是代之以该存储器单元可以具有大量的状态。即，因为每个状态可以通过它的电阻来区分，多个电阻确定的状态可以是可能的，这允许在单个存储器单元中存储多个数据位。
已知有各种相变合金。通常，硫族化物合金包含来自周期表VI列的一个或多个元素。一中尤其合适的合金组是GeSbTe合金。
为了写入一位数据到一个相变存储器单元中，该单元可以要么经由一个称作设置电流脉冲的电流脉冲设置(例如，来存储一个“1”位数据)或者经由一个称作复位脉冲的电流脉冲重置(例如，以存储一个“0”位数据)。举例来说，图1描述了一个通常从大约时间T0延续到时间T2以把一个特定单元相变材料放置在晶态中的晶化置位脉冲20。如图所示，置位脉冲20描述了在相变材料温度中的一个瞬间上升。
置位脉冲20和复位脉冲10形成对比，复位脉冲10也是一个也与相变材料的较高温度相关的一个脉冲但是可能具有明显较短的持续时间，因为复位脉冲10从大约时间T0延续到T1。因此，复位脉冲10可以用来把一个基于相变材料的存储器单元从晶态变换为非晶态，或者把该存储器单元的状态“重置”为“0”。相反，置位脉冲20可以用来把该存储器单元的状态设置为“1”。更可取地是，设置加热被慢慢地除去，这是因为这趋向于把该单元保留在一个最佳的晶化设置状态并且允许使用和与重置使用相同的峰值加热。对于重置来说，加热必须被快速地淬火以避免晶化。因为加热是利用电流执行的，所以更可取地是重置电流为重置一位所需要的最小数乘以1.5，并且具有大约50纳秒的宽度和低于10纳秒的后缘。设置电流峰值和宽度与重置大约相同，但是更可取地是后缘要缓慢很多并且在一个微秒衰减时间的数量级上。重置电流的这些时间和幅值将随选择的相变材料和在该材料每一端的尺寸和电极类型而变化。更可取地是，对于小于0.05u的触头、TiAIN电极、以及氮化物端衬套，重置电流可以小于4毫安。
为了读取保存在该相变存储器单元中的数据位，路由一个电流通过该存储器单元以导致该单元两端产生一个电压。这个电压，按序，与由该单元呈现的电阻成比例。因此，一个较高的电压指示该单元是在非晶态，较高的电阻状态中；以及一个较低的电压指示该单元是在晶态，较低的电阻状态中。
在此假定：当存储器单元的相变材料是在晶态中时，它被认为是指示数据的一个“1”位，以及当它的相变材料是在非晶态中时，指示数据的一个“0”位。然而，要注意到：在本发明的其它实施例中，这个约定可以是相反的，即在这些实施例中，当该存储器单元的是在晶相中时它被认为指示一个数据的“0”位，以及当它的相变材料是在非晶相中时，它指示数据的一个“1”位。
为了检测一个特定单元的存储器状态，一个比较器的正相输入端可以与该单元相连以接收通过迫使一个电流，诸如10μa，通过该单元产生的单元电压的指示。举例来说，为了区分“1”位和“0”位，该比较器的反相输入端可以与一个起参考作用的阈值电压相连。因此，该比较器把该单元电压和这个阈值电压进行比较以产生一个该存储器单元是否存储了数据的一个“1”位或者数据的一个“0”位的指示。这个比较产生一个输出信号(读位指示)而且可以被保存在一个锁存器或者触发器中。
该阈值电压可以，例如，通过一个(阈值电阻的)阈值电阻和一个电流的乘积形成。这个电流，按序，可以具有(例如)和在读取存储器单元的存储位期间流过它的电流相同的幅值。用这样的方式，阈值电阻可以具有一个在用于数据的一个“1”位的存储器单元电阻和用于数据的一个“0”位的存储器单元电阻之间某处的电阻。因此，阈值电阻的电阻和流过该阈值电阻的电流的乘积产生阈值电压，一个位于在当存储器单元在非晶态中时的读取电压和当存储器单元在晶态中时的读取电压之间的某处的电压。
使用相变存储器单元的一个潜在困难是，因为很多不同的可能原因，由该单元呈现以指示一个特定存储器状态的电阻可能不可接收地接近于一个区分那个特定存储器状态和另一个存储器状态的阈值。例如，对于一个双存储器状态的单元，该单元可能具有一个指示非晶态，一个例如可以与位“0”相关的存储器状态的电阻。然而该单元的电阻可以接近于一个定义了在非晶和晶态之间跃迁的阈值电阻。因此，如果在该单元的电阻中发生了一个偶然的细微变化，该单元的电阻可以指示晶态，例如一个可能与位“1”相关的状态。因此，通常期望在该单元的电阻和定义在该单元存储器状态之间的跃迁的阈值电阻之间具有一个足够的余量。
一个不够的余量可能由置位脉冲和/或复位脉冲对错误的斜率和/或幅值的使用引起；而且不够的余量可能是从该存储器单元中一次或多次读取的结果。例如，流动电流通过一个特定相变存储器单元以从该单元中读取一位数据可以部分地改变由该单元呈现的电阻。作为一个更具体示例，如果该存储器单元是在非晶态(举例来说)中，从该单元中读取数据可以部分晶化该单元的相变材料，由此不期望地降低由该单元呈现的电阻。因此，由该单元呈现的存储器状态的完整性可能被损害了，尤其是如果后续从该单元中的读取进一步改变了该单元的电阻的话。
因此，由该相变存储器单元呈现以指示一个“1”或者“0”位的电阻可能太大(对于晶态)或者太小(对于非晶态)，以致于对于在该呈现的电阻和一个定义了在非晶和晶态之间分离点的阈值电阻之间不能存在一个足够的余量，是可能的。为了处理这个余量缺陷，依据本发明的某些实施例，存储器20中的一个存储设备可能使用一种在图3中描述的技术100来刷新一个特定的存储器单元。为了简化以下的讨论，假定一个特定存储器单元指示两个状态。然而，在本发明的其它实施例中，一个特定的存储器单元可以指示超过两个的存储器状态。然而，无论存储器状态的数目多少，在任何两个存储器状态之间的余量缺陷可以通过应用在此描述的刷新技术来处理。
参见图3，依据技术100，为了执行一个特定存储器单元的刷新，存储设备确定由该存储器单元呈现的电阻级别是否在一个定义了在非晶和晶态(即，存储器单元的两个状态)之间的跃迁点的电阻阈值级别的预定余量范围之内(块101)。例如，参见图4，对于呈现出一个高于阈值电阻级别605的电阻，一个特定单元被认为是在非晶态中并且因此指示一个特定数据位(例如，一个“0”位)。因对于呈现出一个低于阈值电阻级别605的电阻，该单元被认为是在晶态中，并且因此指示一个不同的数据位(例如，一个“1”位)。作为更具体的示例，对于电阻600，该单元被认为是在非晶态中，而且对于电阻602，该单元被认为是在晶态中。对于电阻604，该单元是在晶态中，但是电阻604没有在阈值电阻级别605的一个可接受余量之外。
回到图3，如果存储设备确定呈现的电阻在预定余量之外(菱形102)，则该存储设备不执行刷新。否则，如果在该余量之内，则该存储设备准备用由该存储器单元指示的当前数据位重写该存储器单元以刷新该单元的电阻。即，如果一个非晶态位在电阻方面比605高但是小于图4中的电阻609，则余量611是不充分的并且其应当被刷新。类似地，如果一个晶态位小于605但是大于在图4中的607，则余量614是不够的而且应当被刷新。
以这个方式，在这个准备中，存储设备可以调整用于写入一位数据到该单元中的适当参数(块103)。如下面进一步描述的那样，如果就在一位数据已经写入到该单元中以后就需要刷新的话，则该置位/复位脉冲的参数可能需要调整以确保涉及刷新操作的后续重写建立了用于该单元的适当电阻。例如，如果该单元被期望呈现一个与数据的“1”位有关的低电阻(举例来说)，但是反而呈现出一个比预期稍微高的电阻，则用来重写的置位电流脉冲的后缘斜率可以被增加以确保降低该单元的电阻。类似地，如果单元被期望呈现一个与数据的“0”位有关的高电阻，但是反而呈现出一个比预期稍微低的电阻，则可以增加在重写中该重置电流脉冲的幅值以确保该单元被正确地重置。在对用于重写该位的参数进行了调整(如果有的话)之后，该位被重写到单元中(块104)以完成刷新。
或者，代之以等待读取一位来确定它的余量是否足够，能够周期命令芯片逐渐(用其它读取或者写入分散开)或者连续地读取在该芯片上的所有位。这个有意的刷新能够非常类似于在一个DRAM中进行的那样来进行，并且举例来说，可以在加电时间之后每1小时进行一次(代替用于DRAM的每隔几个毫秒就进行)。能够在该芯片上进行时间计数(自我刷新)或者在该系统的外部进行(通过该计算机连续地经由在该芯片上的所有位进行操作)。作为选择，每当芯片被加电时，如果必要的话，这些位可以被全部读取和刷新。
图5描述了一个更具体的技术106，其可以由存储设备使用来刷新一个特定的存储器单元。为了确定是否存在一个足够的余量，技术106包含对该存储器单元执行两次读操作：一个第一读操作(块107)，其中一个第一阈值用来确定该存储器单元的状态(“1”或者“0”)；以及一个第二读操作(块108)，其中一个第二、更限制(更低的余量)阈值用来确定该存储器单元的状态。用这样的方式，第一阈值是由该存储设备在正常读操作中使用的电阻阈值，其在正常读操作期间区分在晶态和非晶态之间的界线。这个阈值级别在图4中被图形描述为在参考数字605处。一个电阻余量应当存在于该电阻阈值级别605的两侧上。作为选择，在一次读取期间，可以使用多个比较器而且该位电压同时和该阈值比较(来确定它是否是一个1或者0)以及和该余量阈值比较(来确保该单元用替换的余量进行读取)。这避免了确定是否需要一次额外的写入来提高单元余量的另一次读取的延迟。
确定余量是否存在是通过块108的读操作完成的，在该读操作中使用了一个第二阈值级别。这个第二阈值级别定义了用于在块107的读操作中检测到的特定存储器状态的余量边界。举例来说，如果在块107中的读操作指示该单元是在非晶态中，则在块108的读操作中使用了一个更高的电阻阈值609(图4)。该更高的阈值609定义了余量611的边界。如果在块107中的读操作指示该单元是在晶态中，则在块108的读操作中使用一个更低的电阻阈值607。该更低的阈值607定义了一个较低余量614的边界。
作为一个更具体的示例，在本发明的某些实施例中，由第二阈值建立的余量可以是离第一阈值的大约二十个百分点偏差(上或者下，取决于由在块107中的读操作检测到的存储器状态)。因此，如果在两次读操作107和108中读取的位由存储设备确定为是一致的(菱形109)，则存在一个足够的余量而且不进行刷新。因此，如果该位在用于不同阈值的状态中是不一致的，即一个指示不足余量的条件，则该存储设备通过在启动在块107中的位读取重写(块111)之前可能地调整(块110)写入参数(如上面结合技术100所述的那样)来执行存储器单元的刷新。避免不必要的写入是所希望的，这是因为通过减少写入周期可以极其显著地提高字段的持久性。
上述刷新技术100和106可以用于各种不同的情况。例如，参见图6，在本发明的某些实施例中，存储设备可以执行技术112，其中一种技术响应于存储设备从一个存储器单元中读取一位(块113)，如果在单元呈现的电阻和被用来正常读操作的电阻之间存在足够的余量则存储设备刷新存储器单元(块114)的技术。
图7描述了存储设备在本发明某些实施例中执行的技术115。在技术115中，响应于写入一个特定位到一个存储器单元中(块116)，如果在单元呈现的电阻和被用来正常读操作的阈值电阻之间存在足够的余量，则存储设备刷新该存储器单元(块117)。
图8描述了在本发明的某些实施例中，存储设备结合到一个特定存储器单元中的写操作执行的另一个技术118。在技术118中，存储设备确定存储器单元的存储器状态是否和要被写入到该存储器单元中的数据位一致以及在该单元呈现的电阻和被用来正常读操作的阈值电阻之间是否存在足够的余量(菱形119)。如果这个情况是真的，则存储设备不执行到该存储器单元写操作，因为在该存储器单元中已经保存了正确的位而且存在足够的余量。否则，如果需要确保在该单元呈现的电阻和被用来正常读操作的阈值电阻之间存在一个足够余量的话，则存储设备写入新的位到该存储器单元中(块120)并且刷新该存储器单元(块121)。
图9描述了依据本发明某些实施例的存储器32中的一个特定存储设备33。为了描述本发明许多可能实施例中的某些而描述了存储设备33的具体结构。应当理解：可以使用其它和不同的结构，因为本发明的范围由附加的权利要求所定义。存储设备33可以执行上面结合图3和5-8描述的一个或多个技术。
作为一个对在实际字段操作中体验的可靠性的进一步改进(虽然不在最坏情况检测中)，存储设备33可以被编程来在写入一位之前首选读取它，如果该位已经在要被写入的期望状态中，则跳过写入周期(但是这只有当余量仍然足够时)。这将提高字段的可靠性，因为对于一个给定位的可靠性经常是与该位所经历的写入周期总数相关。对于请求把一位编程为该位已经处于的那个状态、如在写入之前的一次预读取确定的那样的字段，忽略在读取和确认余量之后的请求将提高可靠性，因为和一次写操作相比，一次读操作对经历的字段可靠性具有少得多的影响。
在本发明的某些实施例中，为了确定用于重置的最佳写入电流，在一个块中写入位所必须的最小重置电流可以通过总数或者通过百分比来记录。一旦某个数被超过了，此后试图用于一次重置或者设置的最小重置电流应当被增加到这个级别。更可取地是，重置电流将以这个最小级别开始，并且尤其是对于试图重置该位，该电流将以小的增量递增直到该位具有足够余量被满意地写入为止。
在本的某些实施例中，在图14中描述技术700，可以用来确定被使用用于重置一个特定块中的单元的电流级别。术语“块”是指共享一个阈值传感器(例如，比较器)的存储设备的最小部分。在技术700中，存储设备33使用用于该重置操作的预定电流电平重置在该块中的下一个单元(块702)。对于每次初始尝试重置一个特定单元并且建立用于该单元的一个可接受余量，该重置电流电平被设置为一个最低的电平并且此后为随后的尝试向上进行调整，如下面描述的那样。如下所述，在该块的所有单元被写入之后可以调整该最小重置电流。
在重置下一个单元(块702)之后，存储设备33确定在重置操作之后是否有一个足够的余量(菱形704)。如果没有的话，存储设备33增加电流电平(块706)并且返回到块702。否则，存储设备33增量一个适当的计数器(块710)以记录当前的重置电流电平。用这样的方式，存储设备33可以包含计数器409(参见图9)，其每个都与一个特定的重置电流范围有关。通过增量适当的计数器，就记录了足以重置一个特定单元并且确保该单元具有一个适当余量的电流。用这样的方式，通过检查用于重置在一个特定块中单元的电流记录，存储设备33则可以基于一个是否增加最小重置电流电平的判定。例如，存储设备33可以确定是否有很多单元已经使用一个比最小电流电平高的电流重置了(菱形714)。如果是这样的话，则存储设备调整用于重置操作的最小电流电平(块716)并且把这个存储在存储设备33中的一个预定义位置中。例如，这个预定义位置可以是仅仅可由存储设备33的控制电路400(图9)访问的一排。
一个更可取的顺序可以是在电流X处执行一次写重置操作，然后进行读取以确信该重置操作用足够的余量来完成。如果不是这样的话，则在(1.1)X处写该单元，然后进行读取以确定是否有足够的余量。如果没有一个足够的余量，则在(1.2)X处写该单元，并再次进行读取，等等。因此重置变为递增电流的一系列重置扫描直到该位用足够的余量写入为止。通过递增用于该成功的电流的一个计数器来记录那个电流。当有足够的位是在一个较高电流处写入时(添加所有较高的电流值)，则为将来的写入增加最低的起动电流。这个信息能够被保存在非易失性相变存储器的一个可由存储设备33访问且不可由用户访问(除了用于测试目的之外)的特定行中。
类似于重置电流的设置，在图15中描述技术780可以用来为一次写入设置操作建立一个最小的下降扫描时间。在技术780中，存储设备33使用一个预定的扫描衰减时间来设置在一个块中的下一个单元(块782)。对于每次初始尝试设置一个特定单元并且建立用于该单元的一个可接受余量，该扫描衰减时间被设置为一个最小的时间并且此后向上进行调整，如下面描述的那样。如下所述，在该块的所有单元被写入之后可以调整该最小时间。
接下来在技术780中，存储设备33确定余量是否是足够的(块784)。如果不是的话，则增加该扫描衰减时间(块786)，而且控制返回到块782。否则，存储设备33增加一个适当的计数器409(图9)以记录该扫描衰减时间(块790)。如果存储设备33确定在该块中有更多的位要处理(菱形792)，则控制返回到块782。否则，存储设备33确定是否有很多的位已经使用大于最小扫描衰减时间的扫描衰减时间进行写入(菱形794)。如果是这样的话，则存储设备33调整扫描衰减时间(块796)并且把它存储在可由控制设备419访问的存储器中。
因此，一次特定设置从当前的最小数重置电流电平开始。作为一个更具体的示例，如果一次写入是不成功的，则该设置扫描下降时间增加20％。如果这是不成功的，则设置电流被增加20％，然后在更高的设置扫描时间处重复该设置操作。如上所述，增加一个计数器409来反映该成功的电流是否大于最小值。类似地，如果设置扫描时间的数值被增加了则增加该设置扫描计数器409。对于其中设置电平不通过增加的衰减时间实现，而是通过一个快速的衰减时间并且使用一个显著小于重置峰值电流的峰值电流电平实现的芯片，这个电流的幅值以一种连续地使用小于I重置的电流的二进制或者线性搜索进行变化，直到发现一个把在读取模式中的电阻设置在一个期望范围中的电流为止。一旦找到了该期望的电流，可以增加一个计数器以便可以为那个块或者芯片定义一个更智能的起动电流，其或许在最频繁成功的I设置电流的百分之150处开始该初始电流，并且从那儿指向降低。当写入多个电平到该单元中时，这个技术是最可取的。
在本发明的某些实施例中，在工厂处，该芯片通过块(共享一个阈值传感器的存储器最小部分)进行扫描。找到成功地写入在该阵列中所有位并具有足够余量的最小重置电流。然后这个电流被增加一个足够的数量，更可取地是大约20％，以用于在那个块中的后续写入。类似地，然后使用这个将设置在该块中所有位的重置电流选择值来找到最小的设置扫描斜率。然后，这个斜率更可取地被增加50％以确保用于设置位的足够余量。更可取地是，在工厂中、在高低温度处检查设置扫描斜率衰减时间和重置电流。在本发明的某些实施例中，为在该芯片上的所有块去做这个过程。
如本领域技术人员能够理解的那样，存储设备33包含经由列线130和行线132寻址的存储器单元140。每个存储器单元140都包含一个状态通过写入预置/设置周期控制以存储数据的一个相关位的相变材料。
虽然在图9中描述了存储器单元140的一个4X4块，应当理解这个阵列尺寸是用来简化继续进行讨论。因此，存储设备33可以具有一个明显更大或者更小的存储器单元140阵列。
如能够从图9中看出的那样，每个存储器单元140都和一条特定列线130(也称作一条“位线”)和一条特定行线132有关，而且激活相关的列130和行132线选择用于一次写或者读操作的单元140。用这样的方式，存储器单元140可以与它的相关列线130相连而且可以经由事实上是一个二极管142(例如，更可取地是一个尺寸重要的PNP双极结晶体管(BIT))的东西连接到它的相关行线132。因此当选定一个特定存储器单元140时，它的相关列线130被驱动为高电平而且它的相关行线132被驱动为低电平，这是一个导致一个电流脉冲流过存储器单元140的条件。这个电流脉冲的幅值和持续时间确定了选定的存储器单元140是否正被读取，设置(经由一个写入置位脉冲)或者重置(经由一个写入复位脉冲)。
响应于地址信号(称作A0、A1、WB0和WB1)，行译码器124选定一条、两条或者四条行线132。用这样的方式，行译码器124响应于这些地址信号，有选择地把行选定信号(称作X0、X1、X2和X3)驱动为低电平以选定一条或多条行线132。举例来说，某个地址信号组合可以导致行译码器124选定两条行线，另一个地址信号组合可以导致行译码器124选定一条行线132，另一个地址信号组合可以导致行译码器124选定行线132中的四条，等等。当行译码器124驱动行线(多条)132为低电平时，取决于由列译码器122进行的选择，这使得对一个或多个存储器单元140进行一个读取或者写入周期。
列译码器122，响应于它接收的地址选择信号(称作A2、A3、WB3和WB2)，驱动列选择信号(称作Y0、Y1、Y2和Y3)为高电平以选择一条或多条列线130。用这样的方式，当一个列选择信号被驱动为高电平时，相应的列线130就已经被选定。类似于行译码器124，列译码器122可以选定一条、两条或者四条列线130。因此，由列译码器122进行的列线(多条)选择和由行译码器124进行的行线(多条)选择寻址选定的存储器单元140并且可以用来寻址一块存储器单元140。
为了控制控制用于设置和重置选定存储器单元140的时间简档表电流，列译码器122接收称作QUENCH和SET_SLOPE的信号。SET_SLOPE信号为设置选定的特定存储器单元(多个)的置位脉冲(多个)确定尾部斜率(多个)。用这样的方式，当在一个写入设置周期期间认定SET_SLOPE信号(例如，驱动为高电平)时，列译码器122在该置位脉冲上给与一个尾部边沿，如在更远的下面描述的那样，该尾部边沿对于尾部边沿下降时间来说，更可取地是大于500纳秒。相反地当在一个写复位周期期间不认定该设置SLOPE信号(例如，驱动为低电平)时，列译码器122不添加这个后沿，其通过用一个更可取地是小于10纳秒的后缘快速地结束复位电流来产生一个重置位。
QUENCH信号用来控制置位或者复位脉冲结束的时间。用这样的方式，响应于被认定的QUENCH信号(例如，其被驱动为高电平)，列译码器122结束该电流复位/置位脉冲。相反地，响应于没有被认定的QUENCH信号，列译码器122允许电流复位或者置位脉冲(如果发生了的话)继续。因此，一旦由SET_SLOPE信号在一个写入置位周期期间建立的斜率已经传递了临界设置斜率晶化电流(大约是复位一位所需要电流的30％)，QUENCH信号可以用来结束这个斜率
由行124和列122解码器接收的地址信号可以以各种不同的方式使用来选定存储器单元140。作为至少一个可能实施例的一个示例，图10描述了一个真值表，其说明了响应于地址译码信号A0、A1、WB1和WB1的各种状态，行选定信号X0、X1、X2和X3的选择。如图所示，当所有的地址信号被驱动为低电平(由“L”状态指示)时，则行译码器120仅仅驱动X3行选定信号以选择一条相应的行线132。其它单独的行线132可以由A0和A1信号的组合选择，如在真值表110行1-4中描述的那样。对于这些由A0和A1信号进行的选择，要注意到WB0和WB1信号被驱动为低电平。真值表110的行5和6描述了当WB0信号被驱动为高电平以及WB1信号被驱动为低电平时的可能组合。如图所示，对于这些状态，两条行线132被选定，而且被选定的两条特定行线取决于A1信号的状态。当WB0和WB1信号都被驱动为高电平时，则所有的行线132都被选择，如在真值表110的行7中描述的那样。其它的组合可以用来选择行132。
图11描述了用于列译码器122的许多可能实施例中的一个。用这样的方式，在本发明的某些实施例中，列译码器122包含驱动电路150(作为示例，驱动电路150a、150b、150c和150d)，每个都与一条不同的列线130有关。为了响应于一个由解码电路180提供的信号而从它的相关列线130的一个或多个单元140中选择和读取/写入数据，激活一个特定的驱动电路150。更具体地说，解码电路180接收列地址信号A2、A3、WB2和WB3并且提供分别用于激活解码电路150a、150b、150c和150d的称作DECY0、DECY1、DECY2和DECY3的解码信号。举例来说，响应于由解码电路180进行的DECY0信号的认定而激活驱动电路150a。
在本发明的某些实施例中，驱动电路150可以具有在图11中为驱动电路150a说明的电路。具体来说，驱动电路150可以包含一个P通道金氧半导体场效应晶体管(PMOSFET)154，其具有它的源端子与一个正电压电源(称作VDD)相连以及它的漏端子与一个PMOSFET 158的源端子相连。PMOSFET 158的漏端子，按序，与和驱动电路150有关的列线130相连。
PMOSFET 154的栅极端子从解码电路180接收相应的解码信号(DECY0、DECY1、DECY2或者DECY3)。举例来说，对于驱动电路150a，PMOSFET 154的栅极端子接收DECY0信号。当这个信号被认定(例如，驱动为高电平)时，PMOSFET 154的源极-漏极通路导通一个在一个写入周期中由PMOSFET 158传导的电流。用这样的方式，PMOSFET 158的栅极端子接收这样一个电流读出信号(称作S2)，其建立通过PMOSFET 154的源极-漏极通路、PMOSFET 158的源极-漏极通路的电流以及流入相关列线130的电流。因此，PMOSFETs 154和158的源极漏极通路连同列线130在写操作期间被串联连接在一起。
如下所述，取决于沿着一条特定列线130选定的存储器单元的数目，列译码器122调整S2信号的幅值以便使得当每条选定列线130有两个存储器单元140正被写入时，每个激活的驱动电路150提供比当每条选定列线130有一个存储器单元140正被写入时更多的电流到它的相关列线130。此外，响应于每条列线130四个存储器单元140的选择，列译码器122调整S2信号的幅值以便和当每条选定列线130有一个或者两个存储器单元正被写入时相比，把更多的电流应用到选定的列线130。
对于读操作，驱动电路150包含一个路由读电流到相关列线130的PMOSFET 156。用这样的方式，PMOSFET 156的源端子与PMOSFET 154的漏端子相连，而且PMOSFET 156的漏端子与和驱动电路150有关的列线130相连。PMOSFET 156的栅极端子接收一个称作S1的电流读出。用这样的方式，类似于S2信号，列译码器122调整S1信号的幅值以调整在一个读操作期间流过相关列线130的电流电平，因为PMOSFET156的源极-漏极和PMOSFET 154的漏极-源极通路和列线130串联连接。
每个驱动电路150还可以包含一个具有它的漏极-源极通路连接在相关列线130和地线之间的NMOSFET 157。NMOSFET 157的栅极端子接收一个复位信号(称作RESET)，一个在读操作之后认定的信号(例如，驱动为高电平)以放电由于列线130的电容而存储的能量。
虽然在图11中描述了一个用于驱动电路150a的详细示意图的一个示例，在本发明的某些实施例中，其它的驱动电路150b，150c和150d可以具有相似的设计。在本发明的其它实施例中，用于驱动电路150的其它设计是可能的。
为了产生和控制S2信号，在本发明的某些实施例中，列译码器122包含以下电路。这个电路包含一个具有它的栅极端子与地线相连的PMOSFET 186。PMOSFET 186的源端子与一个正电源电压(称作VDD)相连，而且PMOSFET 186的漏端子与PMOSFET 184的源端子相连。PMOSFET 184的栅和漏端子被连接在一起以提供S2信号。这些端子还与一个电阻188的一端相连。电阻188的其它端与一个N通道MOSFET(NMOSFET)194的漏端子相连，其中NMOSFET 194具有它的源端子与地相连。NMOSFET 194的栅极端子接收一个称作W4的信号。
因此由于这个布置，当W4信号被认定时，如由电阻器188的电阻确定的那样，NMOSFET 194导通流过PMOSFET 184和186的电流。这个电流，按序确定S2信号的电平，该S2信号按序又确定流过选定列线130的电流。
电阻188和NMOSFET 194是一个脉冲电路200的一部分。用这样的方式，在本发明的某些实施例中，列译码器122包含三个这样的脉冲电路200a、200b和200c。在脉冲电路200之间的区别由电阻188和在NMOSFET 194的栅极端子处接收的信号的值确定。用这样的方式，斜率电路200b接收一个称作W2的信号、并且斜率电路200c接收一个称作W1的信号。
当每条选定列线130仅仅有一个存储器单元140要被写入时，仅仅认定W1信号，并且因此，脉冲电路200c用来设置通过列线130的电流。然而，如果每选定的列线130有两个存储器单元140要被写入，则认定W1和W2信号(例如，被驱动为高电平)导致比当每条列线130有一个存储器单元140要被写入时的电流电平两倍的电流流过选定列线130。如果每一列有四个存储器单元140要被写入，则W1、W2、和W4信号全部被认定(例如，被驱动为高电平)，以导致额外的电流流过选定列线130。在每一脉冲电路200中的电阻188的电阻具有适当的值以实现在脉冲电路200当中的电流的必要二进制加权。
为了建立置位脉冲的后沿，在本发明的某些实施例中，每个脉冲电路200都包含一个NMOSFET 190和一个电容器192。用这样的方式，NMOSFET 190的栅极端子接收SET_SLOPE信号，并且NMOSFET 190的源端子与地相连。NMOSFET 190的漏端子与电容器192的一端相连，而且电容器192的另一端与MOSFET 194的漏端子相连。
由于这个排列，当执行一个写入设置周期时，认定SET_SLOPE信号以导致电容器192的两个端与地相连。因此，当MOSFET 194被去激活时，电容器192引入一个时间常数以产生置位脉冲的后沿。置位脉冲的结束可以经由QUENCH信号的认定来控制，该QUENCH信号的认定用来及早结束该周期以节省写入时间。
复位脉冲通过让SET_SLOPE信号不认定来创建，而且复位脉冲的结束经由QUENCH信号来控制，其更可取地是在每一列上使用一个未解码的n通道下拉来快速地把该列下拉到地，以保证在小于10纳秒内快速结束写入周期的后沿。
为了产生S1信号以建立读电流，列译码器122包含一个具有它的源极与VDD电源电压相连以及它的栅极端子与地相连的PMOSFET230。PMOSFET 230的漏端子与PMOSFET 232的源端子相连。PMOSFET232的栅和漏端子与电阻236的一端相连并且提供S1信号。电阻236的另一端与NMOSFET 234的漏端子相连，而且NMOSFET 234的源端子与地线相连。NMOSFET 234的栅极端子接收一个响应于一个读操作而认定(例如，被驱动为高电平)的信号(称作R)。因此，在一个读操作期间，从PMOSFET 230和232形成的读取反射镜(read mirror)形成了(经由S1信号)在选定列线(多条)130中的一个读电流。
每个位或者列线130，都与相关的读通路电路499相连，该电路499由存储设备33使用来检测和存储在一个读操作期间在列线130上显示的数据中的一位。参见图12，在本发明的某些实施例中，读通路电路499包含一个比较器500，其响应于一个读操作，把由相关存储器单元140呈现的电阻和由一个阈值电流源516和电阻508建立的一个电阻阈值进行比较。比较器500的正相输入端与列线130相连，而且比较器500的反相输入端与一个电流通信线502相连，其中该电流通信线502导通一个由阈电流源516提供的电流(称作IT)。
电阻508的一端与电流线502相连，而且电阻508的另一端与一个PNP BJT 510的发射极端相连。BJT 510的基极端和地相连，而且BJT 510的集电极端和地相连。由于这个排列，BJT 510事实上形成了一个在电阻508和地之间的二极管。
因此，由于上述排列，比较器500正相输入端接收在存储器单元140两端的电压指示，而且比较器500的反相输入端接收一个在电阻508两端的电压指示。在二极管142两端的电压降由由比较器500形成的比较中的BJT 510两端的电压降所抵消。
由于这个布置，比较器500事实上把存储器单元140的电阻(由(在正相输入端)的电压指示，该电压由存储器单元140所呈现的电阻和一个在读操作期间流过列线130的读电流(称作IC)所产生)和一个电阻阈值(由在反相输入端的电压指示，该电压由IT电流和电阻508的电阻的乘积所产生)进行比较。
因此，电阻阈值可以通过改变IT电流或者通过改变电阻508的值来进行改变。在本发明的某些实施例中，阈值电流源516(在存储设备33的控制电路400(图9)经由控制线514的控制下)通过调整IT电流的电平来调整电阻阈值。
用这样的方式，为了在一个特定存储器单元140上执行一个读操作，阈电流开关516可以把IT电流电平设置为和IC电流相同的电平。因此，如果电阻508的位于在高非晶态电阻和低晶态电阻之间的某处，则比较器500的反相输入端被设置为出现在比较器500的正相输入端处的低和高电压之间的某处。作为这个布置的结果，对于存储器单元140的高电阻非晶态，比较器500认定它的信号来指示一个“0”位(例如)，以及对于存储器单元140的晶态，比较器500不认定它的输出信号来指示另一个存储器状态(即，“1”位)。
为了确定由存储器单元140呈现电阻是否已经发生了严重的退化，在本发明的某些实施例中，阈值电流源516适当地增加或者降低IT电流以改变该电阻阈值。例如，如果在一个其中IT和IC电流电平大约相同的读操作中，则比较器500在读操作107期间(图5)检测用于存储器单元140的非晶态，然后阈电流源516可以用来(在控制电路400的控制下)通过在后续的读操作108(图5)中增加IT电流来增加该阈值。类似地，如果比较器500在读操作107(图5)中检测到用于存储器单元140的晶态，则阈电流源516可以由控制电路400控制来降低IT电流以在后续读操作108(图8)期间有效地降低电阻阈值。
其它的变化是可能的。例如，除操作IT电流电平来改变电阻阈值之外，其它的参数，诸如例如电阻508的阻值，也可以变化。本领域技术人员可以选择把该单元和传统的(居中)阈值(在图4中的605)进行比较，并且同时把它和较高和降低阈值(使用3个并行比较器)进行比较以避免延迟。输出端的逻辑比较将允许芯片确定是否需要一次刷新(或者一个修改了的写入周期来增加余量)。
在读通路电路499的其它特征当中，在本发明的某些实施例中，电路499可以包含一个D-型触发器504，其响应于一个时钟信号(称作CLK)的一个边沿存储比较器500的输出信号状态。用这样的方式，在一个读操作中，在比较器500具有足够的时间来指示相关存储器单元140的状态之后，CLK信号的状态变换状态以导致触发器504存储由比较器500检测到的位。参见图13，在本发明的某些实施例中，阈电流源516包含一个具有它的源端子与一个称作VDD的正电源电压相连的PMOSFET 520。PMOSFET 520的漏端子与另一个PMOSFET 522的源端子相连。PMOSFET 522的漏端子，按序与电流通信线路502相连。PMOSFET 520的栅极端子接收一个称作S_NORMAL#的信号，而且PMOSFET 522的栅极端子接收S1信号。由于这个布置在一个正常读操作107(图7)期间，当没有检查余量时，认定S_NORMAL#(例如，被驱动为低电平)以激活PMOSFET 520。流过PMOSFET 520的源极-漏极通路的电流电平由PMOSFET 522进行设置，如由S1信号控制。
阈电流源516包含额外的电路以在一个读操作期间控制IT电流的电平，在该读操作中为了当该单元在晶态中时检查用于该单元的余量，阈值被降低了。用这样的方式这个电路包含一个具有它的源端子与VDD电源电压相连的PMOSFET 524。PMOSFET524的栅极端子接收一个称作S_LOW#的信号。PMOSFET 524的漏端子与另一个PMOSFET 526的源端子相连，而且PMOSFET 526的漏端子与电流通信线路502相连。因此，由于这个布置，在阈值保持电流源516的低阈值模式期间，S_LOW#信号被认定(例如，被驱动为低电平)以导致PMOSFET 524的源极-漏极通路被导通。这个电流电平由PMOSFET 526设置。PMOSFET526以一个电流反射镜(current mirror)的布置和PMOSFET 528相连。用这样的方式，PMOSFET 526和528的栅极端子被连接在一起，而且PMOSFET 528的栅极端子与它的漏端子电阻530相连，该漏端子电阻530连接在PMOSFET 528的漏端子和地之间。PMOSFET 532的源极-漏极通路连接在VDD电源电压和PMOSFET 528的源端子之间。PMOSFET 532的栅极端子与另一个PMOSFET 524的栅极端子相连。因此，由于这个布置，可以选择电阻530的值以降低该电阻阈值。
在本发明的某些实施例中，阈电流源516还可以包含电路来增加IT的电流电平以当该存储器单元是在非晶态中时检查余量。用这样的方式，电流源516可以包含一个具有它的漏端子与电流通信线路502相连的PMOSFET 536。PMOSFET 536的源端子与PMOSFET 534的漏端子相连。PMOSFET 534的源端子按序与VDD电源电压相连。PMOSFET 534的栅极端子接收一个称作S_HIGH#的信号，这是一个被认定的(例如，被驱动为低电平)以指示增加的电阻阈值的信号。因此，当S_HIGH#信号被认定时，PMOSFET 534的源极-漏极通路导通，而且由这个源极-漏极通路导通的电流电平由PMOSFET 536确定。
PMOSFET 536以一个电流反射镜的布置和PMOSFET 540相连。用这样的方式，PMOSFET 536和540的栅极端子被连接在一起，而且PMOSFET 540的栅极端子与它的漏端子相连。电阻542连接在漏端子和地之间。PMOSFET 538的源极-漏极通路连接在VDD电源电压和PMOSFET 540的源端子之间。PMOSFET 534和538的栅极端子被连接在一起。因此，由于这个布置，响应于被认定的S_HIGH#信号，IT电流被增加到由电阻542的电阻设置的电平。
回过来参见图4，在存储设备33的其它特征当中，存储设备33可以包含控制电路400以产生信号来控制在存储设备33中如读周期、写预置周期和写复位周期这样的周期。控制电路400还启动读操作108来在一个余量检查期间比较(菱形102)位，以及控制阈电流源来选择在一个特定读操作期间使用的电阻阈值。控制电路400(经由输入线401)从存储器总线36接收指示涉及存储设备33的可能地址和命令的信号。用这样的方式，控制电路300可以解码一个突发的写操作，并且产生适当的信号来控制在存储设备33的目标存储器单元140中与突发的写操作有关的数据存储。存储设备33还可以包含额外的电路，诸如例如，一个数据缓冲器402来暂时存储流入和流出存储设备33的数据以及经由数据通信线405传递数据到存储器总线36。存储设备33还可以包含一个经由通信线407和存储器总线通信的地址缓冲器408。地址缓冲器408共享与存储器操作有关的地址以及解码该地址，而且在某种程度上可以(在通信线410上)产生提供给行124和列122解码器的地址信号。如上所述，控制电路400还适当增加计数器409并且在设备33的存储器中存储最小的设置扫描衰减时间和复位电流电平。
回过来参见图2，在本发明的某些实施例中，计算机系统30可以包含除存储控制器集线器34和存储器32之外的其它部件。尤其是，在本发明的某些实施例中，计算机系统30可以包含一个与系统总线40相连的处理器42(作为示例，一个或多个微处理器或者控制器)。系统总线40，按序与加速图形端口(AGP)总线44一道的存储控制器集线器34相连。AGP在由California Santa Clara的Intel公司于1996年7月31日公布的加速图形端口接口规范，修订版1.0，中进行了详细描述。
计算机系统30还可以包含一个显示控制器46，其与AGP总线44相连并且产生信号来驱动显示器48。存储控制器集线器34还(经由一个集线器接口50)连接到一个输入/输出(I/O)集线器52。I/O集线器52可以向，例如一个外围设备部件互连(PCI)总线54和扩展总线62，提供接口。PCI规范可以从Oregon 97214，Portland，的PCI专业组中获得。PCI总线54可以与一个网络接口卡(NIC)56相连，而且I/O控制器64可以从鼠标66接收输入，而且I/O控制器64可以从鼠标66和键盘68，以及软盘驱动器70的控制操作中接收输入。I/O集线器52还可以控制一个CD-ROM驱动器58的操作以及控制一个硬盘驱动器60的操作。
在本发明的某些实施例中，存储控制器集线器34可以包含一个存储控制器35。用这样的方式，存储控制器35起一个在存储器总线36和PCI 54、系统40和AGP 44总线之间的接口的作用。存储控制器35产生信号来指示与一个目标为相变材料存储器32中的单元的特定写或者读操作有关的控制信号、地址信号和数据信号。
虽然已经根据有限的实施例公开了本发明，在本领域的技术人员，利用这个公开的益处，将理解来自其中的许多修改和变化。附加的权利要求书将覆盖属于本发明真正精神和范围之内的所有这样的修改和变化。

Claims (54)

1.一种方法，包含：
确定一个相变材料存储器单元的存储级别是否在离一个电阻阈值级别的预定余量范围之内；以及
响应于该确定，有选择地写入到该单元中。
2.如权利要求1所述的方法，进一步包含：读取该单元；以及
响应于该读取执行确定。
3.如权利要求2所述的方法，其特征在于：响应于传输存储器状态的一个指示到一个输出缓冲器中出现该执行。
4.如权利要求1所述的方法，其特征在于：该确定包含：
把由该单元呈现的一个电阻和第一电阻阈值进行比较来检测第一数据位；
把该电阻和一个第二不同的阈值进行比较来检测一个第二数据位；
把第一和第二位进行比较来确定存储级别是否在预定义余量范围之内。
5.如权利要求1所述的方法，其特征在于：
存储器单元处于一个非晶态中；以及
该确定包含把由该单元呈现的一个电阻和第一电阻阈值进行比较，以及把该电阻和一个大于第一电阻阈值的第二电阻阈值进行比较。
6.如权利要求5所述的方法，其特征在于：第二电阻阈值比第一电阻阈值小大约百分之二十。
7.如权利要求1所述的方法，其特征在于：存储器单元处于一个晶态中；
确定退化程度包含把由该单元呈现的一个电阻和第一电阻阈值进行比较，以及把该电阻和一个小于第一电阻阈值的第二电阻阈值进行比较。
8.如权利要求7所述的方法，其特征在于：第二电阻阈值比第一电阻阈值大大约百分之二十。
9.如权利要求1所述的方法，进一步包含：
响应于存储级别在余量范围之内的确定写入到该单元。
10.如权利要求1所述的方法，其特征在于该确定包含：
把一个电流流过存储器单元以读取单元中的一个存储器状态。
11.一种方法，包含：
编程一个相变材料存储器单元来指示一个存储器状态；以及
响应于该存储器单元的存储级别是在离一个电阻阈值电平阈值级别一个预定余量范围之内的检测，有选择地刷新该存储器单元。
12.如权利要求11所述的方法，其特征在于：该编程包含把该存储器单元放置在非晶态和晶态的一个中。
13.如权利要求11所述的方法，进一步包含：
响应于从存储器单元中的一次读取执行该检测。
14.如权利要求11所述的方法，其特征在于：该刷新包含：重新编程该存储器单元。
15.一种方法，包含：
响应于来自一个相变材料单元的一次读操作，检测该单元以确定一个相变材料存储器单元的存储级别是否在离一个电阻阈值等级一个预定余量的范围之内。
16.如权利要求15所述的方法，其特征在于：存储级别指示一个单元的存储器状态。
17.如权利要求15所述的方法，其特征在于：存储级别包含由该单元呈现的一个电阻。
18.一个存储器设备，包含：
一个相变材料存储器单元；以及
一个电路，来：
确定一个相变材料存储器单元的存储级别是否在离一个电阻阈值级别的预定余量范围之内；以及
响应于该确定，有选择地写入到该单元中。
19.如权利要求18所述的存储设备，其特征在于：该电路检测该单元的一个存储器状态并且响应于该单元的读取执行该确定。
20.如权利要求18所述的存储设备，进一步包含：
一个输出缓冲器，响应于该单元的读取接收存储器状态的一个指示，
其特征在于：该电路响应于传输该指示到输出缓冲器，确定余量。
21.如权利要求18所述的存储设备，进一步包含：
一个比较器，把由该单元呈现的一个电阻的指示和该电阻阈值进行比较以产生该单元一个状态的第一指示，以及把由单元呈现的电阻和一个不同的第二电阻阈值进行比较来产生该状态的一个第二指示，该第一和第二指示指示存储级别是否在余量的范围之内。
22.如权利要求18所述的存储设备，其特征在于：该存储器单元处于晶态中，该存储设备进一步包含：
一个比较器，把由该单元呈现的一个电阻的指示和电阻阈值进行比较以产生该单元一个状态的第一指示，以及把该电阻和小于第一电阻阈值的一个不同的第二电阻阈值进行比较来产生该单元状态的一个第二指示。
23.如权利要求18所述的存储设备，其特征在于：该存储器单元处于非晶态中，该存储设备进一步包含：
一个比较器，把由该单元呈现的一个电阻的指示和电阻阈值进行比较以产生该单元一个状态的第一指示，以及把该电阻的一个指示和大于第一电阻阈值的一个不同的第二电阻阈值进行比较来产生该单元状态的一个指示。
24.一个存储器设备，包含：
一个相变材料存储器单元；以及
一个电路，来编程该存储器单元以呈现一个电阻来指示一个存储器状态，并且响应于一个相变存储器单元的存储级别是否在离一个预定阈值一个预定义余量的范围之内的确定，有选择地刷新存储器单元。
25.如权利要求24所述的存储设备，其特征在于：该电路产生一个电流来把该存储器单元放置在非晶态和晶态中的一个中。
26.如权利要求24所述的存储设备，其特征在于：该电路响应于从存储器单元中的一次读取确定该余量。
27.如权利要求24所述的存储器设备，其特征在于：该电路重新编程该存储器单元以刷新该存储器单元。
28.一个存储器设备，包含：
一个相变材料存储器单元；以及
一个电路，以响应于来自一个相变材料单元的一次读操作，检测该单元以确定一个相变材料存储器单元的存储级别是否在离一个电阻阈值一个预定余量的范围之内。
29.如权利要求28所述的存储器设备，其特征在于：存储级别指示该单元的一个存储器状态。
30.如权利要求28所述的存储器设备，其特征在于：该存储级别包含由该存储器单元呈现的一个电阻。
31.一个计算机系统，包含：
一个处理器；
一个相变材料存储器单元；以及
一个电路，来：
确定一个相变材料存储器单元的存储级别是否在离一个电阻阈值的一个预定余量范围之内；以及
响应于该确定，有选择地写入到该单元中。
32.如权利要求31所述的计算机系统，其特征在于：该电路检测该单元的一个存储器状态并且响应于该单元的读取执行该确定。
33.如权利要求31所述的计算机系统，进一步包含：
一个输出缓冲器，响应于该单元的读取接收存储器状态的一个指示，
其特征在于：该电路响应于传输该指示到输出缓冲器，确定余量。
34.如权利要求31所述的计算机系统，进一步包含：
一个比较器，把由该单元呈现的一个电阻指示和第一电阻阈值进行比较以产生该单元一个状态的一个第一指示，以及把该电阻和和一个不同的第二电阻阈值进行比较来产生该状态的一个第二指示，该第一和第二指示指示该存储级别是否在该余量的范围之内。
35.如权利要求31所述的计算机系统，其特征在于：
该存储器单元处于晶态中，该存储设备进一步包含：
一个比较器，把由该单元呈现的一个电阻指示和第一电阻阈值进行比较以产生该单元一个状态的一个第一指示，以及把该电阻和和一个小于第一电阻阈值的第二阈值进行比较来产生该单元状态的一个第二指示。
36.如权利要求31所述的计算机系统，其特征在于：
该存储器单元处于非晶态中，该存储设备进一步包含：
一个比较器，把由该单元呈现的一个电阻指示和第一电阻阈值进行比较以产生该单元一个状态的一个第一指示，以及把该电阻和和一个大于第一阈值的第二阈值进行比较来产生该单元状态的一个第二指示。
37.一个计算机系统，包含：
一个处理器；
一个相变材料存储器单元；以及
一个电路，来编程该存储器单元以呈现一个电阻来指示一个存储器状态，并且响应于一个相变存储器单元的存储级别是否在离一个预定电阻阈值一个预定余量的范围之内的确定，有选择地刷新该存储器单元。
38.如权利要求37所述的计算机系统，其特征在于：该电路产生一个电流来把该存储器单元放置在非晶态和晶态中的一个中。
39.如权利要求37所述的计算机系统，其特征在于：该电路响应于从存储器单元中的一次读取确定该余量。
40.如权利要求37所述的计算机系统，其特征在于：该电路重新编程该存储器单元以刷新该存储器单元。
41.一个计算机系统，包含：
一个处理器；
一个相变材料存储器单元；以及
一个电路，以响应于来自一个相变材料单元的一次读操作，检测该单元以确定一个相变材料存储器单元的存储级别是否在离一个电阻阈值一个预定余量的范围之内。
42.如权利要求41所述的计算机系统，其特征在于：存储级别指示该单元的一个存储器状态。
43.如权利要求41所述的计算机系统，其特征在于：存储级别包含一个电阻。
44.一种方法，包含：
读取一个相变材料存储器设备的全部单元；以及
为每个读取的存储器单元，确定该单元的一个存储级别是否在离一个电阻阈值一个预定余量范围之内，以及响应于该确定，有选择地写入到该单元中。
45.如权利要求44所述的方法，其特征在于：该读取包含和读取该单元的读操作和其它操作进行交替。
46.如权利要求44所述的方法，进一步包含：
响应于一个预定持续时间的到期，执行读取动作。
47.一种方法，包含：
重置一个相变材料存储器设备的单元；
为每次单元重置，确定为该单元提供一个足够余量的重置电流电平；以及
基于该确定，设置一个要被使用用于重置的最小电流。
48.如权利要求47所述的方法，进一步包含：
基于重置电流电平该数量超过了在增加之前的最小电流电平，增加该最小电流。
49.如权利要求47所述的方法，其特征在于：该单元包含一块存储器设备中的单元。
50.如权利要求49所述的方法，其特征在于：该块中的每个单元都与同一个阈值传感器有关。
51.一种方法，包含：
设置一个相变材料存储器设备的单元；
为每个单元，确定为该单元提供一个足够余量的扫描衰减时间；以及
基于该确定为该单元建立一个最小的扫描衰减时间。
52.如权利要求51述的方法，其特征在于：确定包含：
响应于使用一个高于最小扫描衰减时间的扫描时间的单元数目，在增加之前的最小扫描衰减时间上增加该最小扫描衰减时间。
53.如权利要求51所述的方法，其特征在于：该单元包含一块存储器设备中的单元。
54.如权利要求53所述的方法，其特征在于：该块中的每个单元都与同一个阈值传感器有关。
CN031328180A 2002-08-05 2003-07-21 相变材料存储设备、其刷新方法和包括所述设备的系统 Expired - Fee Related CN1487529B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US10/212630 2002-08-05
US10/212,630 2002-08-05
US10/212,630 US6768665B2 (en) 2002-08-05 2002-08-05 Refreshing memory cells of a phase change material memory device

Publications (2)

Publication Number Publication Date
CN1487529A true CN1487529A (zh) 2004-04-07
CN1487529B CN1487529B (zh) 2012-12-05

Family

ID=31187813

Family Applications (1)

Application Number Title Priority Date Filing Date
CN031328180A Expired - Fee Related CN1487529B (zh) 2002-08-05 2003-07-21 相变材料存储设备、其刷新方法和包括所述设备的系统

Country Status (10)

Country Link
US (1) US6768665B2 (zh)
EP (1) EP1527456B1 (zh)
KR (1) KR100545032B1 (zh)
CN (1) CN1487529B (zh)
AT (1) ATE422094T1 (zh)
AU (1) AU2003238958A1 (zh)
DE (2) DE60326046D1 (zh)
SG (2) SG135045A1 (zh)
TW (1) TWI261752B (zh)
WO (1) WO2004013862A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101930793A (zh) * 2009-06-22 2010-12-29 旺宏电子股份有限公司 用于感测及确定边限存储单元的存储器装置及其操作方法
CN101093723B (zh) * 2006-06-19 2012-01-04 奇梦达股份公司 使用温控置位脉冲进行编程的存储单元
CN101501782B (zh) * 2006-03-21 2012-06-20 飞思卡尔半导体公司 具有被控编程/擦除的非易失性存储器
US8467225B2 (en) 2007-12-10 2013-06-18 Kabushiki Kaisha Toshiba Semiconductor memory device and memory cell voltage application method
CN105190755A (zh) * 2014-01-28 2015-12-23 华为技术有限公司 存储设备以及存储方法

Families Citing this family (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6870755B2 (en) * 2002-08-02 2005-03-22 Unity Semiconductor Corporation Re-writable memory with non-linear memory element
JP4325275B2 (ja) * 2003-05-28 2009-09-02 株式会社日立製作所 半導体装置
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
US20040257848A1 (en) * 2003-06-18 2004-12-23 Macronix International Co., Ltd. Method for adjusting the threshold voltage of a memory cell
JP3752589B2 (ja) * 2003-06-25 2006-03-08 松下電器産業株式会社 不揮発性メモリを駆動する方法
US6930909B2 (en) * 2003-06-25 2005-08-16 Micron Technology, Inc. Memory device and methods of controlling resistance variation and resistance profile drift
KR100564577B1 (ko) * 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
US6937507B2 (en) * 2003-12-05 2005-08-30 Silicon Storage Technology, Inc. Memory device and method of operating same
TW200527656A (en) * 2004-02-05 2005-08-16 Renesas Tech Corp Semiconductor device
KR100618824B1 (ko) 2004-05-08 2006-08-31 삼성전자주식회사 상 변화 메모리 장치의 전류 펄스 폭을 제어하는 구동회로 및 프로그래밍 방법
KR100587702B1 (ko) * 2004-07-09 2006-06-08 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
KR100610014B1 (ko) 2004-09-06 2006-08-09 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
JP4646634B2 (ja) * 2005-01-05 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US7259982B2 (en) * 2005-01-05 2007-08-21 Intel Corporation Reading phase change memories to reduce read disturbs
JP4282612B2 (ja) * 2005-01-19 2009-06-24 エルピーダメモリ株式会社 メモリ装置及びそのリフレッシュ方法
US7307268B2 (en) * 2005-01-19 2007-12-11 Sandisk Corporation Structure and method for biasing phase change memory array for reliable writing
KR100688540B1 (ko) * 2005-03-24 2007-03-02 삼성전자주식회사 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US7280390B2 (en) * 2005-04-14 2007-10-09 Ovonyx, Inc. Reading phase change memories without triggering reset cell threshold devices
US8008745B2 (en) * 2005-05-09 2011-08-30 Nantero, Inc. Latch circuits and operation circuits having scalable nonvolatile nanotube switches as electronic fuse replacement elements
US8102018B2 (en) * 2005-05-09 2012-01-24 Nantero Inc. Nonvolatile resistive memories having scalable two-terminal nanotube switches
US7460389B2 (en) * 2005-07-29 2008-12-02 International Business Machines Corporation Write operations for phase-change-material memory
US7560337B2 (en) * 2006-01-09 2009-07-14 Macronix International Co., Ltd. Programmable resistive RAM and manufacturing method
US7460394B2 (en) * 2006-05-18 2008-12-02 Infineon Technologies Ag Phase change memory having temperature budget sensor
US20070279975A1 (en) * 2006-06-06 2007-12-06 Hudgens Stephen J Refreshing a phase change memory
US7405964B2 (en) * 2006-07-27 2008-07-29 Qimonda North America Corp. Integrated circuit to identify read disturb condition in memory cell
JP5410974B2 (ja) * 2006-08-08 2014-02-05 ナンテロ，インク． 不揮発性ナノチューブダイオード及び不揮発性ナノチューブブロック、並びにそれらを用いるシステム及びその製造方法
KR100825777B1 (ko) * 2006-09-26 2008-04-29 삼성전자주식회사 상 변화 메모리 장치의 파이어링 방법 및 상 변화 메모리장치
US7623401B2 (en) * 2006-10-06 2009-11-24 Qimonda North America Corp. Semiconductor device including multi-bit memory cells and a temperature budget sensor
KR100806341B1 (ko) * 2006-10-18 2008-03-03 삼성전자주식회사 부분 리프레쉬 동작을 수행하는 메모리 장치 및 방법
KR100843209B1 (ko) 2006-11-02 2008-07-02 삼성전자주식회사 버퍼 메모리를 포함하는 저항형 메모리 장치, 저항형메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리장치의 데이터 기입/독출 방법
KR100781550B1 (ko) * 2006-11-08 2007-12-03 삼성전자주식회사 상변화 메모리 장치 및 그 파이어링 방법
US7679980B2 (en) * 2006-11-21 2010-03-16 Qimonda North America Corp. Resistive memory including selective refresh operation
US7539050B2 (en) * 2006-11-22 2009-05-26 Qimonda North America Corp. Resistive memory including refresh operation
KR100868105B1 (ko) * 2006-12-13 2008-11-11 삼성전자주식회사 저항 메모리 장치
US7903447B2 (en) * 2006-12-13 2011-03-08 Macronix International Co., Ltd. Method, apparatus and computer program product for read before programming process on programmable resistive memory cell
US7548467B2 (en) * 2006-12-28 2009-06-16 Samsung Electronics Co., Ltd. Bias voltage generator and method generating bias voltage for semiconductor memory device
US7518934B2 (en) * 2007-03-23 2009-04-14 Intel Corporation Phase change memory with program/verify function
US7440316B1 (en) * 2007-04-30 2008-10-21 Super Talent Electronics, Inc 8/9 and 8/10-bit encoding to reduce peak surge currents when writing phase-change memory
US7852657B2 (en) * 2007-06-29 2010-12-14 Qimonda Ag Multiple write configurations for a memory cell
JP5503102B2 (ja) * 2007-07-04 2014-05-28 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリ装置
EP2015357A1 (en) * 2007-07-09 2009-01-14 STMicroelectronics S.r.l. Process for manufacturing an array of cells including selection bipolar junction transistors with projecting conduction regions
KR100919565B1 (ko) * 2007-07-24 2009-10-01 주식회사 하이닉스반도체 상 변화 메모리 장치
KR100944343B1 (ko) * 2007-08-10 2010-03-02 주식회사 하이닉스반도체 상 변화 메모리 장치
KR100919582B1 (ko) * 2007-08-10 2009-10-01 주식회사 하이닉스반도체 상 변화 메모리 장치
KR100934851B1 (ko) * 2007-08-10 2010-01-06 주식회사 하이닉스반도체 상 변화 메모리 장치 및 그 동작방법
KR101390337B1 (ko) * 2007-09-13 2014-04-29 삼성전자주식회사 멀티-레벨 상변환 메모리 장치, 그것의 프로그램 방법,그리고 그것을 포함한 메모리 시스템
US7879643B2 (en) 2008-01-18 2011-02-01 Macronix International Co., Ltd. Memory cell with memory element contacting an inverted T-shaped bottom electrode
US7879645B2 (en) 2008-01-28 2011-02-01 Macronix International Co., Ltd. Fill-in etching free pore device
US8027192B2 (en) 2008-08-20 2011-09-27 Samsung Electronics Co., Ltd. Resistive memory devices using assymetrical bitline charging and discharging
US7897954B2 (en) 2008-10-10 2011-03-01 Macronix International Co., Ltd. Dielectric-sandwiched pillar memory device
US8031516B2 (en) * 2008-12-12 2011-10-04 Stephen Tang Writing memory cells exhibiting threshold switch behavior
IT1392578B1 (it) * 2008-12-30 2012-03-09 St Microelectronics Rousset Metodo di programmazione multilivello di celle di memoria a cambiamento di fase utilizzante impulsi di reset adattativi
US7894254B2 (en) * 2009-07-15 2011-02-22 Macronix International Co., Ltd. Refresh circuitry for phase change memory
US8184491B2 (en) * 2009-08-17 2012-05-22 Industrial Technology Research Institute Method for reading memory cell
US8351289B1 (en) 2009-12-30 2013-01-08 Micron Technology, Inc. Apparatuses and methods for sensing a phase-change test cell and determining changes to the test cell resistance due to thermal exposure
US8634235B2 (en) 2010-06-25 2014-01-21 Macronix International Co., Ltd. Phase change memory coding
US8233345B2 (en) 2010-09-08 2012-07-31 International Business Machines Corporation Phase change memory cycle timer and method
KR101772019B1 (ko) * 2010-09-14 2017-08-28 삼성전자주식회사 저항성 메모리 장치 및 저항성 메모리 장치의 리프레시 제어 방법
US8374019B2 (en) 2011-01-05 2013-02-12 Macronix International Co., Ltd. Phase change memory with fast write characteristics
US8891293B2 (en) * 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
US9286205B2 (en) * 2011-12-20 2016-03-15 Intel Corporation Apparatus and method for phase change memory drift management
US8599606B2 (en) 2012-02-16 2013-12-03 Qualcomm Incorporated Memory bit repair scheme
US8743600B2 (en) * 2012-04-24 2014-06-03 Being Advanced Memory Corporation Processors and systems using cell-refreshed phase-change memory
US9001550B2 (en) 2012-04-27 2015-04-07 Macronix International Co., Ltd. Blocking current leakage in a memory array
US8964442B2 (en) 2013-01-14 2015-02-24 Macronix International Co., Ltd. Integrated circuit 3D phase change memory array and manufacturing method
US10235058B2 (en) 2013-12-12 2019-03-19 Commissariat à l'énergie atomique et aux énergies alternatives System and method for managing wear of an electronic memory
US10540099B2 (en) 2013-12-12 2020-01-21 Commissariat à l'énergie atomique et aux énergies alternatives System for managing the wear of an electronic memory
US10438658B2 (en) 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
US9792986B2 (en) 2015-05-29 2017-10-17 Intel Corporation Phase change memory current
US9779810B2 (en) 2015-09-11 2017-10-03 Macronix International Co., Ltd. Adjustable writing circuit
US9627055B1 (en) * 2015-12-26 2017-04-18 Intel Corporation Phase change memory devices and systems having reduced voltage threshold drift and associated methods
US10482960B2 (en) 2016-02-17 2019-11-19 Intel Corporation Dual demarcation voltage sensing before writes
KR102594412B1 (ko) * 2016-08-03 2023-10-30 삼성전자주식회사 임계 스위칭 소자를 갖는 반도체 소자 형성 방법
KR102636091B1 (ko) * 2016-10-14 2024-02-14 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법
US10147475B1 (en) * 2017-05-09 2018-12-04 Micron Technology, Inc. Refresh in memory based on a set margin
US10157650B1 (en) * 2017-07-26 2018-12-18 Micron Technology, Inc. Program operations in memory
US10319437B2 (en) * 2017-09-20 2019-06-11 Sandisk Technologies Llc Apparatus and method for identifying memory cells for data refresh based on monitor cell in a resistive memory device
US10706920B2 (en) 2017-11-02 2020-07-07 Samsung Electronics Co., Ltd. Memory device
KR102300559B1 (ko) 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
KR102401183B1 (ko) 2017-12-05 2022-05-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10269442B1 (en) 2017-12-28 2019-04-23 Micron Technology, Inc. Drift mitigation with embedded refresh
KR102711537B1 (ko) * 2019-10-22 2024-09-30 삼성전자주식회사 메모리 장치

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4228524A (en) * 1979-01-24 1980-10-14 Harris Corporation Multilevel sequence of erase pulses for amorphous memory devices
US5166758A (en) * 1991-01-18 1992-11-24 Energy Conversion Devices, Inc. Electrically erasable phase change memory
US5296716A (en) * 1991-01-18 1994-03-22 Energy Conversion Devices, Inc. Electrically erasable, directly overwritable, multibit single cell memory elements and arrays fabricated therefrom
CN1149558C (zh) * 1995-03-28 2004-05-12 东丽株式会社 光记录媒体及对光记录媒体的记录方法
US5687112A (en) * 1996-04-19 1997-11-11 Energy Conversion Devices, Inc. Multibit single cell memory element having tapered contact
US6075717A (en) * 1996-05-01 2000-06-13 General Electric Company PWM rectifier control with switching losses equally distributed among multiple switching devices
JP3596989B2 (ja) * 1996-10-03 2004-12-02 邦博 浅田 半導体記憶装置
US6087674A (en) * 1996-10-28 2000-07-11 Energy Conversion Devices, Inc. Memory element with memory material comprising phase-change material and dielectric material
US5909449A (en) * 1997-09-08 1999-06-01 Invox Technology Multibit-per-cell non-volatile memory with error detection and correction
JPH11250502A (ja) * 1998-02-26 1999-09-17 Sony Corp 光ディスク
US5912839A (en) * 1998-06-23 1999-06-15 Energy Conversion Devices, Inc. Universal memory element and method of programming same
US6141241A (en) * 1998-06-23 2000-10-31 Energy Conversion Devices, Inc. Universal memory element with systems employing same and apparatus and method for reading, writing and programming same
JP3819193B2 (ja) * 1998-12-09 2006-09-06 Ｔｄｋ株式会社 光記録方法
US6075719A (en) * 1999-06-22 2000-06-13 Energy Conversion Devices, Inc. Method of programming phase-change memory element
US6108241A (en) * 1999-07-01 2000-08-22 Micron Technology, Inc. Leakage detection in flash memory cell
JP2002015426A (ja) * 2000-06-27 2002-01-18 Ricoh Co Ltd 情報記録方法及び光記録媒体
US6404665B1 (en) * 2000-09-29 2002-06-11 Intel Corporation Compositionally modified resistive electrode
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
US6570784B2 (en) * 2001-06-29 2003-05-27 Ovonyx, Inc. Programming a phase-change material memory
US6545907B1 (en) * 2001-10-30 2003-04-08 Ovonyx, Inc. Technique and apparatus for performing write operations to a phase change material memory device
US6625054B2 (en) * 2001-12-28 2003-09-23 Intel Corporation Method and apparatus to program a phase change memory

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101501782B (zh) * 2006-03-21 2012-06-20 飞思卡尔半导体公司 具有被控编程/擦除的非易失性存储器
CN101093723B (zh) * 2006-06-19 2012-01-04 奇梦达股份公司 使用温控置位脉冲进行编程的存储单元
US8467225B2 (en) 2007-12-10 2013-06-18 Kabushiki Kaisha Toshiba Semiconductor memory device and memory cell voltage application method
CN101896977B (zh) * 2007-12-10 2013-07-03 株式会社东芝 半导体存储器器件和存储器基元电压施加方法
US8724371B2 (en) 2007-12-10 2014-05-13 Kabushiki Kaisha Toshiba Semiconductor memory device and memory cell voltage application method
CN103310837B (zh) * 2007-12-10 2016-05-11 株式会社东芝 半导体存储器器件和存储器基元电压施加方法
CN101930793A (zh) * 2009-06-22 2010-12-29 旺宏电子股份有限公司 用于感测及确定边限存储单元的存储器装置及其操作方法
CN101930793B (zh) * 2009-06-22 2013-11-20 旺宏电子股份有限公司 用于感测及确定边限存储单元的存储器装置及其操作方法
CN105190755A (zh) * 2014-01-28 2015-12-23 华为技术有限公司 存储设备以及存储方法
CN105190755B (zh) * 2014-01-28 2018-05-18 华为技术有限公司 存储设备以及存储方法

Also Published As

Publication number Publication date
US6768665B2 (en) 2004-07-27
WO2004013862A2 (en) 2004-02-12
US20040022085A1 (en) 2004-02-05
KR100545032B1 (ko) 2006-01-24
SG113466A1 (en) 2005-08-29
CN1487529B (zh) 2012-12-05
DE10331627A1 (de) 2005-04-28
EP1527456B1 (en) 2009-01-28
KR20040014198A (ko) 2004-02-14
SG135045A1 (en) 2007-09-28
WO2004013862A3 (en) 2004-03-18
ATE422094T1 (de) 2009-02-15
AU2003238958A1 (en) 2004-02-23
AU2003238958A8 (en) 2004-02-23
TWI261752B (en) 2006-09-11
EP1527456A2 (en) 2005-05-04
DE60326046D1 (de) 2009-03-19
TW200408943A (en) 2004-06-01

Similar Documents

Publication Publication Date Title
CN1487529A (zh) 一个相变材料存储设备的刷新存储器单元
CN1610952B (zh) 用于对相变材料存储器器件执行写操作的方法和装置
US9570163B2 (en) Immunity of phase change material to disturb in the amorphous phase
JP4295223B2 (ja) 情報を格納する方法及びシステム
CN1841557A (zh) 使用位专用参考电平来读存储器
US9659645B2 (en) Resistive memory device and method of writing data
KR100764738B1 (ko) 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
CN1881469A (zh) 不用触发重置单元阈值装置读取相变存储器
CN101140801B (zh) 相变随机存取存储器设备及相关的操作方法
CN1841558A (zh) 读相变存储器
US9111605B2 (en) Semiconductor storage apparatus or semiconductor memory module
US20130336054A1 (en) Programmable Resistance Memory with Feedback Control
CN1959846B (zh) 随机存取存储器、升压电荷泵和产生写驱动电压的方法
CN111192618B (zh) 确定耐久性降低的存储器控制器、存储器系统和操作方法
US8526258B2 (en) Variable resistance memory device and related method of operation
US11537471B2 (en) Memory controller, memory system including the same, and method of operating the memory controller
TW201320084A (zh) 半導體記憶體裝置及其連續程式控制電路與程式方法
US20130003450A1 (en) Mixed mode programming for phase change memory

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20121205

Termination date: 20210721

CF01 Termination of patent right due to non-payment of annual fee