CN101896977B - 半导体存储器器件和存储器基元电压施加方法 - Google Patents

半导体存储器器件和存储器基元电压施加方法 Download PDF

Info

Publication number
CN101896977B
CN101896977B CN200880119865.2A CN200880119865A CN101896977B CN 101896977 B CN101896977 B CN 101896977B CN 200880119865 A CN200880119865 A CN 200880119865A CN 101896977 B CN101896977 B CN 101896977B
Authority
CN
China
Prior art keywords
circuit
memory
voltage
memory cell
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN200880119865.2A
Other languages
English (en)
Other versions
CN101896977A (zh
Inventor
井上裕文
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japanese Businessman Panjaya Co ltd
Kioxia Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to CN201310217179.1A priority Critical patent/CN103310837B/zh
Publication of CN101896977A publication Critical patent/CN101896977A/zh
Application granted granted Critical
Publication of CN101896977B publication Critical patent/CN101896977B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G11C13/0011—RRAM elements whose operation depends upon chemical change comprising conductive bridging RAM [CBRAM] or programming metallization cells [PMCs]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/11—Metal ion trapping, i.e. using memory material including cavities, pores or spaces in form of tunnels or channels wherein metal ions can be trapped but do not react and form an electro-deposit creating filaments or dendrites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/10—Resistive cells; Technology aspects
    • G11C2213/12—Non-metal ion trapping, i.e. using memory material trapping non-metal ions given by the electrode or another layer during a write operation, e.g. trapping, doping
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Abstract

一种半导体存储器器件包括：多个平行的字线；多个平行的位线，其被形成为与所述多个字线相交；以及多个存储器基元，其被设置在所述字线与所述位线的交叉处。每一个存储器基元使其一端连接到所述字线而另一端连接到所述位线。所述器件还包括驱动电路，其操作为跨过所述字线和所述位线选择性地施加用于数据读取/写入的电压。所述器件还包括读出放大器电路，其被连接到所述多个位线并操作为读取/写入在所述存储器基元中存储的数据。所述器件还包括位线驱动辅助电路，其操作为基于由所述读出放大器电路从所述存储器基元读出的数据而选择性地调整所述多个位线上的电势。

Description

半导体存储器器件和存储器基元电压施加方法
技术领域
本发明涉及半导体存储器器件，更具体而言，涉及用于在半导体存储器器件中补偿存储器基元中的电压降的结构及其方法。
背景技术
高度集成和精细构图的半导体集成电路需要在更小的区域中以更高的密度形成部件。特别地，在半导体存储器中，一个重要课题为在更小的区域中以更高的密度形成部件以使位单价的价格更低。
然而，即使在现有技术的多值NAND闪速存储器或最低成本存储器中，伴随着制造比例尺的减小而发生的加工困难和对场效应晶体管的限制使得难以比现在更多地降低成本。
另一方面，以更高的密度制造存储器部件的方法可以提供具有三维类型结构的存储器基元(memory cell)，该存储器基元不使用场效应晶体管。这样的存储器基元可以包括能够沿两个方向限制电流的二极管或非欧姆部件以及诸如相变存储器、电阻可变存储器以及电导桥(conductance bridge)存储器的存储器部件。
然而，在三维类型的基元中，字线或位线的电阻伴随着比例尺的减小而增加并引起电压降。结果，作为一个大的问题，不能将精确的工作电压施加到所有存储器基元。因此，不能将最小基元阵列单位制造得更大，从而几乎不能减小芯片尺寸。
因此，存在对补偿存储器基元中的电压降的变化的技术的需求(例如，专利文件1)。
[专利文件1]美国专利6,480,438
发明内容
技术问题
本发明的一个目的为提供一种其存储器基元中的电压降得到补偿的高可靠性半导体存储器器件。
技术方案
在一个方面中，本发明提供一种半导体存储器器件，包括：多个平行的字线；多个平行的位线，其被形成为与所述多个字线相交；多个存储器基元，其被设置在所述字线与所述位线的交叉处，每一个存储器基元的一端连接到所述字线而另一端连接到所述位线；驱动电路，其操作为跨过所述字线和所述位线选择性地施加用于数据读取/写入的电压；读出放大器(sense amplifier)电路，其被连接到所述多个位线并操作为读取/写入在所述存储器基元中存储的数据；以及位线驱动辅助电路，其操作为基于由所述读出放大器电路从所述存储器基元读出的数据而选择性地调整所述多个位线上的电势。
在另一方面中，本发明提供一种半导体存储器器件，包括：多个平行的字线；多个平行的位线，其被形成为与所述多个字线相交；多个存储器基元，其被设置在所述字线与所述位线的交叉处，每一个存储器基元包括可变电阻器和串联连接到所述可变电阻器的二极管，所述可变电阻器操作为将可逆设定的电阻存储为数据；驱动电路，其操作为跨过所述字线和所述位线选择性地施加用于数据读取/写入的电压；读出放大器电路，其被连接到所述多个位线并操作为读取/写入在所述存储器基元中存储的数据；以及驱动辅助电路，其操作为基于由所述读出放大器电路从所述存储器基元读出的数据而选择性地调整线路上的电势，所述线路包括所述多个字线和位线中的任何一个。
在又一方面中，本发明提供一种存储器基元电压施加方法，其用于调整施加到存储器基元的电压，所述存储器基元被设置在多个平行的字线与多个平行的位线的交叉处，所述方法包括：将特定的电压施加到选择的字线以通过读出放大器电路读取与所述选择的字线相交的多个位线上的电势；在存储电路中存储由所述读出放大器电路读出的所述电势作为存储器基元上的信息；基于存储在所述存储电路中的所述信息通过驱动位线驱动辅助电路而选择性地将电压降补偿后的电压施加到所述多个位线，从而调整所述多个位线上的电势。
发明的效果
根据本发明，可以补偿存储器基元中的电压降，从而提供高可靠性的半导体存储器器件。
附图说明
图1为根据本发明的一个实施例的半导体存储器器件的框图；
图2为根据同一实施例的半导体存储器器件中的存储器基元阵列的一部分的透视图；
图3为沿I-I’线截取并从图2的箭头方向观察的截面视图；
图4为根据同一实施例的半导体存储器器件中的存储器基元阵列及其外围电路的电路图；
图5为示出了二值数据(binary data)情况下的存储器基元中的电阻分布和数据的图；
图6为波形图，其示出了同一实施例中的在数据写入时的选择信号/WS、BS以及写脉冲WP、BP；
图7示意性示出了根据同一实施例的半导体存储器器件中的存储器基元阵列及其外围电路；
图8简要示出了根据同一实施例的半导体存储器器件中的用于一个位线的列控制电路；以及
图9为流程图，其示例了根据本实施例中的一个实施例的存储器基元电压施加方法。
具体实施方式
下面将参考附图详细描述本发明的与半导体存储器器件相关的实施例。
[整体配置]
图1为根据本发明的一个实施例的非易失性存储器的框图。
该非易失性存储器包括以矩阵形式设置的存储器基元的存储器基元阵列1，每一个存储器基元包括稍后描述的电阻可变部件。在沿位线BL方向邻近存储器基元阵列1的位置处设置列控制电路2。列控制电路2控制存储器基元阵列1中的位线BL以从存储器基元擦除数据、在存储器基元中写入数据以及从存储器基元读出数据。在沿字线WL方向邻近存储器基元阵列1的位置处设置字线驱动电路3。字线驱动电路3选择存储器基元阵列1中的字线WL并施加为了从存储器基元擦除数据、在存储器基元中写入数据以及从存储器基元读出数据所需的电压。
数据I/O缓冲器4经由I/O线路而被连接到外部主机(未示出)，以接收写入数据、接收擦除指令、提供读出数据以及接收地址数据和命令数据。数据I/O缓冲器4向列控制电路2发送所接收的写入数据且从列控制电路2接收读出数据并将其提供到外部。从外部向数据I/O缓冲器4供给的地址经由地址寄存器5而被发送到列控制电路2和字线驱动电路3。从主机向数据I/O缓冲器4供给的命令被发送到命令接口6。命令接口6接收来自主机的外部控制信号并确定向数据I/O缓冲器4供给的数据是写入数据、命令、还是地址。如果该数据是命令，则该命令接口将其作为所接收的命令信号而传送到状态机7。状态机7管理整个非易失性存储器以接收来自主机的命令、读取、写入、擦除并执行数据I/O管理。
从主机向数据I/O缓冲器4供给的数据被传送到编码器/解码器电路8，编码器/解码器电路8的输出信号被供给到脉冲产生器9。根据输入信号，脉冲产生器9以特定的时序(timing)提供具有特定电压的写入脉冲。在脉冲产生器9处产生的脉冲被传送到通过列控制电路2和字线驱动电路3选择的任何线路。
[存储器基元阵列和外围电路]
图2为存储器基元阵列1的一部分的透视图，图3为沿图2的线I-I’截取并从箭头方向观察的一个存储器基元的截面视图。
存在平行设置的多条第一线路或字线WL0-WL2，其与平行设置的多条第二线路或位线BL0-BL2交叉。存储器基元MC设置在两种线路的每个交叉处并被夹在两种线路之间。希望地，第一和第二线路由诸如W、WSi、NiSi、CoSi的耐热低电阻材料构成。
存储器基元MC包括可变电阻器VR和非欧姆部件NO的串联电路，如图3所示。
在施加电压时，可变电阻器VR可以通过电流、热或化学能来使电阻变化。在可变电阻器VR的上表面和下表面上设置用作阻挡金属层和粘附层的电极EL1、EL2。电极的材料可以包括Pt、Au、Ag、TiAlN、SrRuO、Ru、RuN、Ir、Co、Ti、TiN、TaN、WN、LaNiO、Al、PtIrOx、PtRhOx、Rh/TaAlN。还可插入能够实现均匀取向的金属膜。可以进一步插入缓冲层、阻挡金属层和粘附层。
可变电阻器VR可以包括：通过晶体状态与非晶体状态之间的相变而使电阻变化的诸如硫属化物的可变电阻器(PRAM)；包含含有过渡元素的阳离子的复合化合物并通过阳离子的迁移或氢/氧离子的迁移来使电阻变化的可变电阻器；以及当阳离子构成桥(导电桥)时使电阻变化的可变电阻器(CBRAM)。
后一种可变电阻器VR可以包括记录层，该记录层使用其中高电阻状态为稳定状态的特定过渡氧化物。当特定的设定电压(set voltage)被施加到存储器基元MC时，使存储器基元MC从高电阻状态转变到低电阻状态(设定状态)。当低于设定电压且具有更长的脉冲宽度的重设电压(resetvoltage)被施加到处于低电阻状态的存储器基元MC时，使存储器基元MC通过热过程而转变到高电阻状态(重设操作)。
图4为使用二极管SD作为非欧姆部件NO的存储器基元阵列1及其外围电路的电路图。
在图4中，包含在存储器基元MC中的二极管具有连接到字线WL的阳极和经由可变电阻器VR而连接到位线BL的阴极。每一条位线BL使其一端连接到选择电路2a，该选择电路2a为列控制电路2的一部分。每一条字线WL使其一端连接到选择电路3a，该选择电路3a为字线驱动电路3的一部分。
选择电路2a包括在每一条位线BL处设置的选择PMOS晶体管QP0和选择NMOS晶体管QN0，晶体管QP0和晶体管QN0的栅极和漏极被共用连接。选择PMOS晶体管QP0使其源极连接到高电势电源Vcc。选择NMOS晶体管QN0使其源极连接到列控制电路2中的电路，该电路用于施加写入脉冲并在数据读取时提供检测电流。晶体管QP0、QN0具有连接到位线BL的共用漏极和被供应有位线选择信号BSi的共用栅极。
如下面所详细描述的，选择电路2a通过转换开关(changeover switch)23而被连接到读出放大器电路21或位线驱动辅助电路22。基于在读出放大器电路21处读出的位线信息，将位线选择信号BSj供应到选择晶体管QP0、QN0的栅极。在该情况下，再次选择位线BLj，并将位线BLj连接到修正电压产生电路49。
选择电路3a包括在每一条字线WL处设置的选择PMOS晶体管QP1和选择NMOS晶体管QN1，晶体管QP1和晶体管QN1的栅极和漏极被共用连接。选择PMOS晶体管QP1使其源极连接到字线侧驱动感测线WDS，该字线侧驱动感测线WDS用于施加写入脉冲并在数据读取时供应检测电流。选择NMOS晶体管QN1使其源极连接到低电势电源Vss。晶体管QP1、QN1具有连接到字线WL的共用漏极和被供应有用于选择每一条字线WL的字线选择信号/WSi的共用栅极。
[数据读取和写入]
接下来，描述二值数据读取/写入。
在上述电路中，在每一个存储器基元MC中数据被存储为可变电阻器VR的电阻。例如，在未选择状态下，字线选择信号/WS0、/WS1、...处于“H”电平(level)，而位线选择信号BS0、BS1、...处于“L”电平。在该情况下，所有字线WL被设定在“L”电平，所有位线BL被设定在“H”电平。在未选择状态下，所有存储器基元MC中的二极管SD被反向偏置并关断，因此没有电流在可变电阻器VR中流动。这里考虑对连接到字线WL1的所有存储器基元MC的选择。在该情况下，字线驱动电路3将字线选择信号/WS1设定为“L”电平，并且列控制电路2将位线选择信号BS0-BS2设定为“H”电平。结果，字线WL1被连接到字线侧驱动感测线WDS。因此，将“H”电平施加到驱动感测线WDS且将“L”电平施加到位线BL0-BL2导致字线WL1处于“H”电平且位线BL0-BL2处于“L”电平。因此，在选择的基元中，二极管SD被正向偏置以允许电流流动。通过可变电阻器VR的电阻，可以确定在选择的基元中流动的电流的量。因此，通过感测电流的值，便可以读出数据。即，通过如图5所示使擦除高电阻状态与“1”关联并使编程低电阻状态与“0”关联，对于小值，感测电流可被检测为“1”，而对于大值，感测电流可被检测为“0”。
未选择的字线WL和选择的位线BL0-BL2处于“L”电平，因此同样没有电流在其中流动。所以，除了选择的存储器基元之外，在其他存储器基元中没有电流流动。
接下来，描述二值数据写入。
图6为示出了在数据写入时的选择信号/WS、BS以及对驱动数据线WDS、BDS施加的写入脉冲WP、BP的波形图。从包含升压(booster)电路的脉冲产生器9产生写入脉冲WP、BP。
在从高电阻状态变化到低电阻状态的数据设定时，与数据写入目标存储器基元对应的字线WL1的字线选择信号/WS1被设定在“L”电平。此外，与写入目标存储器基元对应的一个或多个位线BLj的位线选择信号BSj被设定在“H”电平。同时，为字线侧驱动感测线WDS提供写入脉冲WP以将可变电阻器VR的电阻从擦除水平(erase level)变化到编程水平(program level)，如图5所示。从图1示出的脉冲产生器9提供写入脉冲WP，且该写入脉冲WP具有例如Vcc电平的脉冲高度。同时，为位线BL提供Vss电平的负写入脉冲BP。结果，高电阻状态(擦除状态)的可变电阻器VR可以被设定为低电阻状态(编程状态)。应注意，选择的位线BLj可以包括连接到已经处于低电阻状态的存储器基元MC的位线。
在从低电阻状态变化到高电阻状态的数据重设时，虽然可以单独擦除每一个存储器基元，但可以以批的方式擦除多个存储器基元。在该情况下，与数据擦除目标存储器基元对应的字线WL1的字线选择信号/WS1被保持在“L”电平且保持时间比在设定时更长。此外，与擦除目标存储器基元对应的一个或多个位线BLj的位线选择信号BSj同样被保持在“H”电平且保持时间比在设定时更长。在擦除时，存储器基元处于低电阻状态。因此，为字线侧驱动感测线WDS提供比设定时低的擦除脉冲EWP。此外，为位线BL提供Vss电平的负擦除脉冲EBP。由此，处于低电阻状态的可变电阻器中的较长时间的较大电流流动导致了焦耳热，这可以将可变电阻器重设到高电阻状态。
在上面，未考虑位线WL的电压降。然而，在实践中，随着字线WL被日益精细地构图，不能忽略电压降的影响。
使用图7来描述在存储器基元阵列1内部的存储器基元MC中的这样的电压降。
可能希望将特定的电压V1一次施加到在连接到一条字线WL的希望存取的存储器基元MC1-MCn中的各可变电阻器。在该情况下，位线BL1-BLn上的电势被设定为接地电势(GND)，并将电压V1施加到字线WL1。
然而，在实践中，从字线驱动电路3到存储器基元MC1-MCn的距离是不同的。因此，电压降的影响使跨过在存储器基元MC1-MCn中的可变电阻器VR施加的电压降低到V1-I×Rj(其中，I表示在字线WL1中流动的电流，Rj表示从字线驱动电路3到存储器基元MCj的电阻)。
如果在连接到一条字线WL的可存取的存储器基元MC1-MCn的存储器基元MCj中的可变电阻器VR处于低电阻状态，则贯通电流(through-current)在存储器基元MCj中流动。因此，在字线WL1中流动的电流I增大并使得电压降的影响更大。
结果，跨过在存储器基元MC1-MCn中的可变电阻器施加的电压发生变化，这使得难以在存储器基元MC中正确地存储信息，并劣化整个半导体存储器的可靠性。
[列控制电路的结构]
下面详细描述在改善了上述点的本发明的实施例中所使用的列控制电路2。
图7为示出了列控制电路2与其外围电路的配置的示意性电路图。列控制电路2包括读出放大器电路21，读出放大器电路21操作为从位线BL中的电流的值感测所存储的数据并存储数据。列控制电路2还包括位线驱动辅助电路22，其操作为基于在读出放大器电路21处读出的数据而向位线BL施加修正电压。列控制电路2还包括转换开关23，其被操作为在这些电路21、22之间选择性地切换。
图8更详细地示出了与一条位线BLj相关的列控制电路2。
读出放大器电路21包括充电/放电电容电路41、42以及数据高速缓存电路43。充电/放电电容电路41以与在位线BLj中流动的电流的值对应的速度积累由位线选择电路2a选择的特定时长的电荷。充电/放电电容电路42通过预充电MOS晶体管47而对该电容预充电持续特定的时长。
用于切换充电/放电的门MOS晶体管45在两个电容电路41和42都被充电了特定时长之后开启。如果在位线BLj中流动的电流的值大，则充电电路41中的充电电压为高电压，而如果在位线BLj中流动的电流的值小，则充电电路41中的充电电压为低电压。因此，在晶体管45开启之后，在前一情况下，在电容电路42中积累的电荷被保持，而在后一情况下，在电容电路42中积累的电荷被放电到电容电路41。因此，如果连接到位线BLj的存储器基元MC处于低电阻状态，则充电/放电电容电路42上的电势为“H”，而如果连接到位线BLj的存储器基元MC处于高电阻状态，则充电/放电电容电路42的电势为“L”。通过开启数据传输门MOS晶体管46，将电势信息传输到数据高速缓存电路43。数据高速缓存电路43可以包括能够存储该信息的触发器电路。数据高速缓存电路43被描述为读出放大器电路21的一部分，但数据高速缓存电路43可以被设置在半导体衬底上的另一区域中。
响应于从数据高速缓存电路43传输的信息，位线驱动辅助电路22驱动修正电压产生电路49，并且转换开关23驱动门MOS晶体管48。修正电压产生电路49产生修正电压以补偿由处于低电阻状态的存储器基元中流动的贯通电流引起的电压降。通过位线选择电路2a将修正电压施加到其电压将被修正的位线BLj。
其电压将被修正的位线BLj并不限于一个，而是可以为多个。门MOS晶体管44和门MOS晶体管48中的至少一个总是关断的，因此二者不会同时开启。即，包括两个门MOS晶体管44、48的转换开关23将位线选择电路2a的连接切换到读出放大器电路21或切换到位线驱动辅助电路22。
[存储器基元电压施加方法的实施例]
下面详细描述根据本实施例的一个实施例的存储器基元电压施加方法。
图9是示例出根据该实施例的存储器基元电压施加方法的流程图。本实施例涉及在处于重设状态的存储器基元MCn中正确地存储信息以使其进入设定状态的方法。
首先，在过程1中，字线驱动电路3选择一条字线WL1并将电压V2施加到字线WL1(步骤51)。电压V2为用于读取的电压，其可以与电压V1相同或不同。
接下来，在过程2中，位线驱动电路2a选择连接到希望设定的存储器基元MC的所有位线BLj，并开启转换开关23中的用于切换读出放大器电路的门MOS晶体管44(图8)。此后，位线驱动电路2a向位线BLj供应用于读取的电流脉冲，并且读出放大器电路21检测位线BLj中的电流的值并存储数据(步骤52)。
接下来，在过程3中，在数据高速缓存电路43中存储的信息被传送到转换开关23和位线驱动辅助电路22(步骤53)。同时，转换开关23中的用于切换读出放大器电路的门MOS晶体管44被关断。此外，转换开关23中的与希望存取的位线BLj相关的用于切换位线驱动辅助电路的门MOS晶体管48被开启。结果，向位线Blj的连接被从读出放大器电路21切换到位线驱动辅助电路22。
接下来，在过程4中，修正电压产生电路49产生电压V3(V3＞V2)，电压V3被施加到其在数据高速缓存电路43中存储的数据为“H”的位线BLj(步骤54)。由此，存储器基元MCj中的二极管SD被反向偏置以防止贯通电流流动。
V3为能够改变在希望的存储器基元MCn中的可变电阻器VR上的器件信息的电压。存储器基元MCn上的器件信息的变化需要施加电压V3(V3＞V2)，该电压V3能够改变存储器基元MCn中的可变电阻器VR的物理状态(也就是，造成电阻变化)。因此，通过位线驱动辅助电路22，将连接到低电阻状态的存储器基元MCn的位线BLj上的电势升高到V3。由此，存储器基元MCj中的二极管SD被深度反向偏置，从而防止贯通电流流动。
接下来，在过程5中，使用字线驱动电路3选择性地将用于写入的脉冲电压V3施加到字线WL1(步骤55)。
接下来，在过程6中，将在上述脉冲产生器9处产生的用于写入的脉冲电压(GND-α)施加到希望存取的位线BLj中的其在数据高速缓存43中存储的数据为“L”的位线BLj(步骤56)。在该情况下，α为用于补偿字线WL1中的电压降的修正电压，并且α可以通过存储器基元MCn的物理地址而确定。例如，可以通过当连接到字线WL的所有存储器基元MC处于高电阻状态时的标准电流值I乘以从存储器基元MC的物理地址确定的字线WL的标准电阻R来容易地计算α。此外，可以通过包含在单位基元阵列中的四个位置A、B、C、D(图7)处的存储器基元中的电流值来确定α，这些电流值在测试时被监视并且被存储在ROM熔丝(fuse)中。
依据根据本实施的存储器基元电压施加方法，可以有效地补偿存储器基元中的电压降。由此，可以对所关注的可变电阻器VR施加用于将存储器基元MC中的可变电阻器VR从重设状态移动到设定状态所需的修正电压。结果，可以改善整个半导体存储器中的数据可靠性。
[其他]
上面描述了本发明的实施例，但本发明不局限于这些实施例，而是可以给出各种修改和添加而不背离本发明的范围和精神。例如，电压降α的值可以根据连接到字线的被贯通的存储器基元的数目及其泄漏电流而变化，并可以通过电路以自对准的方式施加。代替将处于改变可变电阻器VR的物理状态的电势的电压施加到字线和将处于GND-α的电压降补偿后的电势的电压施加到位线，将处于改变可变电阻器VR的物理状态的电势+α的电势的电压施加到字线和将位线上的电势固定为GND可以产生同样的效果。

Claims (20)

1.一种半导体存储器器件，包括：
多个平行的字线；
多个平行的位线，其被形成为与所述多个字线相交；
多个存储器基元，其被设置在所述字线与所述位线的交叉处，每一个存储器基元的一端连接到所述字线而另一端连接到所述位线；
驱动电路，其操作为跨过所述字线和所述位线选择性地施加用于数据读取/写入的电压；
读出放大器电路，其被连接到所述多个位线并操作为读取/写入在所述存储器基元中存储的数据；以及
位线驱动辅助电路，其操作为在数据写入期间，基于由所述读出放大器电路从所述存储器基元读出的数据和所述字线的布线电阻而选择性地调整所述多个位线上的电势。
2.根据权利要求1的半导体存储器器件，还包括存储电路，所述存储电路操作为存储由所述读出放大器电路读出的所述存储器基元的数据，其中所述位线驱动辅助电路基于在所述存储电路中存储的数据而选择性地调整所述位线上的电势。
3.根据权利要求1的半导体存储器器件，其中
所述存储器基元包括可变电阻器和串联连接到所述可变电阻器的二极管，所述可变电阻器操作为将可逆设定的电阻存储为数据。
4.根据权利要求2的半导体存储器器件，其中
所述存储器基元包括可变电阻器和串联连接到所述可变电阻器的二极管，所述可变电阻器操作为将可逆设定的电阻存储为数据。
5.根据权利要求2的半导体存储器器件，其中
通过所述位线驱动辅助电路调整其电势的所述位线的数目等于一个或两个或更多。
6.根据权利要求1的半导体存储器器件，其中
所述位线驱动辅助电路将修正电压供应到所述位线以选择性地调整所述位线上的电势，基于所述存储器基元的物理地址来确定所述修正电压。
7.根据权利要求1的半导体存储器器件，还包括熔丝，所述熔丝被设置为存储先前测量的在特定存储器基元中的电流值，
其中所述位线驱动辅助电路将修正电压供应到所述位线以选择性地调整所述位线上的电势，基于所述熔丝的数据来确定所述修正电压。
8.根据权利要求1的半导体存储器器件，其中
所述读出放大器电路包括存储电路，所述存储电路操作为存储读出的数据，
所述位线驱动辅助电路基于在所述存储电路中存储的数据而选择性地调整在所述位线上的电势。
9.根据权利要求2的半导体存储器器件，其中
所述读出放大器电路包括：
第一充电/放电电容电路，其操作为根据在特定的存储器基元中流动的电流来积累电荷持续特定的时长，以及
第二充电/放电电容电路，其操作为积累特定的电荷持续特定的时长，
其中如果在所述特定的时长之后在所述第二充电/放电电容电路上的充电电压大于在所述第一充电/放电电容电路上的充电电压，则将在所述第二充电/放电电容电路中的电荷供应到所述第一充电/放电电容电路，而如果在所述特定的时长之后在所述第二充电/放电电容电路上的充电电压小于在所述第一充电/放电电容电路上的充电电压，则保持所述第二充电/放电电容电路中的电荷，然后将在所述第二充电/放电电容电路上的所述充电电压存储在所述存储电路中。
10.根据权利要求2的半导体存储器器件，其中所述驱动电路基于在所述存储电路中存储的数据而调整所述字线。
11.一种半导体存储器器件，包括：
多个平行的字线；
多个平行的位线，其被形成为与所述多个字线相交；
多个存储器基元，其被设置在所述字线与所述位线的交叉处，每一个存储器基元包括可变电阻器和串联连接到所述可变电阻器的二极管，所述可变电阻器操作为将可逆设定的电阻存储为数据；
驱动电路，其操作为跨过所述字线和所述位线选择性地施加用于数据读取/写入的电压；
读出放大器电路，其被连接到所述多个位线并操作为读取/写入在所述存储器基元中存储的数据；以及
驱动辅助电路，其操作为在数据写入期间，基于由所述读出放大器电路从所述存储器基元读出的数据和所述字线的布线电阻而选择性地调整线路上的电势，所述线路包括所述多个字线和位线中的任何一个。
12.根据权利要求11的半导体存储器器件，还包括存储电路，所述存储电路操作为存储由所述读出放大器电路读出的所述存储器基元的数据，
其中所述驱动辅助电路基于在所述存储电路中存储的数据而选择性地调整所述线路上的电势。
13.根据权利要求11的半导体存储器器件，其中
通过所述驱动辅助电路调整其电势的所述线路的数目等于一个或两个或更多。
14.根据权利要求11的半导体存储器器件，其中所述驱动辅助电路将修正电压供应到所述线路以选择性地调整所述线路上的电势，基于所述存储器基元的物理地址来确定所述修正电压。
15.根据权利要求11的半导体存储器器件，还包括熔丝，所述熔丝被设置为存储先前测量的在特定存储器基元中的电流值，
其中所述驱动辅助电路将修正电压供应到所述线路以选择性地调整所述线路上的电势，基于所述熔丝的数据来确定所述修正电压。
16.根据权利要求11的半导体存储器器件，其中
所述读出放大器电路包括存储电路，所述存储电路操作为存储读出的数据，
所述驱动辅助电路基于在所述存储电路中存储的数据而选择性地调整所述线路上的电势。
17.一种用于在数据写入期间对存储器基元的存储器基元电压施加方法，所述存储器基元被设置在多个平行的字线与多个平行的位线的交叉处，所述方法包括以下步骤：
将特定的电压施加到选择的字线以在读出放大器电路处读取与所述选择的字线相交的多个位线上的电势；
在存储电路中存储由所述读出放大器电路读出的所述电势作为存储器基元上的信息；
基于在所述存储电路中存储的所述信息和所述字线的布线电阻而通过驱动位线驱动辅助电路来选择性地将所述字线中的电压降补偿后的电压施加到所述多个位线，从而调整所述多个位线上的电势。
18.根据权利要求17的存储器基元电压施加方法，其中选择性地将所述字线中的电压降补偿后的电压施加到所述多个位线的步骤包括通过选择的存储器基元的物理地址来计算所述字线中的所述电压降。
19.根据权利要求17的存储器基元电压施加方法，其中选择性地将所述字线中的电压降补偿后的电压施加到所述多个位线的步骤包括通过在熔丝中先前存储的特定存储器基元中的电流值来计算所述字线中的所述电压降。
20.根据权利要求17的存储器基元电压施加方法，还包括在存储电路中存储由所述读出放大器电路读出的所述电势作为存储器基元上的信息的步骤之后的如下步骤：
基于在所述存储电路中存储的所述信息，将与施加到字线的用于写入的电压相同的电压施加到特定的位线。
CN200880119865.2A 2007-12-10 2008-09-09 半导体存储器器件和存储器基元电压施加方法 Expired - Fee Related CN101896977B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201310217179.1A CN103310837B (zh) 2007-12-10 2008-09-09 半导体存储器器件和存储器基元电压施加方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP317992/2007 2007-12-10
JP2007317992A JP5072564B2 (ja) 2007-12-10 2007-12-10 半導体記憶装置及びメモリセル電圧印加方法
PCT/JP2008/066795 WO2009075130A1 (en) 2007-12-10 2008-09-09 Semiconductor memory device and memory cell voltage application method

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN201310217179.1A Division CN103310837B (zh) 2007-12-10 2008-09-09 半导体存储器器件和存储器基元电压施加方法

Publications (2)

Publication Number Publication Date
CN101896977A CN101896977A (zh) 2010-11-24
CN101896977B true CN101896977B (zh) 2013-07-03

Family

ID=40755376

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200880119865.2A Expired - Fee Related CN101896977B (zh) 2007-12-10 2008-09-09 半导体存储器器件和存储器基元电压施加方法
CN201310217179.1A Expired - Fee Related CN103310837B (zh) 2007-12-10 2008-09-09 半导体存储器器件和存储器基元电压施加方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201310217179.1A Expired - Fee Related CN103310837B (zh) 2007-12-10 2008-09-09 半导体存储器器件和存储器基元电压施加方法

Country Status (7)

Country Link
US (2) US8467225B2 (zh)
EP (1) EP2240935B1 (zh)
JP (1) JP5072564B2 (zh)
KR (1) KR20100093559A (zh)
CN (2) CN101896977B (zh)
TW (2) TWI408696B (zh)
WO (1) WO2009075130A1 (zh)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5072564B2 (ja) * 2007-12-10 2012-11-14 株式会社東芝 半導体記憶装置及びメモリセル電圧印加方法
US7944728B2 (en) * 2008-12-19 2011-05-17 Sandisk 3D Llc Programming a memory cell with a diode in series by applying reverse bias
JP5426438B2 (ja) * 2009-04-30 2014-02-26 株式会社東芝 不揮発性半導体記憶装置
US9058857B2 (en) 2011-10-10 2015-06-16 Micron Technology, Inc. Cross-point memory compensation
US9019747B2 (en) 2011-12-01 2015-04-28 Panasonic Intellectual Property Management Co., Ltd. Nonvolatile semiconductor memory device and write method for the same
US9053784B2 (en) 2012-04-12 2015-06-09 Micron Technology, Inc. Apparatuses and methods for providing set and reset voltages at the same time
JP5774556B2 (ja) * 2012-08-03 2015-09-09 株式会社東芝 半導体記憶装置
US9728251B2 (en) 2013-04-24 2017-08-08 Micron Technology, Inc. Resistance variable memory sensing using programming signals
US9711213B2 (en) 2014-09-04 2017-07-18 Micron Technology, Inc. Operational signals generated from capacitive stored charge
US9412449B2 (en) 2014-12-22 2016-08-09 Kabushiki Kaisha Toshiba Semiconductor storage device
CN107967929B (zh) * 2017-11-30 2020-07-17 上海华力微电子有限公司 一种存储单元及其存储阵列结构、操作方法
JP2020144959A (ja) * 2019-03-06 2020-09-10 キオクシア株式会社 半導体記憶装置
US10896726B2 (en) 2019-04-02 2021-01-19 Junsung KIM Method for reading a cross-point type memory array comprising a two-terminal switching material
CN114171086A (zh) * 2019-08-02 2022-03-11 北京大学 阻变式存储器的操作电路及操作方法
JP2021044041A (ja) * 2019-09-12 2021-03-18 キオクシア株式会社 半導体記憶装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1487529A (zh) * 2002-08-05 2004-04-07 ض� 一个相变材料存储设备的刷新存储器单元
CN1574076A (zh) * 2003-06-12 2005-02-02 夏普株式会社 非易失性半导体存储装置及其控制方法
CN1983618A (zh) * 2005-12-12 2007-06-20 日立环球储存科技荷兰有限公司 单极电阻随机存取存储器及垂直堆叠架构

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US2004A (en) * 1841-03-12 Improvement in the manner of constructing and propelling steam-vessels
US2006A (en) * 1841-03-16 Clamp for crimping leather
US4795657A (en) 1984-04-13 1989-01-03 Energy Conversion Devices, Inc. Method of fabricating a programmable array
DE69325714T2 (de) 1993-12-31 2000-03-02 Stmicroelectronics S.R.L., Agrate Brianza Spannungsregler für nichtflüchtige Halbleiterspeicheranordnungen
US6034882A (en) 1998-11-16 2000-03-07 Matrix Semiconductor, Inc. Vertically stacked field programmable nonvolatile memory and method of fabrication
JP2002216482A (ja) * 2000-11-17 2002-08-02 Toshiba Corp 半導体メモリ集積回路
US6480438B1 (en) * 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
KR100642186B1 (ko) 2002-04-04 2006-11-10 가부시끼가이샤 도시바 상-변화 메모리 디바이스
JP4282314B2 (ja) 2002-06-25 2009-06-17 シャープ株式会社 記憶装置
US6753561B1 (en) 2002-08-02 2004-06-22 Unity Semiconductor Corporation Cross point memory array using multiple thin films
JP4205938B2 (ja) 2002-12-05 2009-01-07 シャープ株式会社 不揮発性メモリ装置
TWI283408B (en) * 2004-05-14 2007-07-01 Samsung Electronics Co Ltd Circuit and method for controlling boosting voltage
JP4148210B2 (ja) * 2004-09-30 2008-09-10 ソニー株式会社 記憶装置及び半導体装置
KR100670701B1 (ko) * 2004-10-30 2007-01-17 주식회사 하이닉스반도체 저 전압용 반도체 메모리 장치
KR100659502B1 (ko) 2005-02-04 2006-12-20 삼성전자주식회사 플래쉬 셀로 구현한 퓨즈 어레이 회로
KR100587694B1 (ko) * 2005-02-16 2006-06-08 삼성전자주식회사 리키지 전류 보상 가능한 반도체 메모리 장치
JP4469319B2 (ja) 2005-06-17 2010-05-26 シャープ株式会社 半導体記憶装置
JP4684297B2 (ja) * 2005-10-19 2011-05-18 富士通株式会社 不揮発性半導体記憶装置の書き込み方法
JP4054347B2 (ja) 2005-12-16 2008-02-27 シャープ株式会社 不揮発性半導体記憶装置
KR101333503B1 (ko) * 2006-02-03 2013-11-28 삼성전자주식회사 프로그램 셀의 수에 따라 프로그램 전압을 조절하는 반도체메모리 장치 및 그것의 프로그램 방법
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템
KR101509836B1 (ko) * 2007-11-13 2015-04-06 애플 인크. 멀티 유닛 메모리 디바이스에서의 메모리 유닛의 최적화된 선택
JP5072564B2 (ja) * 2007-12-10 2012-11-14 株式会社東芝 半導体記憶装置及びメモリセル電圧印加方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1487529A (zh) * 2002-08-05 2004-04-07 ض� 一个相变材料存储设备的刷新存储器单元
CN1574076A (zh) * 2003-06-12 2005-02-02 夏普株式会社 非易失性半导体存储装置及其控制方法
CN1983618A (zh) * 2005-12-12 2007-06-20 日立环球储存科技荷兰有限公司 单极电阻随机存取存储器及垂直堆叠架构

Also Published As

Publication number Publication date
EP2240935A4 (en) 2011-03-23
US20100321978A1 (en) 2010-12-23
US8467225B2 (en) 2013-06-18
EP2240935A1 (en) 2010-10-20
TWI408696B (zh) 2013-09-11
CN103310837B (zh) 2016-05-11
TW200931440A (en) 2009-07-16
TWI521542B (zh) 2016-02-11
EP2240935B1 (en) 2012-10-24
KR20100093559A (ko) 2010-08-25
TW201351432A (zh) 2013-12-16
WO2009075130A1 (en) 2009-06-18
US8724371B2 (en) 2014-05-13
CN103310837A (zh) 2013-09-18
CN101896977A (zh) 2010-11-24
US20130265816A1 (en) 2013-10-10
JP5072564B2 (ja) 2012-11-14
JP2009140593A (ja) 2009-06-25

Similar Documents

Publication Publication Date Title
CN101896977B (zh) 半导体存储器器件和存储器基元电压施加方法
US7903448B2 (en) Resistance random access memory having common source line
TWI451419B (zh) Semiconductor memory device
US8223530B2 (en) Variable-resistance memory device and its operation method
KR101057943B1 (ko) 반도체 기억 장치
US8391047B2 (en) Method of executing a forming operation to variable resistance element
JP5214560B2 (ja) 不揮発性半導体記憶装置
CN101911205B (zh) 非易失性半导体存储器件
US8014219B2 (en) Semiconductor memory device
KR20110055366A (ko) 불휘발성 반도체 기억 장치
CN101828236A (zh) 非易失性半导体存储器件
JP2011243265A (ja) 不揮発性記憶装置及びその駆動方法
EP2286410B1 (en) System and method for mitigating reverse bias leakage
JP5665717B2 (ja) 不揮発性半導体記憶装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20170807

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Toshiba Corp.

CP01 Change in the name or title of a patent holder

Address after: Tokyo, Japan

Patentee after: TOSHIBA MEMORY Corp.

Address before: Tokyo, Japan

Patentee before: Japanese businessman Panjaya Co.,Ltd.

Address after: Tokyo, Japan

Patentee after: Kaixia Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

CP01 Change in the name or title of a patent holder
TR01 Transfer of patent right

Effective date of registration: 20220128

Address after: Tokyo, Japan

Patentee after: Japanese businessman Panjaya Co.,Ltd.

Address before: Tokyo, Japan

Patentee before: TOSHIBA MEMORY Corp.

TR01 Transfer of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20130703

CF01 Termination of patent right due to non-payment of annual fee