JP2020144959A - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP2020144959A
JP2020144959A JP2019040269A JP2019040269A JP2020144959A JP 2020144959 A JP2020144959 A JP 2020144959A JP 2019040269 A JP2019040269 A JP 2019040269A JP 2019040269 A JP2019040269 A JP 2019040269A JP 2020144959 A JP2020144959 A JP 2020144959A
Authority
JP
Japan
Prior art keywords
voltage
layer
wiring
current
magnetization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019040269A
Other languages
English (en)
Inventor
絢也 松並
Junya Matsunami
絢也 松並
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kioxia Corp
Original Assignee
Kioxia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kioxia Corp filed Critical Kioxia Corp
Priority to JP2019040269A priority Critical patent/JP2020144959A/ja
Priority to TW108124258A priority patent/TWI728397B/zh
Priority to CN201910729765.1A priority patent/CN111667864B/zh
Priority to US16/560,584 priority patent/US11011225B2/en
Publication of JP2020144959A publication Critical patent/JP2020144959A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/003Cell access
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/161Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect details concerning the memory cell structure, e.g. the layers of the ferromagnetic memory cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1673Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1693Timing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/06Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G11C11/165Auxiliary circuits
    • G11C11/1677Verifying circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/146Write once memory, i.e. allowing changing of memory content by writing additional bits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C17/00Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/18Auxiliary circuits, e.g. for writing into memory

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Mram Or Spin Memory Techniques (AREA)
  • Hall/Mr Elements (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】半導体記憶装置の好適な読出動作及び長寿命化を実現する。【解決手段】半導体記憶装置は、第1配線と、第1配線に接続された第1抵抗変化素子と、第1抵抗変化素子に接続された第1非線形素子と、第1非線形素子に接続された第2配線と、を備える。第1抵抗変化素子に対する読出動作において、第1配線及び第2配線の間の電圧は第1電圧まで増大し、第1配線及び第2配線の間の電圧が第1電圧まで増大した後で、第1配線及び第2配線の間の電圧が第1電圧よりも大きい第2電圧まで増大する。【選択図】図13

Description

本実施形態は、半導体記憶装置に関する。
第1配線と、第1配線に接続された第1抵抗変化素子と、第1抵抗変化素子に接続された第1非線形素子と、第1非線形素子に接続された第2配線と、を備える半導体記憶装置が知られている。
特開2011−18838号公報
半導体記憶装置の好適な読出動作及び長寿命化を実現する。
一の実施形態に係る半導体記憶装置は、第1配線と、第1配線に接続された第1抵抗変化素子と、第1抵抗変化素子に接続された第1非線形素子と、第1非線形素子に接続された第2配線と、を備える。第1抵抗変化素子に対する読出動作において、第1配線及び第2配線の間の電圧は第1電圧まで増大し、第1配線及び第2配線の間の電圧が第1電圧まで増大した後で、第1配線及び第2配線の間の電圧が第1電圧よりも大きい第2電圧まで増大する。
一の実施形態に係る半導体記憶装置は、第1配線と、第1配線に接続された第1抵抗変化素子と、第1抵抗変化素子に接続された第1非線形素子と、第1非線形素子に接続された第2配線と、第1配線及び第2配線に接続された周辺回路と、を備える。周辺回路は、第1抵抗変化素子に対する読出動作において、第1抵抗変化素子に流れる電流が第1電流より大きくなるまで第1配線及び第2配線の間の電圧を増大させ、第1抵抗変化素子に流れる電流が第1電流より大きくなった以降の所定のタイミングにおいて第1抵抗変化素子に流れる電流が、第2電流より小さい場合には第1信号を出力し、第2電流より大きい場合には第2信号を出力する。
第1実施形態に係る半導体記憶装置の一部の構成を示す模式的なブロック図である。 メモリセルアレイ11の一部の構成を示す模式的な回路図である。 メモリセルアレイ11の一部の構成を示す模式的な斜視図である。 メモリセルMCの模式的な斜視図である。 磁気抵抗素子MRの模式的な断面図である。 第1実施形態に係る書込動作を説明するためのタイミング図である。 第1実施形態に係る消去動作を説明するためのタイミング図である。 磁気抵抗素子MRの電流−電圧特性を示す模式的なグラフである。 非線形素子NOの電流−電圧特性を示す模式的なグラフである。 メモリセルMCの電流−電圧特性を示す模式的なグラフである。 メモリセルMCの電流−電圧特性のばらつきを示す模式的なグラフである。 第1実施形態に係る読出動作を説明するためのヒストグラムである。 同読出動作を説明するためのフローチャートである。 同読出動作を説明するためのタイミング図である。 第2実施形態に係る磁気抵抗素子MRの模式的な断面図である。 第2実施形態に係る書込動作を説明するためのタイミング図である。 変形例に係るメモリセルMCの模式的な斜視図である。 変形例に係る読出動作を説明するためのタイミング図である。 変形例に係る読出動作を説明するためのタイミング図である。 変形例に係る読出動作を説明するためのタイミング図である。
次に、実施形態に係る半導体記憶装置を、図面を参照して詳細に説明する。尚、以下の実施形態はあくまでも一例であり、本発明を限定する意図で示されるものではない。
また、本明細書においては、基板の表面に対して平行な所定の方向をX方向、基板の表面に対して平行で、X方向と垂直な方向をY方向、基板の表面に対して垂直な方向をZ方向と呼ぶ。
また、本明細書においては、所定の面に沿った方向を第1方向、この所定の面に沿って第1方向と交差する方向を第2方向、この所定の面と交差する方向を第3方向と呼ぶことがある。これら第1方向、第2方向及び第3方向は、X方向、Y方向及びZ方向のいずれかと対応していても良いし、対応していなくても良い。
また、本明細書において、「上」や「下」等の表現は、基板を基準とする。例えば、上記第1方向が基板の表面と交差する場合、この第1方向に沿って基板から離れる向きを上と、第1方向に沿って基板に近付く向きを下と呼ぶ。また、ある構成について下面や下端と言う場合には、この構成の基板側の面や端部を意味する事とし、上面や上端と言う場合には、この構成の基板と反対側の面や端部を意味する事とする。また、第2方向又は第3方向と交差する面を側面等と呼ぶ。
また、本明細書において、第1の構成が第2の構成に「電気的に接続されている」と言った場合、第1の構成は第2の構成に直接接続されていても良いし、第1の構成が第2の構成に配線、半導体部材又はトランジスタ等を介して接続されていても良い。例えば、3つのトランジスタを直列に接続した場合には、2つ目のトランジスタがOFF状態であったとしても、1つ目のトランジスタは3つ目のトランジスタに「電気的に接続」されている。
また、本明細書において、第1の構成が第2の構成から「電気的に絶縁されている」と言った場合には、例えば、第1の構成と第2の構成との間に絶縁膜等が設けられており、第1の構成と第2の構成とを接続するコンタクトや配線等が設けられていない状態を意味することとする。
また、本明細書において、回路等が2つの配線等を「導通させる」と言った場合には、例えば、この回路等がトランジスタ等を含んでおり、このトランジスタ等が2つの配線の間の電流経路に設けられており、このトランジスタ等がON状態となることを意味する事がある。
以下、図面を参照して、実施形態に係る半導体記憶装置の回路構成について説明する。尚、以下の図面は模式的なものであり、説明の都合上、一部の構成を省略することがある。
[第1実施形態]
[構成]
図1は、第1実施形態に係る半導体記憶装置のブロック図である。本実施形態に係る半導体記憶装置1は、複数のメモリセルMCを備えるメモリセルアレイ11と、メモリセルアレイ11から所望のメモリセルMCを選択する行デコーダ12及び列デコーダ13と、これら行デコーダ12及び列デコーダ13に行アドレス及び列アドレスを与える上位ブロックデコーダ14と、半導体記憶装置1の各部に電力を供給する電源15と、これらを制御する制御回路16とを備える。
メモリセルアレイ11は、複数のメモリセルMC、複数のワード線WL及び複数のビット線BLを備える。行デコーダ12は、複数のワード線WLに接続され上記行アドレスに対応するワード線WLを電圧供給線と導通させるスイッチ回路等を備える。列デコーダ13は、複数のビット線BLに接続され上記列アドレスに対応するビット線BLを電圧供給線と導通させるスイッチ回路等を備える。また、列デコーダ13は、ビット線BLの電流又は電圧を検知するセンスアンプ回路等を備える。電源15は、電源電圧を昇圧して電圧供給線に出力するチャージポンプ回路等の昇圧回路、電源電圧等を降圧して電圧供給線に出力する降圧回路等を備える。制御回路16は、これらを制御するシーケンサ等を備える。
図2はメモリセルアレイ11の構成を示す模式的な回路図である。図3はメモリセルアレイ11の構成を示す模式的な斜視図である。
メモリセルアレイ11は、例えば、図3に示す通り、X方向に並びY方向に延伸する複数のビット線BLと、Y方向に並びX方向に延伸する複数のワード線WLと、ビット線BL及びワード線WLに対応してX方向及びY方向に並ぶ複数のメモリセルMCと、を備える。図2の例において、メモリセルMCの陽極はビット線BLに接続され、メモリセルMCの陰極はワード線WLに接続される。メモリセルMCは、磁気抵抗素子MR及び非線形素子NOを備える。磁気抵抗素子MRは、1ビット又は複数ビットのデータを記録する抵抗変化素子として機能する。非線形素子NOは、選択メモリセルMCに含まれる抵抗変化素子に選択的に電圧を印加し、又は、電流を流すセレクタとして機能する。
図4は、本実施形態に係るメモリセルMCの模式的な斜視図である。
図4には、Z方向に順に積層された導電層21、導電層22、非線形層23、導電層24、磁気抵抗層25、導電層26及び導電層27を備える。
導電層21は、ビット線BLとして機能する。導電層21は、例えば、窒化チタン(TiN)及びタングステン(W)の積層膜等であっても良いし、リン(P)等のN型の不純物が注入された多結晶シリコン等でも良い。
導電層22は、メモリセルMCの陽極として機能する。導電層22は、例えば、導電層21と同様の材料を含んでも良い。導電層22は非線形層23からの元素拡散を防止する機能を有する。
非線形層23は、非線形素子NOとして機能する。例えば、非線形層23に所定のしきい値よりも低い電圧が印加された場合、非線形層23は高抵抗状態である。非線形層23に印加される電圧が所定のしきい値に達すると、非線形層23は低抵抗状態となり、非線形層23に流れる電流は複数桁増大する。非線形層23に印加される電圧が所定のホールド電圧を下回ると、非線形層23は再度高抵抗状態となる。
非線形層23は、例えば、少なくとも1種以上のカルコゲンを含む。非線形層23は、例えば、カルコゲンを含む化合物であるカルコゲナイドを含んでも良い。また、非線形層23は、B、Al、Ga、In、C、Si、Ge、Sn、As、P、Sbからなる群より選択された少なくとも1種の元素を含んでもよい。
尚、ここで言うカルコゲンとは、周期表の第16族に属する元素のうち、酸素(O)を除くものである。カルコゲンは、例えば、硫黄(S)、セレン(Se)、テルル(Te)等を含む。
尚、非線形層23は、銀(Ag)及び銅(Cu)の少なくとも一方を含む金属層と、絶縁層と、を含むものであっても良い。また、非線形層23は、カルコゲンを含む層と、銀及び銅の少なくとも一方を含む金属層と、絶縁層と、の積層構造を有していても良い。
導電層24は、非線形素子NO及び磁気抵抗素子MRを接続する電極として機能する。導電層24は、例えば、導電層21と同様の材料を含んでも良い。導電層24は非線形層23からの元素拡散を防止する機能を有する。
磁気抵抗層25は、磁気抵抗素子MRとして機能する。磁気抵抗層25の構成については、図5を参照して後述する。
導電層26は、メモリセルMCの陰極として機能する。導電層26は、例えば、導電層21と同様の材料を含んでも良い。
導電層27は、ワード線WLとして機能する。導電層27は、例えば、導電層21と同様の材料を含んでも良い。
図5は、本実施形態に係る磁気抵抗層25(磁気抵抗素子MR)の模式的な断面図である。
本実施形態に係る磁気抵抗層25(磁気抵抗素子MR)は、Z方向に順に積層された下地層31、磁化自由層32、トンネル絶縁層33、第1磁化固定層34、スペーサ層35、第2磁化固定層36、スペーサ層37、シフトキャンセル層38及びキャップ層39を備える。
下地層31は、非磁性体の絶縁層である。下地層31は、例えば、酸化マグネシウム(MgO)を含んでいても良いし、その他の元素を含んでいても良い。
磁化自由層32は、強磁性体の導電層である。磁化自由層32は、膜面に垂直な方向(Z方向)に磁化容易軸方向を有する。磁化自由層32は、例えば、コバルト鉄ボロン(CoFeB)又はホウ化鉄(FeB)を含んでいても良いし、その他の元素を含んでいても良い。
磁化自由層32は、データの記録に用いられる。例えば、磁化自由層32の磁化方向が第1磁化固定層34の磁化方向と平行である状態(図示の例では上方向である状態。以下、「平行状態」と呼ぶ。)では、磁化自由層32、トンネル絶縁層33及び第1磁化固定層34を含むトンネル接合は低抵抗状態となる。一方、磁化自由層32の磁化方向が第1磁化固定層34の磁化方向と反平行である状態(図示の例では下方向である状態。以下、「反平行状態」と呼ぶ。)では、このトンネル接合は、トンネル磁気抵抗効果(TMR: Tunnel Magneto Resistance Effect)によって高抵抗状態となる。例えば、低抵抗状態にはデータ“0”が割り当てられ、高抵抗状態にはデータ“1”が割り当てられる。
尚、磁化自由層32は、例えば、上面の面積が下面の面積よりも小さい。磁化自由層32は、テーパ角θSL(θ>0)でテーパしている部分を含む。磁化自由層32のテーパ部分は、例えば、下地層31との界面付近に設けられている。
トンネル絶縁層33は、非磁性体の絶縁層である。トンネル絶縁層33は、例えば、酸化マグネシウム(MgO)を含んでいても良いし、その他の元素を含んでいても良い。
第1磁化固定層34は、強磁性体の導電層である。第1磁化固定層34は、膜面に垂直な方向(Z方向)に磁化容易軸方向を有する。図示の例において、第1磁化固定層34の磁化方向は上方向である。第1磁化固定層34は、例えば、コバルト、鉄、又はニッケル(Ni)から選ばれる元素と、ボロン(B)、リン(P)、炭素(C)、又は窒素(N)から選ばれる元素を含む化合物を含んでいても良いし、その他の元素を含んでいても良い。
尚、第1磁化固定層34は、例えば、上面の面積が下面の面積よりも小さい。第1磁化固定層34は、テーパ角θIRL(θ>0)でテーパしている部分を含む。第1磁化固定層34のテーパ部分は、例えば、スペーサ層35との界面付近に設けられている。
スペーサ層35は、非磁性体の導電層である。スペーサ層35は、例えば、タンタル(Ta)、ハフニウム(Hf)、タングステン(W)、ジルコニウム(Zr)、モリブデン(Mo)、ニオブ(Nb)、及びチタン(Ti)の少なくとも一つを含んでいても良いし、その他の元素を含んでいても良い。
第2磁化固定層36は、強磁性体の導電層である。第2磁化固定層36は、膜面に垂直な方向(Z方向)に磁化容易軸方向を有する。第2磁化固定層36の磁化方向は、定常状態において、第1磁化固定層34の磁化方向と平行である。図示の例において、第2磁化固定層36の磁化方向は上方向である。第2磁化固定層36は、例えば、コバルト白金(CoPt)、コバルトニッケル(CoNi)、又はコバルトパラジウム(CoPd)等を含んでいても良いし、その他の元素を含んでいても良い。
スペーサ層37は、非磁性体の導電層である。スペーサ層37は、例えば、ルテニウム(Ru)、オスミウム(Os)、イリジウム(Ir)、バナジウム(V)、又はクロム(Cr)を含んでいても良いし、その他の元素を含んでいても良い。
シフトキャンセル層38は、強磁性体の導電層である。シフトキャンセル層38は、膜面に垂直な方向(Z方向)に磁化容易軸方向を有する。第2磁化固定層36の磁化方向は、定常状態において、第1磁化固定層34の磁化方向と反平行である。図示の例において、シフトキャンセル層38の磁化方向は下方向である。シフトキャンセル層38は、例えば、コバルト白金合金(CoPt)、コバルトニッケル合金(CoNi)、又はコバルトパラジウム合金(CoPd)等を含んでいても良いし、その他の元素を含んでいても良い。
キャップ層39は、非磁性体の導電層である。キャップ層39は、例えば、白金(Pt)、タングステン(W)、タンタル(Ta)及びルテニウム(Ru)の少なくとも一つを含んでいても良いし、その他の元素を含んでいても良い。
[動作]
次に、本実施形態に係る半導体記憶装置の動作について説明する。
[書込動作]
まず、図6等を参照して、メモリセルMCを高抵抗状態から低抵抗状態に遷移させる書込動作について説明する。図6は、書込動作におけるワード線WL及びビット線BLの電圧を示す模式的なタイミング図である。
書込動作においては、例えば、タイミングT10からタイミングT11にかけて、選択ワード線WLの電圧が電圧VSS(≒0V)に、選択ビット線BLの電圧が電圧Vw0(>VSS)に、非選択ワード線WL及び非選択ビット線BLの電圧が電圧1/2Vw0に設定される。
選択ワード線WL及び選択ビット線BLに接続された選択メモリセルMCには電圧Vw0が印加され、非線形層23(図4)は低抵抗状態となり、選択ビット線BLから選択ワード線WLに電流が流れる。
これにより、シフトキャンセル層38(図5)の磁化方向(下方向)に対応するスピントルクが、シフトキャンセル層38から第2磁化固定層36及び第1磁化固定層34に注入される。この際のスピントルクは、第2磁化固定層36及び第1磁化固定層34の磁化方向を反転させる大きさを有しない。従って、第2磁化固定層36及び第1磁化固定層34の磁化方向は、定常状態の磁化方向(上方向)に維持される。
また、第1磁化固定層34(図5)の磁化方向(上方向)に対応するスピントルクが、第1磁化固定層34から磁化自由層32に注入される。この際のスピントルクは、磁化自由層32の磁化方向を反転させる大きさを有する。従って、磁化自由層32の磁化方向は第1磁化固定層34の磁化方向(上方向)と平行になる。磁化自由層32の磁化方向は、タイミングT11以降も上方向に保持される。
非選択ワード線WL及び非選択ビット線BLの少なくとも一方に接続された非選択メモリセルMCには、電圧1/2Vw0又はVSSが印加される。この場合、非線形層23(図4)は高抵抗状態であり、非選択メモリセルMCには電流がほぼ流れない。
[消去動作]
次に、図7等を参照して、メモリセルMCを低抵抗状態から高抵抗状態に遷移させる消去動作について説明する。図7は、消去動作におけるワード線WL及びビット線BLの電圧を示す模式的なタイミング図である。
消去動作においては、例えば、タイミングT20からタイミングT21にかけて、選択ワード線WLの電圧が電圧VSS(≒0V)に、選択ビット線BLの電圧が電圧Vw1(>Vw0)に、非選択ワード線WL及び非選択ビット線BLの電圧が電圧1/2Vw1に設定される。
選択ワード線WL及び選択ビット線BLに接続された選択メモリセルMCには電圧Vw1が印加され、非線形層23(図4)は低抵抗状態となり、選択ビット線BLから選択ワード線WLに電流が流れる。
これにより、シフトキャンセル層38(図5)の磁化方向(下方向)に対応するスピントルクが、シフトキャンセル層38から第2磁化固定層36及び第1磁化固定層34に注入される。この際のスピントルクは、第2磁化固定層36及び第1磁化固定層34の磁化方向を反転させる大きさを有する。従って、第2磁化固定層36及び第1磁化固定層34の磁化方向は、一時的に反転する。
また、第1磁化固定層34(図5)の磁化方向(下方向)に対応するスピントルクが、第1磁化固定層34から磁化自由層32に注入される。この際のスピントルクは、磁化自由層32の磁化方向を反転させる大きさを有する。従って、磁化自由層32の磁化方向は第1磁化固定層34の磁化方向(下方向)と平行になる。磁化自由層32の磁化方向は、タイミングT21以降も下方向に保持される。一方、第1磁化固定層34及び第2磁化固定層36の磁化方向は、タイミングT21以降、上方向に戻る。
非選択ワード線WL及び非選択ビット線BLの少なくとも一方に接続された非選択メモリセルMCには、電圧1/2Vw1又はVSSが印加される。この場合、非線形層23(図4)は高抵抗状態であり、非選択メモリセルMCには電流がほぼ流れない。
[読出動作]
次に、メモリセルMCからデータを読み出す読出動作について説明する。
まず、図8〜図10を参照して、メモリセルMCの電流−電圧特性について説明する。
図8は、磁気抵抗素子MRの電流−電圧特性を示す模式的なグラフである。横軸は、磁気抵抗素子MRの陰極−陽極間の電圧VMRを示している。縦軸は、磁気抵抗素子MRに流れる電流IMRを対数軸で示している。
図中にPで示した特性は、平行状態の磁気抵抗素子MRの特性を示している。また、図中にAPで示した特性は、反平行状態の磁気抵抗素子MRの特性を示している。上述の通り、反平行状態の磁気抵抗素子MRの抵抗値は、平行状態の磁気抵抗素子MRの抵抗値よりも大きい。
図9は、非線形素子NOの電流−電圧特性を示す模式的なグラフである。横軸は、非線形素子NOの陰極−陽極間の電圧VNOを示している。縦軸は、非線形素子NOに流れる電流INOを対数軸で示している。
電流INOが所定の電流値IthNOよりも小さい範囲では、電流INOの増大に応じて電圧VNOが単調に増大する。電流INOが電流値IthNOに達した時点で、電圧VNOは電圧VthNOに達する。
電流INOが電流値IthNOより大きく電流値IholdNOより小さい範囲では、電流INOの増大に応じて電圧VNOが単調に減少する。電流INOが電流値IholdNOに達した時点で、電圧VNOは電圧VholdNOに達する。
電流INOが電流値IholdNOより大きい範囲では、電流INOの増大に応じて電圧VNOが単調に増大する。
図10は、メモリセルMCの電流−電圧特性を示す模式的なグラフである。横軸は、選択メモリセルMCの陰極−陽極間の電圧差であるセル電圧Vcellを示している。縦軸は、選択メモリセルMCに流れるセル電流Icellを対数軸で示している。
セル電流Icellが所定の電流値Ithよりも小さい範囲では、セル電流Icellの増大に応じてセル電圧Vcellが単調に増大する。セル電流Icellが電流値Ithに達した時点で、メモリセルMCのセル電圧Vcellは電圧Vthに達する。
セル電流Icellが電流値Ithより大きく電流値Iholdより小さい範囲では、セル電流Icellの増大に応じてセル電圧Vcellが単調に減少する。セル電流Icellが電流値Iholdに達した時点で、メモリセルMCのセル電圧Vcellは電圧Vholdに達する。
セル電流Icellが電流値Iholdより大きい範囲では、セル電流Icellの増大に応じてセル電圧Vcellが単調に増大する。セル電圧Vcellが電圧Vthより大きい電圧Vreadである場合、低抵抗状態の磁気抵抗素子MRを含むメモリセルMCには所定の電流Iよりも大きい電流が流れ、高抵抗状態の磁気抵抗素子MRを含むメモリセルMCには所定の電流Iよりも低い電流が流れる。
従って、読出動作に際しては、セル電圧Vcellを電圧Vreadに設定し、セル電流Icellが電流Iより大きい場合にデータ“0”を出力し、セル電流Icellが電流Iより小さい場合にデータ“1”を出力することが考えられる。
ここで、メモリセルアレイ11(図2)に含まれる複数のメモリセルMCの間で、非線形素子NOの電気的特性にばらつきが存在する場合がある。例えば、図11に示す様に、一のメモリセルMCに含まれる非線形層23(図4)は電圧VthLの印加によって低抵抗状態となるのに対し、他のメモリセルMCに含まれる非線形層23は電圧VthLより大きい電圧VthHを印加するまで低抵抗状態とならない場合がある。
例えば、電圧VthLと電圧VthHの間の電圧Vread_Lを用いて読出動作を行うと、一部のメモリセルMCに対する読出動作に際して非線形層23が低抵抗状態とならず、この様なメモリセルMCのデータを読み出すことが出来ない。一方、電圧VthHより大きい電圧Vread_Hを用いて読出動作を行うと、一部のメモリセルMCの磁気抵抗層25(図5)に過度に大きい電圧が印加されてしまい、トンネル絶縁層33等に欠陥を生じてしまったりする場合がある。
そこで、本実施形態においては、非線形層23が低抵抗状態になるまでセル電圧Vcellを増大させ、非線形層23が低抵抗状態になった以降のタイミングにおけるセル電流Icellに基づいて、メモリセルMCに記録されたデータを判定する。
この様な方法によれば、読出動作において好適な電圧を用いて非線形層23を低抵抗状態として、読出動作を実現可能である。また、選択メモリセルMCの非線形層23が低抵抗状態となった時点で電圧の印加を終了させることが可能であるため、選択メモリセルMCへの必要以上に大きい電圧の印加を抑制可能である。従って、半導体記憶装置の長寿命化を実現可能である。
次に、本実施形態に係る読出動作について、より詳しく説明する。
図12は、本実施形態に係る読出動作について説明するための図である。図12は、メモリセルアレイ11における電圧Vthのばらつきを示すヒストグラムであり、横軸はセル電圧Vcellを示している。縦軸は、所定のセル電圧Vcellにおいて低抵抗状態となる非線形層23(図4)を含むメモリセルMCの数を示している。
また、図12には、本実施形態に係る読出動作に使用される電圧Vread_1〜Vread_N(Nは2以上の整数)が例示されている。図示の例において、電圧Vread_K(Kは1以上N−1以下の整数)は電圧Vread_K+1より小さい。また、電圧Vread_1は電圧Vthの分布の下裾より大きく、電圧Vread_Nは電圧Vthの分布の上裾より大きい。電圧Vread_Nは、電圧Vw0(図6)より小さくても良い。
図13は、本実施形態に係る読出動作について説明するためのフローチャートである。図示の動作は、例えば、制御回路16(図1)内のシーケンサ、レジスタ及びファームウェア等によって実現される。
ステップS11においては、変数nを1に設定する。変数nは、例えば、制御回路16内のレジスタ等に保持される。
ステップS12においては、セル電圧Vcellを電圧Vread_nに設定する。例えば、制御回路16はシーケンサ等によって変数nを参照し、電源15に制御信号を出力する。電源15は、この制御信号に基づいて電圧Vread_nを生成し、電圧供給線に出力する。列デコーダ13は、選択ビット線BLとこの電圧供給線を導通させ、選択ビット線BLに電圧Vread_nを供給する。行デコーダ12は、選択ワード線WLに電圧VSSを供給する。尚、ステップS12においては、非選択ビット線BL及び非選択ワード線WLの電圧を、電圧1/2Vread_nに設定しても良いし、電圧1/2Vread_N(図12参照)に設定しても良い。
ステップS13においては、セル電流Icellが電流I以上か否かを判定する。電流Iは、例えば、図10の電流Ith以上、電流Ihold以下の範囲に設定される。判定は、例えば、列デコーダ13内のセンスアンプ回路からセル電流Icellが電流I以上か否かを示すデータを出力し、このデータに基づいて行う。セル電流Icellが電流I以上でなかった場合には、ステップS14に進む。セル電流Icellが電流I以上であった場合には、ステップS15に進む。
ステップS14においては、例えば、変数nがNに達したか否かを判定する。変数nがNに達していなかった場合には変数nに1を加算して、ステップS12に進む。変数nがNに達していた場合には、例えば、読出動作が正常に終了しなかった旨の信号等を出力し、読出動作を終了する。
ステップS15においては、電圧Vread_nが印加されたメモリセルMCに流れるセル電流Icellが図10の電流I以上か否かを判定して、セル電圧VcellをVSSとする。判定は、例えば、列デコーダ13内のセンスアンプ回路からセル電流Icellが電流I以上か否かを示すデータを出力し、このデータに基づいて行う。セル電流Icellが電流I以上でなかった場合には、データ“1”を出力し、読出動作を終了する。セル電流Icellが電流I以上であった場合には、データ“0”を出力し、読出動作を終了する。
図14は、本実施形態に係る読出動作について説明するための模式的なタイミング図である。
タイミングT30においては、上記変数nが1に設定されている。また、セル電圧Vcellが電圧Vread_1に設定されている。この際、選択メモリセルMCにおける非線形層23は高抵抗状態であり、セル電流Icellは電流Iよりも小さい。
タイミングT31においては、上記変数nが2に設定されている。また、セル電圧Vcellが電圧Vread_2に設定されている。この際、選択メモリセルMCにおける非線形層23は高抵抗状態であり、セル電流Icellは電流Iよりも小さい。
タイミングT32においては、上記変数nが3に設定されている。また、セル電圧Vcellが電圧Vread_3に設定されている。この際、選択メモリセルMCにおける非線形層23は低抵抗状態であり、セル電流Icellは電流Iよりも大きい。ここで、セル電流Icellが電流I以上でなかった場合には、データ“1”が出力される。セル電流Icellが電流I以上であった場合には、データ“0”が出力される。
尚、図14には、セル電圧Vcellが電圧Vread_2であるタイミングで非線形層23(図4)が低抵抗状態とならず、セル電圧Vcellが電圧Vread_3であるタイミングで非線形層23が低抵抗状態となる例を示している。しかしながら、上述の通り、メモリセルアレイ11に含まれる複数のメモリセルMCにおいては、非線形層23の特性がばらついている場合がある。従って、他のメモリセルMCが選択メモリセルMCである場合、電圧Vread_1又は電圧Vread_2の印加によって非線形層23が低抵抗状態となる場合もあるし、電圧Vread_3の印加によって非線形層23が低抵抗状態とならない場合もある。前者の場合、選択メモリセルMCには電圧Vread_3が印加されない。後者の場合、選択メモリセルMCに電圧Vread_4が印加される。即ち、本実施形態に係る読出方法によれば、読出動作に際して印加される最大の電圧がメモリセルMCによって異なる場合がある。
[第2実施形態]
次に、図15及び図16を参照して、第2実施形態に係る半導体記憶装置について説明する。
第1実施形態においては、メモリセルMCに含まれる抵抗変化素子として、ユニポーラ型の磁気抵抗素子MRを例示した(図5)。しかしながら、メモリセルMCに含まれる抵抗変化素子として、バイポーラ型の抵抗変化素子を用いることも可能である。例えば、図15に例示する磁気抵抗層25´は、磁化固定層41と、トンネル絶縁層42と、磁化自由層43と、を備える。
磁化固定層41は、強磁性体の導電層である。磁化固定層41は、膜面に垂直な方向(Z方向)に磁化容易軸方向を有する。図示の例において、磁化固定層41の磁化方向は下方向である。磁化固定層41は、例えば、第1磁化固定層34(図5)に使用可能な元素等を含んでいても良い。
トンネル絶縁層42は、非磁性体の絶縁層である。トンネル絶縁層42は、例えば、酸化マグネシウム(MgO)を含んでいても良いし、その他の元素を含んでいても良い。
磁化自由層43は、強磁性体の導電層である。磁化自由層43は、膜面に垂直な方向(Z方向)に磁化容易軸方向を有する。磁化自由層43は、例えば、磁化自由層32に使用可能な元素等を含んでいても良い。
[動作]
次に、本実施形態に係る半導体記憶装置の動作について説明する。
[書込動作]
まず、図16等を参照して、メモリセルMCを高抵抗状態から低抵抗状態に遷移させる書込動作について説明する。図16は、書込動作におけるワード線WL及びビット線BLの電圧を示す模式的なタイミング図である。
書込動作においては、例えば、タイミングT15からタイミングT16にかけて、選択ビット線BLの電圧が電圧VSSに、選択ワード線WLの電圧が電圧Vw2(>VSS)に、非選択ワード線WL及び非選択ビット線BLの電圧が電圧1/2Vw2に設定される。
選択ワード線WL及び選択ビット線BLに接続された選択メモリセルMCには電圧Vw0が印加され、非線形層23(図4)は低抵抗状態となり、選択ワード線WLから選択ビット線BLに電流が流れる。
これにより、磁化固定層41の磁化方向(下方向)に対応するスピントルクが、磁化自由層43に注入される。これにより、磁化自由層43の磁化方向は磁化固定層41の磁化方向と平行になる。
[消去動作]
次に、メモリセルMCを低抵抗状態から高抵抗状態に遷移させる消去動作について説明する。
消去動作に際しては、例えば図7を参照して説明した様な態様で、ワード線WL及びビット線BLの電圧が設定される。これにより、選択ビット線BLから選択ワード線WLに電流が流れる。
ここで、ワード線WL等から磁化自由層43に供給された電子は磁化自由層43においてスピン偏極される。スピン偏極された電子のうち、磁化固定層41と同じ方向(下方向)に偏極された電子は、トンネル絶縁層42を介して磁化固定層41に注入される。一方、磁化固定層41と反対方向(上方向)に偏極された電子はトンネル絶縁層42及び磁化固定層41の界面において反射され、磁化自由層43に残留する。この様な電子のスピントルクにより、磁化自由層43の磁化方向は磁化固定層41の磁化方向と反平行になる。
[その他の実施形態]
第1実施形態及び第2実施形態においては、メモリセルMCに含まれる抵抗変化素子として、磁気抵抗素子MRを例示した(図2〜図5)。しかしながら、メモリセルMCに含まれる抵抗変化素子として、他の素子を用いることも可能である。例えば、抵抗変化素子は、GST又はその他のカルコゲン又はカルコゲナイドを含み、アモルファス状態及び結晶状態の間で遷移可能な相変化メモリ(PCM: Phase Change Memory)の素子でも良い。また、抵抗変化素子は、金属酸化物等の絶縁層を含み、この絶縁層中に金属イオンや酸素欠陥等のフィラメントを生成可能な素子でも良い。
また、第1実施形態においては、メモリセルMCに含まれる非線形素子NOとして、非線形層23(図4)を例示した。非線形層23は、低抵抗状態となる電圧(図10の電圧Vth)のばらつきが大きくなる場合があり、第1実施形態に係る読出方法との相性が良い。しかしながら、メモリセルMCに含まれる非線形素子NOとして、他の素子を用いることも可能である。例えば、非線形素子NOは、PN接合ダイオードでも良い。また、非線形素子NOは、仕事関数の異なる2つの電極と、これら電極の間に設けられた絶縁膜と、を有するMIM(Metal-Insulator-Metal)接合、SIM(Semiconductor-Insulator-Metal)接合等であっても良い。
また、第1実施形態においては、メモリセルアレイ11として、ビット線BLの層、ワード線WLの層及びメモリセルMCの層を一層ずつ含むものを例示した。しかしながら、メモリセルアレイ11は、メモリセルMCの層を複数層含んでいても良い。この様な場合には、例えば、Z方向に隣り合うメモリセルMCの層において、例えば図4及び図17に例示する様に、ビット線BL及びワード線WLの位置関係が逆になっていても良い。また、ビット線BL及びワード線WLの少なくとも一方は、Z方向に隣り合う2つのメモリセルMCに接続されていても良い。
また、第1実施形態においては、図14に例示した様に、セル電圧Vcellを電圧Vread_nに設定した後で、セル電圧Vcellを逐一電圧VSSに戻している。即ち、電圧Vread_nに対応するパルスと、電圧Vread_n+1に対応するパルスとの間に間隔が設けられている。しかしながら、例えば図18に例示する様に、セル電圧Vcellを電圧VSSまで戻さず、セル電圧VcellをVread_K(Kは1以上N−1以下の整数)からVread_K+1に直接増加させても良い。即ち、電圧Vread_nに対応するパルスと、電圧Vread_n+1に対応するパルスとを、連続的に出力しても良い。
また、図14及び図18の例では、セル電圧VcellをVread_Kに設定した後で、所定時間の間セル電圧VcellをVread_Kに維持しており、この状態でセンスアンプ回路等による電流又は電圧の検知を行っている。しかしながら、例えば図19に例示する様に、セル電圧VcellをVread_KからVread_K+1に連続的に増大させても良い。
また、図19の例では、セル電流Icellが電流Iより大きくなった後も、所定時間の間セル電圧Vcellを増大させ続ける例を示した。しかしながら、セル電圧Vcellが図10の電圧Vthに達した場合、非線形層23は低抵抗状態となり、セル電圧Vcellが図10の電圧Vholdを下回らない限りこの状態は維持される。従って、例えば図20に例示する様に、セル電流IcellがIを超えた場合には、セル電圧Vcellを所定の電圧Vread_3´まで減少させて所定時間の間維持し、この状態でセル電流IcellがI以上か否か判定しても良い。これにより、メモリセルMCへのストレスを軽減可能である。尚、電圧Vread_3´は、例えば、電圧Vhold以上電圧Vth以下となる様に設定される。
尚、図20は、図19と同様に、セル電圧VcellをVread_KからVread_K+1に連続的に増大させる例を示している。しかしながら、図14又は図18を参照して説明した方法と同様の方法において、図20と同様に、セル電流IcellがIを超えた場合にセル電圧Vcellを所定の電圧Vread_3´まで減少させて所定時間の間維持し、この状態でセル電流IcellがI以上か否か判定しても良い。
[その他]
本発明のいくつかの実施形態を説明したが、これらの実施形態は例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことが出来る。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
21…導電層、22…導電層、23…非線形層、24…導電層、25…磁気抵抗層、26…導電層、27…導電層、31…下地層、32…磁化自由層、33…トンネル絶縁層、34…第1磁化固定層、35…スペーサ層、36…第2磁化固定層、37…スペーサ層、38…シフトキャンセル層、39…キャップ層、MC…メモリセル、BL…ビット線、WL…ワード線、MR…磁気抵抗素子、NO…非線形素子。

Claims (6)

  1. 第1配線と、
    前記第1配線に接続された第1抵抗変化素子と、
    前記第1抵抗変化素子に接続された第1非線形素子と、
    前記第1非線形素子に接続された第2配線と
    を備え、
    前記第1抵抗変化素子に対する読出動作において、
    前記第1配線及び前記第2配線の間の電圧が第1電圧まで増大し、
    前記第1配線及び前記第2配線の間の電圧が前記第1電圧まで増大した後で、前記第1配線及び前記第2配線の間の電圧が前記第1電圧よりも大きい第2電圧まで増大する
    半導体記憶装置。
  2. 第3配線と、
    前記第3配線に接続された第2抵抗変化素子と、
    前記第2抵抗変化素子に接続された第2非線形素子と、
    前記第2非線形素子に接続された第4配線と
    を備え、
    前記第2抵抗変化素子に対する読出動作において、
    前記第3配線及び前記第4配線の間の電圧が前記第1電圧まで増大し、
    前記第3配線及び前記第4配線の間の電圧が前記第1電圧まで増大した後で、前記第3配線及び前記第4配線の間の電圧が前記第2電圧まで増大しない
    請求項1記載の半導体記憶装置。
  3. 第1配線と、
    前記第1配線に接続された第1抵抗変化素子と、
    前記第1抵抗変化素子に接続された第1非線形素子と、
    前記第1非線形素子に接続された第2配線と、
    前記第1配線及び前記第2配線に接続された周辺回路と
    を備え、
    前記周辺回路は、前記第1抵抗変化素子に対する読出動作において、
    前記第1抵抗変化素子に流れる電流が第1電流より大きくなるまで前記第1配線及び前記第2配線の間の電圧を増大させ、
    前記第1抵抗変化素子に流れる電流が第1電流より大きくなった以降の所定のタイミングにおいて前記第1抵抗変化素子に流れる電流が、第2電流より小さい場合には第1信号を出力し、前記第2電流より大きい場合には第2信号を出力する
    半導体記憶装置。
  4. 前記第1抵抗変化素子は磁気抵抗素子である
    請求項1〜3のいずれか1項記載の半導体記憶装置。
  5. 前記第1非線形素子はカルコゲンを含む
    請求項1〜4のいずれか1項記載の半導体記憶装置。
  6. 前記第1非線形素子は銀(Ag)及び銅(Cu)の少なくとも一方を含む金属層と、絶縁層と、を含む
    請求項1〜4のいずれか1項記載の半導体記憶装置。
JP2019040269A 2019-03-06 2019-03-06 半導体記憶装置 Pending JP2020144959A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2019040269A JP2020144959A (ja) 2019-03-06 2019-03-06 半導体記憶装置
TW108124258A TWI728397B (zh) 2019-03-06 2019-07-10 半導體儲存裝置和方法
CN201910729765.1A CN111667864B (zh) 2019-03-06 2019-08-08 半导体存储装置以及方法
US16/560,584 US11011225B2 (en) 2019-03-06 2019-09-04 Semiconductor storage device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019040269A JP2020144959A (ja) 2019-03-06 2019-03-06 半導体記憶装置

Publications (1)

Publication Number Publication Date
JP2020144959A true JP2020144959A (ja) 2020-09-10

Family

ID=72335455

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019040269A Pending JP2020144959A (ja) 2019-03-06 2019-03-06 半導体記憶装置

Country Status (4)

Country Link
US (1) US11011225B2 (ja)
JP (1) JP2020144959A (ja)
CN (1) CN111667864B (ja)
TW (1) TWI728397B (ja)

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008021750A (ja) * 2006-07-11 2008-01-31 Matsushita Electric Ind Co Ltd 抵抗変化素子およびその製造方法、ならびにそれを用いた抵抗変化型メモリ
JP2009099206A (ja) * 2007-10-17 2009-05-07 Toshiba Corp 抵抗変化メモリ装置
JP5072564B2 (ja) * 2007-12-10 2012-11-14 株式会社東芝 半導体記憶装置及びメモリセル電圧印加方法
JP5127661B2 (ja) * 2008-10-10 2013-01-23 株式会社東芝 半導体記憶装置
US7916515B2 (en) * 2009-03-10 2011-03-29 Seagate Technology Llc Non-volatile memory read/write verify
JP4856202B2 (ja) * 2009-03-12 2012-01-18 株式会社東芝 半導体記憶装置
US8488362B2 (en) * 2009-04-29 2013-07-16 Macronix International Co., Ltd. Graded metal oxide resistance based semiconductor memory device
JP2011018838A (ja) 2009-07-10 2011-01-27 Hitachi Ulsi Systems Co Ltd メモリセル
US8767441B2 (en) * 2010-11-04 2014-07-01 Crossbar, Inc. Switching device having a non-linear element
US8659929B2 (en) * 2011-06-30 2014-02-25 Crossbar, Inc. Amorphous silicon RRAM with non-linear device and operation
JP2014010876A (ja) * 2012-07-02 2014-01-20 Toshiba Corp 半導体記憶装置
JP5774556B2 (ja) * 2012-08-03 2015-09-09 株式会社東芝 半導体記憶装置
KR102189684B1 (ko) * 2013-12-05 2020-12-11 삼성전자주식회사 반도체 메모리 장치의 동작 방법
US9425237B2 (en) * 2014-03-11 2016-08-23 Crossbar, Inc. Selector device for two-terminal memory
US9589619B2 (en) * 2015-02-09 2017-03-07 Qualcomm Incorporated Spin-orbit-torque magnetoresistive random access memory with voltage-controlled anisotropy
JP6750507B2 (ja) 2015-02-10 2020-09-02 ソニー株式会社 選択素子およびメモリセルならびに記憶装置
WO2016158430A1 (ja) 2015-03-31 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 スイッチ素子および記憶装置
JP2017059285A (ja) 2015-09-17 2017-03-23 株式会社東芝 半導体記憶装置及びその制御方法
JP6817888B2 (ja) 2016-05-27 2021-01-20 ヌヴォトンテクノロジージャパン株式会社 不揮発性メモリ装置

Also Published As

Publication number Publication date
US11011225B2 (en) 2021-05-18
TW202036843A (zh) 2020-10-01
US20200286552A1 (en) 2020-09-10
TWI728397B (zh) 2021-05-21
CN111667864B (zh) 2023-10-13
CN111667864A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
US10770141B2 (en) Semiconductor memory devices including a memory array and related method incorporating different biasing schemes
KR101514125B1 (ko) 분리된 판독/기록 경로를 갖는 메모리 셀
US9305644B2 (en) Resistance memory cell
US8139392B2 (en) Nonvolatile semiconductor memory device and writing method of the same
CN103238185B (zh) 非易失性半导体存储装置及其写入方法
JP2006510220A (ja) メモリ及びアクセス装置
JP2018152432A (ja) 磁気記憶装置
US10937947B2 (en) Magnetic memory device with a nonmagnet between two ferromagnets of a magnetoresistive effect element
JP2020043131A (ja) 半導体記憶装置
US10943632B2 (en) Magnetic storage device
US11875834B2 (en) Magnetic memory device and memory system
US11676661B2 (en) Storage device
US11011225B2 (en) Semiconductor storage device
CN112306399B (zh) 存储器单元、存储器器件及其使用方法
US11335422B2 (en) Semiconductor memory device and memory system
US11508424B2 (en) Variable resistance memory device
US10867650B2 (en) Magnetic storage device
US10418414B2 (en) Variable resistance memory devices