JP5774556B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP5774556B2 JP5774556B2 JP2012173302A JP2012173302A JP5774556B2 JP 5774556 B2 JP5774556 B2 JP 5774556B2 JP 2012173302 A JP2012173302 A JP 2012173302A JP 2012173302 A JP2012173302 A JP 2012173302A JP 5774556 B2 JP5774556 B2 JP 5774556B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- wiring
- memory cell
- set operation
- control circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0026—Bit-line or column circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0023—Address circuits or decoders
- G11C13/0028—Word-line or row circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
- G11C2013/0057—Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/71—Three dimensional array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Semiconductor Memories (AREA)
Description
図1は、本発明の第1の実施の形態に係る不揮発性メモリの構成を示すブロック図である。この不揮発性メモリは、後述する可変抵抗素子VRを使用したメモリセルをマトリクス状に配置したメモリセルアレイ1を備える。
図2は、メモリセルアレイ1の一部の斜視図、図3は、図2におけるI−I’線で切断して矢印方向に見たメモリセル1つ分の断面図である。複数本の第1の配線としてワード線WL0〜WL2が、半導体基板Sの表面に平行なY方向に配設される。ワード線WLと交差するように複数本の第2の配線としてビット線BL0〜BL2が、半導体基板Sの表面に平行なX方向に配設される。ワード線WL0〜WL2とビット線BL0〜BL2との各交差部には、両配線に挟まれるようにメモリセルMCが配置される。第1及び第2の配線は、熱に強く、且つ抵抗値の低い材料が望ましく、例えばW、WN、WSi、NiSi、CoSi等を用いることができる。
図3に示すように、メモリセルMCは、可変抵抗素子VRと、例えばダイオードDI等の電流整流素子とが半導体基板Sに垂直なZ方向に直列接続された回路である。可変抵抗素子VR及びダイオードDIの上下には、バリアメタル及び接着層として機能する電極EL1、EL2、EL3が配置される。電極EL1上にはダイオードDIが配置され、ダイオードDI上には電極EL2が配置されている。電極EL2上には可変抵抗素子VRが配置され、可変抵抗素子VR上には電極EL3が配置されている。電極EL1、EL2、EL3の電極材料としては、例えば窒化チタン(TiN)を用いることができる。また、電極EL1、EL2、EL3の材料をそれぞれ、異なる材料とすることもできる。電極の材料として、例えばPt、Au、Ag、TiAlN、SrRuO、Ru、RuN、Ir、Co、Ti、TaN、LaNiO、Al、PtIrOx、PtRhOx、Rh、TaAlN、W、WN、TaSiN、TaSi2、TiSi、TiC、TaC、Nb−TiO2、NiSi、CoSi、不純物を含有した導電性シリコン等を用いることもできる。また、配向性を一様にするようなメタル膜の挿入も可能である。また、別途バッファ層、バリアメタル層、接着層等を挿入することも可能である。また、ダイオードDIと可変抵抗素子VRとの、Z方向積層の順番を変更した構造も本発明の実施の形態に含まれる。
可変抵抗素子VRとしては、電圧印加によって、電界、電流、熱、化学エネルギー等を介して抵抗値を変化させることができる物質が用いられる。可変抵抗素子VRは、例えば酸化ハフニウム(HfOx)、二酸化マンガン(MnO2)、酸化チタン(TiOx)、酸化ニオブ(NbOx)、酸化アルミニウム(AlOx)、酸化ニッケル(NiO)、又は酸化タングステン(WO)等の金属酸化物を用いることができる。
メモリセルMCに用いられる電流整流素子は、電圧・電流特性において電流整流特性を有する素子であれば、材質、構造等は、特に限定されない。電流整流素子としては、例えば、ポリシリコン(Poly−Si)で作製したダイオードDIが挙げられる。ダイオードDIの一例としては、不純物を含有するp型層及びn型層と、このp型層及びn型層の間に挿入された不純物を含有しないi層を有するPINダイオードを用いることができる。また他にも、ダイオードDIとして、p型層及びn型層を備えるPN接合ダイオードや、ショットキーダイオード等の各種ダイオード、パンチスルーダイオード等を用いることもできる。
図4は、メモリセルアレイ1及びその周辺回路の回路図である。図4において、メモリセルMCは、可変抵抗素子VRとダイオードDIにより構成されている。ダイオードDIは、選択ビット線BLから選択ワード線WLに、選択されたメモリセルMCを通って電流が流れるように電流整流特性を有している。各ビット線BLの一端はカラム制御回路2の一部であるカラム系周辺回路2aに接続されている。また、各ワード線WLの一端はロウ制御回路3の一部であるロウ系周辺回路3aに接続されている。このカラム系周辺回路2a及びロウ系周辺回路3aにより、ビット線BL及びワード線WLに対して動作に必要な電圧が供給される。カラム系周辺回路2a及びロウ系周辺回路3aには、ビット線BL及びワード線WLの動作制御に必要な異なる機能をそれぞれ付加することが可能である。
図5に示すように、上述したメモリセル構造をZ方向に複数積層した三次元構造とすることもできる。図6は、図5のII−II’断面を示す断面図である。図示の例は、セルアレイ層MA0〜MA3からなる4層構造のメモリセルアレイである。ワード線WL0jがその上下のセルアレイ層MA0、MA1内のメモリセルMCで共有され、ビット線BL1iがその上下のセルアレイ層MA1、MA2内のメモリセルMCで共有され、ワード線WL1jがその上下のセルアレイ層MA2、MA3内のメモリセルMCで共有されている。なお、前述したカラム制御回路2及びロウ制御回路3は、セルアレイ層MA毎に設けられていても良いし、これらで共有しても良い。
以下、図7及び図8を参照して、本実施の形態に係る動作を説明する。メモリセルMCに対するデータの書き込みは、選択されたメモリセルMCの可変抵抗素子VRに所定の電圧を所定時間印加することにより行う。これにより、選択されたメモリセルMCの可変抵抗素子VRが高抵抗状態から低抵抗状態へと変化する。以下、この可変抵抗素子VRを高抵抗状態から低抵抗状態へ変化させる動作をセット動作という。ここで、本実施の形態におけるセット動作は、ダイオードDIの電流整流方向とは逆の方向にセット電圧を印加して可変抵抗素子VRを高抵抗状態から低抵抗状態へ変化させる動作であるものとする。以下、ダイオードDIの電流整流方向とは逆の方向にセット電圧を印加して可変抵抗素子VRを高抵抗状態から低抵抗状態へ変化させるセット動作について説明する。
次に、図9を参照して、セルアレイ層MAが複数設けられたメモリセルアレイ1に対するセット動作について説明する。図9は、本実施の形態のセット動作時における電圧印加状態を示す図である。図9においては、可変抵抗素子VR及びダイオードDIからなるメモリセルMCを図示のように三角記号で示している。三角記号の基端側がアノード、頂点側がカソードを示し、アノードからカソードに向かう向きがダイオードDIの電流整流方向を示している。
以下、図11及び図12を参照して、本実施の形態に係るプレリード動作を説明する。図11は、本実施の形態のプレリード動作時における電圧印加状態を示す図である。また、図12は、本実施の形態の制御回路を説明する図である。
プレリード動作において選択メモリセルMC以外のメモリセルMCから選択ビット線BLにリーク電流が流れる場合、セット動作時にも選択ビット線BLは選択メモリセルMC以外のメモリセルMCに起因して電圧が変化する。セット動作時には、選択メモリセルMCの抵抗状態の変化に基づく選択ビット線の電圧変化を検知するが、選択メモリセルMC以外のメモリセルMCに起因した電圧変化が発生すると、選択メモリセルMCの抵抗状態の変化を正確に検知することができない可能性がある。
次に、本発明の第2の実施の形態を、図13及び図14を参照して説明する。本実施の形態の半導体記憶装置の全体構成は、第1の実施の形態と同様であり、その詳細な説明は省略する。また、第1の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。上述の第1の実施の形態は、選択メモリセルMCが1つの場合のセット動作とプレリード動作について説明した。以下の第2の実施形態では、複数の選択メモリセルMCにセット動作とプレリード動作を実行する際の手順について説明する。
図13は、本実施の形態のプレリード動作及びセット動作を行う際の手順を説明するフローチャートである。図14は、本実施の形態のセット動作時における選択メモリセルを示す図である。
本実施の形態のセット動作では、プレリード動作時に検出されたビット線BLの電圧値に基づき参照電圧VREFの値を変更する。選択メモリセルMC以外のメモリセルMCに起因した電圧変化を考慮して参照電圧VREFを変更することにより、セット動作時の選択メモリセルMCの抵抗状態の変化に起因する選択ビット線BLの電圧変化を確実に検出することができる。そのため、本実施の形態の半導体記憶装置は、選択メモリセルMCの抵抗状態の変化を確実に検知することができる。
次に、本発明の第3の実施の形態を、図15及び図16を参照して説明する。本実施の形態の半導体記憶装置の全体構成は、第1の実施の形態と同様であり、その詳細な説明は省略する。また、第1の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。以下の第3の実施形態でも、複数の選択メモリセルMCにセット動作とプレリード動作を実行する際の手順について説明する。
図15は、本実施の形態のプレリード動作及びセット動作を行う際の手順を説明するフローチャートである。図16は、本実施の形態のセット動作時における選択メモリセルを示す図である。
本実施の形態のセット動作では、プレリード動作時に検出されたビット線BLの電圧値に基づき参照電圧VREFの値を変更する。選択メモリセルMC以外のメモリセルMCに起因した電圧変化を考慮して参照電圧VREFを変更することにより、セット動作時の選択メモリセルMCの抵抗状態の変化に起因する選択ビット線BLの電圧変化を確実に検出することができる。そのため、本実施の形態の半導体記憶装置は、選択メモリセルMCの抵抗状態の変化を確実に検知することができる。
Claims (6)
- 基板上に配置された複数の第1配線と、
前記第1配線と交差するように配置された複数の第2配線と、
前記第1配線と前記第2配線との各交差部に配置され、電流整流素子及び可変抵抗素子を直列接続してなるメモリセルを含むメモリセルアレイと、
選択第1配線及び選択第2配線の交差部に配置された選択メモリセルに所定の第1の電位差がかかるよう、前記選択第1配線に第1電圧を印加し、前記選択第2配線に前記第1電圧よりも電圧値の小さい第2電圧を印加し、非選択第1配線及び非選択第2配線に第3電圧及び第4電圧をそれぞれ印加するセット動作を実行可能に構成された制御回路とを備え、
前記制御回路は、
前記セット動作時に、前記第2電圧と参照電圧との大小関係に基づいて前記選択メモリセルの抵抗状態の遷移を検知する検知回路を有し、
前記制御回路は、前記セット動作の前に前記選択第1配線及び前記非選択第1配線に前記第3電圧を印加し、前記選択第2配線に前記第2電圧を印加し、前記非選択第2配線に前記第4電圧を印加する読み出し動作を実行し、前記読み出し動作時の前記選択第2配線の電圧値に基づいて前記参照電圧を設定するよう構成され、
前記制御回路は、複数の前記選択メモリセルに対してセット動作を実行する際に、1つの前記選択メモリセル毎に前記読み出し動作及び前記セット動作を実行するように構成され、
前記メモリセルアレイは、前記基板に垂直な方向に複数積層され、
前記可変抵抗素子は、前記第1の電位差により高抵抗状態から低抵抗状態に変化する
ことを特徴とする半導体記憶装置。 - 基板上に配置された複数の第1配線と、
前記第1配線と交差するように配置された複数の第2配線と、
前記第1配線と前記第2配線との各交差部に配置され、電流整流素子及び可変抵抗素子を直列接続してなるメモリセルを含むメモリセルアレイと、
選択第1配線及び選択第2配線の交差部に配置された選択メモリセルに所定の第1の電位差がかかるよう、前記選択第1配線に第1電圧を印加し、前記選択第2配線に前記第1電圧よりも電圧値の小さい第2電圧を印加し、非選択第1配線及び非選択第2配線に第3電圧及び第4電圧をそれぞれ印加するセット動作を実行可能に構成された制御回路とを備え、
前記制御回路は、
前記セット動作時に、前記第2電圧と参照電圧との大小関係に基づいて前記選択メモリセルの抵抗状態の遷移を検知する検知回路を有し、
前記制御回路は、前記セット動作の前に前記選択第1配線及び前記非選択第1配線に前記第3電圧を印加し、前記選択第2配線に前記第2電圧を印加し、前記非選択第2配線に前記第4電圧を印加する読み出し動作を実行し、前記読み出し動作時の前記選択第2配線の電圧値に基づいて前記参照電圧を設定するよう構成された
ことを特徴とする半導体記憶装置。 - 前記制御回路は、複数の前記選択メモリセルに対してセット動作を実行する際に、1つの前記選択メモリセル毎に前記読み出し動作及び前記セット動作を実行するように構成された
ことを特徴とする請求項2に記載の半導体記憶装置。 - 前記制御回路は、複数の前記選択メモリセルに対するセット動作に先立ち、複数回の読み出し動作により複数の前記選択第2配線の電圧値を検出するように構成された
ことを特徴とする請求項2に記載の半導体記憶装置。 - 前記メモリセルアレイは、前記基板に垂直な方向に複数積層されている
ことを特徴とする請求項2乃至4のいずれかに記載の半導体記憶装置。 - 前記可変抵抗素子は、前記第1の電位差により高抵抗状態から低抵抗状態に変化する
ことを特徴とする請求項2乃至5のいずれかに記載の半導体記憶装置。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012173302A JP5774556B2 (ja) | 2012-08-03 | 2012-08-03 | 半導体記憶装置 |
US13/848,969 US9001556B2 (en) | 2012-08-03 | 2013-03-22 | Semiconductor memory device and operation method thereof |
US14/666,360 US9520166B2 (en) | 2012-08-03 | 2015-03-24 | Semiconductor memory device and operation method thereof |
US15/361,763 US9779809B2 (en) | 2012-08-03 | 2016-11-28 | Resistive semiconductor memory device and operation method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012173302A JP5774556B2 (ja) | 2012-08-03 | 2012-08-03 | 半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014032725A JP2014032725A (ja) | 2014-02-20 |
JP5774556B2 true JP5774556B2 (ja) | 2015-09-09 |
Family
ID=50025325
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012173302A Expired - Fee Related JP5774556B2 (ja) | 2012-08-03 | 2012-08-03 | 半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (3) | US9001556B2 (ja) |
JP (1) | JP5774556B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9728251B2 (en) * | 2013-04-24 | 2017-08-08 | Micron Technology, Inc. | Resistance variable memory sensing using programming signals |
US10923187B2 (en) * | 2016-12-26 | 2021-02-16 | Sony Semiconductor Solutions Corporation | Storage device and control method for controlling operations of the storage device |
US10706904B2 (en) * | 2018-01-03 | 2020-07-07 | National University Of Singapore | Dynamic reference scheme for improving read margin of resistive memory array |
JP2020144959A (ja) * | 2019-03-06 | 2020-09-10 | キオクシア株式会社 | 半導体記憶装置 |
JP2021144771A (ja) * | 2020-03-12 | 2021-09-24 | キオクシア株式会社 | 半導体記憶装置及びメモリシステム |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4148210B2 (ja) * | 2004-09-30 | 2008-09-10 | ソニー株式会社 | 記憶装置及び半導体装置 |
US7379364B2 (en) * | 2006-10-19 | 2008-05-27 | Unity Semiconductor Corporation | Sensing a signal in a two-terminal memory array having leakage current |
US8116117B2 (en) * | 2006-11-29 | 2012-02-14 | Samsung Electronics Co., Ltd. | Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device |
KR100809339B1 (ko) * | 2006-12-20 | 2008-03-05 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
JP5072564B2 (ja) * | 2007-12-10 | 2012-11-14 | 株式会社東芝 | 半導体記憶装置及びメモリセル電圧印加方法 |
JP5049814B2 (ja) * | 2008-02-14 | 2012-10-17 | 株式会社東芝 | 不揮発性半導体記憶装置のデータ書き込み方法 |
US8059447B2 (en) * | 2008-06-27 | 2011-11-15 | Sandisk 3D Llc | Capacitive discharge method for writing to non-volatile memory |
US7920407B2 (en) * | 2008-10-06 | 2011-04-05 | Sandisk 3D, Llc | Set and reset detection circuits for reversible resistance switching memory material |
JP4940287B2 (ja) | 2009-08-06 | 2012-05-30 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP5044617B2 (ja) | 2009-08-31 | 2012-10-10 | 株式会社東芝 | 不揮発性半導体記憶装置 |
JP2011108327A (ja) | 2009-11-18 | 2011-06-02 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP5229742B2 (ja) * | 2009-12-24 | 2013-07-03 | 株式会社東芝 | 半導体記憶装置 |
KR101652333B1 (ko) | 2010-02-10 | 2016-08-30 | 삼성전자주식회사 | 가변 저항 메모리 장치 및 그것의 프로그램 방법 |
JP5322974B2 (ja) | 2010-02-25 | 2013-10-23 | 株式会社東芝 | 半導体記憶装置 |
US8422269B2 (en) | 2010-02-25 | 2013-04-16 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
JP2012038387A (ja) * | 2010-08-06 | 2012-02-23 | Toshiba Corp | 半導体記憶装置 |
-
2012
- 2012-08-03 JP JP2012173302A patent/JP5774556B2/ja not_active Expired - Fee Related
-
2013
- 2013-03-22 US US13/848,969 patent/US9001556B2/en active Active
-
2015
- 2015-03-24 US US14/666,360 patent/US9520166B2/en active Active
-
2016
- 2016-11-28 US US15/361,763 patent/US9779809B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US9001556B2 (en) | 2015-04-07 |
US20150194210A1 (en) | 2015-07-09 |
US20140036571A1 (en) | 2014-02-06 |
US20170076792A1 (en) | 2017-03-16 |
JP2014032725A (ja) | 2014-02-20 |
US9779809B2 (en) | 2017-10-03 |
US9520166B2 (en) | 2016-12-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8139396B2 (en) | Resistance change memory and control method thereof | |
EP1965391B1 (en) | Non-volatile semiconductor memory device | |
JP5006369B2 (ja) | 不揮発性半導体記憶装置 | |
US9779809B2 (en) | Resistive semiconductor memory device and operation method thereof | |
US8477525B2 (en) | Nonvolatile semiconductor memory and manufacturing method of nonvolatile semiconductor memory | |
US20090201710A1 (en) | Semiconductor memory device | |
US8411486B2 (en) | Nonvolatile memory device and method of manufacturing the same | |
JP2014011391A (ja) | 半導体記憶装置 | |
US8861252B2 (en) | Reset circuit for resistive memory device | |
JP2014229896A (ja) | 不揮発性半導体記憶装置 | |
JP2012069216A (ja) | 不揮発性半導体記憶装置 | |
US9142288B2 (en) | Semiconductor memory device | |
US8767437B2 (en) | Nonvolatile semiconductor memory device operating stably and method of control therein | |
JP5793526B2 (ja) | 半導体記憶装置 | |
US9007809B2 (en) | Semiconductor memory device | |
JP5908423B2 (ja) | 半導体記憶装置 | |
US9196343B2 (en) | Non-volatile semiconductor memory device | |
JP2014049175A (ja) | 不揮発性半導体記憶装置、及びそのフォーミング方法 | |
JP2012038397A (ja) | 抵抗変化メモリ及びそのフォーミング方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140821 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150226 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150317 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150423 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150602 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150701 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5774556 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |