JP5774556B2 - 半導体記憶装置 - Google Patents

半導体記憶装置 Download PDF

Info

Publication number
JP5774556B2
JP5774556B2 JP2012173302A JP2012173302A JP5774556B2 JP 5774556 B2 JP5774556 B2 JP 5774556B2 JP 2012173302 A JP2012173302 A JP 2012173302A JP 2012173302 A JP2012173302 A JP 2012173302A JP 5774556 B2 JP5774556 B2 JP 5774556B2
Authority
JP
Japan
Prior art keywords
voltage
wiring
memory cell
set operation
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012173302A
Other languages
English (en)
Other versions
JP2014032725A (ja
Inventor
小林 茂樹
茂樹 小林
豪 山口
豪 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012173302A priority Critical patent/JP5774556B2/ja
Priority to US13/848,969 priority patent/US9001556B2/en
Publication of JP2014032725A publication Critical patent/JP2014032725A/ja
Priority to US14/666,360 priority patent/US9520166B2/en
Application granted granted Critical
Publication of JP5774556B2 publication Critical patent/JP5774556B2/ja
Priority to US15/361,763 priority patent/US9779809B2/en
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0026Bit-line or column circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0023Address circuits or decoders
    • G11C13/0028Word-line or row circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0064Verifying circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • G11C2013/0054Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • G11C2013/0057Read done in two steps, e.g. wherein the cell is read twice and one of the two read values serving as a reference value
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/71Three dimensional array
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

本明細書に記載の実施の形態は、可変抵抗素子の抵抗値の変化によりデータを記憶するメモリセルを配列してなる半導体記憶装置に関する。
近年、フラッシュメモリの後継候補として、記憶素子に可変抵抗素子を用いる抵抗変化メモリ装置が注目されている。ここで、抵抗変化メモリ装置には、遷移金属酸化物を記録層としてその抵抗値状態を不揮発に記憶する狭義の抵抗変化メモリ(ReRAM:Resistive RAM)の他、カルコゲナイド等を記録層として用いてその結晶状態(導体)と非晶質状態(絶縁体)の抵抗値情報を利用する相変化メモリ(PCRAM:Phase Change RAM)等も含むものとする。
抵抗変化メモリ装置のメモリセルアレイは、可変抵抗素子とダイオード等の電流整流素子とからなるメモリセルをビット線及びワード線の交差部に配置する。このようなメモリセルアレイでは、ダイオード等の電流整流素子を利用してメモリセルの選択を行うことができる。また、ビット線及びワード線を交互に積層させ、メモリセルアレイを三次元的に積層配列することで、高密度メモリセルアレイを実現することもできる。
抵抗変化メモリの記録層の抵抗状態は、記録層に電圧/電流を印加することで変化させる。その為、書き込み動作時には、記録層の抵抗状態が変化したことを素早く検知し、電圧/電流印加を中止しないと、記録層に過剰な電気ストレスが印加されてしまい、記録層の機能低下が起こる。そこで、メモリセルに対し書き込み動作を実行して抵抗状態を変化させる場合、メモリセル内の可変抵抗素子の抵抗状態が変化したことを素早く検知し、不必要な動作電圧の印加を極力避ける必要がある。可変抵抗素子の抵抗値変化の検出は、例えば、メモリセルに接続されたビット線の電圧値を検知することにより行われる。ある参照電圧を用意し、メモリセルに接続されたビット線の電圧値と、参照電圧の電圧値との大小が逆転することを検知することにより、メモリセルの抵抗値の変化を検出できる。
ビット線及びワード線の交差部にメモリセルが配列されたメモリセルアレイでは、選択メモリセルに書き込み動作を実行する際、周囲の非選択メモリセルの抵抗状態により選択ビット線及び選択ワード線の電圧状態が変化する。選択ビット線及び選択ワード線の電圧状態の変化を考慮すると、参照電圧はかなりのマージンをもって設計しなくてはならない。そのため、選択メモリセルの抵抗状態が遷移したか否かを検知するために用いる参照電圧の設定が困難となる。参照電圧の電圧値が、動作の前後での選択メモリセルに接続されたビット線の電圧から外れている場合には、抵抗状態の変化が検知できず、選択メモリセルに過剰な電圧が印加され、メモリセルが破壊される可能性もある。
特願2011−134383号公報
本発明は、選択メモリセルの抵抗状態の変化を確実に検知することのできる半導体記憶装置を提供することを目的とする。
一の実施の形態に係る半導体記憶装置は、基板上に配置された複数の第1配線と、第1配線と交差するように配置された複数の第2配線と、第1配線と第2配線との各交差部に配置され、電流整流素子及び可変抵抗素子を直列接続してなるメモリセルを含むメモリセルアレイと、選択第1配線及び選択第2配線の交差部に配置された選択メモリセルに所定の第1の電位差がかかるよう、前記選択第1配線に第1電圧を印加し、前記選択第2配線に第1電圧よりも電圧値の小さい第2電圧を印加し、非選択第1配線及び非選択第2配線に第3電圧及び第4電圧をそれぞれ印加するセット動作を実行可能に構成された制御回路とを備える。制御回路は、セット動作時に、第2電圧と参照電圧との大小関係に基づいて選択メモリセルの抵抗状態の遷移を検知する検知回路を有する。制御回路は、セット動作の前に選択第1配線及び非選択第1配線に第3電圧を印加し、選択第2配線及び非選択第2配線に第4電圧を印加する読み出し動作を実行し、読み出し動作時の選択第2配線の電圧値に基づいて参照電圧を設定するよう構成されている。
本発明の第1の実施の形態に係る半導体記憶装置のブロック図である。 メモリセルアレイ1の一部の斜視図である。 図2におけるI−I’線で切断して矢印方向に見たメモリセル1つ分の断面図である。 メモリセルアレイ1及びその周辺回路の回路図である。 別の構成例のメモリセルアレイ1の一部の斜視図である。 図5におけるII−II’線で切断して矢印方向に見た断面図である。 第1の実施の形態のセット動作時における電圧印加状態を示す図である。 本実施の形態のセット動作時における電圧波形図である。 第1の実施の形態のセット動作時における電圧印加状態を示す図である。 第1の実施の形態のセット動作時における電圧印加状態を示す図である。 第1の実施の形態のプレリード動作時における電圧印加状態を示す図である。 第1の実施の形態の制御回路を説明する図である。 第2の実施の形態の動作を説明するフローチャートである。 第2の実施の形態のセット動作時における選択メモリセルを示す図である。 第3の実施の形態の動作を説明するフローチャートである。 第3の実施の形態のセット動作時における選択メモリセルを示す図である。
次に、本発明の実施の形態を、図面を参照して詳細に説明する。なお、以下の実施の形態における図面の記載では、同一の構成を有する箇所には同一の符号を付して重複する説明を省略する。
[全体構成]
図1は、本発明の第1の実施の形態に係る不揮発性メモリの構成を示すブロック図である。この不揮発性メモリは、後述する可変抵抗素子VRを使用したメモリセルをマトリクス状に配置したメモリセルアレイ1を備える。
メモリセルアレイ1のビット線BLには、メモリセルアレイ1のビット線BLを選択し、メモリセルのデータ消去、メモリセルへのデータ書き込み、及びメモリセルからのデータ読み出しを行うために、ビット線BLの電圧を制御するカラム制御回路2が電気的に接続されている。また、メモリセルアレイ1のワード線WLには、メモリセルアレイ1のワード線WLを選択し、メモリセルのデータ消去、メモリセルへのデータ書き込み、及びメモリセルからのデータ読み出しを行うために、ワード線WLの電圧を制御するロウ制御回路3が電気的に接続されている。
[メモリセルアレイ1]
図2は、メモリセルアレイ1の一部の斜視図、図3は、図2におけるI−I’線で切断して矢印方向に見たメモリセル1つ分の断面図である。複数本の第1の配線としてワード線WL0〜WL2が、半導体基板Sの表面に平行なY方向に配設される。ワード線WLと交差するように複数本の第2の配線としてビット線BL0〜BL2が、半導体基板Sの表面に平行なX方向に配設される。ワード線WL0〜WL2とビット線BL0〜BL2との各交差部には、両配線に挟まれるようにメモリセルMCが配置される。第1及び第2の配線は、熱に強く、且つ抵抗値の低い材料が望ましく、例えばW、WN、WSi、NiSi、CoSi等を用いることができる。
[メモリセルMC]
図3に示すように、メモリセルMCは、可変抵抗素子VRと、例えばダイオードDI等の電流整流素子とが半導体基板Sに垂直なZ方向に直列接続された回路である。可変抵抗素子VR及びダイオードDIの上下には、バリアメタル及び接着層として機能する電極EL1、EL2、EL3が配置される。電極EL1上にはダイオードDIが配置され、ダイオードDI上には電極EL2が配置されている。電極EL2上には可変抵抗素子VRが配置され、可変抵抗素子VR上には電極EL3が配置されている。電極EL1、EL2、EL3の電極材料としては、例えば窒化チタン(TiN)を用いることができる。また、電極EL1、EL2、EL3の材料をそれぞれ、異なる材料とすることもできる。電極の材料として、例えばPt、Au、Ag、TiAlN、SrRuO、Ru、RuN、Ir、Co、Ti、TaN、LaNiO、Al、PtIrO、PtRhO、Rh、TaAlN、W、WN、TaSiN、TaSi、TiSi、TiC、TaC、Nb−TiO、NiSi、CoSi、不純物を含有した導電性シリコン等を用いることもできる。また、配向性を一様にするようなメタル膜の挿入も可能である。また、別途バッファ層、バリアメタル層、接着層等を挿入することも可能である。また、ダイオードDIと可変抵抗素子VRとの、Z方向積層の順番を変更した構造も本発明の実施の形態に含まれる。
[可変抵抗素子]
可変抵抗素子VRとしては、電圧印加によって、電界、電流、熱、化学エネルギー等を介して抵抗値を変化させることができる物質が用いられる。可変抵抗素子VRは、例えば酸化ハフニウム(HfO)、二酸化マンガン(MnO)、酸化チタン(TiO)、酸化ニオブ(NbO)、酸化アルミニウム(AlO)、酸化ニッケル(NiO)、又は酸化タングステン(WO)等の金属酸化物を用いることができる。
[電流整流素子]
メモリセルMCに用いられる電流整流素子は、電圧・電流特性において電流整流特性を有する素子であれば、材質、構造等は、特に限定されない。電流整流素子としては、例えば、ポリシリコン(Poly−Si)で作製したダイオードDIが挙げられる。ダイオードDIの一例としては、不純物を含有するp型層及びn型層と、このp型層及びn型層の間に挿入された不純物を含有しないi層を有するPINダイオードを用いることができる。また他にも、ダイオードDIとして、p型層及びn型層を備えるPN接合ダイオードや、ショットキーダイオード等の各種ダイオード、パンチスルーダイオード等を用いることもできる。
[メモリセルアレイ及びその周辺回路]
図4は、メモリセルアレイ1及びその周辺回路の回路図である。図4において、メモリセルMCは、可変抵抗素子VRとダイオードDIにより構成されている。ダイオードDIは、選択ビット線BLから選択ワード線WLに、選択されたメモリセルMCを通って電流が流れるように電流整流特性を有している。各ビット線BLの一端はカラム制御回路2の一部であるカラム系周辺回路2aに接続されている。また、各ワード線WLの一端はロウ制御回路3の一部であるロウ系周辺回路3aに接続されている。このカラム系周辺回路2a及びロウ系周辺回路3aにより、ビット線BL及びワード線WLに対して動作に必要な電圧が供給される。カラム系周辺回路2a及びロウ系周辺回路3aには、ビット線BL及びワード線WLの動作制御に必要な異なる機能をそれぞれ付加することが可能である。
[積層メモリセルアレイの例]
図5に示すように、上述したメモリセル構造をZ方向に複数積層した三次元構造とすることもできる。図6は、図5のII−II’断面を示す断面図である。図示の例は、セルアレイ層MA0〜MA3からなる4層構造のメモリセルアレイである。ワード線WL0jがその上下のセルアレイ層MA0、MA1内のメモリセルMCで共有され、ビット線BL1iがその上下のセルアレイ層MA1、MA2内のメモリセルMCで共有され、ワード線WL1jがその上下のセルアレイ層MA2、MA3内のメモリセルMCで共有されている。なお、前述したカラム制御回路2及びロウ制御回路3は、セルアレイ層MA毎に設けられていても良いし、これらで共有しても良い。
[セット動作]
以下、図7及び図8を参照して、本実施の形態に係る動作を説明する。メモリセルMCに対するデータの書き込みは、選択されたメモリセルMCの可変抵抗素子VRに所定の電圧を所定時間印加することにより行う。これにより、選択されたメモリセルMCの可変抵抗素子VRが高抵抗状態から低抵抗状態へと変化する。以下、この可変抵抗素子VRを高抵抗状態から低抵抗状態へ変化させる動作をセット動作という。ここで、本実施の形態におけるセット動作は、ダイオードDIの電流整流方向とは逆の方向にセット電圧を印加して可変抵抗素子VRを高抵抗状態から低抵抗状態へ変化させる動作であるものとする。以下、ダイオードDIの電流整流方向とは逆の方向にセット電圧を印加して可変抵抗素子VRを高抵抗状態から低抵抗状態へ変化させるセット動作について説明する。
図7は、本実施の形態のセット動作時における電圧印加状態を示す図である。図7は、1層のメモリセルアレイ1に対してセット動作を実行する場合の電圧印加状態を示している。図8は、本実施の形態のセット動作時における電圧波形図である。
図8に示すように、本実施の形態のセット動作において、全ての非選択ビット線BL0、BL2、BL3・・・に電圧Vnbl、及び全ての非選択ワード線WL0、WL2、WL3・・・に電圧Vnwlが印加される。また、セット動作が開始される際には、選択ビット線BL1に電圧Vblが印加される。
次に、時刻t1において、選択ワード線WL1に電圧Vwlが印加される。なお、電圧Vwlは所定の正の電圧値を有する電圧である。これにより選択ビット線BL1及び選択ワード線WL1に接続された選択メモリセルMC11は、ダイオードDIの電流整流方向とは逆方向に電圧Vwl−Vblが印加される。実際は、配線及びドライバ部分での電圧降下があるが、ここでは簡単の為、そのような電圧降下はないものと仮定して説明する。ここで、電圧Vnbl及び電圧Vnwlは、非選択メモリセルMCに誤動作が起こらない程度の電圧に設定される。電圧Vnbl及び電圧Vnwlは、同一の電圧でも良いし、異なる電圧でも良い。
選択メモリセルMC11の可変抵抗素子VRは、電圧Vwl−Vblにより高抵抗状態から低抵抗状態へと変化する。その際、低抵抗状態の選択メモリセルMC11を介して選択ワード線WL1から選択ビット線BL1へと電流が流れ、選択ビット線BL1が電圧ΔVだけ上昇する。選択ビット線BLの電圧が参照電圧VREFを超えたことが検知されると、時刻t2において、選択ワード線WL1への電圧Vwlの印加が停止される。参照電圧VREFは、選択ビット線BL1の電圧変化ΔVが適切に検出できるような値に設定される。その後、全ての配線への電圧印加が停止され、セット動作が終了する。上記のセット動作の説明は、配線及びドライバ部分での電圧降下が無視できるほど小さい場合についてのものである。しかし、配線及びドライバ部分での電圧降下が大きい場合には、後述するように、参照電圧VREFの決定が困難である。
[積層メモリセルアレイにおけるセット動作]
次に、図9を参照して、セルアレイ層MAが複数設けられたメモリセルアレイ1に対するセット動作について説明する。図9は、本実施の形態のセット動作時における電圧印加状態を示す図である。図9においては、可変抵抗素子VR及びダイオードDIからなるメモリセルMCを図示のように三角記号で示している。三角記号の基端側がアノード、頂点側がカソードを示し、アノードからカソードに向かう向きがダイオードDIの電流整流方向を示している。
図9には、セルアレイ層MA1及びセルアレイ層MA2が示されている。セルアレイ層MA1は、ワード線WL00、WL01、WL02と、ビット線BL10、BL11、BL12との間に設けられ、セルアレイ層MA2は、ビット線BL10、BL11、BL12と、ワード線WL10、WL11、WL12との間に設けられている。図9に示す例では、セルアレイ層MA1に設けられたメモリセルMC11_1に対してセット動作が実行される。
図9に示すように、セット動作時には、選択ワード線WL01に電圧Vwlが印加される。また、選択ビット線BL11には電圧Vblが印加される。これにより選択ビット線BL11及び選択ワード線WL01に接続された選択メモリセルMC11_1は、配線及びドライバ部分での電圧降下が無視できる理想的な場合、ダイオードDIの電流整流方向とは逆方向に電圧Vwl−Vblが印加される。選択メモリセルMC11の可変抵抗素子VRは、この電圧Vwl−Vblにより高抵抗状態から低抵抗状態へと変化する。
ここで、セット動作時には、全ての非選択ビット線BL10、BL12・・・に電圧Vnblが印加される。また、セルアレイ層MA1に設けられた非選択ワード線WL00、WL02・・・には電圧Vnwlが印加され、セルアレイ層MA2に設けられたワード線WL10、WL11、WL12・・・には電圧Vnwl’が印加される。電圧Vnbl、電圧Vnwl及び電圧Vnwl’は、同一の電圧でも良いし、異なる電圧でも良い。
ここで、セルアレイ層MAが複数設けられたメモリセルアレイ1に対するセット動作時に、非選択メモリセルMCの抵抗状態によっては、動作に問題が生じるおそれがある。図10は、セット動作時に低抵抗状態の非選択メモリセルMCがある場合の電圧印加状態を示す図である。図10においては、低抵抗状態の非選択メモリセルMCを図示のように点線の三角記号で示している。
図10に示すように、セット動作時には、選択ワード線WL01に電圧Vwlが印加される。また、選択ビット線BL11には電圧Vblが印加される。また、セット動作時には、全ての非選択ビット線BL10、BL12・・・に電圧Vnblが印加される。また、セルアレイ層MA1に設けられた非選択ワード線WL00、WL02・・・には電圧Vnwlが印加され、セルアレイ層MA2に設けられたワード線WL10、WL11、WL12・・・には電圧Vnwl’が印加される。
ここで、非選択ワード線WL00、WL02と、選択ビット線BL11との間に接続された非選択メモリセルMC10_1、MC12_1には、配線及びドライバ部分での電圧降下が無視できる理想的な場合、ダイオードDIの電流整流方向とは逆方向に電圧Vnwl−Vblが印加される。また、非選択ワード線WL10、WL11、WL12と、選択ビット線BL11との間に接続された非選択メモリセルMC10_2、MC11_2、MC12_2には、配線及びドライバ部分での電圧降下が無視できる理想的な場合、ダイオードDIの電流整流方向とは逆方向に電圧Vnwl’−Vblが印加される。このとき、非選択メモリセルMC10_1、MC12_1、MC10_2、MC11_2、MC12_2の可変抵抗素子VRが抵抗状態に応じて、非選択メモリセルMC10_1、MC12_1、MC10_2、MC11_2、MC12_2を介してリーク電流が選択ビット線BL11へ流れることがある。理想的には、可変抵抗素子VRの抵抗状態によらずリーク電流がないことが望ましいが、実際は、可変抵抗素子VRの抵抗状態によりリーク電流が異なることが予想される。すなわち、可変抵抗素子VRの抵抗状態がより低抵抗状態になれば、リーク電流が大きくなる。
例えば、非選択メモリセルMC10_1、MC12_1、MC10_2、MC11_2、MC12_2の可変抵抗素子VRが低抵抗状態の場合、選択ビット線BL11は、非選択メモリセルMC10_1、MC12_1、MC10_2、MC11_2、MC12_2を介して流れるリーク電流によって電圧が上昇する。セット動作時には、選択メモリセルMC11_1の抵抗状態の変化に基づく選択ビット線BL11の電圧変化を検知するが、リーク電流による電圧変化が発生すると、選択メモリセルMC11_1の抵抗状態の変化を正確に検知することができない可能性がある。また、非選択メモリセルMC10_1、MC12_1、MC10_2、MC11_2、MC12_2の可変抵抗素子VRの抵抗状態に応じて、最適な参照電圧VREFの値も異なる。この問題に対し、本実施の形態に係る半導体記憶装置は、以下に説明するプレリード動作を実行する。
[プレリード動作]
以下、図11及び図12を参照して、本実施の形態に係るプレリード動作を説明する。図11は、本実施の形態のプレリード動作時における電圧印加状態を示す図である。また、図12は、本実施の形態の制御回路を説明する図である。
図11に示す例では、後に行われるセット動作時に、ビット線BL11とワード線WL01の間に設けられたメモリセルMC11_1が選択されるものとする。プレリード動作は、このメモリセルMC11_1に対するセット動作に先立って実行される。プレリード動作時には、後に行われるセット動作時に選択ビット線となるビット線BL11に、セット動作時と略同一の電圧Vblが印加される。
また、図11に示すように、プレリード動作時には、ビット線BL10、BL12・・・にセット動作時と略同一の電圧Vnblが印加される。選択ワード線WL01を含むワード線WL00、WL01、WL02・・・にはセット動作時と略同一の電圧Vnwlが印加され、ワード線WL10、WL11、WL12・・・にもセット動作時と略同一の電圧Vnwl’が印加される。このプレリード動作時の電圧印加により、後のセット動作時に選択メモリセルとなるメモリセルMC11_1以外のメモリセルMCには、セット動作時と同様の電圧が印加される。
次に、図12に示す制御回路の構成と、この制御回路を用いたプレリード動作及びセット動作の制御について説明する。図12に示す制御回路は、例えば、カラム制御回路2内に設けられ、セット動作及びプレリード動作に使用される。この制御回路は、電流供給回路11、電圧検知回路12、参照電圧生成回路13、センスアンプ14、ラッチ回路15、制御信号送信回路16、バッファ回路17を備える。電流供給回路11は、ビット線BLに対して動作に必要な電流を供給する。電圧検知回路12は、ノードNSENの電圧VNSENを検出することによりビット線BLの電圧を検知する。参照電圧生成回路13は、電圧検知回路12の電圧検知結果に基づき参照電圧VREFを生成する。センスアンプ14は、ノードNSENの電圧VNSENと参照電圧VREFとを比較し、その大小関係に基づいてメモリセルMCの抵抗状態の遷移を検知する。ラッチ回路15は、センスアンプ14の検知結果を一時的に保持し、制御信号送信回路16やバッファ回路17に送る。制御信号送信回路16は、電流供給回路11やトランジスタN10に信号I_LOAD、G_GNDを送信し、動作の開始・終了を制御する。バッファ回路17は、電圧検知回路12で検知したビット線BLの電圧値のデータを保持することができる。
図11に示すプレリード動作時には、電圧検知回路12により選択ビット線BL11の電圧が検知される。上述のようにプレリード動作により、後のセット動作時に選択メモリセルとなるメモリセルMC11_1以外のメモリセルMCには、セット動作時と同様の電圧が印加される。電圧検知回路12は、このときビット線BL11の電圧を検知し、その検知結果を参照電圧生成回路13に送信する。後に行われるセット動作時において、参照電圧生成回路13は、プレリード動作時に検出されたビット線BL11の電圧値に基づき参照電圧VREFの値を変更する。
参照電圧生成回路13の生成する参照電圧VREFは、選択メモリセルMC11_1の抵抗状態の変化に起因する選択ビット線BL11の電圧変化ΔVが適切に検出できるような値に設定される。例えば、プレリード動作時にビット線BL11の電圧の変化がない場合、参照電圧VREFは、セット動作時の選択メモリセルMC11_1の抵抗状態の変化に起因する選択ビット線BL11の電圧変化ΔVと略同一の値に設定することができる。一方、プレリード動作時にビット線BL11が電圧Vαに変化した場合、参照電圧VREFは、セット動作時の選択メモリセルMC11_1の抵抗状態の変化に起因する選択ビット線BL11の電圧変化ΔVに電圧Vαを足したものと略同一の値に設定することができる。
参照電圧VREFの値は、プレリード動作時のビット線BL11の変化電圧Vαを加味して、適切な値に設定されるものであればどのような決め方をしても良い。本実施の形態のセット動作時には、このようにして決定された参照電圧VREFの値を用いて、センスアンプ14が選択メモリセルMCの抵抗状態の遷移を検知する。選択メモリセルMC11_1の抵抗状態の検知結果は、ラッチ回路15を介して制御信号送信回路16に送られる。制御信号送信回路16は、選択メモリセルMC11_1が低抵抗状態に変化していることを検知した場合、信号I_LOADにより電流供給回路11の動作を停止させるとともに、トランジスタN10を介して選択ビット線BL11、及び選択ワード線WL01を放電して、セット動作を終了する。
[効果]
プレリード動作において選択メモリセルMC以外のメモリセルMCから選択ビット線BLにリーク電流が流れる場合、セット動作時にも選択ビット線BLは選択メモリセルMC以外のメモリセルMCに起因して電圧が変化する。セット動作時には、選択メモリセルMCの抵抗状態の変化に基づく選択ビット線の電圧変化を検知するが、選択メモリセルMC以外のメモリセルMCに起因した電圧変化が発生すると、選択メモリセルMCの抵抗状態の変化を正確に検知することができない可能性がある。
これに対し本実施の形態のセット動作では、プレリード動作時に検出されたビット線BLの電圧値に基づき参照電圧VREFの値を変更する。選択メモリセルMC以外のメモリセルMCに起因した電圧変化を考慮して参照電圧VREFを変更することにより、セット動作時の選択メモリセルMCの抵抗状態の変化に起因する選択ビット線BLの電圧変化を確実に検出することができる。そのため、本実施の形態の半導体記憶装置は、選択メモリセルMCの抵抗状態の変化を確実に検知することができる。
メモリセルMCに用いられる可変抵抗素子VRに過剰な電圧が印加されると、可変抵抗素子VRが破壊されるおそれがある。しかし、プレリード動作に基づき参照電圧VREFの値を設定することにより、可変抵抗素子VRの抵抗状態が変化したことを適切に検知して動作を終了することができる。その結果、メモリセルMCに用いられる可変抵抗素子VRに過剰な電圧が印加されることがなく、可変抵抗素子VRの破壊を防ぐことができる。
[第2の実施の形態]
次に、本発明の第2の実施の形態を、図13及び図14を参照して説明する。本実施の形態の半導体記憶装置の全体構成は、第1の実施の形態と同様であり、その詳細な説明は省略する。また、第1の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。上述の第1の実施の形態は、選択メモリセルMCが1つの場合のセット動作とプレリード動作について説明した。以下の第2の実施形態では、複数の選択メモリセルMCにセット動作とプレリード動作を実行する際の手順について説明する。
[本実施の形態の動作]
図13は、本実施の形態のプレリード動作及びセット動作を行う際の手順を説明するフローチャートである。図14は、本実施の形態のセット動作時における選択メモリセルを示す図である。
図14に示すように、本実施の形態のセット動作は、選択ビット線BL11に接続されたメモリセルMC10_1、MC11_1、MC12_1に対して実行される。このとき、プレリード動作及びセット動作は、選択メモリセルMC毎にそれぞれ実行される。以下、図13のフローチャートを参照して説明する。
本実施の形態の半導体記憶装置の動作が開始されると、ステップS11において、ビット線BL11に対するプレリード動作が実行される。このプレリード動作は、図11を用いて説明した第1の実施の形態のプレリード動作と同様の動作である。次に、ステップS12において、選択メモリセルMC10_1に対するセット動作が実行される。このとき、選択ワード線WL00に電圧Vwlが印加され、選択ビット線BL11に電圧Vblが印加される。選択メモリセルMC10_1の可変抵抗素子VRは、電圧Vwl−Vblにより高抵抗状態から低抵抗状態へと変化し、選択ビット線BL11の電圧が上昇する。選択ビット線BL11の電圧が参照電圧VREFを超えたことが検知されるとセット動作が終了する。ここで、参照電圧VREFは、直前に実行されたビット線BL11に対するプレリード動作に基づいて設定される。
以下、ステップS13において、ビット線BL11に対するプレリード動作が実行され、ステップS14において、選択メモリセルMC11_1に対するセット動作が実行される。選択ビット線BL11の電圧が参照電圧VREFを超えたことが検知されるとセット動作が終了する。同様に、ステップS15において、ビット線BL11に対するプレリード動作が実行され、ステップS16において、選択メモリセルMC12_1に対するセット動作が実行される。選択ビット線BL11の電圧が参照電圧VREFを超えたことが検知されるとセット動作が終了する。選択メモリセルMC11_1、MC12_1に対するセット動作時の参照電圧VREFは、それぞれ直前に実行されたビット線BL11に対するプレリード動作に基づいて設定される。
[効果]
本実施の形態のセット動作では、プレリード動作時に検出されたビット線BLの電圧値に基づき参照電圧VREFの値を変更する。選択メモリセルMC以外のメモリセルMCに起因した電圧変化を考慮して参照電圧VREFを変更することにより、セット動作時の選択メモリセルMCの抵抗状態の変化に起因する選択ビット線BLの電圧変化を確実に検出することができる。そのため、本実施の形態の半導体記憶装置は、選択メモリセルMCの抵抗状態の変化を確実に検知することができる。
また、本実施の形態のセット動作及びプレリード動作の手順では、各選択メモリセルMCにセット動作が実行される前にプレリード動作が行われる。これにより、選択メモリセルMC毎に、適切な参照電圧VREFを設定することができ、誤動作の可能性を低減することができる。
[第3の実施の形態]
次に、本発明の第3の実施の形態を、図15及び図16を参照して説明する。本実施の形態の半導体記憶装置の全体構成は、第1の実施の形態と同様であり、その詳細な説明は省略する。また、第1の実施の形態と同様の構成を有する箇所には、同一の符号を付して重複する説明を省略する。以下の第3の実施形態でも、複数の選択メモリセルMCにセット動作とプレリード動作を実行する際の手順について説明する。
[本実施の形態の動作]
図15は、本実施の形態のプレリード動作及びセット動作を行う際の手順を説明するフローチャートである。図16は、本実施の形態のセット動作時における選択メモリセルを示す図である。
図16に示すように、本実施の形態のセット動作は、選択ワード線WL01に接続されたメモリセルMC01_1、MC11_1、MC21_1に対して実行される。このとき、プレリード動作は、選択メモリセルメモリセルMC01_1、MC11_1、MC21_1に対するセット動作に先立って、ビット線BL10、BL11、BL12について実行される。以下、図15のフローチャートを参照して説明する。
本実施の形態の半導体記憶装置の動作が開始されると、ステップS21において、ビット線BL10、BL11、BL12に対するプレリード動作がそれぞれ実行される。このプレリード動作は、図11を用いて説明した第1の実施の形態のプレリード動作を、選択ビット線BLを変えて複数回行う動作である。このプレリード動作により読み出された各ビット線BL10、BL11、BL12の電圧の値は、例えば、制御回路内のバッファ回路17に保持される。このプレリード動作の各ビット線BL10、BL11、BL12の電圧の値に基づき、ビット線BL毎にセット動作時の参照電圧VREFの値が設定される。
次に、ステップS22において、選択メモリセルMC01_1に対するセット動作が実行される。このとき、選択ワード線WL01に電圧Vwlが印加され、選択ビット線BL10に電圧Vblが印加される。選択メモリセルMC10_1の可変抵抗素子VRは、電圧Vwl−Vblにより高抵抗状態から低抵抗状態へと変化し、選択ビット線BL10の電圧が上昇する。選択ビット線BL10の電圧が参照電圧VREFを超えたことが検知されるとセット動作が終了する。ここで、参照電圧VREFは、あらかじめビット線BL10に対して実行されたプレリード動作に基づいて設定される。
以下、ステップS23において、選択メモリセルMC11_1に対するセット動作が実行され、ステップS24において、選択メモリセルMC21_1に対するセット動作が実行される。選択メモリセルMC11_1、MC21_1に対するセット動作時の参照電圧VREFは、あらかじめビット線BL11、BL12に対して実行されたプレリード動作に基づいてそれぞれ設定される。
なお、1本のビット線BLに接続された複数のメモリセルMCに対してセット動作を実行する場合、参照電圧VREFは、そのビット線BLに対して実行されたプレリード動作に基づいて設定される同一の値が用いられる。
[効果]
本実施の形態のセット動作では、プレリード動作時に検出されたビット線BLの電圧値に基づき参照電圧VREFの値を変更する。選択メモリセルMC以外のメモリセルMCに起因した電圧変化を考慮して参照電圧VREFを変更することにより、セット動作時の選択メモリセルMCの抵抗状態の変化に起因する選択ビット線BLの電圧変化を確実に検出することができる。そのため、本実施の形態の半導体記憶装置は、選択メモリセルMCの抵抗状態の変化を確実に検知することができる。
また、本実施の形態のセット動作及びプレリード動作の手順では、あらかじめ全てのビット線BLに対してプレリード動作が行われる。このプレリード動作に基づき、ビット線BL毎にセット動作時の参照電圧VREFが設定される。1本のビット線BLに接続された複数のメモリセルMCに対してセット動作を実行する場合、メモリセルMC毎にプレリード動作を実行することが無く、セット動作に必要な時間を短縮することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置換、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
1・・・メモリセルアレイ、 2・・・カラム制御回路、 3・・・ロウ制御回路、 WL・・・ワード線、 BL・・・ビット線、 MC・・・メモリセル、 VR・・・可変抵抗素子、 DI・・・ダイオード、 EL・・・電極。

Claims (6)

  1. 基板上に配置された複数の第1配線と、
    前記第1配線と交差するように配置された複数の第2配線と、
    前記第1配線と前記第2配線との各交差部に配置され、電流整流素子及び可変抵抗素子を直列接続してなるメモリセルを含むメモリセルアレイと、
    選択第1配線及び選択第2配線の交差部に配置された選択メモリセルに所定の第1の電位差がかかるよう、前記選択第1配線に第1電圧を印加し、前記選択第2配線に前記第1電圧よりも電圧値の小さい第2電圧を印加し、非選択第1配線及び非選択第2配線に第3電圧及び第4電圧をそれぞれ印加するセット動作を実行可能に構成された制御回路とを備え、
    前記制御回路は、
    前記セット動作時に、前記第2電圧と参照電圧との大小関係に基づいて前記選択メモリセルの抵抗状態の遷移を検知する検知回路を有し、
    前記制御回路は、前記セット動作の前に前記選択第1配線及び前記非選択第1配線に前記第3電圧を印加し、前記選択第2配線に前記第2電圧を印加し、前記非選択第2配線に前記第4電圧を印加する読み出し動作を実行し、前記読み出し動作時の前記選択第2配線の電圧値に基づいて前記参照電圧を設定するよう構成され、
    前記制御回路は、複数の前記選択メモリセルに対してセット動作を実行する際に、1つの前記選択メモリセル毎に前記読み出し動作及び前記セット動作を実行するように構成され、
    前記メモリセルアレイは、前記基板に垂直な方向に複数積層され、
    前記可変抵抗素子は、前記第1の電位差により高抵抗状態から低抵抗状態に変化する
    ことを特徴とする半導体記憶装置。
  2. 基板上に配置された複数の第1配線と、
    前記第1配線と交差するように配置された複数の第2配線と、
    前記第1配線と前記第2配線との各交差部に配置され、電流整流素子及び可変抵抗素子を直列接続してなるメモリセルを含むメモリセルアレイと、
    選択第1配線及び選択第2配線の交差部に配置された選択メモリセルに所定の第1の電位差がかかるよう、前記選択第1配線に第1電圧を印加し、前記選択第2配線に前記第1電圧よりも電圧値の小さい第2電圧を印加し、非選択第1配線及び非選択第2配線に第3電圧及び第4電圧をそれぞれ印加するセット動作を実行可能に構成された制御回路とを備え、
    前記制御回路は、
    前記セット動作時に、前記第2電圧と参照電圧との大小関係に基づいて前記選択メモリセルの抵抗状態の遷移を検知する検知回路を有し、
    前記制御回路は、前記セット動作の前に前記選択第1配線及び前記非選択第1配線に前記第3電圧を印加し、前記選択第2配線に前記第2電圧を印加し、前記非選択第2配線に前記第4電圧を印加する読み出し動作を実行し、前記読み出し動作時の前記選択第2配線の電圧値に基づいて前記参照電圧を設定するよう構成された
    ことを特徴とする半導体記憶装置。
  3. 前記制御回路は、複数の前記選択メモリセルに対してセット動作を実行する際に、1つの前記選択メモリセル毎に前記読み出し動作及び前記セット動作を実行するように構成された
    ことを特徴とする請求項2に記載の半導体記憶装置。
  4. 前記制御回路は、複数の前記選択メモリセルに対するセット動作に先立ち、複数回の読み出し動作により複数の前記選択第配線の電圧値を検出するように構成された
    ことを特徴とする請求項2に記載の半導体記憶装置。
  5. 前記メモリセルアレイは、前記基板に垂直な方向に複数積層されている
    ことを特徴とする請求項2乃至4のいずれかに記載の半導体記憶装置。
  6. 前記可変抵抗素子は、前記第1の電位差により高抵抗状態から低抵抗状態に変化する
    ことを特徴とする請求項2乃至5のいずれかに記載の半導体記憶装置。
JP2012173302A 2012-08-03 2012-08-03 半導体記憶装置 Expired - Fee Related JP5774556B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012173302A JP5774556B2 (ja) 2012-08-03 2012-08-03 半導体記憶装置
US13/848,969 US9001556B2 (en) 2012-08-03 2013-03-22 Semiconductor memory device and operation method thereof
US14/666,360 US9520166B2 (en) 2012-08-03 2015-03-24 Semiconductor memory device and operation method thereof
US15/361,763 US9779809B2 (en) 2012-08-03 2016-11-28 Resistive semiconductor memory device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012173302A JP5774556B2 (ja) 2012-08-03 2012-08-03 半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2014032725A JP2014032725A (ja) 2014-02-20
JP5774556B2 true JP5774556B2 (ja) 2015-09-09

Family

ID=50025325

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012173302A Expired - Fee Related JP5774556B2 (ja) 2012-08-03 2012-08-03 半導体記憶装置

Country Status (2)

Country Link
US (3) US9001556B2 (ja)
JP (1) JP5774556B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9728251B2 (en) * 2013-04-24 2017-08-08 Micron Technology, Inc. Resistance variable memory sensing using programming signals
US10923187B2 (en) * 2016-12-26 2021-02-16 Sony Semiconductor Solutions Corporation Storage device and control method for controlling operations of the storage device
US10706904B2 (en) * 2018-01-03 2020-07-07 National University Of Singapore Dynamic reference scheme for improving read margin of resistive memory array
JP2020144959A (ja) * 2019-03-06 2020-09-10 キオクシア株式会社 半導体記憶装置
JP2021144771A (ja) * 2020-03-12 2021-09-24 キオクシア株式会社 半導体記憶装置及びメモリシステム

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4148210B2 (ja) * 2004-09-30 2008-09-10 ソニー株式会社 記憶装置及び半導体装置
US7379364B2 (en) * 2006-10-19 2008-05-27 Unity Semiconductor Corporation Sensing a signal in a two-terminal memory array having leakage current
US8116117B2 (en) * 2006-11-29 2012-02-14 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
KR100809339B1 (ko) * 2006-12-20 2008-03-05 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
JP5072564B2 (ja) * 2007-12-10 2012-11-14 株式会社東芝 半導体記憶装置及びメモリセル電圧印加方法
JP5049814B2 (ja) * 2008-02-14 2012-10-17 株式会社東芝 不揮発性半導体記憶装置のデータ書き込み方法
US8059447B2 (en) * 2008-06-27 2011-11-15 Sandisk 3D Llc Capacitive discharge method for writing to non-volatile memory
US7920407B2 (en) * 2008-10-06 2011-04-05 Sandisk 3D, Llc Set and reset detection circuits for reversible resistance switching memory material
JP4940287B2 (ja) 2009-08-06 2012-05-30 株式会社東芝 不揮発性半導体記憶装置
JP5044617B2 (ja) 2009-08-31 2012-10-10 株式会社東芝 不揮発性半導体記憶装置
JP2011108327A (ja) 2009-11-18 2011-06-02 Toshiba Corp 不揮発性半導体記憶装置
JP5229742B2 (ja) * 2009-12-24 2013-07-03 株式会社東芝 半導体記憶装置
KR101652333B1 (ko) 2010-02-10 2016-08-30 삼성전자주식회사 가변 저항 메모리 장치 및 그것의 프로그램 방법
JP5322974B2 (ja) 2010-02-25 2013-10-23 株式会社東芝 半導体記憶装置
US8422269B2 (en) 2010-02-25 2013-04-16 Kabushiki Kaisha Toshiba Semiconductor memory device
JP2012038387A (ja) * 2010-08-06 2012-02-23 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
US9001556B2 (en) 2015-04-07
US20150194210A1 (en) 2015-07-09
US20140036571A1 (en) 2014-02-06
US20170076792A1 (en) 2017-03-16
JP2014032725A (ja) 2014-02-20
US9779809B2 (en) 2017-10-03
US9520166B2 (en) 2016-12-13

Similar Documents

Publication Publication Date Title
US8139396B2 (en) Resistance change memory and control method thereof
EP1965391B1 (en) Non-volatile semiconductor memory device
JP5006369B2 (ja) 不揮発性半導体記憶装置
US9779809B2 (en) Resistive semiconductor memory device and operation method thereof
US8477525B2 (en) Nonvolatile semiconductor memory and manufacturing method of nonvolatile semiconductor memory
US20090201710A1 (en) Semiconductor memory device
US8411486B2 (en) Nonvolatile memory device and method of manufacturing the same
JP2014011391A (ja) 半導体記憶装置
US8861252B2 (en) Reset circuit for resistive memory device
JP2014229896A (ja) 不揮発性半導体記憶装置
JP2012069216A (ja) 不揮発性半導体記憶装置
US9142288B2 (en) Semiconductor memory device
US8767437B2 (en) Nonvolatile semiconductor memory device operating stably and method of control therein
JP5793526B2 (ja) 半導体記憶装置
US9007809B2 (en) Semiconductor memory device
JP5908423B2 (ja) 半導体記憶装置
US9196343B2 (en) Non-volatile semiconductor memory device
JP2014049175A (ja) 不揮発性半導体記憶装置、及びそのフォーミング方法
JP2012038397A (ja) 抵抗変化メモリ及びそのフォーミング方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140821

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150423

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150701

R151 Written notification of patent or utility model registration

Ref document number: 5774556

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees