KR100688540B1 - 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치 - Google Patents

메모리 셀의 집적도를 향상시킨 반도체 메모리 장치 Download PDF

Info

Publication number
KR100688540B1
KR100688540B1 KR20050024541A KR20050024541A KR100688540B1 KR 100688540 B1 KR100688540 B1 KR 100688540B1 KR 20050024541 A KR20050024541 A KR 20050024541A KR 20050024541 A KR20050024541 A KR 20050024541A KR 100688540 B1 KR100688540 B1 KR 100688540B1
Authority
KR
South Korea
Prior art keywords
memory cell
bit line
word line
blocks
block
Prior art date
Application number
KR20050024541A
Other languages
English (en)
Other versions
KR20060102682A (ko
Inventor
곽충근
김두응
오형록
조백형
조우영
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR20050024541A priority Critical patent/KR100688540B1/ko
Priority claimed from EP06004893A external-priority patent/EP1708202A3/en
Publication of KR20060102682A publication Critical patent/KR20060102682A/ko
Application granted granted Critical
Publication of KR100688540B1 publication Critical patent/KR100688540B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00 - G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells

Abstract

메모리 셀의 집적도를 향상시킨 반도체 메모리 장치가 개시된다. 본 발명의 실시예에 따른 반도체 메모리 장치는 복수개의 메모리 셀 블록들, 복수개의 워드라인 구동 블록들 및 복수개의 비트라인 선택 블록들을 구비하고, 상기 복수개의 워드라인 구동 블록들 및 상기 복수개의 비트라인 선택 블록들은 상기 복수개의 메모리 셀 블록들 사이에 격자형태로 배치된다. 상기 복수개의 워드라인 구동블록들 중에서 두 개의 워드라인 구동블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치되며, 상기 메모리 셀 블록의 워드라인들은 인접한 메모리 셀 블록들의 워드라인들과 연결되지 아니한다. 상기 복수개의 비트라인 선택블록들 중에서 두 개의 비트라인 선택블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치되며, 상기 메모리 셀 블록의 비트라인들은 인접한 메모리 셀 블록들의 비트라인들과 연결되지 아니한다. 본 발명에 따른 반도체 메모리 장치는 워드라인 구동회로와 비트라인 구동회로를 워드라인과 비트라인의 양쪽에 배치함으로써 비트라인 및 워드라인의 기생 저항을 줄이고 메모리 셀의 집적도를 향상시킬 수 있는 장점이 있다.

Description

메모리 셀의 집적도를 향상시킨 반도체 메모리 장치{Semiconductor memory device with improved memory cell density}

본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.

도 1은 일반적인 상변화 메모리 셀(C)을 설명하는 도면이다.

도 2는 일반적인 상 변화 메모리 장치의 코어(core) 구조를 설명하는 도면이다.

도 3은 본 발명의 실시예에 따른 반도체 메모리 장치의 코어 구조를 설명하는 도면이다.

도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 코어 구조를 설명하는 도면이다.

도 5는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 코어 구조를 설명하는 도면이다.

도 6은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 코어 구조를 설명하는 도면이다.

도 7은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 코어 구조를 설명하는 도면이다.

본 발명은 반도체 메모리 장치에 관한 것으로서, 특히 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치에 관한 것이다.

PRAM(Phase Change Random Access Memory)은 가열되었다가 냉각되면 두 가지 상태 중 하나의 상태로 유지되며 가열 및 냉각에 의하여 또다시 상태가 변할 수 있는 캘코제나이드 합금(chalcogenide alloy)과 같은 상 변화 물질로 구성된다.

여기서 두 가지 상태란 결정(crystalline) 상태와 비 정질(amorphous) 상태를 의미한다. PRAM에 관해서는 미국 특허 번호 US 6,487,113 및 US 6,480,438에서 설명된 바 있다.

PRAM의 상변화 물질은 결정 상태에서의 저항은 낮고 비 정질 상태에서의 저항은 높다. PRAM은 저항 값에 따라 논리 값이 0 또는 1로 결정된다. 결정 상태는 셋(set) 또는 논리 0 에 대응되고 비 정질 상태는 리셋(reset) 또는 논리 1 에 대응된다.

PRAM의 상 변화 물질이 비 정질 상태가 되기 위해서 저항 열에 의하여 상 변화 물질의 녹는점 이상으로 가열된다. 그리고 빠른 속도로 냉각된다. 상 변화 물질을 결정 상태로 만들기 위하여 상 변화 물질은 일정 시간동안 녹는점 이하의 온도로 가열된다.

상 변화 메모리의 핵심은 캘코제나이드(chalcogenide)와 같은 상 변화 물질 이다. 상 변화 물질은 일반적으로 GST 합금이라고 불리는 게르마늄(germanium(Ge)), 안티모니(antimony(Sb)) 및 텔루리움(tellurium(Te))을 포함한다. GST 합금은 가열 및 냉각에 의하여 비 정질 상태(리셋 또는 1 )와 결정 상태(셋 또는 0 ) 사이로 빠르게 변화될 수 있는 성질 때문에 메모리 장치에 유용하게 사용될 수 있다.

메모리 셀에 데이터를 쓰는 동작은, 캘코제나이드를 녹는점 이상으로 가열시킨 후 빠르게 냉각시켜 비 정질 상태가 되도록 하거나 또는 녹는점 이하의 온도로 가열한 후 일정한 시간동안 그 온도를 유지한 후 냉각시켜 결정 상태가 되도록 한다.

도 1은 일반적인 상변화 메모리 셀(C)을 설명하는 도면이다.

메모리 셀(C)은 비트라인(BL)에 연결되는 상 변화 저항 소자(GST) 및 상 변화 저항 소자(GST)와 워드라인(WL) 사이에 연결되는 다이오드(D)를 구비한다.

도 2는 일반적인 상 변화 메모리 장치의 코어(core) 구조를 설명하는 도면이다.

도 2를 참조하면, 일반적인 상 변호 메모리 장치(200)는 메모리 셀(C)을 구비하는 메모리 셀 블록들(CBLK), 메모리 셀 블록(CBLK)의 워드라인(WL)을 구동하는 워드라인 구동블록(WD), 메모리 셀 블록(CBLK)의 비트라인(BL)을 선택하는 비트라인 선택블록(YD), 로우 어드레스(미도시)를 디코딩 하는 로우 디코더(XDEC)를 구비한다.

도 2에는 설명의 편의를 위하여, 칼럼 디코더(YDEC) 센스 증폭 회로(SA) 및 기입 드라이버(WRITED)를 구비하는 블록이 개시된다.

워드라인 구동블록(WD)은 대응되는 워드라인(WL)을 구동하는 워드라인 구동회로(WDC)들을 복수개 구비하고, 비트라인 선택블록(YD)은 대응되는 비트라인(BL)을 선택하는 비트라인 선택회로(BDC)들을 구비한다. 비트라인 선택회로(BDC)는 비트라인 선택 신호(Yi)에 응답하여 턴 온 또는 턴 오프 되는 트랜지스터이다.

비트라인(BL)은 비트라인 선택회로(BDC)에 의하여 글로벌 비트라인(BL)에 연결된다.

선택된 메모리 셀(C)에 데이터를 저장하기 위해서는 먼저 비트라인 선택블록(YD)의 비트라인 선택회로(BDC)가 비트라인 선택신호(Yi)에 응답하여 활성화된다. 그러면 글로벌 비트라인(BL)을 통하여 입력되는 전류가 선택된 비트라인(BL)으로 인가된다.

이때, 워드라인 구동회로(WDC)에 의해서 선택된 워드라인(WL)의 전압 레벨이 접지 전압 레벨로 낮아지고 선택된 비트라인(BL)에 연결된 메모리 셀(C)들 중에서 워드라인 구동회로(WDC)에 의해서 선택된 워드라인(WL)에 연결된 메모리 셀(C)로 전류가 인가된다.

메모리 셀의 상 변화 저항 소자(GST)의 상태를 변화시킨 전류는 다이오드(D)와 워드라인(WL)을 통하여 워드라인 구동회로(WDC)로 흘러간다.

도 2에서 알 수 있듯이, 하나의 워드라인(WL)에 하나의 워드라인 구동회로(WDC)가 연결되고 하나의 비트라인(BL)에 하나의 비트라인 선택회로(BDC)가 연결된다. 워드라인 구동회로(WDC) 및 비트라인 선택회로(BDC)의 구동 능력에 의하여 메 모리 셀 블록(CBLK)이 구비할 수 있는 메모리 셀의 집적도(density)가 결정된다.

그런데, 워드라인(WL)의 기생저항(RWL) 및 비트라인(BL)의 기생저항(RBL)이 메모리 셀의 집적도를 증가시키는데 가장 큰 저해 요소로 작용한다.

특히 도 1과 같은 메모리 셀(C) 구조를 가지는 상 변화 메모리 장치는 비트라인(BL)에서 워드라인(WL)으로 공급되는 전류에 의하여 기입 및 독출(write/read) 동작이 수행되는데 이때 비트라인(BL)의 기생저항(RBL) 및 워드라인(WL)의 기생저항(R지)은 인가되는 전류에 의한 전압 강하를 발생시켜 기입 전류를 크게 감소시킨다.

본 발명이 이루고자하는 기술적 과제는, 워드라인 및 비트라인의 기생저항에 의한 기입 전류의 감소를 줄이고 메모리 셀의 집적도를 향상시킨 코어 구조를 가지는 반도체 메모리 장치를 제공하는 데 있다.

상기 기술적 과제를 달성하기 위한 본 발명의 실시예에 따른 반도체 메모리 장치는 복수개의 메모리 셀 블록들, 복수개의 워드라인 구동 블록들 및 복수개의 비트라인 선택 블록들을 구비하고, 상기 복수개의 워드라인 구동블록들 중에서 두 개의 워드라인 구동블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치되며, 상기 복수개의 비트라인 선택블록들 중에서 두 개의 비트라인 선택블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된다.

상기 메모리 셀 블록의 워드라인들은 인접한 메모리 셀 블록들의 워드라인들과 연결되지 아니한다. 상기 메모리 셀 블록의 비트라인들은 인접한 메모리 셀 블록들의 비트라인들과 연결되지 아니한다.

상기 워드라인 구동블록들은 대응되는 워드라인을 구동하는 복수개의 워드라인 구동 회로를 구비하며, 상기 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된 상기 워드라인 구동블록들의 워드라인 구동 회로들 중에서 동일한 워드라인을 구동하는 워드라인 구동회로들이 동시에 동작한다.

상기 비트라인 선택블록들은 대응되는 비트라인을 구동하는 복수개의 비트라인 선택회로를 구비하며, 상기 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된 상기 비트라인 선택블록들의 비트라인 선택회로들 중에서 동일한 비트라인을 구동하는 비트라인 선택회로들이 동시에 동작한다.

상기 메모리 셀 블록들의 워드라인들은 두 개의 상기 워드라인 구동블록들에 의해서 분리된다. 상기 메모리 셀 블록들의 비트라인들은 두 개의 상기 비트라인 선택블록들에 의해서 분리된다. 상기 메모리 셀은 상 변화 메모리(Phase Change Random Access Memory :PRAM)이며, 대응되는 비트라인에 연결되는 상 변화 저항 소자 및 상기 상 변화 저항 소자와 대응되는 워드라인 사이에 연결되는 다이오드를 구비한다.

상기 반도체 메모리 장치는 인접한 상기 메모리 셀 블록들 사이에 한 개의 워드라인 구동블록만이 배치되며, 상기 메모리 셀 블록의 워드라인들은 인접한 메모리 셀 블록들의 워드라인들과 연결된다. 상기 워드라인 구동블록들은 대응되는 워드라인을 구동하는 복수개의 워드라인 구동 회로를 구비하며, 하나의 상기 워드라인을 구동하는 워드라인 구동회로들이 동시에 동작하다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 복수개의 메모리 셀 블록들, 복수개의 워드라인 구동 블록들 및 복수개의 비트라인 선택 블록들을 구비하고, 상기 복수개의 워드라인 구동블록들 중에서 두 개의 워드라인 구동블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된다. 상기 메모리 셀 블록의 워드라인들은 인접한 메모리 셀 블록들의 워드라인들과 연결되지 아니한다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 복수개의 메모리 셀 블록들, 복수개의 워드라인 구동 블록들 및 복수개의 비트라인 선택 블록들을 구비하고, 상기 복수개의 비트라인 선택블록들 중에서 두 개의 비트라인 선택블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된다. 상기 메모리 셀 블록의 비트라인들은 인접한 메모리 셀 블록들의 비트라인들과 연결되지 아니한다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 복수개의 메모리 셀 블록들, 복수개의 워드라인 구동 블록들 및 복수개의 비트라인 선택 블록들을 구비하고, 인접한 상기 메모리 셀 블록들 사이에 한 개의 워드라인 구동블록만이 배치되며, 상기 메모리 셀 블록의 워드라인들은 인접한 메모리 셀 블록들의 워드라인들과 연결된다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메 모리 장치는 대응되는 비트라인과 워드라인 사이에 연결되어 데이터를 저장하는 메모리 셀을 복수 개 구비하는 메모리 셀 블록들, 상기 각각의 메모리 셀 블록을 중심으로 좌우 양 측면에 배치되며, 대응되는 워드라인을 구동하는 워드라인 구동 회로를 구비하는 제 1 및 제 2 워드라인 구동 블록들 및 상기 각각의 메모리 셀 블록을 중심으로 상하 양 측면에 배치되며, 대응되는 비트라인을 구동하는 비트라인 선택회로를 구비하는 제 1 및 제 2 비트라인 선택 블록들을 구비한다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 대응되는 비트라인과 워드라인 사이에 연결되어 데이터를 저장하는 메모리 셀을 복수 개 구비하는 메모리 셀 블록들, 상기 각각의 메모리 셀 블록을 중심으로 좌우 양 측면에 배치되며, 대응되는 워드라인을 구동하는 워드라인 구동 회로를 구비하는 제 1 및 제 2 워드라인 구동 블록들 및 상기 각각의 메모리 셀 블록을 중심으로 상하 양 측면 중에서 한곳에 배치되며, 대응되는 비트라인을 구동하는 비트라인 선택회로를 구비한다.

상기 기술적 과제를 달성하기 위한 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 대응되는 비트라인과 워드라인 사이에 연결되어 데이터를 저장하는 메모리 셀을 복수 개 구비하는 메모리 셀 블록들, 상기 각각의 메모리 셀 블록을 중심으로 좌우 양 측면 중에서 한곳에 배치되며, 대응되는 워드라인을 구동하는 워드라인 구동 회로를 구비하는 워드라인 구동 블록 및 상기 각각의 메모리 셀 블록을 중심으로 상하 양 측면에 배치되며, 대응되는 비트라인을 구동하는 비트라인 선택회로를 구비하는 제 1 및 제 2 비트라인 선택 블록들을 구비한다.

본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.

이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.

도 3은 본 발명의 실시예에 따른 반도체 메모리 장치의 코어 구조를 설명하는 도면이다.

도 3을 참조하면, 본 발명의 실시예에 따른 반도체 메모리 장치(300)는 복수개의 메모리 셀 블록들, 복수개의 워드라인 구동블록들 및 복수개의 비트라인 선택블록들을 구비한다. 도 3에는 설명의 편의를 위하여 4개의 메모리 셀 블록들(CBLK1, CBLK2, CBLKm, CBLKm+1), 워드라인 구동블록들(WD11, WD12, WD21, WD22, WDm1, WDm2, WD(m+1)1, WD(m+1)2) 및 비트라인 선택블록들(YD11, YD12, YD21, YD22, YDm1, YDm2, YD(m+1)1, YD(m+1)2)이 도시되며 이하에서는 이들을 이용하여 설명한다.

또한, 설명의 편의를 위하여, 칼럼 디코더(YDEC) 센스 증폭 회로(SA) 및 기입 드라이버(WRITED)를 구비하는 블록과 로우 어드레스(미도시)를 디코딩하는 로우 디코더(XDEC)가 개시된다.

워드라인 구동블록들(WD11, WD12, WD21, WD22, WDm1, WDm2, WD(m+1)1, WD(m+1)2)은 대응되는 메모리 셀 블록(CBLK1, CBLK2, CBLKm, CBLKm+1)이 구비하는 워드라인(WL)의 수만큼의 워드라인 구동회로들을 구비한다. 비트라인 선택블록들(YD11, YD12, YD21, YD22, YDm1, YDm2, YD(m+1)1, YD(m+1)2)은 대응되는 메모리 셀 블록(CBLK1, CBLK2, CBLKm, CBLKm+1)이 구비하는 비트라인(BL)의 수만큼의 비트라인 선택회로들을 구비한다.

다만, 도 3에서는 설명의 편의를 위하여 하나의 메모리 셀(C)의 워드라인(WL)에 대응되는 워드라인 드라이버들(WDC11, WDC12, WDC21, WDC22)과 비트라인(BL)에 대응되는 비트라인 선택회로들(BDC11, BDC12,BDC21, BDC22)을 도시한다.

여기서, 비트라인(BL)은 로컬 비트라인일 수 있으며, 반도체 메모리 장치(300)는 비트라인 선택회로(BDC11, BDC12,BDC21, BDC22)에 의하여 로컬 비트라인(BL)과 연결되는 글로벌 비트라인(GBL)을 더 구비할 수 있다.

본 발명의 실시예는 하나의 워드라인을 양쪽에서 동시에 구동할 수 있도록 워드라인 구동회로를 배치한다. 또한, 하나의 비트라인을 양쪽에서 동시에 구동할 수 있도록 비트라인 선택회로를 배치한다.

이러한, 워드라인 구동회로와 비트라인 선택회로의 배치는 비트라인 및 워드라인의 기생 저항 값을 하나의 워드라인 구동회로 및 비트라인 선택회로만이 연결된 종래의 워드라인 및 비트라인의 기생 저항 값의 1/2로 줄임으로써 워드라인 구동회로와 비트라인 선택회로의 구동 능력이 2배 증가하는 효과를 발생시킨다.

따라서, 도 2의 종래의 단위 메모리 셀 블록(CBLK)에 비하여 도 3의 메모리 셀 블록(CBLK1)의 메모리 셀들의 집적도가 16배 증가 될 수 있다.

이와 같은 기능을 위하여 본 발명의 실시예에 따른 반도체 메모리 장치(300) 의 복수개의 워드라인 구동블록들(WD11, WD12, WD21, WD22, WDm1, WDm2, WD(m+1)1, WD(m+1)2) 및 복수개의 비트라인 선택블록들(YD11, YD12, YD21, YD22, YDm1, YDm2, YD(m+1)1, YD(m+1)2)은 복수개의 메모리 셀 블록들(CBLK1, CBLK2, CBLKm, CBLKm+1) 사이에 격자형태로 배치된다.

도 3의 메모리 셀 블록(CBLK1)을 참조하여 좀 더 설명하면, 복수개의 워드라인 구동블록들(WD11, WD12, WD21, WD22, WDm1, WDm2, WD(m+1)1, WD(m+1)2) 중에서 두 개의 워드라인 구동블록들(WD11, WD12)이 대응되는 하나의 메모리 셀 블록(CBLK1)을 중심으로 좌우 양 측면에 한 개씩 배치된다. 메모리 셀 블록(CBLK1)의 워드라인들(WL)은 인접한 메모리 셀 블록(CBLK2)의 워드라인들과 연결되지 아니한다.

또한, 복수개의 비트라인 선택블록들(YD11, YD12, YD21, YD22, YDm1, YDm2, YD(m+1)1, YD(m+1)2) 중에서 두 개의 비트라인 선택블록들(YD11, YD12)이 대응되는 하나의 메모리 셀 블록(CBLK1)을 중심으로 양 측면에 한 개씩 배치된다. 메모리 셀 블록(CBLK1)의 비트라인들(BL)은 인접한 메모리 셀 블록들의 비트라인들과 연결되지 아니한다.

도 3을 참조하면, 본 발명의 실시예에 따른 반도체 메모리 장치(300)에서 인접한 메모리 셀 블록들(CBLK1, CBLK2)의 워드라인들(WL)은 두 개의 워드라인 구동블록들(WD12, WD21)에 의해서 분리된다. 그리고, 메모리 셀 블록(CBLK1)의 비트라인(BL)과 인접한 메모리 셀 블록(미도시)의 비트라인(미도시)은 두 개의 비트라인 선택블록에 의해서 분리된다.

워드라인 구동블록들은 대응되는 워드라인을 구동하는 복수개의 워드라인 구동 회로를 구비한다. 하나의 메모리 셀 블록(CBLK1)을 중심으로 양 측면에 한 개씩 배치된 워드라인 구동블록들(WD11, WD12)의 워드라인 구동 회로들 중에서 동일한 워드라인을 구동하는 워드라인 구동회로들(WDC11, WDC12)이 동시에 동작한다.

비트라인 선택블록들은 대응되는 비트라인을 구동하는 복수개의 비트라인 선택회로를 구비한다. 하나의 메모리 셀 블록(CBLK)을 중심으로 양 측면에 한 개씩 배치된 비트라인 선택블록들(YD11, YD12)의 비트라인 선택회로들 중에서 동일한 비트라인을 구동하는 비트라인 선택회로들(BDC11, BDC12)이 동시에 동작한다.

좀 더 설명하면, 메모리 셀 블록(CBLK1)의 하나의 비트라인(BL)의 양 측면에 배치된 비트라인 선택회로(BDC11, BDC12)가 비트라인(BL)에 연결된다. 그러면, 비트라인(BL)의 기생 저항 값(RBL/2)은 종래의 하나의 비트라인 선택회로만이 연결된 비트라인의 기생 저항 값(RBL)의 1/2 로 감소된다.

또한, 비트라인의 선택회로(BDC11, BDC12)의 수도 종래의 비트라인 선택 회로의 수보다 2배 증가한다. 즉, 기생 저항 값이 1/2로 감소하고 비트라인의 구동 능력이 2배 증가하므로 결과적으로 비트라인 당 연결되는 셀의 수(Cell per bit line)가 4배 확장 가능하다.

마찬가지로 메모리 셀 블록(CBLK1)의 하나의 워드라인(WL)의 양 측면에 배치된 워드라인 구동회로(WDC11, WDC12)가 워드라인(WL)에 연결된다. 그러면, 워드라인(WL)의 기생 저항 값(RWL/2)은 종래의 하나의 워드라인 구동회로만이 연결된 워드라인의 기생 저항 값(RWL)의 1/2 로 감소된다.

또한, 워드라인의 구동회로(WDC11, WDC12)의 수도 종래의 워드라인 구동회로의 수보다 2배 증가한다. 즉, 기생 저항 값이 1/2로 감소하고 워드라인의 구동 능력이 2배 증가하므로 결과적으로 워드라인 당 연결되는 셀의 수(Cell per word line)가 4배 확장 가능하다.

따라서 도 3의 본 발명의 실시예에 따른 메모리 코어 구조를 가지는 반도체 메모리 장치(300)는 종래의 반도체 메모리 장치(200)에 비하여 메모리 셀에 공급되는 전류의 감소를 줄이면서도 메모리 셀의 수를 총 16배 확장 가능하기 때문에 집적도를 증가시킬 수 있다.

본 발명의 실시예에 따른 도 3의 반도체 메모리 장치(300)는 상 변화 메모리(Phase Change Random Access Memory :PRAM)이다. 메모리 셀(C)은 대응되는 비트라인(BL)에 연결되는 상 변화 저항 소자 및 상 변화 저항 소자와 대응되는 워드라인(WL) 사이에 연결되는 다이오드를 구비한다.

도 4는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 코어 구조를 설명하는 도면이다.

도 4의 반도체 메모리 장치(400)의 코어 구조는 워드라인 구동블록의 배치를 제외하면 도 3의 반도체 메모리 장치(300)의 코어 구조와 동일한 구조를 가진다.

즉, 도 4의 반도체 메모리 장치(400)는 인접한 메모리 셀 블록들(CBLK1과 CBLK2, CBLKm과 CBLKm+1) 사이에 한 개의 워드라인 구동블록(WD2와 WDm+1)만이 배치된다.

그리고, 메모리 셀 블록(CBLK1)의 워드라인(WL)은 인접한 메모리 셀 블록 (CBLK2)의 워드라인(WL)과 연결된다. 즉, 워드라인(WL)을 복수개의 메모리 셀 블록들이 공유한다.

도 4의 반도체 메모리 장치(400)도 도 3의 반도체 메모리 장치(300)와 마찬가지로 비트라인(BL)과 워드라인(WL)의 기생 저항 값(RBL/2, RWL/2)이 종래 기술의 반도체 메모리 장치(200)와 비교할 때 1/2로 감소한다.

도 4의 반도체 메모리 장치(400)는 메모리 셀 블록들 사이에 배치되는 워드라인 구동블록이 중첩되지 아니하고 하나씩만 배치되므로 메모리 코어의 면적을 줄일 수 있으며 칩 효율성(chip efficiency)이 높아진다.

도 4의 반도체 메모리 장치(400)에서 워드라인 구동블록들(WD1, WD2, WD3)은 대응되는 워드라인(WL)을 구동하는 복수개의 워드라인 구동 회로(WDC1, WDC2, WDC3)를 구비하며, 하나의 워드라인(WL)을 구동하는 워드라인 구동회로들(WDC1, WDC2, WDC3)이 동시에 동작할 수 있다.

워드라인 구동회로들(WDC1, WDC2, WDC3)이 동시에 동작하는 경우 메모리 셀 블록(CBLK1, CBLK2)의 데이터가 모두 출력된다. 이 경우 각각의 메모리 셀 블록(CBLK1, CBLK2)은 서로 다른 입출력 라인(미도시)에 연결됨으로써 데이터 출력이 제어될 수 있다.

반대로, 하나의 워드라인(WL)을 구동하는 워드라인 구동회로들(WDC1, WDC2, WDC3)이라도 메모리 셀 블록별로 각각 동작하도록 제어할 수 있다. 즉, 메모리 셀 블록(CBLK1)으로만 데이터를 입력하고 워드라인 구동회로들(WDC1, WDC2)만 동시에 동작하도록 제어하여 메모리 셀 블록(CBLK1)의 데이터만 출력되도록 할 수 있다.

도 5는 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 코어 구조를 설명하는 도면이다.

도 5를 참조하면, 본 발명의 다른 실시예에 따른 반도체 메모리 장치(500)는 복수개의 메모리 셀 블록들(CBLK1, CBLK2, CBLKm, CBLKm+1), 복수개의 워드라인 구동 블록들(WD11, WD12, WD21, WD22, WDm1, WDm2, WD(m+1)1, WD(m+1)2) 및 복수개의 비트라인 선택 블록들(YD1, YD2, YDm, YDm+1)을 구비한다.

복수개의 워드라인 구동블록들(WD11, WD12, WD21, WD22, WDm1, WDm2, WD(m+1)1, WD(m+1)2) 중에서 두 개의 워드라인 구동블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된다. 메모리 셀 블록(CBLK1, CBLK2, CBLKm, CBLKm+1)의 워드라인들은 인접한 메모리 셀 블록들의 워드라인들과 연결되지 아니한다.

도 5의 반도체 메모리 장치(500)에서 비트라인 선택블록(YD1, YD2, YDm, YDm+1)은 종래의 반도체 메모리 장치(200)의 그것과 동일하게 배치하고, 워드라인 구동블록들(WD11, WD12, WD21, WD22, WDm1, WDm2, WD(m+1)1, WD(m+1)2)만 메모리 셀 블록을 중심으로 좌우 양 측면에 하나씩 배치한다.

이 경우, 비트라인(BL)의 기생 저항(RBL)은 종래의 반도체 메모리 장치(200)의 비트라인의 기생 저항(RBL)과 동일하지만 워드라인(WL)의 기생 저항(RWL/2)은 종래의 반도체 메모리 장치(200)의 워드라인의 기생 저항(RWL)의 1/2로 줄어든다.

그리고, 하나의 워드라인(WL)을 두 개의 워드라인 구동회로들이 구동하므로 워드라인 구동능력은 2 배가된다. 따라서, 종래 기술 대비 워드라인(WL)에 연결되 는 메모리 셀(C)의 수를 4배 확장시킬 수 있다.

도 6은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 코어 구조를 설명하는 도면이다.

도 6을 참조하면, 본 발명의 다른 실시예에 따른 반도체 메모리 장치(600)는 복수개의 메모리 셀 블록들(CBLK1, CBLK2, CBLKm, CBLKm+1), 복수개의 워드라인 구동 블록들(WD1, WD2, WDm, WDm+1) 및 복수개의 비트라인 선택 블록들(YD11, YD12, YD21, YD22, YDm1, YDm2, YD(m+1)1, YD(m+1)2)을 구비한다.

복수개의 비트라인 선택블록들(YD11, YD12, YD21, YD22, YDm1, YDm2, YD(m+1)1, YD(m+1)2) 중에서 두 개의 비트라인 선택블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된다. 메모리 셀 블록(CBLK1, CBLK2, CBLKm, CBLKm+1)의 비트라인들(BL)은 인접한 메모리 셀 블록들의 비트라인들과 연결되지 아니한다.

도 6의 반도체 메모리 장치(600)에서 워드라인 구동블록(WD1, WD2, WDm, WDm+1)은 종래의 반도체 메모리 장치(200)의 그것과 동일하게 배치하고, 비트라인 선택블록들(YD11, YD12, YD21, YD22, YDm1, YDm2, YD(m+1)1, YD(m+1)2)만 메모리 셀 블록을 중심으로 좌우 양 측면에 하나씩 배치한다.

이 경우, 워드라인(WL)의 기생 저항(RWL)은 종래의 반도체 메모리 장치(200)의 워드라인의 기생 저항(RWL)과 동일하지만 비트라인(BL)의 기생 저항(RBL/2)은 종래의 반도체 메모리 장치(200)의 비트라인의 기생 저항(RBL)의 1/2로 줄어든다.

그리고, 하나의 비트라인(BL)을 두 개의 비트라인 선택회로들이 구동하므로 비트라인 구동능력은 2 배가된다. 따라서, 종래 기술 대비 비트라인(BL)에 연결되는 메모리 셀(C)의 수를 4배 확장시킬 수 있다.

도 7은 본 발명의 다른 실시예에 따른 반도체 메모리 장치의 코어 구조를 설명하는 도면이다.

도 7을 참조하면, 본 발명의 다른 실시예에 따른 반도체 메모리 장치(700)는 복수개의 메모리 셀 블록들(CBLK1, CBLK2, CBLKm, CBLKm+1), 복수개의 워드라인 구동 블록들(WD1, WD2, WD3, WDm, WDm+1, WDm+2) 및 복수개의 비트라인 선택 블록들(YD1, YD2, YDm, YDm+1)을 구비한다.

인접한 메모리 셀 블록들(CBLK1, CBLK2, CBLKm, CBLKm+1) 사이에 한 개의 워드라인 구동블록만이 배치되며, 메모리 셀 블록(CBLK1, CBLK2, CBLKm, CBLKm+1)의 워드라인(WL)은 인접한 메모리 셀 블록들의 워드라인들과 연결된다.

도 7의 반도체 메모리 장치(700)의 코어 구조는 비트라인 선택블록의 배치가 종래의 반도체 메모리 장치(200)의 구조와 동일한 것을 제외하면 도 4의 반도체 메모리 장치(400)의 코어와 동일한 구조를 가진다.

즉, 도 7의 반도체 메모리 장치(700)는 인접한 메모리 셀 블록들(CBLK1과 CBLK2, CBLKm과 CBLKm+1) 사이에 한 개의 워드라인 구동블록(WD2와 WDm+1)만이 배치된다. 그리고, 워드라인(WL)을 복수개의 메모리 셀 블록들이 공유한다.

도 7의 반도체 메모리 장치(700)는 워드라인(WL)의 기생 저항 값(RWL/2)이 종래 기술의 반도체 메모리 장치(200)와 비교할 때 1/2로 감소한다. 도 7의 반도체 메모리 장치(700)는 메모리 셀 블록들 사이에 배치되는 워드라인 구동블록이 중첩 되지 아니하고 하나씩만 배치되므로 메모리 코어의 면적을 줄일 수 있으며 칩 효율성(chip efficiency)이 높아진다.

이상에서 설명된 본 발명의 실시예에 따른 반도체 메모리 장치의 메모리 셀 블록들의 수는 다양할 수 있으며 도 3내지 도 7에 도시된 것에 한정되지 아니한다. 또한, 본 발명의 기술적 사상이 적용될 수 있다면 본 발명의 실시예가 로컬 워드라인과 로컬 비트라인의 제어에만 한정되는 것은 아님은 당업자라면 이해할 수 있을 것이다.

그리고, 본 발명은 워드라인 구동블록들 및 비트라인 선택블록들이 메모리 셀 블록과 동일한 층(layer)에 배치되는 것뿐만 아니라 다른 층에 배치되는 경우에도 적용될 수 있음을 당업자라면 이해할 수 있을 것이다. 본 발명의 실시예가 상 변화 메모리 장치에 대하여 설명하고 있으나 어떠한 적절한 물질에 의해서 만들어진 적절한 메모리 장치에도 적용될 수 있다는 것을 당업자라면 알 수 있을 것이다.

이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.

상술한 바와 같이 본 발명에 따른 반도체 메모리 장치는 워드라인 구동회로와 비트라인 구동회로를 워드라인과 비트라인의 양쪽에 배치함으로써 비트라인 및 워드라인의 기생 저항을 줄이고 메모리 셀의 집적도를 향상시킬 수 있는 장점이 있다.

Claims (33)

  1. 복수개의 메모리 셀 블록들 ;
    복수개의 워드라인 구동블록들 ; 및
    복수개의 비트라인 선택블록들을 구비하고,
    상기 복수개의 워드라인 구동블록들 중에서 두 개의 워드라인 구동블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치되고,
    상기 복수개의 비트라인 선택블록들 중에서 두 개의 비트라인 선택블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  2. 제 1항에 있어서,
    상기 메모리 셀 블록의 워드라인들은, 인접한 메모리 셀 블록들의 워드라인들과 연결되지 아니하며,
    상기 메모리 셀 블록의 비트라인들은, 인접한 메모리 셀 블록들의 비트라인들과 연결되지 아니하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제 2항에 있어서, 상기 워드라인 구동블록들은,
    대응되는 워드라인을 구동하는 복수개의 워드라인 구동 회로를 구비하며,
    상기 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된 상기 워 드라인 구동블록들의 워드라인 구동 회로들 중에서 동일한 워드라인을 구동하는 워드라인 구동회로들이 동시에 동작하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제 2항에 있어서, 상기 비트라인 선택블록들은,
    대응되는 비트라인을 구동하는 복수개의 비트라인 선택회로를 구비하며,
    상기 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된 상기 비트라인 선택블록들의 비트라인 선택회로들 중에서 동일한 비트라인을 구동하는 비트라인 선택회로들이 동시에 동작하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제 4항에 있어서,
    상기 비트라인은 로컬 비트라인이며,
    상기 비트라인 선택회로에 의하여 상기 로컬 비트라인과 연결되는 글로벌 비트라인을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  6. 제 1항에 있어서,
    인접한 상기 메모리 셀 블록들의 워드라인들은 두 개의 상기 워드라인 구동블록들에 의해서 분리되는 것을 특징으로 하는 반도체 메모리 장치.
  7. 제 1항에 있어서,
    인접한 상기 메모리 셀 블록들의 비트라인들은 두 개의 상기 비트라인 선택 블록들에 의해서 분리되는 것을 특징으로 하는 반도체 메모리 장치.
  8. 제 1항에 있어서, 상기 메모리 셀은,
    상 변화 메모리(Phase Change Random Access Memory :PRAM)이며,
    대응되는 비트라인에 연결되는 상 변화 저항 소자 및 상기 상 변화 저항 소자와 대응되는 워드라인 사이에 연결되는 다이오드를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  9. 제 1항에 있어서,
    인접한 상기 메모리 셀 블록들 사이에 한 개의 워드라인 구동블록만이 배치되며,
    상기 메모리 셀 블록의 워드라인들은 인접한 메모리 셀 블록들의 워드라인들과 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  10. 제 9항에 있어서, 상기 워드라인 구동블록들은,
    대응되는 워드라인을 구동하는 복수개의 워드라인 구동 회로를 구비하며,
    하나의 상기 워드라인을 구동하는 워드라인 구동회로들이 동시에 동작하는 것을 특징으로 하는 반도체 메모리 장치.
  11. 복수개의 메모리 셀 블록들 ;
    복수개의 워드라인 구동 블록들 ; 및
    복수개의 비트라인 선택 블록들을 구비하고,
    상기 복수개의 워드라인 구동블록들 중에서 두 개의 워드라인 구동블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  12. 제 11항에 있어서,
    상기 메모리 셀 블록의 워드라인들은 인접한 메모리 셀 블록들의 워드라인들과 연결되지 아니하는 것을 특징으로 하는 반도체 메모리 장치.
  13. 제 11항에 있어서, 상기 워드라인 구동블록들은,
    대응되는 워드라인을 구동하는 복수개의 워드라인 구동 회로를 구비하며,
    상기 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된 상기 워드라인 구동블록들의 워드라인 구동 회로들 중에서 동일한 워드라인을 구동하는 워드라인 구동회로들이 동시에 동작하는 것을 특징으로 하는 반도체 메모리 장치.
  14. 제 11항에 있어서,
    상기 복수개의 비트라인 선택블록들 중에서 한 개의 비트라인 선택블록이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면 중에서 한 곳에 배치되며,
    상기 메모리 셀 블록의 비트라인들은 인접한 메모리 셀 블록들의 비트라인들 과 연결되지 아니하는 것을 특징으로 하는 반도체 메모리 장치.
  15. 제 14항에 있어서,
    상기 비트라인은 로컬 비트라인이며,
    상기 비트라인 선택회로에 의하여 상기 로컬 비트라인과 연결되는 글로벌 비트라인을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  16. 제 11항에 있어서,
    인접한 상기 메모리 셀 블록들의 워드라인들은 두 개의 상기 워드라인 구동블록들에 의해서 분리되는 것을 특징으로 하는 반도체 메모리 장치.
  17. 제 11항에 있어서, 상기 메모리 셀은,
    상 변화 메모리(Phase Change Random Access Memory :PRAM)이며,
    대응되는 비트라인에 연결되는 상 변화 저항 소자 및 상기 상 변화 저항 소자와 대응되는 워드라인 사이에 연결되는 다이오드를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  18. 복수개의 메모리 셀 블록들 ;
    복수개의 워드라인 구동 블록들 ; 및
    복수개의 비트라인 선택 블록들을 구비하고,
    상기 복수개의 비트라인 선택블록들 중에서 두 개의 비트라인 선택블록들이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치되는 것을 특징으로 하는 반도체 메모리 장치.
  19. 제 18항에 있어서,
    인접한 상기 메모리 셀 블록의 비트라인들은 인접한 메모리 셀 블록들의 비트라인들과 연결되지 아니하는 것을 특징으로 하는 반도체 메모리 장치.
  20. 제 18항에 있어서, 상기 비트라인 선택블록들은,
    대응되는 비트라인을 구동하는 복수개의 비트라인 선택회로를 구비하며,
    상기 하나의 메모리 셀 블록을 중심으로 양 측면에 한 개씩 배치된 상기 비트라인 선택블록들의 비트라인 선택회로들 중에서 동일한 비트라인을 구동하는 비트라인 선택회로들이 동시에 동작하는 것을 특징으로 하는 반도체 메모리 장치.
  21. 제 20항에 있어서,
    상기 비트라인은 로컬 비트라인이며,
    상기 비트라인 선택회로에 의하여 상기 로컬 비트라인과 연결되는 글로벌 비트라인을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  22. 제 18항에 있어서,
    상기 복수개의 워드라인 구동블록들 중에서 한 개의 워드라인 구동블록이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면 중에서 한 곳에 배치되며,
    상기 메모리 셀 블록의 워드라인들은 인접한 메모리 셀 블록들의 워드라인들과 연결되지 아니하는 것을 특징으로 하는 반도체 메모리 장치.
  23. 제 18항에 있어서,
    인접한 상기 메모리 셀 블록들의 비트라인들은 두 개의 상기 비트라인 선택블록들에 의해서 분리되는 것을 특징으로 하는 반도체 메모리 장치.
  24. 제 18항에 있어서, 상기 메모리 셀은,
    상 변화 메모리(Phase Change Random Access Memory :PRAM)이며,
    대응되는 비트라인에 연결되는 상 변화 저항 소자 및 상기 상 변화 저항 소자와 대응되는 워드라인 사이에 연결되는 다이오드를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  25. 복수개의 메모리 셀 블록들 ;
    복수개의 워드라인 구동 블록들 ; 및
    복수개의 비트라인 선택 블록들을 구비하고,
    인접한 상기 메모리 셀 블록들 사이에 한 개의 워드라인 구동블록만이 배치되며,
    상기 메모리 셀 블록의 워드라인들은 인접한 메모리 셀 블록들의 워드라인들과 연결되는 것을 특징으로 하는 반도체 메모리 장치.
  26. 제 25항에 있어서, 상기 워드라인 구동블록들은,
    대응되는 워드라인을 구동하는 복수개의 워드라인 구동 회로를 구비하며,
    하나의 상기 워드라인을 구동하는 워드라인 구동회로들이 동시에 동작하는 것을 특징으로 하는 반도체 메모리 장치.
  27. 제 25항에 있어서,
    상기 복수개의 비트라인 선택블록들 중에서 한 개의 비트라인 선택블록이 대응되는 하나의 메모리 셀 블록을 중심으로 양 측면 중에서 한 곳에 배치되며,
    상기 메모리 셀 블록의 비트라인들은 인접한 메모리 셀 블록들의 비트라인들과 연결되지 아니하는 것을 특징으로 하는 반도체 메모리 장치.
  28. 제 27항에 있어서,
    상기 비트라인은 로컬 비트라인이며,
    상기 비트라인 선택회로에 의하여 상기 로컬 비트라인과 연결되는 글로벌 비트라인을 더 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  29. 제 25항에 있어서, 상기 메모리 셀은,
    상 변화 메모리(Phase Change Random Access Memory :PRAM)이며,
    대응되는 비트라인에 연결되는 상 변화 저항 소자 및 상기 상 변화 저항 소자와 대응되는 워드라인 사이에 연결되는 다이오드를 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  30. 대응되는 비트라인과 워드라인 사이에 연결되어 데이터를 저장하는 메모리 셀을 복수 개 구비하는 메모리 셀 블록들 ;
    상기 각각의 메모리 셀 블록을 중심으로 좌우 양 측면에 배치되며, 대응되는 워드라인을 구동하는 워드라인 구동 회로를 구비하는 제 1 및 제 2 워드라인 구동 블록들 ; 및
    상기 각각의 메모리 셀 블록을 중심으로 상하 양 측면에 배치되며, 대응되는 비트라인을 구동하는 비트라인 선택회로를 구비하는 제 1 및 제 2 비트라인 선택 블록들을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  31. 제 30항에 있어서,
    상기 제 1 및 제 2 비트라인 선택 블록의 비트라인 선택회로들은 동일한 비트라인을 구동하는 비트라인 선택회로들이 동시에 동작하며,
    상기 제 1 및 제 2 워드라인 구동 블록의 워드라인 구동 회로들은 동일한 워드라인을 구동하는 워드라인 구동 회로들이 동시에 동작하는 것을 특징으로 하는 반도체 메모리 장치.
  32. 대응되는 비트라인과 워드라인 사이에 연결되어 데이터를 저장하는 메모리 셀을 복수 개 구비하는 메모리 셀 블록들 ;
    상기 각각의 메모리 셀 블록을 중심으로 좌우 양 측면에 배치되며, 대응되는 워드라인을 구동하는 워드라인 구동 회로를 구비하는 제 1 및 제 2 워드라인 구동 블록들 ; 및
    상기 각각의 메모리 셀 블록을 중심으로 상하 양 측면 중에서 한곳에 배치되며, 대응되는 비트라인을 구동하는 비트라인 선택회로를 구비하는 비트라인 선택 블록을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
  33. 대응되는 비트라인과 워드라인 사이에 연결되어 데이터를 저장하는 메모리 셀을 복수 개 구비하는 메모리 셀 블록들 ;
    상기 각각의 메모리 셀 블록을 중심으로 좌우 양 측면 중에서 한곳에 배치되며, 대응되는 워드라인을 구동하는 워드라인 구동 회로를 구비하는 워드라인 구동 블록 ; 및
    상기 각각의 메모리 셀 블록을 중심으로 상하 양 측면에 배치되며, 대응되는 비트라인을 구동하는 비트라인 선택회로를 구비하는 제 1 및 제 2 비트라인 선택 블록들을 구비하는 것을 특징으로 하는 반도체 메모리 장치.
KR20050024541A 2005-03-24 2005-03-24 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치 KR100688540B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20050024541A KR100688540B1 (ko) 2005-03-24 2005-03-24 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR20050024541A KR100688540B1 (ko) 2005-03-24 2005-03-24 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치
US11/348,432 US7397681B2 (en) 2005-03-24 2006-02-06 Nonvolatile memory devices having enhanced bit line and/or word line driving capability
EP06004893A EP1708202A3 (en) 2005-03-24 2006-03-10 Pram device
JP2006083805A JP2006269062A (ja) 2005-03-24 2006-03-24 ビットライン及び/またはワードラインの駆動能力を向上させた不揮発性メモリ装置
CN 200610071461 CN1838321B (zh) 2005-03-24 2006-03-24 有增强的位线和/或字线驱动能力的非易失性存储器设备

Publications (2)

Publication Number Publication Date
KR20060102682A KR20060102682A (ko) 2006-09-28
KR100688540B1 true KR100688540B1 (ko) 2007-03-02

Family

ID=37015659

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050024541A KR100688540B1 (ko) 2005-03-24 2005-03-24 메모리 셀의 집적도를 향상시킨 반도체 메모리 장치

Country Status (3)

Country Link
US (1) US7397681B2 (ko)
KR (1) KR100688540B1 (ko)
CN (1) CN1838321B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101043723B1 (ko) * 2009-05-15 2011-06-24 주식회사 하이닉스반도체 비휘발성 메모리 장치
KR101062742B1 (ko) 2009-02-05 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7242019B2 (en) * 2002-12-13 2007-07-10 Intel Corporation Shunted phase change memory
KR100772904B1 (ko) * 2006-10-02 2007-11-05 삼성전자주식회사 가변저항 메모리 장치 및 그 제조 방법
KR101255324B1 (ko) * 2007-08-10 2013-04-16 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
KR100861182B1 (ko) * 2007-08-10 2008-09-30 주식회사 하이닉스반도체 상 변화 메모리 장치
KR101245298B1 (ko) 2007-10-11 2013-03-19 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US8351250B2 (en) * 2008-08-28 2013-01-08 Ovonyx, Inc. Programmable resistance memory
KR20100041470A (ko) * 2008-10-14 2010-04-22 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
US8040719B2 (en) * 2008-11-26 2011-10-18 Samsung Electronics Co., Ltd. Nonvolatile memory devices having bit line discharge control circuits therein that provide equivalent bit line discharge control
US8289764B2 (en) 2008-12-11 2012-10-16 Hitachi, Ltd. Semiconductor device
KR20100105133A (ko) * 2009-03-20 2010-09-29 삼성전자주식회사 노어 플래시 메모리 장치의 및 그것의 동작 방법
JP5281163B2 (ja) 2009-08-21 2013-09-04 株式会社日立製作所 半導体装置およびメモリモジュール
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US8559208B2 (en) 2010-08-20 2013-10-15 Shine C. Chung Programmably reversible resistive device cells using polysilicon diodes
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
KR101095008B1 (ko) 2010-09-30 2011-12-20 주식회사 하이닉스반도체 로우 제어 셀을 구비한 상변화 메모리 장치
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US9076513B2 (en) * 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9496265B2 (en) 2010-12-08 2016-11-15 Attopsemi Technology Co., Ltd Circuit and system of a high density anti-fuse
CN102890963B (zh) * 2011-07-20 2016-08-17 中国科学院上海微系统与信息技术研究所 一种非易失性随机存储器及其操作方法
US8912576B2 (en) 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
KR20150099092A (ko) * 2014-02-21 2015-08-31 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628791A (ja) * 1990-11-09 1994-02-04 Brier Technol Inc 磁気記録ヘッドの位置決め装置及びインデックスパルス発生器
KR101067178B1 (ko) * 2009-09-04 2011-09-22 삼성전기주식회사 칩형 전기이중층 커패시터 및 그 패키지 구조

Family Cites Families (49)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0632232B2 (ja) * 1987-07-01 1994-04-27 日本電気株式会社 行デコ−ダ
US5337279A (en) * 1992-03-31 1994-08-09 National Semiconductor Corporation Screening processes for ferroelectric memory devices
US5526306A (en) * 1994-02-10 1996-06-11 Mega Chips Corporation Semiconductor memory device and method of fabricating the same
JP3411129B2 (ja) * 1995-07-03 2003-05-26 沖電気工業株式会社 半導体メモリ
US5808500A (en) * 1996-06-28 1998-09-15 Cypress Semiconductor Corporation Block architecture semiconductor memory array utilizing non-inverting pass gate local wordline driver
KR100200724B1 (ko) * 1996-08-21 1999-06-15 윤종용 반도체 메모리장치의 서브 워드라인 드라이버
US5883827A (en) * 1996-08-26 1999-03-16 Micron Technology, Inc. Method and apparatus for reading/writing data in a memory system including programmable resistors
JP3478953B2 (ja) * 1997-09-03 2003-12-15 Necエレクトロニクス株式会社 半導体記憶装置
US6111808A (en) * 1998-03-02 2000-08-29 Hyundai Electronics Industries Co., Ltd. Semiconductor memory device
JP3250525B2 (ja) * 1998-08-13 2002-01-28 日本電気株式会社 半導体記憶装置
US6031784A (en) * 1998-09-04 2000-02-29 G-Link Technology Hierarchical decoding of a memory device
KR20000027267A (ko) 1998-10-27 2000-05-15 김영환 플래쉬 메모리 장치의 워드라인 디코더
US6026047A (en) * 1998-11-03 2000-02-15 Samsung Electronics Co., Ltd. Integrated circuit memory device with hierarchical work line structure
KR20000045361A (ko) * 1998-12-30 2000-07-15 김영환 워드라인 구동장치
JP2001126475A (ja) * 1999-10-25 2001-05-11 Mitsubishi Electric Corp 半導体記憶装置
US6314014B1 (en) * 1999-12-16 2001-11-06 Ovonyx, Inc. Programmable resistance memory arrays with reference cells
DE10034925A1 (de) * 2000-07-18 2002-01-31 Infineon Technologies Ag Dekodiervorrichtung
JP4025527B2 (ja) 2000-10-27 2007-12-19 松下電器産業株式会社 メモリ、書き込み装置、読み出し装置およびその方法
US6567287B2 (en) * 2001-03-21 2003-05-20 Matrix Semiconductor, Inc. Memory device with row and column decoder circuits arranged in a checkerboard pattern under a plurality of memory arrays
US6480438B1 (en) * 2001-06-12 2002-11-12 Ovonyx, Inc. Providing equal cell programming conditions across a large and high density array of phase-change memory cells
US6462984B1 (en) * 2001-06-29 2002-10-08 Intel Corporation Biasing scheme of floating unselected wordlines and bitlines of a diode-based memory array
US6487113B1 (en) * 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
JP4780874B2 (ja) * 2001-09-04 2011-09-28 ルネサスエレクトロニクス株式会社 薄膜磁性体記憶装置
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
US6456524B1 (en) * 2001-10-31 2002-09-24 Hewlett-Packard Company Hybrid resistive cross point memory cell arrays and methods of making the same
US6545903B1 (en) * 2001-12-17 2003-04-08 Texas Instruments Incorporated Self-aligned resistive plugs for forming memory cell with phase change material
DE60137788D1 (de) 2001-12-27 2009-04-09 St Microelectronics Srl Architektur einer nichtflüchtigen Phasenwechsel -Speichermatrix
US6667900B2 (en) * 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
DE60203477D1 (de) * 2002-01-11 2005-05-04 St Microelectronics Srl Architektur eines Flash-EEPROMs, der gleichzeitig während des Löschens oder Programmierens von einem oder mehreren anderen Sektoren, lesbar ist.
US6778421B2 (en) * 2002-03-14 2004-08-17 Hewlett-Packard Development Company, Lp. Memory device array having a pair of magnetic bits sharing a common conductor line
US6579760B1 (en) 2002-03-28 2003-06-17 Macronix International Co., Ltd. Self-aligned, programmable phase change memory
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
JP2004071023A (ja) * 2002-08-05 2004-03-04 Elpida Memory Inc 半導体記憶装置
US6850432B2 (en) * 2002-08-20 2005-02-01 Macronix International Co., Ltd. Laser programmable electrically readable phase-change memory method and device
JP4190238B2 (ja) 2002-09-13 2008-12-03 株式会社ルネサステクノロジ 不揮発性半導体記憶装置
US6791867B2 (en) * 2002-11-18 2004-09-14 Hewlett-Packard Development Company, L.P. Selection of memory cells in data storage devices
JP4355136B2 (ja) * 2002-12-05 2009-10-28 シャープ株式会社 不揮発性半導体記憶装置及びその読み出し方法
US6768655B1 (en) 2003-02-03 2004-07-27 System General Corp. Discontinuous mode PFC controller having a power saving modulator and operation method thereof
CN1759450B (zh) * 2003-03-18 2012-02-29 株式会社东芝 可编程阻抗存储器器件
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
KR100541816B1 (ko) * 2003-09-19 2006-01-10 삼성전자주식회사 반도체 메모리에서의 데이터 리드 회로 및 데이터 리드 방법
KR100564577B1 (ko) * 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법
JP4567963B2 (ja) * 2003-12-05 2010-10-27 ルネサスエレクトロニクス株式会社 半導体集積回路装置
KR100597636B1 (ko) * 2004-06-08 2006-07-05 삼성전자주식회사 상 변화 반도체 메모리 장치
JP4153901B2 (ja) * 2004-06-15 2008-09-24 シャープ株式会社 半導体記憶装置
US7453716B2 (en) * 2004-10-26 2008-11-18 Samsung Electronics Co., Ltd Semiconductor memory device with stacked control transistors
KR100604935B1 (ko) * 2005-03-24 2006-07-19 삼성전자주식회사 코어 면적을 감소시킨 반도체 메모리 장치
KR100699848B1 (ko) * 2005-06-21 2007-03-27 삼성전자주식회사 코어 구조가 개선된 상 변화 메모리 장치
KR100688553B1 (ko) * 2005-06-22 2007-03-02 삼성전자주식회사 코어 사이즈를 감소시킨 반도체 메모리 장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0628791A (ja) * 1990-11-09 1994-02-04 Brier Technol Inc 磁気記録ヘッドの位置決め装置及びインデックスパルス発生器
KR101067178B1 (ko) * 2009-09-04 2011-09-22 삼성전기주식회사 칩형 전기이중층 커패시터 및 그 패키지 구조

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
05361227
06028791
06028791,06717854

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101062742B1 (ko) 2009-02-05 2011-09-06 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 테스트 방법
US8274852B2 (en) 2009-02-05 2012-09-25 Hynix Semiconductor Inc. Semiconductor memory apparatus and method of testing the same
KR101043723B1 (ko) * 2009-05-15 2011-06-24 주식회사 하이닉스반도체 비휘발성 메모리 장치
US8139427B2 (en) 2009-05-15 2012-03-20 Hynix Semiconductor Inc. Nonvolatile memory device

Also Published As

Publication number Publication date
KR20060102682A (ko) 2006-09-28
CN1838321A (zh) 2006-09-27
US20060215440A1 (en) 2006-09-28
CN1838321B (zh) 2012-06-13
US7397681B2 (en) 2008-07-08

Similar Documents

Publication Publication Date Title
JP5384653B2 (ja) 不揮発性メモリの連続的なプログラミング
US7589367B2 (en) Layout structure in semiconductor memory device comprising global work lines, local work lines, global bit lines and local bit lines
US7349245B2 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
US7283387B2 (en) Phase change random access memory device having variable drive voltage circuit
US6943395B2 (en) Phase random access memory with high density
EP2321826B1 (en) Memory system with sectional data lines
CN1664953B (zh) 相变存储器件和写相变存储器件的方法
KR100587702B1 (ko) 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
KR100546322B1 (ko) 비휘발성 메모리와 휘발성 메모리로 선택적으로 동작할 수있는 상 변화 메모리 장치 및 상 변화 메모리 장치의 동작방법
US7843715B2 (en) Memory cell of a resistive semiconductor memory device, a resistive semiconductor memory device having a three-dimensional stack structure, and related methods
US6839263B2 (en) Memory array with continuous current path through multiple lines
US7460389B2 (en) Write operations for phase-change-material memory
KR101050311B1 (ko) 반도체 장치
US8054679B2 (en) Phase change memory device
US20050117388A1 (en) Write driver circuit in phase change memory device and method for applying write current
KR100610014B1 (ko) 리키지 전류 보상 가능한 반도체 메모리 장치
JP4922375B2 (ja) 抵抗変化型メモリ
EP1965391B1 (en) Non-volatile semiconductor memory device
US8009476B2 (en) Semiconductor memory device using variable resistor
US7110286B2 (en) Phase-change memory device and method of writing a phase-change memory device
KR100587694B1 (ko) 리키지 전류 보상 가능한 반도체 메모리 장치
JP4567963B2 (ja) 半導体集積回路装置
US8730755B2 (en) Single transistor driver for address lines in a phase change memory and switch (PCMS) array
US7292466B2 (en) Integrated circuit having a resistive memory
US7880160B2 (en) Memory using tunneling field effect transistors

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130131

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140129

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9