KR100843209B1 - 버퍼 메모리를 포함하는 저항형 메모리 장치, 저항형메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리장치의 데이터 기입/독출 방법 - Google Patents

버퍼 메모리를 포함하는 저항형 메모리 장치, 저항형메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리장치의 데이터 기입/독출 방법 Download PDF

Info

Publication number
KR100843209B1
KR100843209B1 KR1020060107945A KR20060107945A KR100843209B1 KR 100843209 B1 KR100843209 B1 KR 100843209B1 KR 1020060107945 A KR1020060107945 A KR 1020060107945A KR 20060107945 A KR20060107945 A KR 20060107945A KR 100843209 B1 KR100843209 B1 KR 100843209B1
Authority
KR
South Korea
Prior art keywords
signal
memory
write
response
address signal
Prior art date
Application number
KR1020060107945A
Other languages
English (en)
Other versions
KR20080040248A (ko
Inventor
조우영
김두응
이광진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060107945A priority Critical patent/KR100843209B1/ko
Priority to US11/901,438 priority patent/US20080123391A1/en
Publication of KR20080040248A publication Critical patent/KR20080040248A/ko
Application granted granted Critical
Publication of KR100843209B1 publication Critical patent/KR100843209B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/06—Sense amplifiers; Associated circuits, e.g. timing or triggering circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1069—I/O lines read out arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1087—Data input latches
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

저항형 메모리 장치는 버퍼 메모리 및 메모리 코어부를 포함한다. 버퍼 메모리는, 기입 어드레스 신호 및 기입 명령 신호에 응답하여, 입력 데이터를 일시적으로 저장한다. 메모리 코어부는, 기입 어드레스 신호 및 기입 명령 신호에 응답하여, 버퍼 메모리로부터 제공되는 입력 데이터를 저장하는 저항형 메모리 셀을 포함한다.

Description

버퍼 메모리를 포함하는 저항형 메모리 장치, 저항형 메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리 장치의 데이터 기입/독출 방법{Resistive memory device including a buffer memory, memory system including the resistive memory device, and data write/read method for resistive memory device}
본 발명의 상세한 설명에서 사용되는 도면을 보다 충분히 이해하기 위하여, 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 기술에 따른 메모리 시스템(10)을 개략적으로 나타내는 블락 다이어그램이다.
도 2는 본 발명의 실시예에 따른 메모리 시스템(100)을 설명하는 블락 다이어그램이다.
도 3은 도 2에 도시된 메모리 코어부(400)를 보다 상세히 설명하는 블락 다이어그램이다.
도 4는 본 발명의 실시예에 따른 저항형 메모리 장치의 데이터 기입/독출 방법(500)을 설명하는 흐름도(flow chart)이다.
< 도면의 주요 부분에 대한 부호의 설명>
310: 버퍼 메모리 315: 제1 제어 논리부
320: 출력 드라이버 400: 메모리 코어부
본 발명은 저항형 메모리 장치에 관한 것으로, 보다 상세하게는, 버퍼 메모리를 포함하는 저항형 메모리 장치, 상기 저항형 메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리 장치의 데이터 기입/독출 방법에 관한 것이다.
일반적으로, 램(RAM; random access memory)은, 컴퓨터 시스템 및 통신용 기기(communication equipment) 등과 같은 전자 시스템 내에서 데이터를 저장하기 위해 널리 사용될 수 있다.
상 변화 메모리 장치(Phase-change RAM; 피램(PRAM))의 메모리 셀(memory cell)은 상 변화 물질(phase-change material)을 포함한다. 상 변화 물질을 두 물리적 상태들(physical states) 중 하나로 셋팅(setting)하는 것에 의해, 상 변화 물질로 구성된 상 변화 메모리 셀 내에 데이터가 저장될 수 있다. 예를 들면, 상 변화 물질의 제1 물리적 상태는 고 저항 상태(high resistance state)일 수 있고, 제2 물리적 상태는 저 저항 상태(low resistance state)일 수 있다. 상기 고 저항 상태가 바이너리(binary) "1"을 표현할 때, 상기 저 저항 상태는 바이너리 "0"을 표현할 수 있다.
다수의 상 변화 메모리 셀들을 가지는 메모리 셀 어레이(memory cell array)를 포함하는 상 변화 메모리 장치가 전자 시스템에 포함될 때, 상 변화 메모리 장 치에 전원의 공급이 중단된 경우에도 상 변화 메모리 장치 내의 메모리 셀에 저장된 데이터는 상 변화 물질의 특성 때문에 손실되지 않는다. 즉, 상 변화 메모리 장치는 디램(DRAM; dynamic random access memory)과 달리 비휘발성(non-volatile) 메모리이다.
도 1은 종래의 기술에 따른 메모리 시스템(10)을 개략적으로 나타내는 블락 다이어그램이다. 도 1을 참조하면, 메모리 시스템(10)은 메모리 컨트롤러(memory controller)(20) 및 상 변화 메모리 장치(PRAM)(30)를 포함한다.
메모리 컨트롤러(20)는 PRAM(30)으로/으로부터 데이터(DQ)가 입력/출력되도록 제어하는 어드레스 신호(address signal)(ADD) 및 커맨드 신호(command signal)(CMD)를 PRAM(30)에 전송한다. 데이터(DQ)는 입력 데이터 및 출력 데이터를 포함한다.
일반적으로, PRAM(30)은 GST(Ge2-Sb2-Te5)와 같은 상 변화 물질을 이용하여 데이터를 저장하므로, PRAM(30)의 데이터 기입(write) 속도는 SRAM(static random access memory)의 데이터 기입 속도 또는 DRAM의 데이터 기입 속도 보다 느릴 수 있다. 또한, PRAM(30)의 데이터 기입 속도는 PRAM(30)의 데이터 독출(read) 속도 보다 느릴 수 있다.
메모리 컨트롤러(20)가 PRAM(30)에 대한 데이터 기입 동작(data write operation)을 제어할 때 PRAM(30)의 데이터 기입 속도는 상대적으로 느리므로, 메모리 컨트롤러(20)는 PRAM(30)의 데이터 기입 동작 동안 상기 데이터 기입 동작 이 외의 다른 독립적인 동작(separate operation)을 수행할 수 없다. 특히, 데이터 기입 동작이 페이지 단위(page unit)의 데이터와 같은 다수의 데이터를 연속적으로(successively) 기입하는 버스트(burst) 기입 동작일 때, 메모리 컨트롤러(20)의 처리 부담(overhead)은 보다 더 증가할 수 있다. 따라서, 메모리 컨트롤러(20)의 오버헤드(overhead)를 감소시킬 수 있는 상 변화 메모리 장치가 필요하다. 또한, 전술한 PRAM(30)에 대한 문제점은 상 변화 메모리 셀과 유사한 기능을 수행하는 저항형 메모리 셀을 포함하는 알램(RRAM; Resistive RAM)에서도 발생될 수 있다.
본 발명이 이루고자 하는 기술적 과제는, 메모리 컨트롤러의 오버헤드(overhead)를 감소시킬 수 있는 저항형 메모리 장치, 상기 저항형 메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리 장치의 데이터 기입/독출 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여 본 발명의 일면에 따른 저항형 메모리 장치는, 기입 어드레스 신호 및 기입 명령 신호에 응답하여, 입력 데이터를 일시적으로 저장하는 버퍼 메모리; 및 상기 기입 어드레스 신호 및 상기 기입 명령 신호에 응답하여, 상기 버퍼 메모리로부터 제공되는 입력 데이터를 저장하는 저항형 메모리 셀을 포함하는 메모리 코어부를 구비하는 것을 특징으로 한다.
상기 저항형 메모리 장치는, 메모리 컨트롤러로부터 전송되는 어드레스 신호 및 커맨드 신호에 응답하여, 상기 기입 어드레스 신호, 상기 기입 명령 신호, 독출 어드레스 신호, 및 독출 명령 신호를 발생하는 제1 제어 논리부를 더 구비하며, 상기 독출 어드레스 신호 및 상기 독출 명령 신호는 상기 저항형 메모리 장치의 데이터 독출 동작과 관련된 신호이다.
상기 제1 제어 논리부는, 상기 저항형 메모리 장치의 동작 상태를 지시하는 저항형 메모리 상태 신호를 상기 메모리 컨트롤러로 출력하고, 상기 저항형 메모리 상태 신호는 상기 버퍼 메모리로부터 상기 메모리 코어부의 저항형 메모리 셀로의 상기 입력 데이터의 저장이 종료된 상태를 지시하는 신호를 포함한다.
상기 버퍼 메모리는, 상기 버퍼 메모리의 동작 상태를 지시하는 버퍼 상태 신호를 상기 제1 제어 논리부로 출력하고, 상기 버퍼 상태 신호는 상기 버퍼 메모리로부터 상기 메모리 코어부의 저항형 메모리 셀로의 상기 입력 데이터의 저장이 종료된 상태를 지시하는 신호를 포함한다.
상기 메모리 코어부는, 상기 기입 어드레스 신호, 상기 기입 명령 신호, 상기 독출 어드레스 신호, 및 독출 명령 신호의 조합에 응답하여, 제어 신호를 발생하는 제2 제어 논리부; 상기 제어 신호에 응답하여, 상기 기입 어드레스 신호를 디코딩하고 상기 디코딩된 기입 어드레스 신호를 발생하는 어드레스 디코더; 및 상기 제어 신호에 응답하여, 상기 입력 데이터를 상기 디코딩된 기입 어드레스 신호가 지정하고 메모리 셀 어레이에 포함된 상기 저항형 메모리 셀에 기입하는 기입 드라이버를 구비한다.
상기 기술적 과제를 달성하기 위하여 본 발명의 다른 일면에 따른 저항형 메모리 장치는, 기입 어드레스 신호 및 기입 명령 신호에 응답하여 입력 데이터를 일 시적으로 저장하며, 독출 어드레스 신호 및 독출 명령 신호에 응답하여 제1 출력 데이터를 일시적으로 저장한 후 제2 출력 데이터로서 출력하는 버퍼 메모리; 출력 데이터 선택 신호에 응답하여, 상기 제1 출력 데이터 및 상기 제2 출력 데이터 중 하나를 선택하고 상기 선택된 데이터를 출력 데이터로서 출력하는 출력 드라이버; 상기 기입 어드레스 신호 및 상기 기입 명령 신호에 응답하여 상기 버퍼 메모리로부터 제공되는 입력 데이터를 저장하고, 상기 독출 어드레스 신호 및 상기 독출 명령 신호에 응답하여 상기 제1 출력 데이터를 상기 버퍼 메모리 또는 상기 출력 드라이버로 출력하는 메모리 코어부; 및 메모리 컨트롤러로부터 전송되는 어드레스 신호 및 커맨드 신호에 응답하여, 상기 기입 어드레스 신호, 상기 기입 명령 신호, 상기 독출 어드레스 신호, 상기 독출 명령 신호, 및 상기 출력 데이터 선택 신호를 발생하는 제1 제어 논리부를 구비하는 것을 특징으로 한다.
상기 메모리 코어부는, 상기 기입 어드레스 신호, 상기 기입 명령 신호, 상기 독출 어드레스 신호, 및 독출 명령 신호의 조합에 응답하여, 제어 신호를 발생하는 제2 제어 논리부; 상기 제어 신호에 응답하여 상기 기입 어드레스 신호를 디코딩하고 상기 디코딩된 기입 어드레스 신호를 발생하거나 또는 상기 제어 신호에 응답하여 상기 독출 어드레스 신호를 디코딩하고 상기 디코딩된 독출 어드레스 신호를 발생하는 어드레스 디코더; 상기 제어 신호에 응답하여, 상기 입력 데이터를 상기 디코딩된 기입 어드레스 신호가 지정하고 메모리 셀 어레이에 포함된 상기 저항형 메모리 셀에 기입하는 기입 드라이버; 및 상기 제어 신호에 응답하여, 상기 디코딩된 독출 어드레스 신호가 지정하고 상기 메모리 셀 어레이에 포함된 저항형 메모리 셀에 저장된 데이터를 감지하고 증폭하여 상기 제1 출력 데이터로서 출력하는 센스 앰프를 구비한다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 메모리 시스템은, 저항형 메모리 장치; 및 상기 저항형 메모리 장치로 입력 데이터가 입력되도록 제어하거나 또는 상기 저항형 메모리 장치로부터 출력 데이터가 출력되도록 제어하는 어드레스 신호 및 커맨드 신호를 상기 저항형 메모리 장치로 전송하는 메모리 컨트롤러를 구비하며, 상기 저항형 메모리 장치는, 상기 어드레스 신호 및 상기 커맨드 신호에 응답하여, 기입 어드레스 신호, 기입 명령 신호, 독출 어드레스 신호, 및 독출 명령 신호를 발생하는 제1 제어 논리부; 상기 기입 어드레스 신호 및 상기 기입 명령 신호에 응답하여 상기 입력 데이터를 일시적으로 저장하며, 상기 독출 어드레스 신호 및 상기 독출 명령 신호에 응답하여 제1 출력 데이터를 일시적으로 저장한 후 제2 출력 데이터로서 출력하는 버퍼 메모리; 상기 출력 데이터 선택 신호에 응답하여, 상기 제1 출력 데이터 및 상기 제2 출력 데이터 중 하나를 선택하고 상기 선택된 데이터를 상기 출력 데이터로서 출력하는 출력 드라이버; 및 상기 기입 어드레스 신호 및 상기 기입 명령 신호에 응답하여 상기 버퍼 메모리로부터 제공되는 상기 입력 데이터를 저장하고, 상기 독출 어드레스 신호 및 상기 독출 명령 신호에 응답하여 상기 제1 출력 데이터를 상기 버퍼 메모리 또는 상기 출력 드라이버로 출력하는 메모리 코어부를 구비하는 것을 특징으로 한다.
상기 기술적 과제를 달성하기 위하여 본 발명에 따른 저항형 메모리 장치의 데이터 기입/독출 방법은, (a) 기입 명령 신호에 응답하여, 입력 데이터를 상기 저 항형 메모리 장치에 포함된 버퍼 메모리에 일시적으로 기입하는 단계; 및 (b) 상기 기입 명령 신호에 응답하여, 상기 버퍼 메모리에 기입된 데이터를 상기 저항형 메모리 장치에 포함된 기입 드라이버를 이용하여 메모리 셀 어레이의 저항형 메모리 셀에 기입하는 단계를 구비하는 것을 특징으로 한다.
상기 저항형 메모리 장치의 데이터 기입/독출 방법은, (c) 메모리 컨트롤러로부터 커맨드 신호를 수신하는 단계; (d) 상기 커맨드 신호가 상기 기입 명령 신호인 지 여부를 판단하는 단계; (e) 독출 명령 신호에 응답하여, 상기 메모리 셀 어레이의 상 변화 메모리 셀로부터 출력 데이터를 독출하는 단계; (f) 상기 독출된 출력 데이터를 상기 저항형 메모리 장치에 포함된 센스 앰프를 이용하여 상기 버퍼 메모리 또는 상기 저항형 메모리 장치에 포함된 출력 드라이버로 출력하는 단계; 및 (g) 상기 버퍼 메모리로부터 전송되는 출력 데이터 및 상기 출력 드라이버에 입력되는 출력 데이터 중 하나를 상기 출력 드라이버를 이용하여 출력 데이터로서 출력하는 단계를 더 구비하며, 상기 (d) 단계에서 상기 기입 명령 신호인 것으로 판단되면, 상기 (a) 및 (b) 단계들이 수행되고, 상기 (d) 단계에서 상기 기입 명령 신호가 아닌 상기 독출 명령 신호인 것으로 판단되면, 상기 (e), (f), 및 (g) 단계들이 수행된다.
이러한 본 발명에 따른 저항형 메모리 장치 및 저항형 메모리 장치의 데이터 기입/독출 방법은 내부의 버퍼 메모리를 이용하여 다수의 입력 데이터를 일시적으로 빠르게 저장한 후 상기 버퍼 메모리에 저장된 데이터를 메모리 코어부의 저항형 메모리 셀들에 저장할 수 있다. 따라서, 본 발명의 저항형 메모리 장치를 메모리로 사용하는 메모리 컨트롤러는 다수의 입력 데이터가 버퍼 메모리에 저장되는 상대적으로 짧은 시간이 경과한 후에는 데이터 기입 동작 이외의 다른 독립적인 동작을 수행할 수 있으므로, 본 발명의 저항형 메모리 장치 및 저항형 메모리 장치의 데이터 기입/독출 방법은 메모리 컨트롤러의 오버헤드를 감소시킬 수 있다. 또한, 본 발명에 따른 메모리 시스템은 상기 저항형 메모리 장치를 포함하므로, 메모리 컨트롤러의 성능(performance)을 향상시킬 수 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 첨부 도면에 기재된 내용을 참조하여야만 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 발명의 실시예에 따른 메모리 시스템(100)을 설명하는 블락 다이어그램이다. 도 2를 참조하면, 메모리 시스템(100)은 메모리 컨트롤러(200) 및 저항형 메모리 장치(300)를 구비한다. 저항형 메모리 장치(300)는, 예를 들어, 피램(PRAM) 또는 알램(RRAM)일 수 있다.
메모리 컨트롤러(200)는 저항형 메모리 장치(300)로/로부터 데이터(DQ)가 입력/출력되도록 제어하는 어드레스 신호(ADD) 및 커맨드 신호(CMD)를 저항형 메모리 장치(300)에 전송한다. 데이터(DQ)는 입력 데이터(또는 기입 데이터)(DI) 및 출력 데이터(또는 독출 데이터)(DO)를 포함한다. 메모리 컨트롤러(200)는 저항형 메모리 장치(300)로부터 저항형 메모리 장치(300)의 동작 상태(operation status)를 지시(indication)하는 저항형 메모리 상태 신호(STR)를 수신한다. 저항형 메모리 상태 신호(STR)는 저항형 메모리 장치(300)에 포함된 버퍼 메모리(310)로부터 메모리 코어부(memory core unit)(400)의 저항형 메모리 셀로의 입력 데이터(DI)의 저장이 종료된 상태를 지시하는 신호를 포함한다.
저항형 메모리 장치(300)는, 인터페이스부(interface unit)(305), 버퍼 메모리(buffer memory)(310), 제1 제어 논리부(control logic unit)(315), 출력 드라이버(output driver)(320), 및 메모리 코어부(400)를 포함한다.
인터페이스부(305)는 메모리 컨트롤러(200)와 저항형 메모리 장치(300) 사이의 입력/출력 전압 레벨(input/output voltage level)과 같은 인터페이스 조건(interface condition)을 만족시키기 위해 사용된다.
제1 제어 논리부(315)는, 메모리 컨트롤러(200)로부터 인터페이스부(305)를 통해 전송되는 어드레스 신호(ADD) 및 커맨드 신호(CMD)에 응답하여, 기입 어드레스 신호(write address signal)(WADD) 및 기입 명령 신호(write command signal)(WCMD)를 발생한다.
기입 명령 신호(WCMD)는 저항형 메모리 장치(300)의 데이터 기입 동작이 수행될 때 인터페이스부(305)를 통해 전송되는 입력 데이터(DI)가 버퍼 메모리(310)에 기입되도록 제어하고 버퍼 메모리(310)에 일시적으로(temporarily) 저장된 입력 데이터(DI)가 메모리 코어부(400)에 포함된 저항형 메모리 셀에 기입되도록 제어하는 신호이다. 기입 어드레스 신호(WADD)는 버퍼 메모리(310)에서의 입력 데이 터(DI)의 저장 위치, 및 메모리 코어부(400)에 포함되고 입력 데이터(DI)를 저장하는 저항형 메모리 셀의 위치를 지정(designation)한다.
또한, 제1 제어 논리부(315)는, 메모리 컨트롤러(200)로부터 인터페이스부(305)를 통해 전송되는 어드레스 신호(ADD) 및 커맨드 신호(CMD)에 응답하여, 독출 어드레스 신호(read address signal)(RADD), 독출 명령 신호(RCMD), 및 출력 데이터 선택 신호(SEL)를 발생한다.
독출 명령 신호(RCMD)는 저항형 메모리 장치(300)의 데이터 독출 동작이 수행될 때 메모리 코어부(400)로부터 제1 출력 데이터(DO1)가 버퍼 메모리(310) 및 출력 드라이버(320)로 출력되도록 제어하거나 또는 버퍼 메모리(310)에 일시적으로 저장된 제1 출력 데이터(DO1)가 제2 출력 데이터(DO2)로서 출력 드라이버(320)로 출력되도록 제어하는 신호이다. 독출 어드레스 신호(RADD)는 메모리 코어부(400)에 포함되고 제1 출력 데이터(DO1)를 저장하는 저항형 메모리 셀의 위치, 및 버퍼 메모리(310)에서의 제1 출력 데이터(DO1)의 저장 위치를 지정한다.
또한, 제1 제어 논리부(315)는 저항형 메모리 상태 신호(STR)를 인터페이스부(305)를 통해 메모리 컨트롤러(200)로 출력한다. 저항형 메모리 상태 신호(STR)는 버퍼 메모리(310)의 동작 상태를 지시하는 버퍼 상태 신호(STB)를 포함한다.
버퍼 메모리(310)는 상대적으로 빠른 데이터 기입/독출 속도를 가진다. 특히, 페이지 단위(page unit)의 데이터와 같은 다수의 데이터가 연속적으로 빠르게 버퍼 메모리(310)로/로부터 기입/독출될 수 있다. 버퍼 메모리(310)는, 예를 들어, 에스램(SRAM) 또는 디램(DRAM)일 수 있다. 에스램(SRAM) 또는 디램(DRAM)의 데이터 기입 속도는 에스램(SRAM) 또는 디램(DRAM)의 데이터 독출 속도와 거의 동일할 수 있다.
버퍼 메모리(310)는, 기입 어드레스 신호(WADD) 및 기입 명령 신호(WCMD)에 응답하여, 메모리 컨트롤러(200)로부터 인터페이스부(305)를 통해 전송되는 입력 데이터(DI)를 일시적으로 저장한다. 버퍼 메모리(310)는 버퍼 메모리(310)의 동작 상태를 지시하는 버퍼 상태 신호(STB)를 제1 제어 논리부(315)로 출력한다. 버퍼 상태 신호(STB)는 버퍼 메모리(310)로부터 메모리 코어부(400)의 저항형 메모리 셀로의 입력 데이터(DI)의 저장이 종료된 상태를 지시하는 신호를 포함한다.
또한, 버퍼 메모리(310)는, 독출 어드레스 신호(RADD) 및 독출 명령 신호(RCMD)에 응답하여, 메모리 코어부(400)에 포함된 저항형 메모리 셀로부터 출력되는 제1 출력 데이터(DO1)를 일시적으로 저장한 후 제2 출력 데이터(DO2)로서 출력한다.
메모리 코어부(400)는, 제1 제어 논리부(315)로부터 출력되는 기입 어드레스 신호(WADD) 및 기입 명령 신호(WCMD)에 응답하여, 버퍼 메모리(310)로부터 제공되는 입력 데이터(DI)를 메모리 코어부(400)에 포함된 저항형 메모리 셀에 기입한다.
또한, 메모리 코어부(400)는, 제1 제어 논리부(315)로부터 출력되는 독출 어드레스 신호(RADD) 및 독출 명령 신호(RCMD)에 응답하여, 메모리 코어부(400)에 포함된 저항형 메모리 셀에 저장된 제1 출력 데이터(DO1)를 버퍼 메모리(310) 또는 출력 드라이버(320)로 출력한다.
상기 저항형 메모리 셀은, 예를 들어, 피램(PRAM)에 포함된 상 변화 메모리 셀 또는 알램(RRAM)에 포함된 저항형 메모리 셀일 수 있다.
출력 드라이버(320)는, 제1 제어 논리부(315)로부터 출력되는 출력 데이터 선택 신호(SEL)에 응답하여, 메모리 코어부(400)로부터 출력되는 제1 출력 데이터(DO1) 및 버퍼 메모리(310)로부터 출력되는 제2 출력 데이터(DO2) 중 하나를 선택하고 상기 선택된 데이터를 출력 데이터(DO)로서 인터페이스부(305)를 통해 메모리 컨트롤러(200)로 전송한다. 출력 데이터 선택 신호(SEL)는 독출 명령 신호(RCMD)에 포함될 수 있다.
메모리 컨트롤러(200)가 출력 데이터(DO)를 즉시 필요로 할 때, 출력 드라이버(320)는, 출력 데이터 선택 신호(SEL)(예를 들어, 로우 레벨(low level)의 출력 데이터 선택 신호(SEL))에 응답하여, 메모리 코어부(400)로부터 직접 출력되는 제1 출력 데이터(DO1)를 출력 데이터(DO)로서 출력한다. 반면에, 메모리 컨트롤러(200)가 출력 데이터(DO)를 즉시 필요로 하지 않을 때(예를 들어, 메모리 컨트롤러(200)가 데이터 독출 동작 이외의 다른 독립적인 동작을 수행할 때), 출력 드라이버(320)는, 출력 데이터 선택 신호(SEL)(예를 들어, 하이 레벨(high level)의 출력 데이터 선택 신호(SEL))에 응답하여, 버퍼 메모리(310)에 일시적으로 저장된 제2 출력 데이터(DO2)를 출력 데이터(DO)로서 출력한다.
전술한 바와 같이, 본 발명에 따른 저항형 메모리 장치(300)는 내부의 버퍼 메모리(310)를 이용하여 다수의 입력 데이터를 일시적으로 빠르게 저장한 후 버퍼 메모리(310)에 저장된 데이터를 메모리 코어부(400)의 저항형 메모리 셀들에 저장할 수 있다. 따라서, 본 발명의 저항형 메모리 장치(300)를 메모리로 사용하는 메 모리 컨트롤러(200)는 다수의 입력 데이터가 버퍼 메모리(310)에 저장되는 상대적으로 짧은 시간이 경과한 후에는 데이터 기입 동작 이외의 다른 독립적인 동작을 수행할 수 있으므로, 본 발명의 저항형 메모리 장치는 메모리 컨트롤러(200)의 오버헤드를 감소시킬 수 있다.
도 3은 도 2에 도시된 메모리 코어부(400)를 보다 상세히 설명하는 블락 다이어그램이다. 도 3을 참조하면, 메모리 코어부(400)는, 기입 드라이버(write driver)(405), 센스 앰프(sense amplifier)(410), 어드레스 디코더(address decoder)(415), 제2 제어 논리부(420), 및 메모리 셀 어레이(memory cell array)(425)를 구비한다.
제2 제어 논리부(420)는, 기입 어드레스 신호(WADD), 기입 명령 신호(WCMD), 독출 어드레스 신호(RADD), 및 독출 명령 신호(RCMD)의 조합(combination)에 응답하여, 기입 드라이버(405), 센스 앰프(410), 및 어드레스 디코더(415)를 각각 활성화(activation)시키는 인에이블 신호(enable signal)를 포함하는 제어 신호(CNT)를 발생한다.
어드레스 디코더(415)는, 제어 신호(CNT)에 응답하여, 제1 제어 논리부(도 2의 315)로부터 출력되는 기입 어드레스 신호(WADD)를 디코딩(decoding)하여 디코딩된 기입 어드레스 신호(DWA)를 발생한다. 디코딩된 기입 어드레스 신호(DWA)는 메모리 셀 어레이(425)에 포함되고 입력 데이터(DI)가 저장될 저항형 메모리 셀의 위치를 지정한다. 또한, 어드레스 디코더(415)는, 제어 신호(CNT)에 응답하여, 제1 제어 논리부(도 2의 315)로부터 출력되는 독출 어드레스 신호(RADD)를 디코딩하여 디코딩된 독출 어드레스 신호(DRA)를 발생한다. 디코딩된 독출 어드레스 신호(DRA)는 메모리 셀 어레이(425)에 포함되고 제1 출력 데이터(DO1)를 저장하는 저항형 메모리 셀의 위치를 지정한다.
기입 드라이버(405)는, 제어 신호(CNT)에 응답하여, 버퍼 메모리(도 2의 310)로부터 출력되는 입력 데이터(DI)를 디코딩된 기입 어드레스 신호(DWA)가 지정하는 메모리 셀 어레이(425)의 저항형 메모리 셀에 기입한다.
센스 앰프(410)는, 제어 신호(CNT)에 응답하여, 디코딩된 독출 어드레스 신호(DRA)가 지정하고 메모리 셀 어레이(425)에 포함된 저항형 메모리 셀에 저장된 데이터를 감지(sensing)하고 증폭하여 제1 출력 데이터(DO1)로서 출력한다.
도 4는 본 발명의 실시예에 따른 저항형 메모리 장치의 데이터 기입/독출 방법(500)을 설명하는 흐름도(flow chart)이다. 도 4에 도시된 저항형 메모리 장치의 데이터 기입/독출 방법(500)은 도 2 및 도 3에 도시된 저항형 메모리 장치(300)에 적용될 수 있다.
수신 단계(505)에 따르면, 제1 제어 논리부(315)는 메모리 컨트롤러(200)로부터 커맨드 신호(CMD)를 수신한다.
판단 단계(510)에 따르면, 제1 제어 논리부(315)는 수신된 커맨드 신호(CMD)가 기입 명령 신호인 지 여부를 판단(또는 결정)한다. 만약 판단 단계(510)에서 기입 명령 신호인 것으로 판단되면, 프로세스(process)는 제1 기입 단계(515)로 진행된다. 만약 판단 단계(510)에서 기입 명령 신호가 아닌 독출 명령 신호인 것으로 판단되면, 프로세스는 제1 독출 단계(525)로 진행된다.
제1 기입 단계(515)에 따르면, 상기 기입 명령 신호에 응답하여, 메모리 컨트롤러(200)로부터 전송되는 입력 데이터(DI)가 버퍼 메모리(310)에 일시적으로 기입된다.
제2 기입 단계(520)에 따르면, 상기 기입 명령 신호에 응답하여, 버퍼 메모리(310)에 기입된 데이터는 기입 드라이버(405)에 의해 메모리 셀 어레이(425)의 저항형 메모리 셀에 기입된다.
독출 단계(525)에 따르면, 상기 독출 명령 신호에 응답하여, 메모리 셀 어레이(425)의 저항형 메모리 셀로부터 출력 데이터가 독출된다.
제1 출력 단계(530)에 따르면, 상기 독출된 출력 데이터는 센스 앰프(410)에 의해 버퍼 메모리(310) 또는 출력 드라이버(320)로 출력된다. 버퍼 메모리(310)는 상기 독출된 출력 데이터를 일시적으로 저장한다.
제2 출력 단계(535)에 따르면, 버퍼 메모리(310)로부터 전송되는 출력 데이터 및 출력 드라이버에 입력되는 출력 데이터 중 하나가 출력 드라이버(320)에 의해 출력 데이터로서 출력된다.
이상에서와 같이 도면과 명세서에서 최적의 실시예들이 개시되었다. 여기서, 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명에 따른 저항형 메모리 장치 및 저항형 메모리 장치의 데이터 기입/독출 방법은 내부의 버퍼 메모리를 이용하여 다수의 입력 데이터를 일시적으로 빠르게 저장한 후 상기 버퍼 메모리에 저장된 데이터를 메모리 코어부의 저항형 메모리 셀들에 저장할 수 있다. 따라서, 본 발명의 저항형 메모리 장치를 메모리로 사용하는 메모리 컨트롤러는 다수의 입력 데이터가 버퍼 메모리에 저장되는 상대적으로 짧은 시간이 경과한 후에는 데이터 기입 동작 이외의 다른 독립적인 동작을 수행할 수 있으므로, 본 발명의 저항형 메모리 장치 및 저항형 메모리 장치의 데이터 기입/독출 방법은 메모리 컨트롤러의 오버헤드를 감소시킬 수 있다.
본 발명에 따른 메모리 시스템은 상기 저항형 메모리 장치를 포함하므로, 메모리 컨트롤러의 성능(performance)을 향상시킬 수 있다.

Claims (19)

  1. 저항형 메모리 장치에 있어서,
    어드레스 신호 및 커맨드 신호에 응답하여, 기입 어드레스 신호, 및 기입 명령 신호를 발생하는 제1 제어 논리부;
    상기 기입 어드레스 신호 및 기입 명령 신호에 응답하여, 입력 데이터를 일시적으로 저장하는 버퍼 메모리; 및
    상기 기입 어드레스 신호 및 상기 기입 명령 신호에 응답하여, 상기 버퍼 메모리로부터 제공되는 입력 데이터를 저장하는 저항형 메모리 셀을 포함하는 메모리 코어부를 구비하는 것을 특징으로 하는 저항형 메모리 장치.
  2. 제1항에 있어서, 상기 저항형 메모리 장치는,
    상기 어드레스 신호 및 상기 커맨드 신호는 메모리 컨트롤러로부터 전송되는 신호이며,
    상기 제1 제어 논리부는 독출 어드레스 신호, 및 독출 명령 신호를 더 발생하며,
    상기 독출 어드레스 신호 및 상기 독출 명령 신호는 상기 저항형 메모리 장치의 데이터 독출 동작과 관련된 신호인 것을 특징으로 하는 저항형 메모리 장치.
  3. 제2항에 있어서, 상기 제1 제어 논리부는,
    상기 저항형 메모리 장치의 동작 상태를 지시하는 저항형 메모리 상태 신호를 상기 메모리 컨트롤러로 출력하고,
    상기 저항형 메모리 상태 신호는 상기 버퍼 메모리로부터 상기 메모리 코어 부의 저항형 메모리 셀로의 상기 입력 데이터의 저장이 종료된 상태를 지시하는 신호를 포함하는 것을 특징으로 하는 저항형 메모리 장치.
  4. 제3항에 있어서, 상기 버퍼 메모리는,
    상기 버퍼 메모리의 동작 상태를 지시하는 버퍼 상태 신호를 상기 제1 제어 논리부로 출력하고,
    상기 버퍼 상태 신호는 상기 버퍼 메모리로부터 상기 메모리 코어부의 저항형 메모리 셀로의 상기 입력 데이터의 저장이 종료된 상태를 지시하는 신호를 포함하는 것을 특징으로 하는 저항형 메모리 장치.
  5. 제4항에 있어서, 상기 메모리 코어부는,
    상기 기입 어드레스 신호, 상기 기입 명령 신호, 상기 독출 어드레스 신호, 및 독출 명령 신호의 조합에 응답하여, 제어 신호를 발생하는 제2 제어 논리부;
    상기 제어 신호에 응답하여, 상기 기입 어드레스 신호를 디코딩하고 상기 디코딩된 기입 어드레스 신호를 발생하는 어드레스 디코더; 및
    상기 제어 신호에 응답하여, 상기 입력 데이터를 상기 디코딩된 기입 어드레스 신호가 지정하고 메모리 셀 어레이에 포함된 상기 저항형 메모리 셀에 기입하는 기입 드라이버를 구비하는 것을 특징으로 하는 저항형 메모리 장치.
  6. 제5항에 있어서, 상기 버퍼 메모리는,
    에스램(SRAM)인 것을 특징으로 하는 저항형 메모리 장치.
  7. 제5항에 있어서, 상기 버퍼 메모리는,
    디램(DRAM)인 것을 특징으로 하는 저항형 메모리 장치.
  8. 제1항에 있어서,
    상기 저항형 메모리 셀은 피램(PRAM)에 포함된 상 변화 메모리 셀인 것을 특징으로 하는 저항형 메모리 장치.
  9. 제1항에 있어서,
    상기 저항형 메모리 셀은 알램(RRAM)에 포함된 저항형 메모리 셀인 것을 특징으로 하는 저항형 메모리 장치.
  10. 저항형 메모리 장치에 있어서,
    기입 어드레스 신호 및 기입 명령 신호에 응답하여 입력 데이터를 일시적으로 저장하며, 독출 어드레스 신호 및 독출 명령 신호에 응답하여 제1 출력 데이터를 일시적으로 저장한 후 제2 출력 데이터로서 출력하는 버퍼 메모리;
    출력 데이터 선택 신호에 응답하여, 상기 제1 출력 데이터 및 상기 제2 출력 데이터 중 하나를 선택하고 상기 선택된 데이터를 출력 데이터로서 출력하는 출력 드라이버;
    상기 기입 어드레스 신호 및 상기 기입 명령 신호에 응답하여 상기 버퍼 메모리로부터 제공되는 입력 데이터를 저장하고, 상기 독출 어드레스 신호 및 상기 독출 명령 신호에 응답하여 상기 제1 출력 데이터를 상기 버퍼 메모리 또는 상기 출력 드라이버로 출력하는 메모리 코어부; 및
    메모리 컨트롤러로부터 전송되는 어드레스 신호 및 커맨드 신호에 응답하여, 상기 기입 어드레스 신호, 상기 기입 명령 신호, 상기 독출 어드레스 신호, 상기 독출 명령 신호, 및 상기 출력 데이터 선택 신호를 발생하는 제1 제어 논리부를 구비하는 것을 특징으로 하는 저항형 메모리 장치.
  11. 제10항에 있어서, 상기 제1 제어 논리부는,
    상기 저항형 메모리 장치의 동작 상태를 지시하는 저항형 메모리 상태 신호를 상기 메모리 컨트롤러로 출력하고,
    상기 저항형 메모리 상태 신호는 상기 버퍼 메모리로부터 상기 메모리 코어부의 저항형 메모리 셀로의 상기 입력 데이터의 저장이 종료된 상태를 지시하는 신호를 포함하는 것을 특징으로 하는 저항형 메모리 장치.
  12. 제11항에 있어서, 상기 버퍼 메모리는,
    상기 버퍼 메모리의 동작 상태를 지시하는 버퍼 상태 신호를 상기 제1 제어 논리부로 출력하고,
    상기 버퍼 상태 신호는 상기 버퍼 메모리로부터 상기 메모리 코어부의 저항 형 메모리 셀로의 상기 입력 데이터의 저장이 종료된 상태를 지시하는 신호를 포함하는 것을 특징으로 하는 저항형 메모리 장치.
  13. 제10항에 있어서, 상기 메모리 코어부는,
    상기 기입 어드레스 신호, 상기 기입 명령 신호, 상기 독출 어드레스 신호, 및 독출 명령 신호의 조합에 응답하여, 제어 신호를 발생하는 제2 제어 논리부;
    상기 제어 신호에 응답하여 상기 기입 어드레스 신호를 디코딩하고 상기 디코딩된 기입 어드레스 신호를 발생하거나 또는 상기 제어 신호에 응답하여 상기 독출 어드레스 신호를 디코딩하고 상기 디코딩된 독출 어드레스 신호를 발생하는 어드레스 디코더;
    상기 제어 신호에 응답하여, 상기 입력 데이터를 상기 디코딩된 기입 어드레스 신호가 지정하고 메모리 셀 어레이에 포함된 상기 저항형 메모리 셀에 기입하는 기입 드라이버; 및
    상기 제어 신호에 응답하여, 상기 디코딩된 독출 어드레스 신호가 지정하는 상기 메모리 셀 어레이에 포함된 저항형 메모리 셀에 저장된 데이터를 감지하고 증폭하여 상기 제1 출력 데이터로서 출력하는 센스 앰프를 구비하는 것을 특징으로 하는 저항형 메모리 장치.
  14. 메모리 시스템에 있어서,
    저항형 메모리 장치; 및
    상기 저항형 메모리 장치로 입력 데이터가 입력되도록 제어하거나 또는 상기 저항형 메모리 장치로부터 출력 데이터가 출력되도록 제어하는 어드레스 신호 및 커맨드 신호를 상기 저항형 메모리 장치로 전송하는 메모리 컨트롤러를 구비하며,
    상기 저항형 메모리 장치는,
    상기 어드레스 신호 및 상기 커맨드 신호에 응답하여, 기입 어드레스 신호, 기입 명령 신호, 독출 어드레스 신호, 독출 명령 신호, 및 출력 데이터 선택 신호를 발생하는 제1 제어 논리부;
    상기 기입 어드레스 신호 및 상기 기입 명령 신호에 응답하여 상기 입력 데이터를 일시적으로 저장하며, 상기 독출 어드레스 신호 및 상기 독출 명령 신호에 응답하여 제1 출력 데이터를 일시적으로 저장한 후 제2 출력 데이터로서 출력하는 버퍼 메모리;
    상기 출력 데이터 선택 신호에 응답하여, 상기 제1 출력 데이터 및 상기 제2 출력 데이터 중 하나를 선택하고 상기 선택된 데이터를 상기 출력 데이터로서 출력하는 출력 드라이버; 및
    상기 기입 어드레스 신호 및 상기 기입 명령 신호에 응답하여 상기 버퍼 메모리로부터 제공되는 상기 입력 데이터를 저장하고, 상기 독출 어드레스 신호 및 상기 독출 명령 신호에 응답하여 상기 제1 출력 데이터를 상기 버퍼 메모리 또는 상기 출력 드라이버로 출력하는 메모리 코어부를 구비하는 것을 특징으로 하는 메모리 시스템.
  15. 제14항에 있어서, 상기 제1 제어 논리부는,
    상기 저항형 메모리 장치의 동작 상태를 지시하는 저항형 메모리 상태 신호를 상기 메모리 컨트롤러로 출력하고,
    상기 저항형 메모리 상태 신호는 상기 버퍼 메모리로부터 상기 메모리 코어부의 저항형 메모리 셀로의 상기 입력 데이터의 저장이 종료된 상태를 지시하는 신호를 포함하는 것을 특징으로 하는 메모리 시스템.
  16. 제15항에 있어서, 상기 버퍼 메모리는,
    상기 버퍼 메모리의 동작 상태를 지시하는 버퍼 상태 신호를 상기 제1 제어 논리부로 출력하고,
    상기 버퍼 상태 신호는 상기 버퍼 메모리로부터 상기 메모리 코어부의 저항형 메모리 셀로의 상기 입력 데이터의 저장이 종료된 상태를 지시하는 신호를 포함하는 것을 특징으로 하는 메모리 시스템.
  17. 제14항에 있어서, 상기 메모리 코어부는,
    상기 기입 어드레스 신호, 상기 기입 명령 신호, 상기 독출 어드레스 신호, 및 독출 명령 신호의 조합에 응답하여, 제어 신호를 발생하는 제2 제어 논리부;
    상기 제어 신호에 응답하여 상기 기입 어드레스 신호를 디코딩하고 상기 디코딩된 기입 어드레스 신호를 발생하거나 또는 상기 제어 신호에 응답하여 상기 독출 어드레스 신호를 디코딩하고 상기 디코딩된 독출 어드레스 신호를 발생하는 어 드레스 디코더;
    상기 제어 신호에 응답하여, 상기 입력 데이터를 상기 디코딩된 기입 어드레스 신호가 지정하고 메모리 셀 어레이에 포함된 상기 저항형 메모리 셀에 기입하는 기입 드라이버; 및
    상기 제어 신호에 응답하여, 상기 디코딩된 독출 어드레스 신호가 지정하고 상기 메모리 셀 어레이에 포함된 저항형 메모리 셀에 저장된 데이터를 감지하고 증폭하여 상기 제1 출력 데이터로서 출력하는 센스 앰프를 구비하는 것을 특징으로 하는 메모리 시스템.
  18. 삭제
  19. 삭제
KR1020060107945A 2006-11-02 2006-11-02 버퍼 메모리를 포함하는 저항형 메모리 장치, 저항형메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리장치의 데이터 기입/독출 방법 KR100843209B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020060107945A KR100843209B1 (ko) 2006-11-02 2006-11-02 버퍼 메모리를 포함하는 저항형 메모리 장치, 저항형메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리장치의 데이터 기입/독출 방법
US11/901,438 US20080123391A1 (en) 2006-11-02 2007-09-17 Memory system and resistive memory device including buffer memory for reduced overhead

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060107945A KR100843209B1 (ko) 2006-11-02 2006-11-02 버퍼 메모리를 포함하는 저항형 메모리 장치, 저항형메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리장치의 데이터 기입/독출 방법

Publications (2)

Publication Number Publication Date
KR20080040248A KR20080040248A (ko) 2008-05-08
KR100843209B1 true KR100843209B1 (ko) 2008-07-02

Family

ID=39463505

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060107945A KR100843209B1 (ko) 2006-11-02 2006-11-02 버퍼 메모리를 포함하는 저항형 메모리 장치, 저항형메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리장치의 데이터 기입/독출 방법

Country Status (2)

Country Link
US (1) US20080123391A1 (ko)
KR (1) KR100843209B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165657B2 (en) 2012-04-18 2015-10-20 Samsung Electronics Co., Ltd. Operating method of memory system including NAND flash memory, variable resistance memory and controller

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100081156A (ko) 2009-01-05 2010-07-14 삼성전자주식회사 면적 감소를 위한 구조를 갖는 반도체 장치, 및 이를 포함하는 반도체 시스템
KR101594124B1 (ko) * 2009-04-09 2016-02-16 삼성전자주식회사 비휘발성 램, 이를 포함하는 솔리드 스테이트 드라이브, 및 이를 포함하는 컴퓨터 시스템
KR20110024147A (ko) * 2009-09-01 2011-03-09 삼성전자주식회사 저항성 메모리 장치의 저항 드리프트를 보상할 수 있는 메모리 시스템 및 메모리 시스템의 데이터 처리 방법
US9208835B2 (en) 2009-12-29 2015-12-08 Micron Technology, Inc. Timing violation handling in a synchronous interface memory
US9600410B1 (en) * 2010-07-09 2017-03-21 Crossbar, Inc. ReRAM based NAND like architecture with configurable page size
WO2013015803A1 (en) 2011-07-27 2013-01-31 Hewlett-Packard Development Company, L.P. Method and system for reducing write-buffer capacities within memristor-based data-storage devices
WO2016099580A2 (en) * 2014-12-23 2016-06-23 Lupino James John Three dimensional integrated circuits employing thin film transistors
KR102548599B1 (ko) 2016-06-17 2023-06-29 삼성전자주식회사 버퍼메모리를 포함하는 메모리 장치 및 이를 포함하는 메모리 모듈

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768665B2 (en) 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
KR20050030294A (ko) * 2003-09-25 2005-03-30 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6314020B1 (en) * 2000-09-29 2001-11-06 Motorola, Inc. Analog functional module using magnetoresistive memory technology
JP4082913B2 (ja) * 2002-02-07 2008-04-30 株式会社ルネサステクノロジ メモリシステム
US6665201B1 (en) * 2002-07-24 2003-12-16 Hewlett-Packard Development Company, L.P. Direct connect solid-state storage device
KR100564567B1 (ko) * 2003-06-03 2006-03-29 삼성전자주식회사 상 변화 메모리의 기입 드라이버 회로
US7460389B2 (en) * 2005-07-29 2008-12-02 International Business Machines Corporation Write operations for phase-change-material memory
US7440316B1 (en) * 2007-04-30 2008-10-21 Super Talent Electronics, Inc 8/9 and 8/10-bit encoding to reduce peak surge currents when writing phase-change memory

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6768665B2 (en) 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
KR20050030294A (ko) * 2003-09-25 2005-03-30 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9165657B2 (en) 2012-04-18 2015-10-20 Samsung Electronics Co., Ltd. Operating method of memory system including NAND flash memory, variable resistance memory and controller
US9367255B2 (en) 2012-04-18 2016-06-14 Samsung Electronics Co., Ltd. Storage device including variable resistance memory, flash memory and controller

Also Published As

Publication number Publication date
KR20080040248A (ko) 2008-05-08
US20080123391A1 (en) 2008-05-29

Similar Documents

Publication Publication Date Title
KR100843209B1 (ko) 버퍼 메모리를 포함하는 저항형 메모리 장치, 저항형메모리 장치를 포함하는 메모리 시스템, 및 저항형 메모리장치의 데이터 기입/독출 방법
US7881145B2 (en) Semiconductor device and semiconductor system having the same
KR102514772B1 (ko) 비동기적 동작 수행이 가능한 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 그리고 이의 동작 수행 방법
KR102438991B1 (ko) 메모리 장치 및 그것의 동작 방법
US20080291727A1 (en) Semiconductor memory system having volatile memory and non-volatile memory that share bus, and method of controlling operation of non-volatile memory
US8102729B2 (en) Resistive memory device capable of compensating for variations of bit line resistances
JP5275623B2 (ja) メモリコントローラ及びメモリシステム
US20090157983A1 (en) Method and apparatus for using a variable page length in a memory
JP2010003348A (ja) 半導体記憶装置及び誤り訂正方法
US10346052B2 (en) Memory system with priority processing and operating method thereof
CN105845167A (zh) 数据传输电路
KR20150120557A (ko) 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
KR101977684B1 (ko) 저항체를 이용한 비휘발성 메모리 장치를 제어하는 메모리 컨트롤러 동작방법, 상기 메모리 컨트롤러, 상기 메모리 컨트롤러를 포함하는 메모리 시스템 및 비휘발성 메모리 장치
TW201608468A (zh) 資料儲存裝置及其操作方法
US10754552B2 (en) Data storage device and operating method thereof
JP2005116167A (ja) アドレス信号によって動作モードを設定するメモリシステム及び方法
US7042800B2 (en) Method and memory system in which operating mode is set using address signal
KR100598907B1 (ko) 연속적 읽기/쓰기가 가능한 플래쉬 메모리
US8526232B2 (en) Nonvolatile memory device using variable resistive element
CN109508305B (zh) 存储器装置和包括存储器装置的存储器系统
KR102030326B1 (ko) 비휘발성 메모리 장치 및 그 구동 방법
TW201222551A (en) Modified read operation for non-volatile memory
US11262936B2 (en) Memory controller, storage device, information processing system, and memory control method
US9911475B1 (en) Semiconductor device which performs an active operation
US10990522B2 (en) Electronic devices relating to a mode register information signal

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120531

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20130531

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee