KR100934851B1 - 상 변화 메모리 장치 및 그 동작방법 - Google Patents

상 변화 메모리 장치 및 그 동작방법 Download PDF

Info

Publication number
KR100934851B1
KR100934851B1 KR1020070080664A KR20070080664A KR100934851B1 KR 100934851 B1 KR100934851 B1 KR 100934851B1 KR 1020070080664 A KR1020070080664 A KR 1020070080664A KR 20070080664 A KR20070080664 A KR 20070080664A KR 100934851 B1 KR100934851 B1 KR 100934851B1
Authority
KR
South Korea
Prior art keywords
data
phase change
write
cell
write voltage
Prior art date
Application number
KR1020070080664A
Other languages
English (en)
Other versions
KR20090016193A (ko
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070080664A priority Critical patent/KR100934851B1/ko
Priority to US12/133,725 priority patent/US8194440B2/en
Publication of KR20090016193A publication Critical patent/KR20090016193A/ko
Application granted granted Critical
Publication of KR100934851B1 publication Critical patent/KR100934851B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 상 변화 메모리 장치 및 그 동작방법에 있어서, 라이트 동작 모드시 셀 어레이를 구성하는 각 단위 상 변화 저항 셀의 특성에 맞는 동작조건을 찾아 모든 단위 상 변화 저항 셀에 정상적으로 데이터가 라이트 될 수 있는 기술을 개시한다. 이를 위해, 본 발명은 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하는 셀 어레이부와, 라이트 할 데이터에 대응하는 라이트 전압을 셀 어레이부에 공급하되, 데이터가 제 1 데이터인 경우 단일의 라이트 전압을 발생하고, 데이터가 제 2 데이터인 경우 복수개의 라이트 전압을 선택적으로 발생하는 라이트 구동부를 포함한다.
상 변화 저항 소자, 리셋 라이트 전압

Description

상 변화 메모리 장치 및 그 동작방법{PHASE CHANGE MEMORY DEVICE AND OPERATING METHOD THE SAME}
본 발명은 상 변화 메모리 장치 및 그 동작방법에 관한 것으로, 특히 상 변화 메모리 장치에 있어서 라이트 동작 모드시 셀 어레이를 구성하는 각 단위 상 변화 저항 셀의 특성에 대응하는 동작 조건을 검증하여 정상적으로 리셋(RESET) 데이터를 라이트 할 수 있는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(PCM; Phase Change Memory) 등의 불휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 상부 전극(1)과 하부 전극(3) 사이에 위상 변화층(PCM: Phase Change Material; 2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항의 변화에 따른 전기 전도 상태가 변하게 된다.
여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)의 재료로 칼코겐(chalcogen) 원소(S, Se, Te)를 주성분으로 하는 화합물(Chalcogenide)을 이용할 수도 있는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이, 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline Phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태(Amorphous Phase)가 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이터를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이터 "1" 이라 하고, 고저항 상태일 경우를 데이터 "0"이라 하면 두 데이터의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 상부 전극(1)과 하부 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고열이 발생하게 된다. 이에 따라, 상부 전극(1)과 하부 전 극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(SET) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(RESET) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
도 4는 종래의 상 변화 메모리 장치의 셀 어레이에 관한 구성도이다.
종래의 셀 어레이는 복수개의 비트라인 BL0~BL3이 컬럼 방향으로 배치되고, 복수개의 워드라인 WL0~WL3이 로오 방향으로 배치된다. 그리고, 셀 어레이는 복수개의 비트라인 BL0~BL3과 복수개의 워드라인 WL0~WL3이 서로 교차하는 영역에 배치된 단위 상 변화 저항 셀 C을 포함한다. 여기서, 단위 상 변화 저항 셀 C은 상 변화 저항 소자 PCR와 PN 다이오드 D를 포함한다.
상 변환 저항 소자 PCR의 일측은 워드라인 WL에 연결되며, 타측은 PN 다이오드의 N형 영역에 연결된다. PN 다이오드 D의 P형 영역은 비트라인 BL에 연결되고, N형 영역은 워드라인 WL에 연결된다. 각각의 비트라인 BL에 흐르는 세트 전류 Iset, 리셋 전류 Ireset에 따라 상 변화 저항 소자 PCR의 상(Phase)이 변화되어 데이터를 라이트 하게 된다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터를 감지하고 기준전압 ref과 비교하여 세트 데이터와 리셋 데이터를 구별한다. 기준전압 ref 인가단에는 레퍼런스 전류 Iref가 흐르게 된다. 그리고, 라이트 구동부 W/D는 단위 상 변화 저항 셀 C에 데이터를 라이트 할 때, 비트라인 BL에 데이터의 상태에 대응하는 구동 전압을 공급한다.
도 5는 종래의 상 변화 메모리 장치의 라이트 사이클 동작 구성 및 방법을 설명하기 위한 순서도이다.
종래에는 라이트 사이클이 시작되면 선택된 단위 상 변화 저항 셀 C에 저장되어 있는 데이터와 무관하게 새로운 라이트 동작을 시작한다. 따라서, 단위 상 변화 저항 셀 C과 라이트 할 데이터가 동일한 경우에도 무조건 새로운 라이트 동작을 수행한다. 이에 따라, 리셋과 세트의 라이트 동작 횟수가 증가하게 되어 전력 소모가 증가되고 셀이 열화 되어 라이트 특성이 저하되는 문제점이 있다.
도 6은 종래의 상 변화 메모리 장치의 리드 전류 관계를 나타낸 도면이다.
셀 어레이 상에 포함된 각 단위 저항 셀은 공정, 소자, 및 설계 조건이 다르기 때문에 각 셀 들의 리드 전류 분포가 서로 달라지게 된다. 즉, 리드 전류를 기준으로 세트 전류 Iset와 리셋 전류 Ireset의 분포가 넓어지게 된다.
이에 따라, 레퍼런스 전류 Iref를 기준으로 할 경우 일부 셀 들은 리드 전류가 서로 중첩되는 특성이 나타나게 된다. 따라서, 고정된 하나의 레퍼런스 전류 Iref에 의해 리셋 전류 Ireset와 세트 전류 Iset를 판별하게 될 경우 일부 단위 상 변화 저항 셀에서 페일(fail)이 발생하게 된다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, 상 변화 메모리 장치에 있어서 라이트 동작 모드시 상 변화 저항 셀에 저장되어 있던 데이터와 라이트 할 데이터가 일치하는지 여부를 판단한 후 라이트 동작을 수행하여 불필요한 라이트 동작 횟수를 줄일 수 있는데 그 목적이 있다.
둘째, 상 변화 메모리 장치에 있어서 라이트 동작 모드시 셀 어레이를 구성하는 각 단위 상 변화 저항 셀의 특성에 맞는 동작조건을 찾아 모든 단위 상 변화 저항 셀에 정상적으로 데이터가 라이트 될 수 있는데 그 목적이 있다.
셋째, 상 변화 메모리 장치에 있어서 리셋 라이트 상태를 안정적으로 구동하여 셀의 신뢰성을 향상시키고 리드 센싱 전류의 마진을 향상시킬 수 있도록 하는데 그 목적이 있다.
넷째, 상 변화 메모리 장치에 있어서 초기의 셀 라이트 특성이 다른 경우에도 라이트 조건을 변경하여 정상적인 리셋 라이트 조건이 형성될 수 있도록 하는데 그 목적이 있다.
본 발명에 따른 상 변화 메모리 장치는, 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하는 셀 어레이부; 및 라이트 할 데이터에 대 응하는 라이트 전압을 셀 어레이부에 공급하되, 데이터가 제 1 데이터인 경우 단일의 라이트 전압을 발생하고, 데이터가 제 2 데이터인 경우 복수개의 라이트 전압을 선택적으로 발생하는 라이트 구동부를 포함하는 것을 특징으로 한다.
그리고, 본 발명의 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 동작방법에 있어서, 라이트 동작 모드시 선택된 셀의 데이터를 리드하는 단계; 셀에서 리드한 데이터와 라이트 할 데이터를 비교하여 동일한지 여부를 판단하는 단계; 리드한 데이터와 라이트 할 데이터가 다른 경우 라이트 할 데이터가 제 1 데이터인지 여부를 판단하는 단계; 및 라이트 할 데이터가 제 1 데이터인 경우 동작 조건을 변경하여 선택된 셀에 제 1 데이터를 라이트하고, 검증하는 단계를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 제공한다.
첫째, 상 변화 메모리 장치에 있어서 라이트 동작 모드시 상 변화 저항 셀에 저장되어 있던 데이터와 라이트 할 데이터가 일치하는지 여부를 판단한 후 라이트 동작을 수행하여 불필요한 라이트 동작 횟수를 줄일 수 있는 효과를 제공한다.
둘째, 상 변화 메모리 장치에 있어서 라이트 동작 모드시 셀 어레이를 구성하는 각 단위 상 변화 저항 셀의 특성에 맞는 동작조건을 찾아 모든 단위 상 변화 저항 셀에 정상적으로 데이터가 라이트 될 수 있는 효과를 제공한다.
셋째, 상 변화 메모리 장치에 있어서 리셋 라이트 상태를 안정적으로 구동하 여 셀의 신뢰성을 향상시키고 리드 센싱 전류의 마진을 향상시킬 수 있는 효과를 제공한다.
넷째, 상 변화 메모리 장치에 있어서 초기의 셀 라이트 특성이 다른 경우에도 라이트 조건을 변경하여 정상적인 리셋 라이트 조건이 형성될 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 7은 본 발명에 따른 상 변화 메모리 장치의 셀 어레이에 관한 구성도이다.
본 발명의 셀 어레이는 복수개의 비트라인 BL0~BL3이 컬럼 방향으로 배치되고, 복수개의 워드라인 WL0~WL3이 로오 방향으로 배치된다. 그리고, 셀 어레이는 복수개의 비트라인 BL0~BL3과 복수개의 워드라인 WL0~WL3이 서로 교차하는 영역에 배치된 단위 상 변화 저항 셀 C을 포함한다. 여기서, 단위 상 변화 저항 셀 C은 상 변화 저항 소자 PCR와 PN 다이오드 D를 포함한다.
상 변환 저항 소자 PCR의 일측은 워드라인 WL에 연결되며, 타측은 PN 다이오 드의 N형 영역에 연결된다. PN 다이오드 D의 P형 영역은 비트라인 BL에 연결되고, N형 영역은 워드라인 WL에 연결된다. 각각의 비트라인 BL에 흐르는 세트 전류 Iset 및 복수개의 리셋 전류 Ireset<1:n>에 따라 상 변화 저항 소자 PCR의 상(Phase)이 변화되어 데이터를 라이트 하게 된다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터를 감지하고 기준전압 ref과 비교하여 세트 데이터와 리셋 데이터를 구별한다. 기준전압 ref 인가단에는 레퍼런스 전류 Iref가 흐르게 된다. 그리고, 라이트 구동부 W/D는 단위 상 변화 저항 셀 C에 데이터를 라이트 할 때, 비트라인 BL에 데이터의 상태에 대응하는 라이트 전압을 공급한다. 여기서, 라이트 구동부 W/D는 서로 독립적으로 동작하며, 라이트 할 데이터가 세트 데이터인 경우 단일의 라이트 전압 Vset을 출력하고, 라이트 할 데이터가 리셋 데이터인 경우 복수개의 라이트 전압 Vreset<1:n>를 선택적으로 출력하는 것이 바람직하다.
도 8은 도 7의 센스앰프 S/A 및 라이트 구동부 W/D에 관한 구성도이다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터와 기준전류 Iref를 비교하여 증폭한다. 그리고, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다. 그리고, 비교부(100)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터를 비교하여 라이트 제어신호 W_C를 출력한다.
즉, 비교부(100)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 일치할 경우 라이트 제어신호 W_C를 비 활성화시킨다. 라이트 제어신호 W_C가 비활성화될 경우 라이트 구동부 W/D가 동작을 중지하게 된다.
반면에, 비교부(100)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 일치하지 않을 경우 라이트 제어신호 W_C를 활성화시킨다. 라이트 제어신호 W_C가 활성화될 경우 라이트 구동부 W/D가 동작하여 새로운 데이터를 비트라인 BL을 통해 라이트하게 된다.
도 9는 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작 방법을 설명하기 위한 개략적인 순서도이다.
먼저, 라이트 사이클이 시작되면 선택된 단위 상 변화 저항 셀 C에 저장되어 있는 데이터가 세트 데이터인지 리셋 데이터인지를 판단하기 위해 센스앰프 S/A를 통해 선택된 단위 상 변화 저항 셀 C의 데이터를 리드한다(단계 S1).
그 다음, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 데이터를 비교하여 라이트 제어신호 W_C를 출력한다(단계 S2).
즉, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 라이트 데이터가 동일한 경우 라이트 제어신호 W_C를 비활성화시킨다. 라이트 제어신호 W_C가 비활성화될 경우 라이트 구동부 W/D의 동작이 중지되어 더이상 새로운 데이터를 선택된 단위 상 변화 저항 셀 C에 라이트 하지 않도록 한다.
이에 따라, 센스앰프 S/A에서 출력된 데이터와 입출력 라인 I/O으로부터 인가되는 라이트 데이터가 동일한 경우 라이트 하고자 하는 데이터가 이미 셀에 저장되어 있다고 판단하여 새로운 라이트 동작을 수행하지 않도록 함으로써 리셋과 세 트의 라이트 동작 횟수를 줄일 수 있도록 한다.
반면에, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 라이트 데이터가 다른 경우 라이트 제어신호 W_C를 활성화시킨다. 라이트 제어신호 W_C가 활성화될 경우 셀에 데이터를 라이트 할 때, 비트라인 BL에 라이트 할 데이터에 대응하는 라이트 전압을 공급한다.
그 다음, 라이트 제어신호 W_C가 활성화될 경우 선택된 단위 상 변화 저항 셀 C에 피크(peak) 전류를 인가하여 상 변화 저항 소자 PCR를 프리 히팅(Pre-Heating) 시킨다(단계 S3).
여기서, 프리 히팅(Pre-Heating) 동작은 도 10에 도시된 바와 같이, 일정시간 동안 단위 상 변화 저항 셀 C에 삼각 펄스 형태의 전류를 인가하여 수행할 수 있다. 이러한 프리 히팅(Pre-Heating) 동작에 의해 상 변화 저항 소자 PCR의 구성 물질이 어닐(anneal) 되면서 물질의 배열이 정렬된다. 이에 따라, 상 변화 저항 소자 PCR의 구성 물질이 뭉쳐지는 것을 방지하여 소자를 안정화시킬 수 있다.
또한, 초기에 상 변화 저항 소자 PCR가 냉각 상태가 아닌 예열(Warming up)된 상태에서 리드/라이트 동작이 시작되기 때문에, 리드/라이트 동작 사이클에서 처음과 중간의 온도 조건이 동일하게 유지될 수 있다.
그 다음, 라이트 할 데이터가 세트 데이터인지 리셋 데이터인지를 판단하여 독립된 라이트 동작을 수행한다(단계 S4).
판단한 결과, 라이트 할 데이터가 세트 데이터인 경우 라이트 구동부 W/D를 통해 선택된 단위 상 변화 저항 셀 C에 새로운 세트 데이터를 라이트하고, 라이트 사이클을 종료한다(단계 S5).
반면, 라이트 할 데이터가 리셋 데이터인 경우 선택된 단위 상 변화 저항 셀 C에 새로운 리셋 데이터를 라이트하고, 검증한다(단계 S6).
즉, 리셋 기준전류 Iref를 이용하여 라이트 동작 조건을 여러 번 변경하여 새로운 리셋 데이터가 정상적으로 라이트될 때까지 검증 동작을 반복하게 된다. 여기서, 새로운 리셋 데이터의 라이트 동작과 검증 동작은 리드된 셀 데이터와 라이트 데이터가 일치할 때까지 복수개의 리셋 상태를 라이트 하는 동작 과정과, 리드 및 검증(Verify) 동작 과정을 반복하는 단계를 포함한다.
도 11은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작 방법을 설명하기 위한 구체적인 순서도이다.
먼저, 라이트 사이클이 시작되면 선택된 단위 상 변화 저항 셀 C에 저장되어 있는 데이터가 세트 데이터인지 리셋 데이터인지를 판단하기 위해 센스앰프 S/A를 통해 선택된 단위 상 변화 저항 셀 C의 데이터를 리드 한다(단계 S11).
그 다음, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 데이터를 비교하여 라이트 제어신호 W_C를 출력한다(단계 S12).
즉, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 라이트 데이터가 동일한 경우 라이트 제어신호 W_C를 비활성화시킨다. 라이트 제어신호 W_C가 비활성화될 경우 라이트 구동부 W/D의 동작이 중지되어 더이상 새로운 데이터를 선택된 단위 상 변화 저항 셀 C에 라이트 하지 않도록 한다.
반면에, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O 으로 인가되는 라이트 데이터가 다른 경우 라이트 제어신호 W_C를 활성화시킨다.
라이트 제어신호 W_C가 활성화될 경우 선택된 단위 상 변화 저항 셀 C에 피크(peak) 전류를 인가하여 상 변화 저항 소자 PCR를 프리 히팅(Pre-Heating) 시킨다(단계 S13).
그 다음, 라이트 할 데이터가 세트 데이터인지 리셋 데이터인지를 판단하여 독립된 라이트 동작을 수행한다(단계 S14). 판단한 결과, 라이트 할 데이터가 세트 데이터인 경우 라이트 구동부 W/D를 통해 선택된 단위 상 변화 저항 셀 C에 단일의 라이트 전압 Vset을 인가하여 세트 데이터를 라이트하고, 라이트 사이클을 종료한다(단계 S15).
반면에, 라이트 할 데이터가 리셋 데이터인 경우 라이트 구동부 W/D를 통해 선택된 단위 상 변화 저항 셀 C에 첫 번째 동작 조건의 라이트 전압 Vreset을 인가하여 리셋 데이터를 라이트 한다(S16).
그 다음, 센스앰프 S/A를 통해 선택된 단위 상 변화 저항 셀 C에 저장된 첫 번째 리셋 데이터를 리드한다(S17). 그 다음, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 데이터를 비교하여 라이트 제어신호 W_C를 출력한다(단계 S18).
즉, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 라이트 데이터가 동일한 경우 라이트 제어신호 W_C를 비활성화시켜 라이트 사이클을 종료한다.
반면에, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O 으로 인가되는 라이트 데이터가 다른 경우 라이트 제어신호 W_C를 활성화시킨다. 라이트 제어신호 W_C가 활성화될 경우 선택된 단위 상 변화 저항 셀 C에 두 번째 동작 조건의 라이트 전압 Vreset을 인가하여 리셋 데이터를 라이트 한다.
그 다음, 센스앰프 S/A를 통해 선택된 단위 상 변화 저항 셀 C의 데이터를 리드한다(단계 S19). 그 다음, 비교부(100)가 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가된 라이트 데이터를 비교한다(단계 S20).
비교한 결과, 리드 한 데이터와 라이트 한 데이터가 동일하면 라이트 사이클을 종료한다. 그리고, 이와 같은 n번의 라이트 동작을 반복해도 리드 한 데이터와 라이트 한 데이터가 다른 경우 리던던시(Redundancy) 셀을 이용하여 단위 상 변화 저항 셀 C을 리페어(repair) 하고 라이트 사이클을 종료한다.
따라서, 본 발명은 복수개의 리셋 라이트 동작 조건을 변경하면서 리셋 데이터를 라이트하고, 이를 검증하여 각 단위 상 변화 저항 셀 C의 특성에 대응하는 리셋 라이트 동작 조건을 찾을 수 있다.
도 12는 본 발명의 제 1 실시예에 따른 상 변화 메모리 장치의 라이트 사이클 동작 구성을 설명하기 위한 타이밍도이다.
먼저, 라이트 구동부 W/D를 통해 t1 구간에서 선택된 단위 상 변화 저항 셀 C에 첫 번째 동작 조건의 라이트 전압 Vreset_1을 인가한다.
t2 구간에서 비교부(100)가 선택된 단위 상 변화 저항 셀 C의 데이터를 리드하고, 리드한 데이터와 리셋 데이터를 비교한다. 이는 라이트 전압 Vreset_1에 의해 단위 상 변화 저항 셀 C에 정상적으로 리셋 데이터가 라이트 되었는지를 검증하 기 위한 것이다. 비교한 결과, 리드한 데이터와 리셋 데이터가 동일하면 라이트 사이클을 종료하고, 다르면 t3 구간으로 진행한다.
t3 구간에서 라이트 구동부 W/D를 통해 선택된 단위 상 변화 메모리 셀 C에 두 번째 동작 조건의 라이트 전압 Vreset_2을 인가한다.
t4 구간에서 비교부(100)가 선택된 단위 상 변화 저항 셀 C의 데이터를 리드하고, 리드한 데이터와 리셋 데이터를 비교한다. 이는 라이트 전압 Vreset_2에 의해 단위 상 변화 저항 셀 C에 정상적으로 리셋 데이터가 라이트 되었는지를 검증하기 위한 것이다. 비교한 결과, 리드한 데이터와 리셋 데이터가 동일하면 라이트 사이클을 종료하고, 다르면 t5 구간으로 진행한다.
이와 같이, n번 째 동작 조건을 변경시키면서 리셋 데이터를 라이트하고, 이를 검증하여 각 단위 상 변화 저항 셀 C에 특성에 대응하는 동작 조건을 찾을 수 있다.
여기서, 라이트 전압 Vreset_n은 라이트 전압 Vreset_3 보다 크며, 라이트 전압 Vreset_3은 라이트 전압 Vreset_2 보다 큰 전압 값을 갖는 것이 바람직하다. 그리고, 라이트 전압 Vreset_2은 라이트 전압 Vreset_1 보다 큰 전압 값을 갖는 것이 바람직하다.
즉, 리셋 데이터 라이트 사이클 내에서의 리셋 조건은 복수개의 짧은 펄스 시간으로 구성된다. 각각의 리셋 펄스를 인가하는 시간 사이에는 라이트 한 데이터와 리셋 데이터를 비교하여 검증하는 구간이 존재한다.
본 발명은 리셋 전압이 인가되는 시간은 동일하게 적용하면서, 리셋 펄스 전 압의 레벨을 라이트 전압 Vreset_1에서 라이트 전압 Vreset_n으로 순차적으로 증가시키면서 리셋 조건을 여러 번 변경하게 된다.
첫 번째 리셋 라이트 동작에서 데이터 페일이 발생하게 되면, 라이트 전압 Vreset을 1 단계 상승시켜 두 번째 리셋 라이트 동작을 수행하게 된다. 이러한 방식으로 n번째까지 라이트 전압 Vreset_n을 증가시키면서 리셋 데이터가 페일된 셀 들에 정상적으로 리셋 데이터가 라이트 되도록 한다.
여기서, 복수개의 리셋 펄스는 세트 펄스를 인가하는 시간(t7) 내에 모두 인가될 수 있도록 하는 것이 바람직하다. 이에 따라, 전체적인 라이트 사이클 시간은 종래와 동일하면서 모든 단위 상 변화 저항 셀 C에 정상적으로 리셋 데이터가 라이트 될 수 있다.
도 13은 본 발명의 제 2 실시예에 따른 상 변화 메모리 장치의 라이트 사이클 동작 구성을 설명하기 위한 타이밍도이다.
먼저, 라이트 구동부 W/D를 통해 첫 번째 라이트 시간(t11) 동안 선택된 단위 상 변화 저항 셀 C에 라이트 전압 Vreset을 인가한다.
t12 구간에서 센스앰프 S/A를 통해 선택된 단위 상 변화 저항 셀 C의 데이터를 리드한다. 그리고, 비교부(100)는 리드한 데이터와 리셋 데이터를 비교한다. 이는 라이트 전압 Vreset을 첫 번째 라이트 시간(t11) 동안 인가하는 것에 의해 단위 상 변화 셀 C에 정상적으로 리셋 데이터가 라이트 되었는지를 검증하기 위한 것이다.
비교한 결과, 리드한 데이터와 리셋 데이터가 동일한 경우 라이트 사이클을 종료한다. 반면에, 리드 한 데이터와 리셋 데이터가 다른 경우 라이트 구동부 W/D를 통해 두 번째 라이트 시간(t13) 동안 선택된 단위 상 변화 저항 셀 C에 라이트 전압 Vreset을 인가한다.
t14 구간에서 센스앰프 S/A를 통해 선택된 단위 상 변화 저항 셀 C의 데이터를 리드한다. 그리고, 비교부(100)는 리드한 데이터와 리셋 데이터를 비교한다. 이는 라이트 전압 Vreset을 두 번째 라이트 시간(t13) 동안 인가하는 것에 의해 단위 상 변화 셀 C에 정상적으로 리셋 데이터가 라이트 되었는지를 검증하기 위한 것이다.
비교한 결과, 리드한 데이터와 리셋 데이터가 동일한 경우 라이트 사이클을 종료한다. 반면에, 리드 한 데이터와 리셋 데이터가 다른 경우 라이트 구동부 W/D를 통해 세 번째 라이트 시간(t15) 동안 선택된 단위 상 변화 저항 셀 C에 라이트 전압 Vreset을 인가한다.
이와 같이, n번 째 라이트 시간을 변경시키면서 리셋 데이터를 라이트하고, 이를 검증하여 각 단위 상 변화 저항 셀 C에 특성에 대응하는 동작 조건을 찾을 수 있다.
여기서, 라이트 시간(t1n)은 라이트 시간(t15) 보다 길며, 라이트 시간(t15)은 라이트 시간(t13) 보다 긴 시간을 갖는 것이 바람직하다. 그리고, 라이트 시간(t13)은 라이트 시간(t11) 보다 긴 시간을 갖는 것이 바람직하다.
즉, 리셋 데이터 라이트 사이클 내에서의 리셋 조건은 복수개의 짧은 펄스 시간으로 구성된다. 각각의 리셋 펄스를 인가하는 시간 사이에는 라이트 한 데이터 와 리셋 데이터를 비교하여 검증하는 구간이 존재한다.
본 발명은 라이트 전압 Vreset은 동일하게 적용하면서, 라이트 전압 Vreset이 인가되는 시간을 라이트 시간(t11)에서 라이트 시간(t1n)으로 순차적으로 증가시키면서 리셋 조건을 여러 번 변경하게 된다.
첫 번째 리셋 라이트 동작에서 데이터 페일이 발생하게 되면, 라이트 시간(t)을 1단계 상승시켜 두 번째 리셋 라이트 동작을 수행하게 된다. 이러한 방식으로 n번째까지 라이트 시간(t)을 증가시키면서 리셋 데이터가 페일된 셀 들에 정상적으로 리셋 데이터가 라이트 되도록 한다.
여기서, 복수개의 리셋 펄스는 세트 펄스를 인가하는 시간(t17) 내에 모두 인가될 수 있도록 하는 것이 바람직하다. 이에 따라, 전체적인 라이트 사이클 시간은 종래와 동일하면서 모든 단위 상 변화 저항 셀 C에 정상적으로 리셋 데이터가 라이트 될 수 있다.
도 14는 본 발명에 따른 상 변화 메모리 장치의 리드 전류 관계를 나타낸 도면이다.
라이트 사이클이 시작되면 리셋 데이터를 라이트 하기 위한 동작 조건을 복수번 변경시켜 라이트 동작 및 검증 동작을 반복한다. 즉, 레퍼런스 전류 Iref를 기준으로 페일(fail)이 발생하면 리셋 전류 Ireset의 전류값을 변경하여 정상적으로 리셋 데이터가 라이트 될 때까지 라이트 동작과 리드 동작을 수행하게 된다.
따라서, 초기에 각 단위 상 변화 저항 셀의 특성이 서로 다른 경우에도 각 특성에 대응하는 동작 조건을 변경시켜 주어 정상적으로 리셋 데이터가 라이트 될 수 있도록 한다.
도 1a 내지 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자를 설명하기 위한 도면.
도 2는 상 변환 저항 소자의 라이트(write) 동작 방법을 설명하기 위한 도면.
도 3은 종래기술에 따른 상 변환 저항 소자의 셀 어레이 구조를 도시한 회로도.
도 4는 종래의 상 변화 메모리 장치의 셀 어레이에 관한 구성도.
도 5는 종래의 상 변화 메모리 장치의 라이트 사이클 동작 구성 및 방법을 설명하기 위한 순서도.
도 6은 종래의 상 변화 메모리 장치의 리드 전류 관계를 나타낸 도면.
도 7은 본 발명에 따른 상 변화 메모리 장치의 셀 어레이에 관한 구성도.
도 8은 도 7의 센스앰프 S/A 및 라이트 구동부 W/D에 관한 구성도.
도 9은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작 방법을 설명하기 위한 개략적인 순서도.
도 10은 본 발명에 따른 프리 히팅(Pre-Heating) 동작을 설명하기 위한 도면.
도 11은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작 방법을 설명하기 위한 구체적인 순서도.
도 12는 본 발명의 제 1 실시예에 따른 상 변화 메모리 장치의 라이트 사이 클 동작 구성을 설명하기 위한 타이밍도.
도 13은 본 발명의 제 2 실시예에 따른 상 변화 메모리 장치의 라이트 사이클 동작 구성을 설명하기 위한 타이밍도.
도 14는 본 발명에 따른 상 변화 메모리 장치의 리드 전류 관계를 나타낸 도면.

Claims (21)

  1. 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하는 셀 어레이부;
    선택된 상기 상 변화 저항 셀에 저장된 데이터와 상기 상 변화 저항 셀에 저장할 데이터를 비교하여 그 일치 여부에 따라 라이트 제어신호를 선택적으로 활성화시키는 비교부; 및
    상기 저장할 데이터 및 상기 라이트 제어신호의 활성화 여부에 따라 상기 상 변화 저항 셀들에 단일의 라이트 전압 또는 복수개의 라이트 전압을 공급하되, 상기 라이트 전압을 공급하기 전에 먼저 상기 상 변화 저항 셀의 상 변화 저항 소자를 프리 히팅(Pre-Heating) 시키는 라이트 구동부를 포함하는 상 변화 메모리 장치.
  2. 제 1항에 있어서, 상기 라이트 구동부는
    상기 저장할 데이터가 제 1 데이터인 경우에는 해당 상 변화 저항 셀에 단일의 라이트 전압을 공급하고, 상기 저장할 데이터가 제 2 데이터인 경우에는 해당 상 변화 저항 셀에 상기 라이트 제어신호의 활성화 여부에 따라 단일의 라이트 전압 또는 복수개의 라이트 전압을 공급하는 것을 특징으로 하는 상 변화 메모리 장치.
  3. 제 2항에 있어서, 상기 라이트 구동부는
    상기 저장할 데이터가 상기 제 2 데이터인 경우, 제 1 라이트 전압을 해당 셀에 공급한 후 상기 라이트 제어신호가 비활성화되면 해당 셀에 대한 라이트를 종료하는 것을 특징으로 하는 상 변화 메모리 장치.
  4. 제 2항 또는 제 3항에 있어서, 상기 라이트 구동부는
    상기 저장할 데이터가 상기 제 2 데이터인 경우, 제 1 라이트 전압을 해당 셀에 공급한 후 상기 라이트 제어신호가 활성화되면 제 2 라이트 전압을 해당 셀에 다시 공급하는 것을 특징으로 하는 상 변화 메모리 장치.
  5. 제 4항에 있어서, 상기 라이트 구동부는
    상기 제 2 라이트 전압의 공급 시간 또는 레벨을 상기 제 1 라이트 전압의 그것보다 크게 하는 것을 특징으로 하는 상 변화 메모리 장치.
  6. 제 2항에 있어서,
    상기 제 1 데이터는 세트 데이터이며, 상기 제 2 데이터는 리셋 데이터인 것을 특징으로 하는 상 변화 메모리 장치.
  7. 제 6항에 있어서, 상기 라이트 구동부는
    상기 복수개의 라이트 전압을 상기 세트 데이터가 공급되는 시간 동안 공급하는 것을 특징으로 하는 상 변화 메모리 장치.
  8. 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀들을 포함하는 셀 어레이부;
    선택된 상기 상 변화 저항 셀들에 저장된 데이터와 해당 상 변화 저항 셀들에 저장할 데이터를 비교하여 그 일치 여부에 따라 라이트 제어신호를 선택적으로 활성화시키는 비교부; 및
    상기 라이트 제어신호의 활성화 여부에 따라 상기 저장할 데이터에 대응되는 라이트 전압을 선택적으로 상기 상 변화 저항 셀에 공급하되, 상기 라이트 전압을 공급하기 전에 먼저 상기 상 변화 저항 셀의 상 변화 저항 소자를 프리 히팅(Pre-Heating) 시키는 라이트 구동부를 포함하는 상 변화 메모리 장치.
  9. 제 8항에 있어서, 상기 라이트 구동부는
    상기 라이트 제어신호가 비활성화시, 해당 상 변화 저항 셀에는 상기 라이트 전압을 공급하지 않는 것을 특징으로 하는 상 변화 메모리 장치.
  10. 제 8항 또는 제 9항에 있어서, 상기 라이트 구동부는
    상기 라이트 제어신호가 활성화시, 상기 저장할 데이터가 제 1 데이터인 경우에는 해당 상 변화 저항 셀에 단일의 라이트 전압을 공급하고, 상기 저장할 데이터가 제 2 데이터인 경우에는 해당 상 변화 저항 셀에 단일의 라이트 전압 또는 복수개의 라이트 전압을 공급하는 것을 특징으로 하는 상 변화 메모리 장치.
  11. 제 10항에 있어서, 상기 라이트 구동부는
    상기 저장할 데이터가 상기 제 2 데이터인 경우, 제 1 라이트 전압을 해당 셀에 공급한 후 상기 라이트 제어신호가 활성화되면 제 2 라이트 전압을 해당 셀에 다시 공급하는 것을 특징으로 하는 상 변화 메모리 장치.
  12. 삭제
  13. 선택된 상 변화 저항 셀의 상 변화 저항 소자를 프리 히팅(Pre-Heating) 시키는 단계;
    프리 히팅된 상기 상 변화 저항 셀에 제 1 라이트 전압을 공급하는 단계;
    상기 제 1 라이트 전압에 의해 저장된 데이터와 상기 상 변화 저항 셀에 저장할 데이터를 비교하여 그 일치 여부에 따라 라이트 제어신호를 선택적으로 활성화시키는 단계; 및
    상기 라이트 제어신호가 활성화시 상기 상 변화 저항 셀에 제 2 라이트 전압을 다시 공급하는 단계를 포함하는 상 변화 메모리 장치의 동작 방법.
  14. 제 13항에 있어서,
    라이트 전압의 재공급 및 재공급된 라이트 전압에 의해 저장된 데이터와 상기 저장할 데이터의 비교는 상기 라이트 제어신호가 비활성화될 때까지 반복 수행되는 것을 특징으로 하는 상 변화 메모리 장치의 동작 방법.
  15. 제 13항에 있어서, 상기 제 1 라이트 전압 및 상기 제 2 라이트 전압은
    리셋 데이터를 저장하기 위한 라이트 전압인 것을 특징으로 하는 상 변화 메모리 장치의 동작 방법.
  16. 제 13항에 있어서,
    상기 제 2 라이트 전압의 공급 시간 또는 레벨은 상기 제 1 라이트 전압의 그것보다 크게 설정되는 것을 특징으로 하는 상 변화 메모리 장치의 동작 방법
  17. 선택된 상 변화 저항 셀에 저장된 제 1 데이터와 상기 상 변화 저항 셀에 저장할 제 2 데이터를 비교하여 그 일치 여부에 따라 제 1 라이트 제어신호를 선택적으로 활성화시키는 단계; 및
    상기 제 1 라이트 제어신호가 활성화시, 상기 상 변화 저항 셀의 상 변화 저항 소자를 프리 히팅(Pre-Heating) 시킨 후 프리 히팅된 상기 상 변화 저항 셀에 상기 제 2 데이터에 대응되는 제 1 라이트 전압을 공급하는 단계를 포함하는 상 변화 메모리 장치의 동작 방법.
  18. 제 17항에 있어서,
    상기 제 1 라이트 전압에 의해 저장된 제 3 데이터와 상기 제 2 데이터를 비교하여 그 일치 여부에 따라 제 2 라이트 제어신호를 선택적으로 활성화시키는 단계; 및
    상기 제 2 라이트 제어신호가 활성화시 상기 상 변화 저항 셀에 상기 제 2 데이터에 대응되는 제 2 라이트 전압을 다시 공급하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 동작 방법.
  19. 제 18항에 있어서,
    라이트 전압의 재공급 및 재공급된 라이트 전압에 의해 저장된 데이터와 상기 제 2 데이터의 비교는 라이트 제어신호가 비활성화될 때까지 반복 수행되는 것을 특징으로 하는 상 변화 메모리 장치의 동작 방법.
  20. 제 18항 또는 제 19항에 있어서, 상기 제 2 데이터 및 상기 제 3 데이터는
    리셋 데이터인 것을 특징으로 하는 상 변화 메모리 장치의 동작 방법.
  21. 제 17항에 있어서,
    상기 제 1 라이트 제어신호가 활성화시, 상기 제 1 라이트 전압을 공급하기 전에 상기 상 변화 저항 셀의 상 변화 저항 소자를 프리히팅(Pre-Heating) 시키는 것을 특징으로 하는 상 변화 메모리 장치의 동작 방법.
KR1020070080664A 2007-08-10 2007-08-10 상 변화 메모리 장치 및 그 동작방법 KR100934851B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070080664A KR100934851B1 (ko) 2007-08-10 2007-08-10 상 변화 메모리 장치 및 그 동작방법
US12/133,725 US8194440B2 (en) 2007-08-10 2008-06-05 Phase change memory device having multiple reset signals and operating method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070080664A KR100934851B1 (ko) 2007-08-10 2007-08-10 상 변화 메모리 장치 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20090016193A KR20090016193A (ko) 2009-02-13
KR100934851B1 true KR100934851B1 (ko) 2010-01-06

Family

ID=40346343

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070080664A KR100934851B1 (ko) 2007-08-10 2007-08-10 상 변화 메모리 장치 및 그 동작방법

Country Status (2)

Country Link
US (1) US8194440B2 (ko)
KR (1) KR100934851B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183239B2 (en) 2019-12-23 2021-11-23 SK Hynix Inc. Resistive memory device and operating method thereof

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8238149B2 (en) * 2009-06-25 2012-08-07 Macronix International Co., Ltd. Methods and apparatus for reducing defect bits in phase change memory
US20110122683A1 (en) * 2009-11-24 2011-05-26 Dodge Rick K Resetting Phase Change Memory Bits
US8854872B2 (en) 2011-12-22 2014-10-07 International Business Machines Corporation Drift mitigation for multi-bits phase change memory
TWI571872B (zh) * 2013-06-21 2017-02-21 旺宏電子股份有限公司 相變化記憶體、其寫入方法及其讀取方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050030294A (ko) * 2003-09-25 2005-03-30 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW487682B (en) * 2000-08-10 2002-05-21 Nat Science Council Rewritable phase-change type optical information recording composition and optical disk containing the same
JP3749847B2 (ja) 2001-09-27 2006-03-01 株式会社東芝 相変化型不揮発性記憶装置及びその駆動回路
US6667900B2 (en) * 2001-12-28 2003-12-23 Ovonyx, Inc. Method and apparatus to operate a memory cell
KR100642186B1 (ko) * 2002-04-04 2006-11-10 가부시끼가이샤 도시바 상-변화 메모리 디바이스
US6768665B2 (en) * 2002-08-05 2004-07-27 Intel Corporation Refreshing memory cells of a phase change material memory device
KR100520228B1 (ko) 2004-02-04 2005-10-11 삼성전자주식회사 상변화 메모리 장치 및 그에 따른 데이터 라이팅 방법
KR100655796B1 (ko) * 2004-08-17 2006-12-11 삼성전자주식회사 상변화 메모리 장치 및 그 제조 방법
US7923724B2 (en) * 2005-01-10 2011-04-12 Ovonyx, Inc. Phase change memory that switches between crystalline phases
KR100699837B1 (ko) 2005-04-04 2007-03-27 삼성전자주식회사 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050030294A (ko) * 2003-09-25 2005-03-30 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11183239B2 (en) 2019-12-23 2021-11-23 SK Hynix Inc. Resistive memory device and operating method thereof

Also Published As

Publication number Publication date
US8194440B2 (en) 2012-06-05
US20090040811A1 (en) 2009-02-12
KR20090016193A (ko) 2009-02-13

Similar Documents

Publication Publication Date Title
KR100909770B1 (ko) 상 변화 메모리 장치의 구동 방법
US7768823B2 (en) Phase change memory device and operating method thereof
KR100887138B1 (ko) 상 변화 메모리 장치의 구동 방법
KR100905170B1 (ko) 상 변화 메모리 장치의 구동 방법
US6982913B2 (en) Data read circuit for use in a semiconductor memory and a memory thereof
US8271856B2 (en) Resistive memory devices and methods of controlling operations of the same
US20100103723A1 (en) Nonvolatile memory apparatus
KR100882119B1 (ko) 상 변화 메모리 장치의 구동 방법
JP2006228414A (ja) 相変化半導体メモリ装置
JP2012238369A (ja) 非揮発性メモリ装置及びセンシング方法
KR20110107190A (ko) 저항성 메모리의 마모 셀 관리 방법 및 장치
KR20100097407A (ko) 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
KR20090016195A (ko) 상 변화 메모리 장치
KR100934851B1 (ko) 상 변화 메모리 장치 및 그 동작방법
JP2006004614A (ja) プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路
KR100944343B1 (ko) 상 변화 메모리 장치
KR100919582B1 (ko) 상 변화 메모리 장치
JP2021047962A (ja) 記憶装置
KR100909744B1 (ko) 상 변화 메모리 장치 및 그 동작방법
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR100934853B1 (ko) 상 변화 메모리 장치
KR100919583B1 (ko) 상 변화 메모리 장치
KR100919566B1 (ko) 상 변화 메모리 장치의 동작방법
KR20100015196A (ko) 상 변화 메모리의 번인 테스트 제어 회로
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121121

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee