KR100909770B1 - 상 변화 메모리 장치의 구동 방법 - Google Patents

상 변화 메모리 장치의 구동 방법 Download PDF

Info

Publication number
KR100909770B1
KR100909770B1 KR20070080658A KR20070080658A KR100909770B1 KR 100909770 B1 KR100909770 B1 KR 100909770B1 KR 20070080658 A KR20070080658 A KR 20070080658A KR 20070080658 A KR20070080658 A KR 20070080658A KR 100909770 B1 KR100909770 B1 KR 100909770B1
Authority
KR
South Korea
Prior art keywords
data
write
reset
cell
writing
Prior art date
Application number
KR20070080658A
Other languages
English (en)
Other versions
KR20090016187A (ko
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR20070080658A priority Critical patent/KR100909770B1/ko
Priority to US12/146,587 priority patent/US7791935B2/en
Publication of KR20090016187A publication Critical patent/KR20090016187A/ko
Application granted granted Critical
Publication of KR100909770B1 publication Critical patent/KR100909770B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/009—Write using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상 변화 메모리 장치의 구동 방법에 관한 것으로, 초기의 셀 라이트 특성이 다른 경우에도 라이트 조건을 변경하여 정상적인 라이트 동작이 이루어질 수 있도록 하는 기술을 개시한다. 이러한 본 발명은, 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 구동 방법에 있어서, 기준전류를 이용하여 선택된 셀의 셀 데이터를 리드하는 단계와, 셀 데이터와 라이트 하고자 하는 라이트 데이터를 비교하는 단계와, 셀 데이터와 라이트 데이터가 다를 경우 라이트 데이터가 세트 데이터인지 리셋 데이터 인지의 여부를 판단하는 단계, 및 라이트 데이터가 세트 데이터일 경우 세트 상태를 라이트하고 검증하며, 라이트 데이터가 리셋 데이터일 경우 리셋 상태를 라이트하고 검증하는 단계를 포함한다.

Description

상 변화 메모리 장치의 구동 방법{Method for driving phase change memory device}
도 1a 및 도 1b는 종래의 상 변화 저항 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면.
도 4는 종래의 상 변화 메모리 장치의 라이트 사이클 동작 방법에 관한 흐름도.
도 5는 종래의 상 변화 메모리 장치의 셀 특성 분포를 설명하기 위한 도면.
도 6은 본 발명에 따른 상 변화 메모리 장치의 셀 어레이에 관한 구성도.
도 7은 도 6의 센스앰프, 라이트 구동부 및 비교부에 관한 구성도.
도 8은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 구동 방법에 관한 흐름도.
도 9는 도 8의 구동 방법에서 프리-히팅 라이트 전류의 동작 파형을 나타낸 도면.
도 10은 본 발명에 따른 상 변화 메모리 장치의 셀 특성 분포를 설명하기 위한 도면.
도 11은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 구동 방법에 관한 상세 흐름도.
도 12는 본 발명에 따른 상 변화 메모리 장치의 세트 데이터 라이트 방법을 설명하기 위한 도면.
도 13은 본 발명에 따른 상 변화 메모리 장치의 리셋 데이터 라이트 방법을 설명하기 위한 도면.
도 14는 본 발명에 따른 상 변화 메모리 장치의 셀 어레이에 관한 구성도.
도 15는 도 14의 센스앰프, 라이트 구동부 및 비교부에 관한 구성도.
도 16은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 구동 방법에 관한 흐름도.
도 17은 본 발명에 따른 상 변화 메모리 장치의 리드 사이클에 관한 셀 특성 분포를 설명하기 위한 도면.
도 18은 본 발명에 따른 상 변화 메모리 장치의 라이트 검증에 관한 셀 특성 분포를 설명하기 위한 도면.
도 19는 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 구동 방법에 관한 상세 흐름도.
도 20은 본 발명에 따른 상 변화 메모리 장치의 세트 데이터 라이트 방법을 설명하기 위한 도면.
도 21은 본 발명에 따른 상 변화 메모리 장치의 리셋 데이터 라이트 방법을 설명하기 위한 도면.
본 발명은 상 변화 메모리 장치의 구동 방법에 관한 것으로, 초기의 셀 라이트 특성이 다른 경우에도 라이트 조건을 변경하여 정상적인 라이트 동작이 이루어질 수 있도록 하는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항에 변화에 따른 전기 전도 상태가 변하게 된다. 여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)은 칼코겐(chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합물(chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태가(Amorphous phase) 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이타를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이타 "1"이라 하고, 고저항 상태일 경우를 데이타 "0"이라 하면 두 데이타의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라 서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
도 4는 이러한 종래의 상 변화 메모리 장치의 라이트 사이클 동작 방법을 설명하기 위한 흐름도이다. 종래의 상 변화 메모리 장치는 라이트 동작 사이클이 시작되면 선택된 상 변화 저항 소자 PCR에 무조건 새로운 데이터를 라이트 하는 동작을 수행한다.(단계 S1) 이에 따라, 리셋과 세트의 라이트 동작 횟수가 증가하게 되어 전력 소모가 증가되고 셀이 열화 되어 라이트 특성이 저하되는 문제점이 있다.
도 5는 종래의 상 변화 메모리 장치의 셀 특성 분포를 설명하기 위한 도면이다.
다수의 셀 어레이 상에 포함된 각각의 셀은 공정, 소자, 및 설계 조건이 다르기 때문에 각 셀 들의 리드 전류 분포가 서로 달라지게 된다. 즉, 리드 전류를 기준으로 할 경우 세트 전류 Iset와 리셋 전류 Ireset의 분포가 넓어지게 된다.
이에 따라, 레퍼런스 전류 Iref를 기준으로 할 경우 일부 셀 들은 리드 전류가 서로 중첩되는 특성이 나타나게 된다. 따라서, 고정된 하나의 레퍼런스 전류 Iref에 의해 리셋 전류 Ireset와 세트 전류 Iset를 판별하게 될 경우 일부 셀 들에서 패일 조건이 발생하게 된다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, 상 변화 저항 소자를 이용한 상 변화 메모리 장치에 있어서, 리셋과 세트의 동작 횟수를 줄여 라이트 동작 특성을 개선할 수 있도록 하는데 그 목적이 있다.
둘째, 라이트 모드시 세트와 리셋 라이트 상태를 안정된 영역으로 유도할 수 있도록 하는데 그 목적이 있다.
셋째, 세트 및 리셋 라이트 상태를 안정적으로 구동하여 셀의 신뢰성을 향상시키고 리드 센싱 전류의 마진을 향상시킬 수 있도록 하는데 그 목적이 있다.
넷째, 초기의 셀 라이트 특성이 다른 경우에도 라이트 조건을 변경하여 정상적인 세트/리셋 라이트 조건이 형성될 수 있도록 하는데 그 목적이 있다.
다섯째, 세트 라이트 상태를 검증하기 위해 사용되는 세트 레퍼런스 전류와 리셋 레퍼런스 전류를 서로 다른 값으로 설정하여, 라이트 모드시 세트와 리셋 라이트 상태를 안정된 영역으로 유도할 수 있도록 하는데 그 목적이 있다.
본 발명의 상 변화 메모리 장치의 구동 방법은, 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 구동 방법에 있어서, 기준전류를 이용하여 선택된 셀의 셀 데이터를 리드하는 단계; 셀 데이터와 라이트 하고자 하는 라이트 데이터를 비교하는 단계; 셀 데이터와 라이트 데이터가 다를 경우 라이트 데 이터가 세트 데이터인지 리셋 데이터 인지의 여부를 판단하는 단계; 및 라이트 데이터가 세트 데이터일 경우 세트 상태를 라이트하고 검증하며, 라이트 데이터가 리셋 데이터일 경우 리셋 상태를 라이트하고 검증하는 단계를 포함하는 것을 특징으로 한다.
또한, 본 발명의 상 변화 메모리 장치의 구동 방법은, 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 구동 방법에 있어서, 리드 기준전류를 이용하여 선택된 셀의 셀 데이터를 리드하는 단계; 셀 데이터와 라이트 하고자 하는 라이트 데이터를 비교하는 단계; 셀 데이터와 라이트 데이터가 다를 경우 라이트 데이터가 세트 데이터인지 리셋 데이터 인지의 여부를 판단하는 단계; 및 라이트 데이터가 세트 데이터일 경우 세트 상태를 라이트하고 세트 기준전류를 이용하여 검증하며, 라이트 데이터가 리셋 데이터일 경우 리셋 상태를 라이트하고 리셋 기준전류를 이용하여 검증하는 단계를 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 6은 본 발명의 상 변화 메모리 장치의 셀 어레이에 관한 구성도이다.
본 발명은 로오 방향으로 복수개의 비트라인 BL0~BL3이 구비된다. 그리고, 컬럼 방향으로 복수개의 워드라인 WL0~WL3이 구비된다. 그리고, 복수개의 비트라인 BL0~BL3과 복수개의 워드라인 WL0~WL3이 교차하는 영역에 단위 셀 C을 포함한다. 단위 셀 C은 상 변화 저항 소자 PCR와 다이오드 D를 포함한다. 여기서, 다이 오드 D는 PN 다이오드 소자로 이루어지는 것이 바람직하다.
상 변화 저항 소자 PCR의 한쪽 전극은 비트라인 BL과 연결되고, 다른 한쪽 전극은 다이오드 D의 P형 영역에 연결된다. 다이오드 D의 N형 영역은 워드라인 WL에 연결된다.
이러한 본 발명은 리드 모드시 선택된 워드라인 WL에는 로우 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압(Vread)이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 다이오드 D를 통해 세트(Set) 상태의 리드전류 Iset 또는 리셋(Reset) 상태의 리드 전류 Ireset가 워드라인 WL 쪽으로 흐르게 된다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터와 레퍼런스 라인 ref을 통해 인가되는 기준전류 Iref를 비교하여 데이터 "1","0"을 구별한다. 그리고, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다.
도 7은 도 6의 센스앰프 S/A, 라이트 구동부 W/D 및 비교부(100)에 관한 연결 관계를 나타낸 구성도이다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터와 기준전류 Iref를 비교하여 증폭한다. 그리고, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다. 그리고, 비교부(100)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터를 비교하여 라이트 제어신호 W_C를 출력한다.
즉, 비교부(100)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라 인 I/O으로부터 인가되는 라이트 데이터가 일치할 경우 라이트 제어신호 W_C를 비활성화시킨다. 라이트 제어신호 W_C가 비활성화될 경우 라이트 구동부 W/D가 동작을 중지하게 된다.
반면에, 비교부(100)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 일치하지 않을 경우 라이트 제어신호 W_C를 활성화시킨다. 라이트 제어신호 W_C가 활성화될 경우 라이트 구동부 W/D가 동작하여 새로운 데이터를 비트라인 BL을 통해 라이트하게 된다.
도 8은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 구동 방법에 관한 흐름도이다.
먼저, 본 발명은 라이트 사이클이 시작될 경우 선택된 단위 셀 C에 저장된 원래의 데이터를 리드하게 된다.(단계 S1) 이때, 기준전류 Iref에 의해 선택된 단위 셀 C의 데이터를 리드하게 된다. 그리고, 센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터와 기준전류 Iref를 비교하여 증폭한다.
즉, 리드 모드시 선택된 워드라인 WL에는 로우 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압(Vread)이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 다이오드 D를 통해 세트 전류 Iset 또는 리셋 전류 Ireset가 워드라인 WL 쪽으로 흐르게 된다.
이후에, 비교부(100)는 센스앰프 S/A에서 리드된 리드 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터를 비교하여 라이트 제어신호 W_C를 출력한다.(단계 S2)
즉, 비교부(100)는 센스앰프 S/A에서 출력된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터의 로직 값이 일치할 경우 라이트 제어신호 W_C를 비활성화시킨다. 라이트 제어신호 W_C가 비활성화될 경우 라이트 구동부 W/D가 동작을 중지하게 되어 더 이상 새로운 데이터를 셀에 라이트 하지 않도록 한다.
이에 따라, 센스앰프 S/A에서 출력된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 일치할 경우 라이트 하고자 하는 데이터가 이미 셀에 저장되어 있다고 판단하여 새로운 라이트 동작을 수행하지 않도록 함으로써 리셋과 세트의 라이트 동작 횟수를 줄일 수 있도록 한다.
반면에, 비교부(100)는 센스앰프 S/A에서 출력된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터의 로직 값이 일치하지 않을 경우 라이트 제어신호 W_C를 활성화시킨다. 라이트 제어신호 W_C가 활성화될 경우 라이트 구동부 W/D가 동작하여 새로운 데이터를 비트라인 BL을 통해 라이트 하게 된다. 이에 따라, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다.
이어서, 라이트 제어신호 W_C가 활성화될 경우 도 9에서와 같이 단위 셀 C을 예열하기 위한 프리-히팅 라이트 전류(Pre-Heating Write Current)를 라이트 하게 된다.(단계 S3) 이러한 프리-히팅 라이트 전류는 라이트 구동부 W/D의 구동 전압에 의해서 생성되는 것이 바람직하다. 그리고, 프리-히팅 라이트 전류는 도 9에서와 같은 삼각 파형 형태로 인가되며, 일정 전류 이상까지 점차적으로 상승하다가 목표 전류 값에 도달하면 점차적으로 하강하는 곡선을 그린다.
이러한 프리-히팅 라이트 전류는 상 변화 저항 소자 PCR의 히트 어닐(Heat Anneal) 효과를 유발하게 된다. 이에 따라, 상 변화 저항 소자 PCR의 내구성(Endurance) 등의 신뢰성을 개선하고 상 변화 저항 소자 PCR의 라이트 초기 조건을 일정하게 유지할 수 있도록 한다.
따라서, 라이트 제어신호 W_C가 활성화될 경우 프리-히팅 라이트 전류가 비트라인 BL에 공급되어 단위 셀 C의 상 변화 저항 소자 PCR가 워밍 업(Warming Up) 상태가 된다. 이에 따라, 첫 번째 인가되는 라이트 조건이 정상적으로 작동하게 된다.
이어서, 상 변화 저항 소자 PCR에 라이트할 데이터가 세트 데이터 인지 리셋 데이터 인지의 여부를 판단하여 각각 독립된 동작을 수행하도록 한다.(단계 S4)
만약, 라이트할 데이터가 세트 데이터일 경우 라이트 구동부 W/D를 통해 새로운 세트 데이터를 상 변화 저항 소자 PCR에 라이트하고, 검증 동작을 수행한다.(단계 S5) 즉, 라이트 동작 조건을 여러 번 변경하여 새로운 세트 데이터가 정상적으로 라이트될 때까지 검증 동작을 반복하게 된다.
반면에, 라이트할 데이터가 리셋 데이터일 경우 라이트 구동부 W/D를 통해 새로운 리셋 데이터를 상 변화 저항 소자 PCR에 라이트하고, 검증 동작을 수행한다.(단계 S6) 즉, 라이트 동작 조건을 여러 번 변경하여 새로운 리셋 데이터가 정상적으로 라이트될 때까지 검증 동작을 반복하게 된다.
도 10은 본 발명에 따른 상 변화 메모리 장치의 셀 특성 분포를 설명하기 위한 도면이다.
본 발명은 라이트 사이클이 시작될 경우 단위 셀 C에 저장된 원래의 데이터를 리드하게 된다. 이때, 기준전류 Iref에 의해 선택된 단위 셀 C의 데이터를 리드하게 된다.
즉, 비트라인 BL을 통해 흐르는 리셋 전류 Ireset는 기준전류 Iref 보다 낮은 리드 전류 값을 갖는다. 그리고, 비트라인 BL을 통해 흐르는 세트 전류 Iset는 기준전류 Iref 보다 높은 리드 전류 값을 갖는다.
본 발명은 라이트 모드 동작시 세트/리셋 데이터 라이트 동작과 세트/리셋 리드 동작을 여러 번 반복한다. 그리고, 기준전류 Iref를 기준으로 하여 패일 조건이 발생하면, 세트/리셋 라이트 조건을 변경하여 패스가 될 때까지 세트/리셋 데이터의 라이트 동작과 검증(Verify) 동작을 반복하게 된다.
따라서, 초기의 셀 라이트 특성이 달라도 세트/리셋 라이트 조건을 변경시켜 정상적인 세트/리셋 라이트 조건을 찾을 수 있도록 한다. 이에 따라, 세트/리셋 데이터를 저장하는 모든 셀 들의 분포를 패스 조건이 되도록 조정이 가능하게 된다.
도 11은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 구동 방법에 관한 상세 흐름도이다.
먼저, 본 발명은 라이트 사이클이 시작될 경우 단위 셀 C에 저장된 원래의 데이터를 리드하게 된다.(단계 S100) 이때, 기준전류 Iref에 의해 선택된 단위 셀 C의 데이터를 리드하게 된다.
이후에, 비교부(100)는 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터를 비교한다.(단계 S200)
이어서, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 같을 경우 라이트 동작을 종료하게 된다. 반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 다를 경우, 단위 셀 C을 예열하기 위한 프리-히팅 라이트 전류를 라이트하게 된다.(단계 S300)
이어서, 상 변화 저항 소자 PCR에 라이트할 데이터가 세트 데이터 인지 리셋 데이터 인지의 여부를 판단하여 각각 독립된 동작을 수행하도록 한다.(단계 S401)
만약, 라이트할 데이터가 세트 데이터일 경우 라이트 구동부 W/D를 통해 새로운 세트 데이터를 상 변화 저항 소자 PCR에 라이트하고, 검증 동작을 수행한다. 즉, 라이트 동작 조건을 여러 번 변경하여 새로운 세트 데이터가 정상적으로 라이트 될 때까지 검증 동작을 반복하게 된다.
여기서, 새로운 세트 데이터의 라이트 동작과 검증 동작은 리드된 셀 데이터와 라이트 데이터가 일치할 때까지 복수개의 세트 상태를 라이트 하는 동작 과정과, 리드 및 검증(Verify) 동작 과정을 반복하는 단계를 포함한다.
즉, 비트라인 BL에 세트 상태의 라이트 전압을 공급하여 첫 번째 조건의 세트 상태를 라이트한다.(단계 S501) 그리고, 해당하는 단위 셀 C에 저장된 셀 데이터를 리드하게 된다.(단계 S502)
다음에, 비교부(100)는 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터를 비교하게 된다.(단계 S503) 여기서, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터가 다를 경우, 세트 상태의 라이트 조건을 변경하여 두 번째 조건의 세트 상태를 라이트한다.
다음에, 해당하는 단위 셀 C에 저장된 셀 데이터를 리드하게 된다. 이후에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터를 비교하여, 두 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터가 다를 경우, 세트 상태의 라이트 조건을 변경하여 m 번째 조건의 세트 상태를 라이트한다.
그리고, 해당 단위 셀 C에 저장된 m 번째 데이터를 기준전류 Iref를 이용하여 리드하게 된다.(단계 S504) 즉, 라이트 조건이 변경된 m 번의 세트 상태를 라이트하고 리드 하는 과정을 반복하게 된다.
이후에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터를 비교하게 된다.(단계 S505) 여기서, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터가 다를 경우, 라이트 동작을 종료하고 리던던시 동작 을 수행하게 된다. 즉, m 번의 라이트/리드 동작을 반복해도 패일이 되는 셀 들은 리던던시(Redundancy) 회로를 이용하여 구제하게 된다.
한편, 라이트할 데이터가 리셋 데이터일 경우 라이트 구동부 W/D를 통해 새로운 리셋 데이터를 상 변화 저항 소자 PCR에 라이트하고, 검증 동작을 수행한다. 즉, 라이트 동작 조건을 여러 번 변경하여 새로운 리셋 데이터가 정상적으로 라이트될 때까지 검증 동작을 반복하게 된다.
여기서, 새로운 리셋 데이터의 라이트 동작과 검증 동작은 리드된 셀 데이터와 라이트 데이터가 일치할 때까지 복수개의 리셋 상태를 라이트 하는 동작 과정과, 리드 및 검증(Verify) 동작 과정을 반복하는 단계를 포함한다.
즉, 비트라인 BL에 리셋 상태의 라이트 전압을 공급하여 첫 번째 조건의 리셋 상태를 라이트한다.(단계 S601) 그리고, 해당하는 단위 셀 C에 저장된 셀 데이터를 리드하게 된다.(단계 S602)
다음에, 비교부(100)는 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터를 비교하게 된다.(단계 S603) 여기서, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터가 다를 경우, 리셋 상태의 라이트 조건을 변경하여 두 번째 조건의 리셋 상태를 라이트한다.
다음에, 기준전류 Iref를 이용하여 해당하는 단위 셀 C에 저장된 셀 데이터 를 리드하게 된다. 이후에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터를 비교하여, 두 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터가 다를 경우, 리셋 상태의 라이트 조건을 변경하여 n 번째 조건의 리셋 상태를 라이트한다.
그리고, 해당 단위 셀 C에 저장된 n 번째 데이터를 기준전류 Iref를 이용하여 리드하게 된다.(단계 S604) 즉, 라이트 조건이 변경된 n 번의 리셋 상태를 라이트하고 리드 하는 과정을 반복하게 된다.
이후에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터를 비교하게 된다.(단계 S605) 여기서, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터가 다를 경우, 라이트 동작을 종료하고 리던던시 동작을 수행하게 된다. 즉, n 번의 라이트/리드 동작을 반복해도 패일이 되는 셀 들은 리던던시(Redundancy) 회로를 이용하여 구제하게 된다.
도 12는 본 발명에 따른 상 변화 메모리 장치의 세트 데이터 라이트 방법을 설명하기 위한 도면이다.
먼저, 라이트 구동부 W/D를 통해 첫 번째 세트 상태의 라이트 전압 Vset_1을 공급하여 제 1세트 데이터를 라이트하고 검증하는 동작을 수행한다. 이후에, 기준전류 Iref를 이용하여 단위 셀 C에 저장된 두 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터를 비교하게 된다.
이후에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 두 번째 세트 상태의 라이트 전압 Vset_2을 공급하여 제 2세트 데이터를 라이트하고 검증하는 동작을 수행한다.
이어서, 기준전류 Iref를 이용하여 단위 셀 C에 저장된 세 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터를 다시 비교하게 된다.
다음에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 세 번째 세트 상태의 라이트 전압 Vset_3을 공급하여 제 3세트 데이터를 라이트하고 검증하는 동작을 수행한다.
이후에, 기준전류 Iref를 이용하여 단위 셀 C에 저장된 m 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터를 다시 비교하게 된다.
다음에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 m 번째 세트 상태의 라이 트 전압 Vset_m을 공급하여 제 m 세트 데이터를 라이트하고 검증하는 동작을 수행한다.
여기서, 라이트 전압 Vset_m은 라이트 전압 Vset_3 보다 크며, 라이트 전압 Vset_3은 라이트 전압 Vset_2 보다 큰 전압 값을 갖는 것이 바람직하다. 그리고, 라이트 전압 Vset_2은 라이트 전압 Vset_1 보다 큰 전압 값을 갖는 것이 바람직하다.
즉, 세트 데이터 라이트 사이클 내에서의 세트 조건은 복수개의 긴 펄스 시간으로 구성된다. 각각의 세트 펄스를 인가하는 시간 사이에는 세트 데이터의 검증 동작과, 세트 라이트 데이터를 비교하는 구간이 존재한다.
본 발명은 세트 전압이 인가되는 시간은 동일하게 적용하면서, 세트 펄스 전압을 가장 작은 라이트 전압 Vset_1에서 라이트 전압 Vset_m으로 순차적으로 증가시키면서 세트 조건을 여러 번 변경하게 된다.
첫 번째 세트 라이트 동작에서 데이터 패일이 발생하게 되면, 라이트 전압 Vset을 1 단계 상승, 즉 높게 조정하여 두 번째 세트 라이트 동작을 수행하게 된다. 이러한 방식으로 m 번째까지 라이트 전압 Vset_m을 증가시키면서 세트 데이터가 패일된 셀 들에 정상적으로 세트 데이터가 라이트 되도록 한다.
도 13은 본 발명에 따른 상 변화 메모리 장치의 리셋 데이터 라이트 방법을 설명하기 위한 도면이다.
먼저, 라이트 구동부 W/D를 통해 첫 번째 리셋 상태의 라이트 전압 Vreset_1을 공급하여 제 1리셋 데이터를 라이트하고 검증하는 동작을 수행한다. 이후에, 기준전류 Iref를 이용하여 단위 셀 C에 저장된 두 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터를 비교하게 된다.
이후에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 두 번째 리셋 상태의 라이트 전압 Vreset_2을 공급하여 제 2리셋 데이터를 라이트하고 검증하는 동작을 수행한다.
이어서, 기준전류 Iref를 이용하여 단위 셀 C에 저장된 세 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터를 다시 비교하게 된다.
다음에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 세 번째 리셋 상태의 라이트 전압 Vreset_3을 공급하여 제 3리셋 데이터를 라이트하고 검증하는 동작을 수행한다.
이후에, 기준전류 Iref를 이용하여 단위 셀 C에 저장된 n 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터를 다시 비교하게 된다.
다음에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 n 번째 리셋 상태의 라이트 전압 Vreset_n을 공급하여 제 n 리셋 데이터를 라이트하고 검증하는 동작을 수 행한다.
여기서, 리셋 라이트 전압 Vreset_n은 라이트 전압 Vreset_3 보다 크며, 라이트 전압 Vreset_3은 라이트 전압 Vreset_2 보다 큰 전압 값을 갖는 것이 바람직하다. 그리고, 라이트 전압 Vreset_2은 라이트 전압 Vreset_1 보다 큰 전압 값을 갖는 것이 바람직하다.
즉, 리셋 데이터 라이트 사이클 내에서의 리셋 조건은 복수개의 긴 펄스 시간으로 구성된다. 각각의 리셋 펄스를 인가하는 시간 사이에는 리셋 검증 동작과, 리셋 라이트 데이터를 비교하는 구간이 존재한다.
본 발명은 리셋 전압이 인가되는 시간은 동일하게 적용하면서, 리셋 펄스 전압을 가장 작은 라이트 전압 Vreset_1에서 가장 큰 라이트 전압 Vreset_n으로 순차적으로 증가시키면서 리셋 조건을 여러 번 변경하게 된다.
첫 번째 리셋 라이트 동작에서 데이터 패일이 발생하게 되면, 라이트 전압 Vreset을 1 단계 상승, 즉 높게 조정하여 두 번째 리셋 라이트 동작을 수행하게 된다. 이러한 방식으로 n 번째까지 라이트 전압 Vreset_n을 증가시키면서 리셋 데이터가 패일 된 셀 들에 정상적으로 리셋 데이터가 라이트 되도록 한다.
도 14는 본 발명의 상 변화 메모리 장치의 셀 어레이에 관한 다른 실시예이다.
본 발명은 로오 방향으로 복수개의 비트라인 BL0~BL3이 구비된다. 그리고, 컬럼 방향으로 복수개의 워드라인 WL0~WL3이 구비된다. 그리고, 복수개의 비트라인 BL0~BL3과 복수개의 워드라인 WL0~WL3이 교차하는 영역에 단위 셀 C을 포함한 다. 단위 셀 C은 상 변화 저항 소자 PCR와 다이오드 D를 포함한다. 여기서, 다이오드 D는 PN 다이오드 소자로 이루어지는 것이 바람직하다.
상 변화 저항 소자 PCR의 한쪽 전극은 비트라인 BL과 연결되고, 다른 한쪽 전극은 다이오드 D의 P형 영역에 연결된다. 다이오드 D의 N형 영역은 워드라인 WL에 연결된다.
이러한 본 발명은 리드 모드시 선택된 워드라인 WL에는 로우 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압(Vread)이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 다이오드 D를 통해 세트(Set) 상태의 리드전류 Iset 또는 리셋 상태의 리드전류 Ireset가 워드라인 WL 쪽으로 흐르게 된다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터를 감지하고 각각의 리드 기준전류 Iread_ref와, 세트 기준전류 Iset_ref 및 리셋 기준전류 Ireset_ref와 비교하여 데이터 "1","0"을 구별한다. 그리고, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다.
여기서, 리드 기준전류 Iread_ref와, 세트 기준전류 Iset_ref 및 리셋 기준전류 Ireset_ref는 레퍼런스 라인에 흐르는 전류를 나타낸다. 그리고, 리드 기준전류 Iread_ref와, 세트 기준전류 Iset_ref 및 리셋 기준전류 Ireset_ref는 리드 모드시, 세트 상태 라이트 검증시 또는 리셋 상태 라이트 검증시에 각각 서로 다른 기준전류를 적용하여 셀 전류를 감지하기 위한 것이다.
그리고, 리드 기준전류 Iread_ref는 리드 사이클 구간에서 셀 데이터를 리드하기 위한 기준전류이다. 또한, 세트 기준전류 Iset_ref와 리셋 기준전류 Ireset_ref는 라이트 사이클 구간에서 라이트 데이터를 검증하기 위해 사용되는 기준전류이다. 즉, 세트 기준전류 Iset_ref는 세트 라이트 상태를 검증하기 위해 사용되고, 리셋 기준전류 Ireset_ref는 리셋 라이트 상태를 검증하기 위해 사용되는 전류이다.
여기서, 세트 기준전류 Iset_ref가 가장 큰 전류 값을 갖고, 리셋 기준전류 Ireset_ref가 가장 작은 전류 값을 가지며, 리드 기준전류 Iread_ref가 중간 전류 값을 갖는다.
도 15는 도 14의 센스앰프 S/A, 라이트 구동부 W/D 및 비교부(200)에 관한 연결 관계를 나타낸 구성도이다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터와 각각의 리드 기준전류 Iread_ref와, 세트 기준전류 Iset_ref 및 리셋 기준전류 Ireset_ref를 비교하여 증폭한다. 그리고, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다. 그리고, 비교부(200)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터를 비교하여 라이트 제어신호 W_C를 출력한다.
즉, 비교부(200)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 일치할 경우 라이트 제어신호 W_C를 비활성화시킨다. 라이트 제어신호 W_C가 비활성화될 경우 라이트 구동부 W/D가 동작을 중지하게 된다.
반면에, 비교부(200)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 일치하지 않을 경우 라이트 제어신호 W_C를 활성화시킨다. 라이트 제어신호 W_C가 활성화될 경우 라이트 구동부 W/D가 동작하여 새로운 데이터를 비트라인 BL을 통해 라이트하게 된다.
도 16은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 구동 방법에 관한 흐름도이다.
먼저, 본 발명은 라이트 사이클이 시작될 경우 단위 셀 C에 저장된 원래의 데이터를 리드하게 된다.(단계 S1) 이때, 리드 기준전류 Iread_ref에 의해 선택된 단위 셀 C의 데이터를 리드하게 된다. 그리고, 센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터와 리드 기준전류 Iread_ref를 비교하여 증폭한다.
즉, 리드 모드시 선택된 워드라인 WL에는 로우 전압이 인가된다. 그리고, 비트라인 BL에는 리드전압(Vread)이 인가되어 비트라인 BL, 상 변화 저항 소자 PCR 및 다이오드 D를 통해 세트 전류 Iset 또는 리셋 전류 Ireset가 워드라인 WL 쪽으로 흐르게 된다.
이후에, 비교부(200)는 센스앰프 S/A에서 리드된 리드 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터를 비교하여 라이트 제어신호 W_C를 출력한다.(단계 S2)
즉, 비교부(200)는 센스앰프 S/A에서 출력된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터의 로직 값이 일치할 경우 라이트 제어신호 W_C를 비활성화시킨다. 라이트 제어신호 W_C가 비활성화될 경우 라이트 구동부 W/D가 동작을 중지하게 되어 더 이상 새로운 데이터를 셀에 라이트 하지 않도록 한다.
이에 따라, 센스앰프 S/A에서 출력된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 일치할 경우 라이트 하고자 하는 데이터가 이미 셀에 저장되어 있다고 판단하여 새로운 라이트 동작을 수행하지 않도록 함으로써 리셋과 세트의 라이트 동작 횟수를 줄일 수 있도록 한다.
반면에, 비교부(200)는 센스앰프 S/A에서 출력된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터의 로직 값이 일치하지 않을 경우 라이트 제어신호 W_C를 활성화시킨다. 라이트 제어신호 W_C가 활성화될 경우 라이트 구동부 W/D가 동작하여 새로운 데이터를 비트라인 BL을 통해 라이트 하게 된다. 이에 따라, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다.
이어서, 라이트 제어신호 W_C가 활성화될 경우 도 9에서와 같이 단위 셀을 예열하기 위한 프리-히팅 라이트 전류(Pre-Heating Write Current)를 라이트 하게 된다.(단계 S3) 이러한 프리-히팅 라이트 전류는 라이트 구동부 W/D의 구동 전압에 의해서 생성되는 것이 바람직하다. 그리고, 프리-히팅 라이트 전류는 도 9에서와 같은 삼각 파형 형태로 인가되며, 일정 전류 이상까지 점차적으로 상승하다가 목표 전류 값에 도달하면 점차적으로 하강하는 곡선을 그린다.
이러한 프리-히팅 라이트 전류는 상 변화 저항 소자 PCR의 히트 어닐(Heat Anneal) 효과를 유발하게 된다. 이에 따라, 상 변화 저항 소자 PCR의 내구성(Endurance) 등의 신뢰성을 개선하고 상 변화 저항 소자 PCR의 라이트 초기 조건을 일정하게 유지할 수 있도록 한다.
따라서, 라이트 제어신호 W_C가 활성화될 경우 프리-히팅 라이트 전류가 비트라인 BL에 공급되어 단위 셀 C의 상 변화 저항 소자 PCR가 워밍 업(Warming Up) 상태가 된다. 이에 따라, 첫 번째 인가되는 라이트 조건이 정상적으로 작동하게 된다.
이어서, 상 변화 저항 소자 PCR에 라이트할 데이터가 세트 데이터 인지 리셋 데이터 인지의 여부를 판단하여 각각 독립된 동작을 수행하도록 한다.(단계 S4)
만약, 라이트할 데이터가 세트 데이터일 경우 라이트 구동부 W/D를 통해 새로운 세트 데이터를 상 변화 저항 소자 PCR에 라이트하고, 세트 기준전류 Iset_ref에 의한 검증 동작을 수행한다.(단계 S5) 즉, 세트 기준전류 Iset_ref를 이용하여 라이트 동작 조건을 여러 번 변경하여 새로운 세트 데이터가 정상적으로 라이트될 때까지 검증 동작을 반복하게 된다.
반면에, 라이트할 데이터가 리셋 데이터일 경우 라이트 구동부 W/D를 통해 새로운 리셋 데이터를 상 변화 저항 소자 PCR에 라이트하고, 리셋 기준전류 Ireset_ref에 의한 검증 동작을 수행한다.(단계 S6) 즉, 리셋 기준전류 Ireset_ref를 이용하여 라이트 동작 조건을 여러 번 변경하여 새로운 리셋 데이터가 정상적으로 라이트될 때까지 검증 동작을 반복하게 된다.
도 17은 본 발명에 따른 상 변화 메모리 장치의 리드 사이클 및 첫 번째 데이터의 리드시 셀 특성 분포를 설명하기 위한 도면이다.
본 발명은 라이트 사이클이 시작될 경우 단위 셀 C에 저장된 원래의 데이터를 리드하게 된다. 이때, 리드 기준전류 Iread_ref에 의해 선택된 단위 셀 C의 데 이터를 리드하게 된다.
즉, 비트라인 BL을 통해 흐르는 리셋 전류 Ireset는 리드 기준전류 Iread_ref 보다 낮은 리드 전류 값을 갖는다. 그리고, 비트라인 BL을 통해 흐르는 세트 전류 Iset는 리드 기준전류 Iread_ref 보다 높은 리드 전류 값을 갖는다.
도 18은 본 발명에 따른 상 변화 메모리 장치의 라이트 검증시 리셋 기준전류 Ireset_ref와 세트 기준전류 Iset_ref에 의한 리드시의 셀 특성 분포를 설명하기 위한 도면이다.
본 발명은 라이트할 데이터가 세트 데이터일 경우 라이트 구동부 W/D를 통해 새로운 세트 데이터를 상 변화 저항 소자 PCR에 라이트하고, 세트 기준전류 Iset_ref에 의한 검증 동작을 수행한다. 여기서, 세트 전류 Iset는 세트 기준전류 Iset_ref 보다 높은 리드 전류 값을 갖는다.
즉, 세트 라이트 모드시 세트 데이터 라이트 동작과 세트 기준전류 Iset_ref를 이용한 리드 동작을 여러 번 반복한다. 그리고, 세트 기준전류 Iset_ref를 기준으로 하여 패일 조건이 발생하면, 세트 라이트 조건을 변경하여 패스가 될 때까지 세트 데이터의 라이트 동작과 검증(Verify) 동작을 반복하게 된다.
따라서, 초기의 셀 라이트 특성이 달라도 세트 라이트 조건을 변경시켜 정상적인 세트 라이트 조건을 찾을 수 있도록 한다. 이에 따라, 세트 데이터를 저장하는 모든 셀 들의 분포를 패스 조건이 되도록 조정이 가능하게 된다.
반면에, 라이트할 데이터가 리셋 데이터일 경우 라이트 구동부 W/D를 통해 새로운 리셋 데이터를 상 변화 저항 소자 PCR에 라이트하고, 리셋 기준전류 Ireset_ref에 의한 검증 동작을 수행한다. 여기서, 리셋 전류 Ireset는 리셋 기준전류 Ireset_ref 보다 낮은 리드 전류 값을 갖는다.
즉, 리셋 라이트 모드시 리셋 데이터 라이트 동작과 리셋 기준전류 Ireset_ref를 이용한 리드 동작을 여러 번 반복한다. 그리고, 리셋 기준전류 Ireset_ref를 기준으로 하여 패일 조건이 발생하면, 리셋 라이트 조건을 변경하여 패스가 될 때까지 리셋 데이터의 라이트 동작과 검증(Verify) 동작을 반복하게 된다.
따라서, 초기의 셀 라이트 특성이 달라도 리셋 라이트 조건을 변경시켜 정상적인 리셋 라이트 조건을 찾을 수 있도록 한다. 이에 따라, 리셋 데이터를 저장하는 모든 셀 들의 분포를 패스 조건이 되도록 조정이 가능하게 된다.
도 19는 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 구동 방법에 관한 상세 흐름도이다.
먼저, 본 발명은 라이트 사이클이 시작될 경우 단위 셀 C에 저장된 원래의 데이터를 리드하게 된다.(단계 S100) 이때, 리드 기준전류 Iread_ref에 의해 선택된 단위 셀 C의 데이터를 리드하게 된다.
이후에, 비교부(200)는 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터를 비교한다.(단계 S200)
이어서, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 같을 경우 라이트 동작을 종료하게 된다. 반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데 이터가 다를 경우, 단위 셀 C을 예열하기 위한 프리-히팅 라이트 전류를 라이트하게 된다.(단계 S300)
이어서, 상 변화 저항 소자 PCR에 라이트할 데이터가 세트 데이터 인지 리셋 데이터 인지의 여부를 판단하여 각각 독립된 동작을 수행하도록 한다.(단계 S401)
만약, 라이트할 데이터가 세트 데이터일 경우 라이트 구동부 W/D를 통해 새로운 세트 데이터를 상 변화 저항 소자 PCR에 라이트하고, 세트 기준전류 Iset_ref에 의한 검증 동작을 수행한다. 즉, 세트 기준전류 Iset_ref를 이용하여 라이트 동작 조건을 여러 번 변경하여 새로운 세트 데이터가 정상적으로 라이트될 때까지 검증 동작을 반복하게 된다.
여기서, 새로운 세트 데이터의 라이트 동작과 검증 동작은 리드된 셀 데이터와 라이트 데이터가 일치할 때까지 복수개의 세트 상태를 라이트 하는 동작 과정과, 세트 기준전류 Iset_ref를 이용하여 리드 및 검증(Verify) 동작 과정을 반복하는 단계를 포함한다.
즉, 비트라인 BL에 세트 상태의 라이트 전압을 공급하여 첫 번째 조건의 세트 상태를 라이트한다.(단계 S501) 그리고, 해당하는 단위 셀 C에 저장된 셀 데이터를 세트 기준전류 Iset_ref를 이용하여 리드하게 된다.(단계 S502)
다음에, 비교부(200)는 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터를 비교하게 된다.(단계 S503) 여기서, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터가 다를 경우, 세트 상태의 라이트 조건을 변경하여 두 번째 조건의 세트 상태를 라이트한다.
다음에, 세트 기준전류 Iset_ref를 이용하여 해당하는 단위 셀 C에 저장된 셀 데이터를 리드하게 된다. 이후에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터를 비교하여, 두 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터가 다를 경우, 세트 상태의 라이트 조건을 변경하여 m 번째 조건의 세트 상태를 라이트한다.
그리고, 해당 단위 셀 C에 저장된 m 번째 데이터를 세트 기준전류 Iset_ref를 이용하여 리드하게 된다.(단계 S504) 즉, 라이트 조건이 변경된 m 번의 세트 상태를 라이트하고 리드 하는 과정을 반복하게 된다.
이후에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터를 비교하게 된다.(단계 S505) 여기서, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 세트 라이트 데이터가 다를 경우, 라이트 동작을 종료하고 리던던시 동작을 수행하게 된다. 즉, m 번의 라이트/리드 동작을 반복해도 패일이 되는 셀 들은 리던던시(Redundancy) 회로를 이용하여 구제하게 된다.
한편, 라이트할 데이터가 리셋 데이터일 경우 라이트 구동부 W/D를 통해 새로운 리셋 데이터를 상 변화 저항 소자 PCR에 라이트하고, 리셋 기준전류 Ireset_ref에 의한 검증 동작을 수행한다. 즉, 리셋 기준전류 Ireset_ref를 이용하여 라이트 동작 조건을 여러 번 변경하여 새로운 리셋 데이터가 정상적으로 라이트될 때까지 검증 동작을 반복하게 된다.
여기서, 새로운 리셋 데이터의 라이트 동작과 검증 동작은 리드된 셀 데이터와 라이트 데이터가 일치할 때까지 복수개의 리셋 상태를 라이트 하는 동작 과정과, 리셋 기준전류 Ireset_ref를 이용하여 리드 및 검증(Verify) 동작 과정을 반복하는 단계를 포함한다.
즉, 비트라인 BL에 리셋 상태의 라이트 전압을 공급하여 첫 번째 조건의 리셋 상태를 라이트한다.(단계 S601) 그리고, 해당하는 단위 셀 C에 저장된 셀 데이터를 리셋 기준전류 Ireset_ref를 이용하여 리드하게 된다.(단계 S602)
다음에, 비교부(200)는 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터를 비교하게 된다.(단계 S603) 여기서, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터가 다를 경우, 리셋 상태의 라이트 조건을 변경하여 두 번째 조건의 리셋 상태를 라이트한다.
다음에, 리셋 기준전류 Ireset_ref를 이용하여 해당하는 단위 셀 C에 저장된 셀 데이터를 리드하게 된다. 이후에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터를 비교하여, 두 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터가 다를 경우, 리셋 상태의 라이트 조건을 변경하여 n 번째 조건의 리셋 상태를 라이트한다.
그리고, 해당 단위 셀 C에 저장된 n 번째 데이터를 리셋 기준전류 Ireset_ref를 이용하여 리드하게 된다.(단계 S604) 즉, 라이트 조건이 변경된 n 번의 리셋 상태를 라이트하고 리드 하는 과정을 반복하게 된다.
이후에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터를 비교하게 된다.(단계 S605) 여기서, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터가 같을 경우 라이트 동작을 종료하게 된다.
반면에, 센스앰프 S/A에서 리드된 셀 데이터와, 입/출력 라인 I/O으로부터 인가되는 리셋 라이트 데이터가 다를 경우, 라이트 동작을 종료하고 리던던시 동작을 수행하게 된다. 즉, n 번의 라이트/리드 동작을 반복해도 패일이 되는 셀 들은 리던던시(Redundancy) 회로를 이용하여 구제하게 된다.
도 20은 본 발명에 따른 상 변화 메모리 장치의 세트 데이터 라이트 방법을 설명하기 위한 도면이다.
먼저, 라이트 구동부 W/D를 통해 첫 번째 세트 상태의 라이트 전압 Vset_1을 공급하여 제 1세트 데이터를 라이트하고 검증하는 동작을 수행한다. 이후에, 세트 기준전류 Iset_ref를 이용하여 단위 셀 C에 저장된 두 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터를 비교하게 된다.
이후에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 두 번째 세트 상태의 라이트 전압 Vset_2을 공급하여 제 2세트 데이터를 라이트하고 검증하는 동작을 수행한다.
이어서, 세트 기준전류 Iset_ref를 이용하여 단위 셀 C에 저장된 세 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터를 다시 비교하게 된다.
다음에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 세 번째 세트 상태의 라이트 전압 Vset_3을 공급하여 제 3세트 데이터를 라이트하고 검증하는 동작을 수행한다.
이후에, 세트 기준전류 Iset_ref를 이용하여 단위 셀 C에 저장된 m 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터를 다시 비교하게 된다.
다음에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 세트 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 m 번째 세트 상태의 라이트 전압 Vset_m을 공급하여 제 m 세트 데이터를 라이트하고 검증하는 동작을 수행한다.
여기서, 라이트 전압 Vset_m은 라이트 전압 Vset_3 보다 크며, 라이트 전압 Vset_3은 라이트 전압 Vset_2 보다 큰 전압 값을 갖는 것이 바람직하다. 그리고, 라이트 전압 Vset_2은 라이트 전압 Vset_1 보다 큰 전압 값을 갖는 것이 바람직하다.
즉, 세트 데이터 라이트 사이클 내에서의 세트 조건은 복수개의 긴 펄스 시간으로 구성된다. 각각의 세트 펄스를 인가하는 시간 사이에는 세트 기준전류 Iset_ref를 이용한 세트 검증 동작과, 세트 라이트 데이터를 비교하는 구간이 존재한다.
본 발명은 세트 전압이 인가되는 시간은 동일하게 적용하면서, 세트 펄스 전압을 가장 작은 라이트 전압 Vset_1에서 라이트 전압 Vset_m으로 순차적으로 증가시키면서 세트 조건을 여러 번 변경하게 된다.
첫 번째 세트 라이트 동작에서 세트 기준전류 Iset_ref를 기준으로 하여 데이터 패일이 발생하게 되면, 라이트 전압 Vset을 1 단계 상승, 즉 높게 조정하여 두 번째 세트 라이트 동작을 수행하게 된다. 이러한 방식으로 m 번째까지 라이트 전압 Vset_m을 증가시키면서 세트 데이터가 패일된 셀 들에 정상적으로 세트 데이터가 라이트 되도록 한다.
도 21은 본 발명에 따른 상 변화 메모리 장치의 리셋 데이터 라이트 방법을 설명하기 위한 도면이다.
먼저, 라이트 구동부 W/D를 통해 첫 번째 리셋 상태의 라이트 전압 Vreset_1을 공급하여 제 1리셋 데이터를 라이트하고 검증하는 동작을 수행한다. 이후에, 리셋 기준전류 Ireset_ref를 이용하여 단위 셀 C에 저장된 두 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터를 비교하게 된다.
이후에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 두 번째 리셋 상태의 라이트 전압 Vreset_2을 공급하여 제 2리셋 데이터를 라이트하고 검증하는 동작을 수행한다.
이어서, 리셋 기준전류 Ireset_ref를 이용하여 단위 셀 C에 저장된 세 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터를 다시 비교하게 된다.
다음에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 세 번째 리셋 상태의 라이트 전압 Vreset_3을 공급하여 제 3리셋 데이터를 라이트하고 검증하는 동작을 수행한다.
이후에, 리셋 기준전류 Ireset_ref를 이용하여 단위 셀 C에 저장된 n 번째 셀 데이터를 리드한다. 그리고, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터를 다시 비교하게 된다.
다음에, 단위 셀 C에 저장된 셀 데이터와, 라이트 하고자 하는 리셋 라이트 데이터가 일치하지 않을 경우 라이트 구동부 W/D를 통해 n 번째 리셋 상태의 라이트 전압 Vreset_n을 공급하여 제 n 리셋 데이터를 라이트하고 검증하는 동작을 수행한다.
여기서, 리셋 라이트 전압 Vreset_n은 라이트 전압 Vreset_3 보다 크며, 라이트 전압 Vreset_3은 라이트 전압 Vreset_2 보다 큰 전압 값을 갖는 것이 바람직하다. 그리고, 라이트 전압 Vreset_2은 라이트 전압 Vreset_1 보다 큰 전압 값을 갖는 것이 바람직하다.
즉, 리셋 데이터 라이트 사이클 내에서의 리셋 조건은 복수개의 긴 펄스 시간으로 구성된다. 각각의 리셋 펄스를 인가하는 시간 사이에는 리셋 기준전류 Ireset_ref를 이용한 리셋 검증 동작과, 리셋 라이트 데이터를 비교하는 구간이 존재한다.
본 발명은 리셋 전압이 인가되는 시간은 동일하게 적용하면서, 리셋 펄스 전압을 가장 작은 라이트 전압 Vreset_1에서 라이트 전압 Vreset_n으로 순차적으로 증가시키면서 리셋 조건을 여러 번 변경하게 된다.
첫 번째 리셋 라이트 동작에서 리셋 기준전류 Ireset_ref를 기준으로 하여 데이터 패일이 발생하게 되면, 라이트 전압 Vreset을 1 단계 상승, 즉 높게 조정하여 두 번째 리셋 라이트 동작을 수행하게 된다. 이러한 방식으로 n 번째까지 라이트 전압 Vreset_n을 증가시키면서 리셋 데이터가 패일된 셀 들에 정상적으로 리셋 데이터가 라이트 되도록 한다.
이상에서 설명한 바와 같이, 본 발명은 다음과 같은 효과를 제공한다.
첫째, 상 변화 저항 소자를 이용한 상 변화 메모리 장치에 있어서, 리셋과 세트의 동작 횟수를 줄여 라이트 동작 특성을 개선할 수 있도록 한다.
둘째, 라이트 모드시 세트와 리셋 라이트 상태를 안정된 영역으로 유도할 수 있도록 한다.
셋째, 세트 및 리셋 라이트 상태를 안정적으로 구동하여 셀의 신뢰성을 향상시키고 리드 센싱 전류의 마진을 향상시킬 수 있도록 한다.
넷째, 초기의 셀 라이트 특성이 다른 경우에도 라이트 조건을 변경하여 정상적인 세트/리셋 라이트 조건이 형성될 수 있도록 한다.
다섯째, 세트 라이트 상태를 검증하기 위해 사용되는 세트 레퍼런스 전류와 리셋 레퍼런스 전류를 서로 다른 값으로 설정하여, 라이트 모드시 세트와 리셋 라이트 상태를 안정된 영역으로 유도할 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.

Claims (43)

  1. 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 구동 방법에 있어서,
    기준전류를 이용하여 선택된 셀의 셀 데이터를 리드하는 단계;
    상기 셀 데이터와 라이트 하고자 하는 라이트 데이터를 비교하는 단계;
    상기 셀 데이터와 상기 라이트 데이터가 다를 경우 프리-히팅 라이트 전류를 공급하여 상기 상 변화 저항 소자를 예열하고, 상기 라이트 데이터가 세트 데이터인지 리셋 데이터 인지의 여부를 판단하는 단계; 및
    상기 라이트 데이터가 세트 데이터일 경우 세트 상태를 라이트하고 검증하며, 상기 라이트 데이터가 리셋 데이터일 경우 리셋 상태를 라이트하고 검증하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  2. 제 1항에 있어서, 상기 셀 데이터와 상기 라이트 데이터가 동일한 경우 라이트 동작을 중지하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  3. 제 1항에 있어서, 상기 라이트 및 검증 단계는
    상기 라이트 데이터의 세트 상태를 라이트 하는 단계;
    해당 셀에 저장된 셀 데이터를 리드하는 단계; 및
    상기 세트 상태의 라이트 데이터와 상기 셀 데이터를 비교하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  4. 제 3항에 있어서, 상기 세트 상태를 라이트 하는 단계, 상기 셀 데이터를 리드하는 단계 및 상기 비교 단계를 반복적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  5. 제 3항에 있어서, 상기 라이트 및 검증 단계는 상기 세트 상태의 라이트 데이터와 상기 셀 데이터가 일치할 때까지 반복적으로 수행되는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  6. 제 5항에 있어서, 상기 라이트 및 검증 단계를 m 번 반복적으로 수행하여 상기 세트 상태의 라이트 데이터와 상기 셀 데이터가 다른 경우 라이트 동작을 종료하고 리던던시 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  7. 제 1항에 있어서, 상기 라이트 및 검증 단계는
    상기 라이트 데이터의 세트 상태 조건을 변경하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  8. 제 7항에 있어서, 상기 라이트 및 검증 단계는
    상기 세트 데이터의 라이트 시간을 일정하게 유지한 상태에서, 세트 라이트 전압의 레벨을 다르게 조정하여 상기 세트 데이터를 라이트 하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  9. 제 1항 또는 제 8항에 있어서, 상기 라이트 및 검증 단계는
    상기 세트 데이터의 라이트 전압을 순차적으로 증가시키는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  10. 제 1항에 있어서, 상기 라이트 및 검증 단계는
    상기 라이트 데이터의 리셋 상태를 라이트 하는 단계;
    해당 셀에 저장된 셀 데이터를 리드하는 단계; 및
    상기 리셋 상태의 라이트 데이터와 상기 셀 데이터를 비교하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  11. 제 10항에 있어서, 상기 리셋 상태를 라이트 하는 단계, 상기 셀 데이터를 리드하는 단계 및 상기 비교 단계를 반복적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  12. 제 10항에 있어서, 상기 라이트 및 검증 단계는 상기 리셋 상태의 라이트 데이터와 상기 셀 데이터가 일치할 때까지 반복적으로 수행되는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  13. 제 12항에 있어서, 상기 라이트 및 검증 단계를 n 번 반복적으로 수행하여 상기 리셋 상태의 라이트 데이터와 상기 셀 데이터가 다른 경우 라이트 동작을 종료하고 리던던시 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  14. 제 1항에 있어서, 상기 라이트 및 검증 단계는
    상기 라이트 데이터의 리셋 상태 조건을 변경하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  15. 제 14항에 있어서, 상기 라이트 및 검증 단계는
    상기 리셋 데이터의 라이트 시간을 일정하게 유지한 상태에서, 리셋 라이트 전압의 레벨을 다르게 조정하여 상기 리셋 데이터를 라이트 하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  16. 제 1항 또는 제 15항에 있어서, 상기 라이트 및 검증 단계는
    상기 리셋 데이터의 라이트 전압을 순차적으로 증가시키는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  17. 삭제
  18. 삭제
  19. 제 1항에 있어서, 상기 프리-히팅 라이트 전류는 삼각 파형 형태로 인가되는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  20. 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 구동 방법에 있어서,
    리드 기준전류를 이용하여 선택된 셀의 셀 데이터를 리드하는 단계;
    상기 셀 데이터와 라이트 하고자 하는 라이트 데이터를 비교하는 단계;
    상기 셀 데이터와 상기 라이트 데이터가 다를 경우 프리-히팅 라이트 전류를 공급하여 상기 상 변화 저항 소자를 예열하고, 상기 라이트 데이터가 세트 데이터인지 리셋 데이터 인지의 여부를 판단하는 단계; 및
    상기 라이트 데이터가 세트 데이터일 경우 세트 상태를 라이트하고 세트 기준전류를 이용하여 검증하며, 상기 라이트 데이터가 리셋 데이터일 경우 리셋 상태를 라이트하고 리셋 기준전류를 이용하여 검증하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  21. 제 20항에 있어서, 상기 리드 기준전류와 상기 세트 기준전류 및 상기 리셋 기준전류를 서로 다른 전류 값을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  22. 제 20항 또는 제 21항에 있어서, 상기 리드 기준전류는 리셋 전류보다 크고, 세트 전류보다 작은 전류 값을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  23. 제 20항 또는 제 21항에 있어서, 상기 세트 기준전류는 세트 전류보다 작은 전류 값을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  24. 제 20항 또는 제 21항에 있어서, 상기 리셋 기준전류는 리셋 전류보다 큰 전류 값을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  25. 제 20항 또는 제 21항에 있어서, 상기 세트 기준전류는 상기 리셋 기준전류 보다 큰 전류 값을 갖는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  26. 제 20항에 있어서, 상기 셀 데이터와 상기 라이트 데이터가 동일한 경우 라 이트 동작을 중지하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  27. 제 20항에 있어서, 상기 라이트 및 검증 단계는
    상기 라이트 데이터의 세트 상태를 라이트 하는 단계;
    상기 세트 기준전류를 이용하여 해당 셀에 저장된 셀 데이터를 리드하는 단계; 및
    상기 세트 상태의 라이트 데이터와 상기 셀 데이터를 비교하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  28. 제 27항에 있어서, 상기 세트 상태를 라이트 하는 단계, 상기 셀 데이터를 리드하는 단계 및 상기 비교 단계를 반복적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  29. 제 27항에 있어서, 상기 라이트 및 검증 단계는 상기 세트 상태의 라이트 데이터와 상기 셀 데이터가 일치할 때까지 반복적으로 수행되는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  30. 제 29항에 있어서, 상기 라이트 및 검증 단계를 m 번 반복적으로 수행하여 상기 세트 상태의 라이트 데이터와 상기 셀 데이터가 다른 경우 라이트 동작을 종료하고 리던던시 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  31. 제 20항에 있어서, 상기 라이트 및 검증 단계는
    상기 라이트 데이터의 세트 상태 조건을 변경하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  32. 제 31항에 있어서, 상기 라이트 및 검증 단계는
    상기 세트 데이터의 라이트 시간을 일정하게 유지한 상태에서, 세트 라이트 전압의 레벨을 다르게 조정하여 상기 세트 데이터를 라이트 하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  33. 제 20항 또는 제 32항에 있어서, 상기 라이트 및 검증 단계는
    상기 세트 데이터의 라이트 전압을 순차적으로 증가시키는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  34. 제 20항에 있어서, 상기 라이트 및 검증 단계는
    상기 라이트 데이터의 리셋 상태를 라이트 하는 단계;
    상기 리셋 기준전류를 이용하여 해당 셀에 저장된 셀 데이터를 리드하는 단계; 및
    상기 리셋 상태의 라이트 데이터와 상기 셀 데이터를 비교하는 단계를 포함 하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  35. 제 34항에 있어서, 상기 리셋 상태를 라이트 하는 단계, 상기 셀 데이터를 리드하는 단계 및 상기 비교 단계를 반복적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  36. 제 34항에 있어서, 상기 라이트 및 검증 단계는 상기 리셋 상태의 라이트 데이터와 상기 셀 데이터가 일치할 때까지 반복적으로 수행되는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  37. 제 36항에 있어서, 상기 라이트 및 검증 단계를 n 번 반복적으로 수행하여 상기 리셋 상태의 라이트 데이터와 상기 셀 데이터가 다른 경우 라이트 동작을 종료하고 리던던시 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  38. 제 20항에 있어서, 상기 라이트 및 검증 단계는
    상기 라이트 데이터의 리셋 상태 조건을 변경하는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  39. 제 38항에 있어서, 상기 라이트 및 검증 단계는
    상기 리셋 데이터의 라이트 시간을 일정하게 유지한 상태에서, 리셋 라이트 전압의 레벨을 다르게 조정하여 상기 리셋 데이터를 라이트 하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  40. 제 20항 또는 제 39항에 있어서, 상기 라이트 및 검증 단계는
    상기 리셋 데이터의 라이트 전압을 순차적으로 증가시키는 단계를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
  41. 삭제
  42. 삭제
  43. 제 20항에 있어서, 상기 프리-히팅 라이트 전류는 삼각 파형 형태로 인가되는 것을 특징으로 하는 상 변화 메모리 장치의 구동 방법.
KR20070080658A 2007-08-10 2007-08-10 상 변화 메모리 장치의 구동 방법 KR100909770B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR20070080658A KR100909770B1 (ko) 2007-08-10 2007-08-10 상 변화 메모리 장치의 구동 방법
US12/146,587 US7791935B2 (en) 2007-08-10 2008-06-26 Method for driving a phase change memory device using various write conditions

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20070080658A KR100909770B1 (ko) 2007-08-10 2007-08-10 상 변화 메모리 장치의 구동 방법

Publications (2)

Publication Number Publication Date
KR20090016187A KR20090016187A (ko) 2009-02-13
KR100909770B1 true KR100909770B1 (ko) 2009-07-29

Family

ID=40346348

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20070080658A KR100909770B1 (ko) 2007-08-10 2007-08-10 상 변화 메모리 장치의 구동 방법

Country Status (2)

Country Link
US (1) US7791935B2 (ko)
KR (1) KR100909770B1 (ko)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090016195A (ko) * 2007-08-10 2009-02-13 주식회사 하이닉스반도체 상 변화 메모리 장치
US7995381B2 (en) * 2008-10-27 2011-08-09 Infineon Technologies Ag Method of programming resistivity changing memory
US7986549B1 (en) * 2008-12-29 2011-07-26 Micron Technology, Inc. Apparatus and method for refreshing or toggling a phase-change memory cell
KR101046703B1 (ko) * 2009-03-25 2011-07-05 주식회사 하이닉스반도체 데이터 쓰기회로 및 그를 이용한 반도체 메모리 장치
WO2011074021A1 (en) * 2009-12-18 2011-06-23 Mattia Boniardi Modified reset state for enhanced read margin of phase change memory
KR20110118874A (ko) 2010-04-26 2011-11-02 삼성전자주식회사 반도체 장치, 이를 포함하는 반도체 시스템, 및 상기 반도체 장치의 동작 방법
US8934292B2 (en) * 2011-03-18 2015-01-13 Sandisk 3D Llc Balanced method for programming multi-layer cell memories
US9021227B2 (en) * 2011-06-22 2015-04-28 Intel Corporation Drift management in a phase change memory and switch (PCMS) memory device
KR101278103B1 (ko) * 2011-09-26 2013-06-24 에스케이하이닉스 주식회사 불휘발성 메모리 장치 및 그것의 프로그램 방법
JP2015018591A (ja) 2013-07-12 2015-01-29 株式会社東芝 不揮発性半導体記憶装置
KR20150120557A (ko) * 2014-04-17 2015-10-28 에스케이하이닉스 주식회사 반도체 메모리를 포함하는 전자 장치 및 이의 동작 방법
US9530523B2 (en) * 2014-06-25 2016-12-27 Intel Corporation Thermal disturb as heater in cross-point memory
US10460800B2 (en) 2015-07-31 2019-10-29 Hewlett Packard Enterprise Development Lp Data sensing in crosspoint memory structures
US9613693B1 (en) * 2015-10-29 2017-04-04 Adesto Technologies Corporation Methods for setting a resistance of programmable resistance memory cells and devices including the same
US11017856B1 (en) 2020-02-18 2021-05-25 Applied Materials, Inc. Soft reset for multi-level programming of memory cells in non-Von Neumann architectures
US11127458B1 (en) * 2020-04-28 2021-09-21 Applied Materials, Inc. Non-uniform state spacing in multi-state memory element for low-power operation
KR20220035703A (ko) * 2020-09-14 2022-03-22 삼성전자주식회사 데이터 기입을 위한 저항성 메모리 장치 및 이의 동작 방법
US11915752B2 (en) * 2022-03-31 2024-02-27 Taiwan Semiconductor Manufacturing Company, Ltd. Resistive memory with enhanced redundancy writing

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4524455B2 (ja) * 2004-11-26 2010-08-18 ルネサスエレクトロニクス株式会社 半導体装置
EP2309516A1 (en) * 2005-06-03 2011-04-13 STMicroelectronics Srl Method for multilevel programming of phase change memory cells using a percolation algorithm
US7696503B2 (en) * 2005-06-17 2010-04-13 Macronix International Co., Ltd. Multi-level memory cell having phase change element and asymmetrical thermal boundary

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764738B1 (ko) * 2006-04-06 2007-10-09 삼성전자주식회사 향상된 신뢰성을 갖는 상변화 메모리 장치, 그것의 쓰기방법, 그리고 그것을 포함한 시스템

Also Published As

Publication number Publication date
KR20090016187A (ko) 2009-02-13
US20090040816A1 (en) 2009-02-12
US7791935B2 (en) 2010-09-07

Similar Documents

Publication Publication Date Title
KR100909770B1 (ko) 상 변화 메모리 장치의 구동 방법
KR100887138B1 (ko) 상 변화 메모리 장치의 구동 방법
KR100905170B1 (ko) 상 변화 메모리 장치의 구동 방법
US7768823B2 (en) Phase change memory device and operating method thereof
TWI453746B (zh) 驅動多位準可變電阻記憶體裝置之方法以及多位準可變電阻記憶體裝置
JP5060191B2 (ja) 抵抗変化メモリ装置のデータ書き込み方法
US7245526B2 (en) Phase change memory device providing compensation for leakage current
KR100882119B1 (ko) 상 변화 메모리 장치의 구동 방법
JP4786948B2 (ja) プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路
JP2006127583A (ja) 不揮発性半導体記憶装置及び相変化メモリ
US8194440B2 (en) Phase change memory device having multiple reset signals and operating method thereof
US8385109B2 (en) Nonvolatile memory device and method for controlling the same
TWI773757B (zh) 記憶體裝置及記憶體裝置之控制方法
KR100909744B1 (ko) 상 변화 메모리 장치 및 그 동작방법
KR100944322B1 (ko) 상 변화 메모리 장치
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR100919566B1 (ko) 상 변화 메모리 장치의 동작방법
KR100919583B1 (ko) 상 변화 메모리 장치
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee