KR100909744B1 - 상 변화 메모리 장치 및 그 동작방법 - Google Patents

상 변화 메모리 장치 및 그 동작방법 Download PDF

Info

Publication number
KR100909744B1
KR100909744B1 KR1020090043122A KR20090043122A KR100909744B1 KR 100909744 B1 KR100909744 B1 KR 100909744B1 KR 1020090043122 A KR1020090043122 A KR 1020090043122A KR 20090043122 A KR20090043122 A KR 20090043122A KR 100909744 B1 KR100909744 B1 KR 100909744B1
Authority
KR
South Korea
Prior art keywords
data
phase change
cell
write
memory device
Prior art date
Application number
KR1020090043122A
Other languages
English (en)
Other versions
KR20090053777A (ko
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020090043122A priority Critical patent/KR100909744B1/ko
Publication of KR20090053777A publication Critical patent/KR20090053777A/ko
Application granted granted Critical
Publication of KR100909744B1 publication Critical patent/KR100909744B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상 변화 메모리 장치 및 그 동작방법에 있어서, 라이트 동작 모드시 세트(SET) 상태를 라이트 하기 위해 높은 전압과 낮은 전압을 혼합한 동작 조건을 이용하여 라이트 시간을 줄일 수 있는 기술을 개시한다. 이를 위해, 본 발명은 라이트 동작 모드시 선택된 셀의 데이터를 리드하는 단계와, 셀에서 리드한 데이터와 라이트 할 데이터를 비교하는 단계와, 리드한 데이터와 라이트 할 데이터가 다른 경우 라이트 할 데이터가 제 1 데이터인지 여부를 판단하는 단계와, 라이트 할 데이터가 제 1 데이터인 경우 제 1 동작조건 하에서 셀에 제 1 데이터를 라이트하고, 검증하는 단계와, 제 2 동작조건 하에서 셀에 제 1 데이터를 라이트하고, 검증하는 단계를 포함한다.
상 변화 저항 소자, 세트 동작조건

Description

상 변화 메모리 장치 및 그 동작방법{PHASE CHANGE MEMORY DEVICE AND OPERATING METHOD THE SAME}
본 발명은 상 변화 메모리 장치 및 그 동작방법에 관한 것으로, 특히 상 변화 메모리 장치에 있어서 라이트 동작 모드시 세트 상태 데이터를 라이트 하는 시간을 단축시킬 수 있는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(PCM; Phase Change Memory) 등의 불휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 상부 전극(1)과 하부 전극(3) 사이에 위상 변화층(PCM: Phase Change Material; 2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항의 변화에 따른 전기 전도 상태가 변하게 된다.
여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위 상 변화층(2)의 재료로 칼코겐(chalcogen) 원소(S, Se, Te)를 주성분으로 하는 화합물(Chalcogenide)을 이용할 수도 있는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이, 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline Phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태(Amorphous Phase)가 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이터를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이터 "1" 이라 하고, 고저항 상태일 경우를 데이터 "0"이라 하면 두 데이터의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 상부 전극(1)과 하부 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고열이 발생하게 된다. 이에 따라, 상부 전극(1)과 하부 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으 로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(SET) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(RESET) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
따라서, 종래의 상 변화 메모리 장치의 동작방법에 있어서 라이트 동작 모드시 상 변화 저항 셀에 저장되어 있던 데이터와 라이트 할 데이터가 동일한 경우에도 새로운 라이트 동작을 수행하여 불필요한 라이트 동작이 발생한다. 또한, 세트(SET) 상태의 라이트 하기 위한 시간이 길어 전체 라이트 시간이 증가하는 문제점이 있다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, 라이트 동작 모드시 상 변화 저항 셀에 저장되어 있던 데이터와 라이트 할 데이터가 일치하는지 여부를 판단한 후 라이트 동작을 수행하여 불필요한 라이트 동작 횟수를 줄일 수 있는데 그 목적이 있다.
둘째, 라이트 동작 모드시 세트(SET) 상태를 라이트 하기 위해 높은 전압과 낮은 전압을 혼합한 동작 조건을 이용하여 라이트 시간을 줄일 수 있는데 그 목적이 있다.
셋째, 라이트 동작 모드시 셀 어레이를 구성하는 각 단위 상 변화 저항 셀의 특성에 맞는 동작조건을 찾아 모든 단위 상 변화 저항 셀에 정상적으로 데이터가 라이트 될 수 있는데 그 목적이 있다.
넷째, 세트 라이트 상태를 안정적으로 구동하여 셀의 신뢰성을 향상시키고 리드 센싱 전류의 마진을 향상시킬 수 있도록 하는데 그 목적이 있다.
다섯째, 초기의 셀 라이트 특성이 다른 경우에도 라이트 조건을 변경하여 정상적인 세트 라이트 조건이 형성될 수 있도록 하는데 그 목적이 있다.
본 발명의 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 동작방법에 있어서, 라이트 동작 모드시 선택된 셀의 데이터를 리드하는 단 계; 셀에서 리드한 데이터와 라이트 할 데이터를 비교하는 단계; 리드한 데이터와 라이트 할 데이터가 다른 경우 라이트 할 데이터가 제 1 데이터인지 여부를 판단하는 단계; 라이트 할 데이터가 제 1 데이터인 경우 제 1 동작조건 하에서 셀에 제 1 데이터를 라이트하고, 검증하는 단계; 및 제 2 동작조건 하에서 셀에 제 1 데이터를 라이트하고, 검증하는 단계를 포함하는 것을 특징으로 한다.
그리고, 본 발명에 따른 상 변화 메모리 장치는, 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하는 셀 어레이부; 및 라이트 할 데이터에 대응하는 라이트 전압을 셀 어레이에 공급하되, 데이터가 제 1 데이터인 경우 단일의 라이트 전압을 발생하고, 데이터가 제 2 데이터인 경우 제 1 동작조건의 라이트 전압을 발생하고, 제 2 동작조건의 라이트 전압을 발생하는 라이트 구동부를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 제공한다.
첫째, 라이트 동작 모드시 상 변화 저항 셀에 저장되어 있던 데이터와 라이트 할 데이터가 일치하는지 여부를 판단한 후 라이트 동작을 수행하여 불필요한 라이트 동작 횟수를 줄일 수 있는 효과를 제공한다.
둘째, 라이트 동작 모드시 세트(SET) 상태를 라이트 하기 위해 높은 전압과 낮은 전압을 혼합한 동작 조건을 이용하여 라이트 시간을 줄일 수 있는 효과를 제공한다.
셋째, 라이트 동작 모드시 셀 어레이를 구성하는 각 단위 상 변화 저항 셀의 특성에 맞는 동작조건을 찾아 모든 단위 상 변화 저항 셀에 정상적으로 데이터가 라이트 될 수 있는 효과를 제공한다.
넷째, 세트 라이트 상태를 안정적으로 구동하여 셀의 신뢰성을 향상시키고 리드 센싱 전류의 마진을 향상시킬 수 있는 효과를 제공한다.
다섯째, 초기의 셀 라이트 특성이 다른 경우에도 라이트 조건을 변경하여 정상적인 세트 라이트 조건이 형성될 수 있는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 따른 상 변화 메모리 장치의 셀 어레이에 관한 구성도이다.
본 발명의 셀 어레이는 복수개의 비트라인 BL0~BL3이 컬럼 방향으로 배치되고, 복수개의 워드라인 WL0~WL3이 로오 방향으로 배치된다. 그리고, 셀 어레이는 복수개의 비트라인 BL0~BL3과 복수개의 워드라인 WL0~WL3이 서로 교차하는 영역에 배치된 단위 상 변화 저항 셀 C을 포함한다. 여기서, 단위 상 변화 저항 셀 C은 상 변화 저항 소자 PCR와 PN 다이오드 D를 포함한다.
상 변환 저항 소자 PCR의 일측은 워드라인 WL에 연결되며, 타측은 PN 다이오드의 N형 영역에 연결된다. PN 다이오드 D의 P형 영역은 비트라인 BL에 연결되고, N형 영역은 워드라인 WL에 연결된다. 각각의 비트라인 BL에 흐르는 세트 전류 Iset, 리셋 전류 Ireset에 따라 상 변화 저항 소자 PCR의 상(Phase)이 변화되어 데이터를 라이트 하게 된다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터를 감지하고 기준전압 ref과 비교하여 세트 데이터와 리셋 데이터를 구별한다. 기준전압 ref 인가단에는 레퍼런스 전류 Iref가 흐르게 된다. 그리고, 라이트 구동부 W/D는 단위 상 변화 저항 셀 C에 데이터를 라이트 할 때, 비트라인 BL에 데이터의 상태에 대응하는 라이트 전압을 공급한다. 여기서, 라이트 구동부 W/D는 라이트 동작 모드시 세트 상태의 라이트 전압을 계단형 펄스로 발생하고, 이후로는 짧은 펄스 형태로 발생하는 것이 바람직하다.
도 5는 도 4의 센스앰프 S/A 및 라이트 구동부 W/D에 관한 구성도이다.
센스앰프 S/A는 비트라인 BL을 통해 인가되는 셀 데이터와 기준전류 Iref를 비교하여 증폭한다. 그리고, 라이트 구동부 W/D는 셀에 데이터를 라이트할 때 비트라인 BL에 라이트 데이터에 대응하는 구동 전압을 공급한다. 그리고, 비교부(100)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터를 비교하여 라이트 제어신호 W_C를 출력한다.
즉, 비교부(100)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 일치할 경우 라이트 제어신호 W_C를 비 활성화시킨다. 라이트 제어신호 W_C가 비활성화될 경우 라이트 구동부 W/D가 동작을 중지하게 된다.
반면에, 비교부(100)는 센스앰프 S/A에서 출력된 셀 리드 데이터와, 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 일치하지 않을 경우 라이트 제어신호 W_C를 활성화시킨다. 라이트 제어신호 W_C가 활성화될 경우 라이트 구동부 W/D가 동작하여 새로운 데이터를 비트라인 BL을 통해 라이트하게 된다.
도 6은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작 방법을 설명하기 위한 개략적인 순서도이다.
먼저, 라이트 사이클이 시작되면 선택된 단위 상 변화 저항 셀 C에 저장되어 있는 데이터가 세트 데이터인지 리셋 데이터인지를 판단하기 위해 센스앰프 S/A를 통해 선택된 단위 상 변화 저항 셀 C의 데이터를 리드 한다(단계 S1). 그 다음, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 라이트 데이터를 비교하여 라이트 제어신호 W_C를 출력한다(단계 S2).
즉, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 라이트 데이터가 동일한 경우 라이트 제어신호 W_C를 비활성화시킨다. 라이트 제어신호 W_C가 비활성화될 경우 라이트 구동부 W/D의 동작이 중지되어 더이상 새로운 데이터를 선택된 단위 상 변화 저항 셀 C에 라이트 하지 않도록 한다.
이에 따라, 센스앰프 S/A에서 출력된 데이터와 입/출력 라인 I/O으로부터 인가되는 라이트 데이터가 동일할 경우 라이트 하고자 하는 데이터가 이미 셀에 저장되어 있다고 판단하여 새로운 라이트 동작을 수행하지 않도록 함으로써 리셋과 세 트의 라이트 동작 횟수를 줄일 수 있도록 한다.
반면에, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 라이트 데이터가 다른 경우 라이트 제어신호 W_C를 활성화시킨다. 라이트 제어신호 W_C가 활성화될 경우 셀에 데이터를 라이트 할 때, 비트라인 BL에 라이트 할 데이터에 대응하는 라이트 전압을 공급한다.
그 다음, 라이트 제어신호 W_C가 활성화될 경우 선택된 단위 상 변화 저항 셀 C에 피크(peak) 전류를 인가하여 상 변화 저항 소자 PCR를 프리 히팅(Pre-Heating) 시킨다(단계 S3).
여기서, 프리 히팅(Pre-Heating) 동작은 도 7에 도시된 바와 같이, 일정시간 동안 단위 상 변화 저항 셀 C에 삼각 펄스 형태의 전류를 인가하여 수행할 수 있다. 이러한 프리 히팅(Pre-Heating) 동작에 의해 상 변화 저항 소자 PCR의 구성 물질이 어닐(anneal) 되면서 물질의 배열이 정렬된다. 이에 따라, 상 변화 저항 소자 PCR의 구성 물질이 뭉쳐지는 것을 방지하여 소자를 안정화시킬 수 있다.
또한, 초기에 상 변화 저항 소자 PCR가 냉각 상태가 아닌 예열(Warming up)된 상태에서 리드/라이트 동작이 시작되기 때문에, 리드/라이트 동작 사이클에서 처음과 중간의 온도 조건이 동일하게 유지될 수 있다.
그 다음, 라이트 할 데이터가 세트 데이터인지 라이트 데이터인지를 판단하여 독립된 라이트 동작을 수행한다(단계 S4).
판단한 결과, 라이트 할 데이터가 리셋 데이터인 경우 라이트 구동부 W/D를 통해 선택된 단위 상 변화 저항 셀 C에 새로운 리셋 데이터를 라이트하고, 라이트 사이클을 종료한다(단계 S5).
그리고, 라이트 할 데이터가 세트 데이터인 경우 제 1 동작조건에서 라이트 구동부 W/D를 통해 선택된 상 변화 저항 셀 C에 새로운 세트 데이터를 라이트 한다(단계 S6). 여기서, 제 1 동작 조건은 상 변화 저항 소자 PCR를 녹는점 이상의 온도로 가열시키고, 세트 데이터의 라이트 전압을 순차적으로 감소시키는 조건인 것이 바람직하다. 이때, 세트 데이터의 라이트 전압은 계단형 펄스 형태로 인가하는 것이 바람직하다. 즉, 상 변화 저항 소자 PCR를 빨리 비결정 상태로 만들고, 천천히 냉각시켜 결정 상태로 바뀌게 한다.
그리고, 제 1 동작조건에서 세트 데이터가 정상적으로 라이트 되었는지를 검증한다. 즉, 리셋 기준전류 Iref를 이용하여 센스앰프 S/A가 선택된 상 변화 저항 셀 C에 저장된 데이터를 리드한다. 그리고, 비교부(100)가 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가된 세트 데이터를 비교한다. 비교한 결과, 센스앰프 S/A에서 리드한 데이터와 입출력 라인 I/O으로 인가된 세트 데이터가 동일하면 라이트 제어신호 W_C를 비활성화시킨다. 그러면, 라이트 구동부 W/D의 동작이 중지되어 라이트 사이클을 종료한다.
반면에, 센스앰프 S/A에서 리드한 데이터와 입출력 라인 I/O으로 인가된 세트 데이터가 다른 경우 제 1 동작조건에서 라이트 구동부 W/D를 통해 선택된 상 변화 저항 셀 C에 새로운 세트 데이터를 라이트 한다.
여기서, 제 2 동작 조건은 상 변화 저항 소자 PCR를 녹는점 이하의 온도로 가열시키고, 세트 데이터의 라이트 전압을 순차적으로 증가시키는 조건이다. 이때, 세트 데이터의 라이트 전압은 짧은 펄스 형태로 인가하는 것이 바람직하다. 즉, 제 1 동작조건에서 세트 데이터를 라이트 할 때, 상 변화 저항 소자 PCR가 일부 비결정 상태로 남은 부분이 결정 상태로 바뀌게 된다.
그 다음, 제 2 동작조건에서 세트 데이터가 정상적으로 라이트 되었는지를 검증한다(단계 S7). 즉, 리셋 기준전류 Iref를 이용하여 센스앰프 S/A가 선택된 상 변화 저항 셀 C에 저장된 데이터를 리드한다. 그리고, 비교부(100)가 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가된 세트 데이터를 비교한다.
이와 같이, 센스앰프 S/A에서 리드한 데이터와 입출력 라인 I/O으로 인가된 세트 데이터가 동일할 때까지 제 2 동작조건을 변경시켜 라이트 및 검증 동작을 반복하게 된다.
도 8은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작 방법을 설명하기 위한 구체적인 순서도이다.
먼저, 라이트 사이클이 시작되면 선택된 단위 상 변화 저항 셀 C에 저장되어 있는 데이터가 세트 데이터인지 리셋 데이터인지를 판단하기 위해 센스앰프 S/A를 통해 첫번째로 선택된 단위 상 변화 저항 셀 C의 데이터를 리드 한다(단계 S11). 그 다음, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 라이트 데이터를 비교하여 라이트 제어신호 W_C르 출력한다(단계 S12).
즉, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 라이트 데이터가 동일한 경우 라이트 제어신호 W_C를 비활성화시킨다. 라이트 제어신호 W_C가 비활성화될 경우 라이트 구동부 W/D의 동작이 중지되어 더이 상 새로운 데이터를 선택된 단위 상 변화 저항 셀 C에 라이트 하지 않도록 한다.
반면에, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가되는 라이트 데이터가 다른 경우 라이트 제어신호 W_C를 활성화시킨다. 라이트 제어신호 W_C가 활성화될 경우 셀에 데이터를 라이트 할 때, 비트라인 BL에 라이트 할 데이터에 대응하는 라이트 전압을 공급한다.
그 다음, 라이트 제어신호 W_C가 활성화될 경우 선택된 단위 상 변화 저항 셀 C에 피크(peak) 전류를 인가하여 상 변화 저항 소자 PCR를 프리 히팅(Pre-Heating) 시킨다(단계 S13).
그 다음, 라이트 할 데이터가 세트 데이터인지 라이트 데이터인지를 판단하여 독립된 라이트 동작을 수행한다(단계 S14).
판단한 결과, 라이트 할 데이터가 리셋 데이터인 경우 라이트 구동부 W/D를 통해 선택된 단위 상 변화 저항 셀 C에 새로운 리셋 데이터를 라이트하고, 라이트 사이클을 종료한다(단계 S15).
그리고, 라이트 할 데이터가 세트 데이터인 경우 제 1 동작조건에서 라이트 구동부 W/D를 통해 선택된 상 변화 저항 셀 C에 새로운 세트 데이터를 라이트 한다(단계 S16).
그리고, 제 1 동작조건에서 세트 데이터가 정상적으로 라이트 되었는지를 검증한다. 즉, 센스앰프 S/A는 리셋 기준전류 Iref를 이용하여 선택된 상 변화 저항 셀 C에 저장된 데이터를 리드한다(단계 S17).
그 다음, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O 으로 인가된 세트 데이터를 비교한다(단계 S18). 비교한 결과, 센스앰프 S/A에서 리드한 데이터와 입출력 라인 I/O으로 인가된 세트 데이터가 동일하면 라이트 제어신호 W_C를 비활성화시킨다. 그러면, 라이트 구동부 W/D의 동작이 중지되어 라이트 사이클을 종료한다.
반면에, 센스앰프 S/A에서 리드한 데이터와 입출력 라인 I/O으로 인가된 세트 데이터가 다른 경우 첫번째 제 2 동작조건에서 라이트 구동부 W/D를 통해 선택된 상 변화 저항 셀 C에 새로운 세트 데이터를 라이트 한다(단계 S19).
그 다음, 첫번째 제 2 동작조건에서 세트 데이터가 정상적으로 라이트 되었는지를 검증한다. 즉, 센스앰프 S/A는 리셋 기준전류 Iref를 이용하여 선택된 상 변화 저항 셀 C에 저장된 데이터를 리드한다.
그 다음, 비교부(100)는 센스앰프 S/A에서 리드된 데이터와 입출력 라인 I/O으로 인가된 세트 데이터를 비교한다. 비교한 결과, 센스앰프 S/A에서 리드한 데이터와 입출력 라인 I/O으로 인가된 세트 데이터가 동일하면 라이트 제어신호 W_C를 비활성화시킨다. 그러면, 라이트 구동부 W/D의 동작이 중지되어 라이트 사이클을 종료한다.
반면에, 센스앰프 S/A에서 리드한 데이터와 입출력 라인 I/O으로 인가된 세트 데이터가 다른 경우 두번째 제 2 동작조건에서 라이트 구동부 W/D를 통해 선택된 상 변화 저항 셀 C에 새로운 세트 데이터를 라이트 한다.
이와 같은 방법으로, 센스앰프 S/A를 통해 선택된 상 변화 저항 셀 C에 저장된 n번째 데이터를 리드 한다. 그리고, 비교부(100)는 리드한 데이터와 세트 데이 터를 비교한다(단계 S20).
비교한 결과, 리드한 데이터와 세트 데이터가 동일한 경우 라이트 사이클을 종료한다. 그리고, 이와 같은 n번의 라이트 동작을 반복해도 리드한 데이터와 라이트 한 데이터가 다른 경우 리던던시(Redundancy) 셀을 이용하여 단위 상 변화 저항 셀 C을 리페어(repair)하고 라이트 사이클을 종료한다.
따라서, 본 발명은 제 1 동작조건을 적용하여 세트 데이터를 라이트하고, 제 1 동작조건에 의해 정상적인 세트 데이터가 라이트 되지 않는 경우 제 2 동작조건을 적용한다. 그리고, 제 2 동작조건을 변경하면서 세트 데이터를 라이트하고, 이를 검증하여 각 단위 상 변화 저항 셀 C의 특성에 대응하는 세트 라이트 동작 조건을 찾을 수 있다.
즉, 제 1 동작조건으로 상 변화 저항 소자 PCR를 80~90% 만큼 결정 상태로 미리 만들어 두고, 결정 상태가 아직 되지 못한 나머지 부분을 제 2 동작조건으로 트리밍(trimming) 하면서 상 변화 저항 소자 PCR를 완전히 결정 상태로 만들어 정상적으로 세트 데이터가 라이트 되도록 한다.
도 9는 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작 구성을 설명하기 위한 타이밍도이다.
라이트 동작 모드시 t1 구간에서 라이트 구동부 W/D를 통해 선택된 단위 상 변화 메모리 셀 C에 제 1 동작조건의 라이트 전압 Vset_1을 인가한다.
그 다음, t2 구간에서 센스앰프 S/A를 통해 단위 상 변화 메모리 셀 C에 저장된 데이터를 리드한다. 그리고, 비교부(100)는 리드한 데이터와 세트 데이터를 비교한다. 비교한 결과, 리드한 데이터와 세트 데이터가 동일한 경우 라이트 사이클을 종료하고, 다르면 t3 구간으로 진행한다.
그 다음, t3 구간에서 라이트 구동부 W/D를 통해 단위 상 변화 메모리 셀 C에 제 2 동작조건의 첫 번째 라이트 전압 Vset_2을 인가한다.
그 다음, t4 구간에서 센스앰프 S/A를 통해 단위 상 변화 메모리 셀 C에 저장된 데이터를 리드한다. 그리고, 비교부(100)는 리드한 데이터와 세트 데이터를 다시 비교한다. 비교한 결과, 리드한 데이터와 세트 데이터가 동일한 경우 라이트 사이클을 종료하고, 다르면 t5 구간으로 진행한다.
t5 구간에서 라이트 구동부 W/D를 통해 단위 상 변화 메모리 셀 C에 제 2 동작조건의 두 번째 라이트 전압 Vset_3을 인가한다.
그 다음, t6 구간에서 센스앰프 S/A를 통해 단위 상 변화 메모리 셀 C에 저장된 데이터를 리드한다. 그리고, 비교부(100)는 리드한 데이터와 세트 데이터를 다시 비교한다. 비교한 결과, 리드한 데이터와 세트 데이터가 동일한 경우 라이트 사이클을 종료하고, 다르면 t7 구간으로 진행한다.
이와 같이, 제 2 동작조건을 n번째로 변경시키면서 세트 데이터를 라이트 하고, 이를 검증하여 각 단위 상 변화 저항 셀 C의 특성에 대응하는 동작 조건을 찾을 수 있다.
여기서, 라이트 전압 Vset_1은 상 변화 저항 소자 PCR를 녹는점 이상으로 가열시키고, 계단형 펄스로 순차적으로 감소하는 것이 바람직하다. 그리고, 라이트 전압 Vset_m은 라이트 전압 Vset_3 보다 크며, 상 변화 저항 소자 PCR를 녹는점 이 하로 가열시키는 전압 값을 갖는 것이 바람직하다. 그리고, 라이트 전압 Vset_3은 라이트 전압 Vset_2 보다 큰 전압 값을 갖는 것이 바람직하다.
즉, 세트 데이터 라이트 사이클 내에서 세트 조건은 제 1 동작조건과 제 2 동작조건의 구간으로 나뉜다. 여기서, 제 1 동작조건의 세트 데이터 라이트 동작을 먼저 수행하고, 이후에 제 2 동작조건의 세트 데이터 라이트 동작을 수행하는 것이 바람직하다. 그리고, 제 2 동작조건의 구간은 복수개의 짧은 펄스 시간으로 구성된다. 각각의 세트 펄스를 인가하는 시간 사이에는 라이트 한 데이터와 세트 데이터를 비교하여 검증하는 구간이 존재한다.
도 10은 본 발명에 따른 상 변화 메모리 장치의 리드 전류 관계를 나타낸 도면이다.
레퍼런스 전류 Iref를 기준으로 리셋 전류 Ireset는 레퍼런스 전류 Iref 보다 낮은 전류값을 가지고, 세트 전류 Iset는 레퍼런스 전류 Iref 보다 높은 전류값을 가진다.
본 발명은 세트 데이터를 라이트 하기 위한 동작 모드시 복수번의 라이트 동작과 리드 동작을 반복한다. 즉, 레퍼런스 전류 Iref를 기준으로 페일(fail)이 발생하면 세트 전류 Iset의 전류값을 변경하여 정상적으로 세트 데이터가 라이트 될 때까지 라이트 동작과 리드 동작을 수행하게 된다. 따라서, 초기에 각 단위 상 변화 저항 셀의 특성이 서로 다른 경우에도 각 특성에 대응하는 동작 조건을 변경시켜 주어 정상적으로 세트 데이터가 라이트 될 수 있도록 한다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면.
도 4는 본 발명에 따른 상 변화 메모리 장치의 셀 어레이에 관한 구성도.
도 5는 도 4의 센스앰프 S/A 및 라이트 구동부 W/D에 관한 구성도.
도 6은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작 방법을 설명하기 위한 개략적인 순서도.
도 7은 본 발명에 따른 프리 히팅(Pre-Heating) 동작을 설명하기 위한 도면.
도 8은 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작 방법을 설명하기 위한 구체적인 순서도.
도 9는 본 발명에 따른 상 변화 메모리 장치의 라이트 사이클 동작 구성을 설명하기 위한 타이밍도.
도 10은 본 발명에 따른 상 변화 메모리 장치의 리드 전류 관계를 나타낸 도면.

Claims (23)

  1. 전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이타를 저장하는 상 변화 저항 소자를 포함하는 상 변화 메모리 장치의 동작방법에 있어서,
    라이트 동작 모드시 선택된 셀의 데이터를 리드하는 단계;
    상기 셀에서 리드한 데이터와 라이트 할 데이터를 비교하는 단계;
    상기 셀에서 리드한 데이터와 상기 라이트 할 데이터가 다른 경우 상기 셀에 대한 프리 히팅(Pre-Heating) 동작을 수행하는 단계;
    상기 리드한 데이터와 상기 라이트 할 데이터가 다른 경우 상기 라이트 할 데이터가 제 1 데이터인지 여부를 판단하는 단계;
    상기 라이트 할 데이터가 상기 제 1 데이터인 경우 제 1 라이트 전압을 인가하여 상기 셀에 상기 제 1 데이터를 라이트하고, 검증하는 단계; 및
    제 2 라이트 전압을 인가하여 상기 셀에 상기 제 1 데이터를 라이트하고, 검증하는 단계
    를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  2. 제 1 항에 있어서, 상기 프리 히팅 동작은 일정시간 동안 상기 셀에 삼각 펄스 형태의 전류를 인가하여 수행하는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  3. 제 1 항에 있어서, 상기 리드한 데이터와 상기 라이트 할 데이터가 동일한 경우 라이트 사이클을 종료하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  4. 제 1 항에 있어서, 상기 제 1 데이터는 세트 데이터인 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  5. 제 1 항에 있어서, 상기 라이트 할 데이터가 제 2 데이터인 경우 상기 셀에 상기 제 2 데이터를 라이트하고, 라이트 사이클을 종료하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  6. 제 5 항에 있어서, 상기 제 2 데이터는 리셋 데이터인 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  7. 제 1 항에 있어서, 상기 제 1 라이트 전압은 계단형 펄스의 파형을 가지는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  8. 제 7 항에 있어서, 상기 제 1 라이트 전압은 상기 상 변화 저항 소자를 녹는점 이상의 온도로 가열시키기 위한 전압 레벨에서 순차적으로 감소하는 것을 특징 으로 하는 상 변화 메모리 장치의 동작방법.
  9. 제 1 항에 있어서, 상기 제 2 라이트 전압을 인가하여 상기 셀에 상기 제 1 데이터를 라이트 및 검증하는 단계는
    상기 셀에 저장된 셀 데이터를 리드하는 단계;
    상기 셀 데이터와 상기 제 1 데이터를 비교하는 단계; 및
    상기 셀 데이터와 상기 제 1 데이터가 다른 경우 상기 제 2 라이트 전압을 인가하여 상기 셀에 상기 제 1 데이터를 라이트 하는 단계
    를 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  10. 제 9 항에 있어서, 상기 제 2 라이트 전압은 계단형 펄스의 파형을 가지는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  11. 제 10 항에 있어서, 상기 제 2 라이트 전압이 순차적으로 증가하는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  12. 제 9 항에 있어서, 상기 제 2 라이트 전압은 상기 상 변화 저항 소자를 녹는점 이하의 온도로 가열시키기 위한 전압 레벨인 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  13. 제 9 항에 있어서, 상기 셀 데이터를 리드하는 단계, 상기 비교 단계 및 상기 제 2 라이트 전압을 인가하여 상기 제 1 데이터를 라이트 하는 단계를 반복적으로 수행하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  14. 제 13 항에 있어서, 상기 제 1 및 상기 제 2 라이트 전압을 인가하여 상기 제 1 데이터를 라이트 및 검증하는 단계는 각각 상기 셀 데이터와 상기 제 1 데이터가 일치할 때까지 반복적으로 수행되는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  15. 제 14 항에 있어서, 상기 제 1 및 상기 제 2 라이트 전압을 인가하여 상기 제 1 데이터를 라이트 및 검증하는 단계를 n번 반복하여 수행하여도 상기 셀 데이터와 상기 제 1 데이터가 다른 경우 라이트 동작을 종료하고 리던던시 동작을 수행하는 단계를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치의 동작방법.
  16. 워드라인과 비트라인이 교차하는 영역에 배치된 상 변화 저항 셀을 포함하는 셀 어레이부; 및
    라이트 할 데이터에 대응하는 라이트 전압을 상기 셀 어레이에 공급하되, 상기 데이터가 제 1 데이터인 경우 단일의 라이트 전압을 발생하고, 상기 데이터가 제 2 데이터인 경우 제 1 라이트 전압과 제 2 라이트 전압을 발생하는 라이트 구동 부를 포함하는 것을 특징으로 하는 상 변화 메모리 장치로서,
    상기 라이트 구동부는 상기 제 1 라이트 전압 및 상기 제 2 라이트 전압을 상기 셀 어레이에 인가하기 전에 프리 히팅 전류를 공급하는 것을 특징으로 하는 상 변화 메모리 장치.
  17. 제 16 항에 있어서, 상기 제 1 데이터는 리셋 데이터인 것을 특징으로 하는 상 변화 메모리 장치.
  18. 제 16 항에 있어서, 상기 제 2 데이터는 세트 데이터인 것을 특징으로 하는 상 변화 메모리 장치.
  19. 제 16 항에 있어서, 상기 제 1 라이트 전압은 계단형 펄스의 파형을 가지는 것을 특징으로 하는 상 변화 메모리 장치.
  20. 제 19 항에 있어서, 상기 제 1 라이트 전압은 상기 상 변화 저항 셀에 포함된 상 변화 저항 소자를 녹는점 이상의 온도로 가열시키기 위한 전압 레벨에서 순차적으로 감소하는 것을 특징으로 하는 상 변화 메모리 장치.
  21. 제 16 항에 있어서, 상기 제 2 라이트 전압은 서로 다른 전압 레벨로 변경되는 것을 특징으로 하는 상 변화 메모리 장치.
  22. 제 20 항에 있어서, 상기 제 2 라이트 전압은 상기 상 변화 저항 소자를 녹는점 이하의 온도로 가열시키기 위한 전압 레벨에서 순차적으로 증가하는 것을 특징으로 하는 상 변화 메모리 장치.
  23. 제 16 항에 있어서, 상기 상 변화 저항 셀은
    전류의 크기에 따라 변화되는 결정화 상태를 감지하여 저항의 변화에 대응하는 데이터를 저장하는 상 변화 저항 소자; 및
    상기 상 변화 저항 소자와 상기 워드라인 사이에 연결된 다이오드 소자
    를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
KR1020090043122A 2009-05-18 2009-05-18 상 변화 메모리 장치 및 그 동작방법 KR100909744B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090043122A KR100909744B1 (ko) 2009-05-18 2009-05-18 상 변화 메모리 장치 및 그 동작방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090043122A KR100909744B1 (ko) 2009-05-18 2009-05-18 상 변화 메모리 장치 및 그 동작방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR20070080671A Division KR20090016199A (ko) 2007-08-10 2007-08-10 상 변화 메모리 장치 및 그 동작방법

Publications (2)

Publication Number Publication Date
KR20090053777A KR20090053777A (ko) 2009-05-27
KR100909744B1 true KR100909744B1 (ko) 2009-07-29

Family

ID=40861188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090043122A KR100909744B1 (ko) 2009-05-18 2009-05-18 상 변화 메모리 장치 및 그 동작방법

Country Status (1)

Country Link
KR (1) KR100909744B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102636091B1 (ko) 2016-10-14 2024-02-14 에스케이하이닉스 주식회사 저항성 메모리 장치, 이를 위한 선택적 쓰기 장치 및 동작 방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
JP2005108395A (ja) 2003-09-12 2005-04-21 Renesas Technology Corp 記憶装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487113B1 (en) 2001-06-29 2002-11-26 Ovonyx, Inc. Programming a phase-change memory with slow quench time
JP2005108395A (ja) 2003-09-12 2005-04-21 Renesas Technology Corp 記憶装置

Also Published As

Publication number Publication date
KR20090053777A (ko) 2009-05-27

Similar Documents

Publication Publication Date Title
KR100909770B1 (ko) 상 변화 메모리 장치의 구동 방법
KR20090016199A (ko) 상 변화 메모리 장치 및 그 동작방법
KR100887138B1 (ko) 상 변화 메모리 장치의 구동 방법
KR100905170B1 (ko) 상 변화 메모리 장치의 구동 방법
KR100882119B1 (ko) 상 변화 메모리 장치의 구동 방법
US6982913B2 (en) Data read circuit for use in a semiconductor memory and a memory thereof
TWI453746B (zh) 驅動多位準可變電阻記憶體裝置之方法以及多位準可變電阻記憶體裝置
KR100699837B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
JP2006228414A (ja) 相変化半導体メモリ装置
JP4786948B2 (ja) プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路
JP2012238369A (ja) 非揮発性メモリ装置及びセンシング方法
KR100934851B1 (ko) 상 변화 메모리 장치 및 그 동작방법
KR100944343B1 (ko) 상 변화 메모리 장치
EP3648108B1 (en) Single-ended phase-change memory device and reading method
KR100909744B1 (ko) 상 변화 메모리 장치 및 그 동작방법
TW202016932A (zh) 記憶體操作方法
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR100919583B1 (ko) 상 변화 메모리 장치
KR100919566B1 (ko) 상 변화 메모리 장치의 동작방법
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법
KR20110118926A (ko) 상변화 메모리 장치
KR20100015196A (ko) 상 변화 메모리의 번인 테스트 제어 회로

Legal Events

Date Code Title Description
A107 Divisional application of patent
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120625

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee