TW202016932A - 記憶體操作方法 - Google Patents

記憶體操作方法 Download PDF

Info

Publication number
TW202016932A
TW202016932A TW108138900A TW108138900A TW202016932A TW 202016932 A TW202016932 A TW 202016932A TW 108138900 A TW108138900 A TW 108138900A TW 108138900 A TW108138900 A TW 108138900A TW 202016932 A TW202016932 A TW 202016932A
Authority
TW
Taiwan
Prior art keywords
signal
memory
memory cell
resistance
cell
Prior art date
Application number
TW108138900A
Other languages
English (en)
Inventor
吳昭誼
柯文昇
蔡勁
陳佑昇
Original Assignee
台灣積體電路製造股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 台灣積體電路製造股份有限公司 filed Critical 台灣積體電路製造股份有限公司
Publication of TW202016932A publication Critical patent/TW202016932A/zh

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009—RRAM elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell

Abstract

本案揭示一種包括以下操作的記憶體操作方法。第一信號被施加到記憶體元件中的記憶體單元，以調整記憶體單元的電阻值。在施加第一信號之後，將第二信號施加到除第一記憶體單元之外的記憶體單元，以進一步調整除第一記憶體單元之外的此些記憶體單元的電阻值。在施加第二信號之後，對應於第一預定電阻值及第二預定電阻值的資料分別儲存在第一記憶體單元及第二記憶體單元中。第一信號用於控制記憶體單元中的第一記憶體單元，以具有第一預定電阻值。第二信號用於控制記憶體單元中的第二記憶體單元，以具有第二預定電阻值。

Description

記憶體操作方法
本揭示內容是關於一種操作方法，特別是關於一種記憶體操作方法。
藉由向相應的字線及位元線施加合適的電壓，可在寫入操作及讀取操作下操作記憶體元件。記憶體元件可具有各種電特性，因此記憶體元件可具有對應於各種電特性的各種參數。
本揭示內容之一實施方式係關於一種包括以下操作的記憶體操作方法。第一信號被施加到記憶體元件中的記憶體單元，以調整記憶體單元的電阻值。在施加第一信號之後，將第二信號施加到除第一記憶體單元之外的記憶體單元，以進一步調整除第一記憶體單元之外的此些記憶體單元的電阻值。在施加第二信號之後，對應於第一預定電阻值及第二預定電阻值的資料分別儲存在第一記憶體單元及第二記憶體單元中。第一信號用於控制記憶體單元中的第一記憶 體單元，以具有第一預定電阻值。第二信號用於控制記憶體單元中的第二記憶體單元，以具有第二預定電阻值。
100‧‧‧記憶體元件
110‧‧‧記憶體陣列
115‧‧‧記憶體單元
115a‧‧‧電阻元件
115b‧‧‧開關
120‧‧‧寫入電路
130‧‧‧讀取電路
140‧‧‧行選擇電路
150‧‧‧列選擇電路
160‧‧‧脈衝計數電路
170‧‧‧控制器電路
200‧‧‧方法
S210‧‧‧操作
S220‧‧‧操作
S230‧‧‧操作
S240‧‧‧操作
S250‧‧‧操作
S260‧‧‧操作
S270‧‧‧操作
S280‧‧‧操作
CELL#1~CELL#10‧‧‧記憶體單元
+R1、-R2、+R4、-R4、+R7、+R10‧‧‧電阻差
本揭示案之態樣在結合附圖閱讀時自以下詳細說明中最佳地理解。應注意，依據行業中的標準實踐，各種特徵並非按比例繪製。事實上，各種特徵的尺寸可任意增大或減小，以便於論述明晰。
第1圖是依據一些實施例的記憶體元件的示意圖。
第2圖是根據一些實施例的用於操作第1圖中所示的記憶體元件的方法的流程圖。
第3A圖是根據一些實施例的第1圖中所示的記憶體元件的相對於第2圖的寫入操作的示意圖。
第3B圖是根據一些其他實施例的第1圖中所示的記憶體元件的相對於第2圖的寫入操作的示意圖。
第4圖是根據一些其他實施例的第1圖中所示的記憶體單元中的電阻元件的特性的示意圖，及程式化信號的示意圖。
以下揭示案提供眾多不同實施例或實例以用於實施本案提供標的之不同特徵。下文描述元件及配置的特定實例以簡化本揭示案。當然，此僅為實例，並且不意欲作為限制。例如，下文描述中第一特徵於第二特徵上方或之上的 形成可包括第一特徵與第二特徵直接接觸而形成的實施例，及亦可包括第一特徵與第二特徵之間可形成額外特徵，以使得第一特徵與第二特徵可不直接接觸的實施例。此外，本揭示案可在各種實例中重複元件符號及/或字母。此重複係以簡單與明晰為目的，且其自身不規定本文論述的各種實施例及/或配置之間的關係。
本說明書中所用術語通常在每一術語所用的技術領域及特定上下文中具有其一般含義。本說明書中對實例的使用，包括本文論述的任何術語的實例皆僅為說明性的，且絕不限制本揭示案或任何示例性術語的範疇及含義。同樣，本揭示案並非僅限於本說明書中給定的各個實施例。
儘管本文可能使用術語「第一」、「第二」等來描述各個元件，但此等元件不應限定於此等術語。此等術語用以區別一個元件與另一個元件。例如，第一元件可被稱作第二元件；且類似地，在不背離此等實施例的範疇之情況下，第二元件亦可被稱作第一元件。如本文所使用，術語「及/或」包括相關所列項目之一或更多者的任何及全部組合。
在本文檔中，術語「耦接」亦可被稱為「電耦接」，及術語「連接」可被稱為「電連接」。「耦接」及「連接」亦可用來表示兩個或兩個以上元件相互協作或交互作用。
而且，為了便於描述，本案可能使用諸如「在...之下」、「在...下方」、「下部」、「在...之上」、「上部」等等空間相對術語，以描述一個元件或特徵與另一(或 多個)元件或特徵的關係，如圖式中所示。除圖式中繪示之定向之外，空間相對術語意欲包括在使用或操作中的元件的不同定向。設備可以其他方式定向(旋轉90度或以其他定向)，且本案所使用之空間相對描述詞可由此進行同樣理解。
現在參看第1圖。第1圖是根據本揭示案的一些實施例的記憶體元件100的示意圖。在一些實施例中，記憶體元件100是具有高速、高容量及低能耗的非揮發性記憶體。在一些實施例中，記憶體元件100能夠在操作狀態之間切換，並且操作狀態對應於儲存在記憶體元件100中的資料，這將在下文詳細論述。
如第1圖所示，記憶體元件100包括記憶體陣列110、寫入電路120、讀取電路130、行選擇電路140、列選擇電路150、脈衝計數電路160及控制器電路170。記憶體陣列110經由行選擇電路140耦接至寫入電路120。寫入電路120用以向記憶體陣列110產生程式化信號。記憶體陣列110經由列選擇電路150耦接至讀取電路130。讀取電路130用以讀取儲存在記憶體陣列110中的資料。脈衝計數電路160耦接至寫入電路120及讀取電路130，並且用以控制程式化信號。控制器電路170耦接至行選擇電路140及列選擇電路150，並且用以發送所選記憶體單元115的位址。
記憶體元件100的上述配置係為說明的目的而提供。各種配置都在本揭示案實施例的考量與範疇內。例如，在一些其他實施例中，寫入電路120及讀取電路130作為記憶體元件100中的單個元件被包括在寫/讀驅動器中。
在一些實施例中，記憶體陣列110包括排列成陣列的記憶體單元115。記憶體單元115用以儲存資料。記憶體單元115分別耦接至位元線BL及字線WL，並且位於位元線BL及字線WL的相應交叉點。藉由分別使用行選擇電路140及列選擇電路150適當選擇相應的位元線BL及字線WL，記憶體單元115是可單獨定址的。記憶體單元115進一步耦接至源極線SL，其中源極線SL大體上平行於位元線BL佈置。在一些實施例中，源極線SL用以接收參考電壓，包括例如接地。為了便於說明，第1圖示出了僅一個記憶體單元115、僅一條位元線BL、僅一條字線WL及僅一條源極線SL，但是本揭示案實施例不限於此。
在一些實施例中，寫入電路120用以寫入記憶體單元115，以便將資料儲存到記憶體單元115中。為了寫入記憶體單元115，寫入電路120用以回應於待儲存的資料，產生經由相應位元線BL傳輸到記憶體單元115的程式化信號。寫入電路120包括以下部件(未示出)，例如放大器、比較器、電流/電壓產生器或其組合，其用以將期望值寫入所選記憶體單元115。在一些實施例中，程式化信號由至少一個脈衝實現。在一些進一步的實施例中，程式化信號隨著電壓增大而由脈衝排列。在一些實施例中，每個程式化信號的電壓位準範圍從約1V到約3V。例如，程式化信號具有2V的電壓位準。在一些實施例中，程式化信號的術語「電壓位準」在下文中亦被稱為程式化信號的「脈衝高度」。
在一些實施例中，讀取電路130用以藉由感測流經記憶體單元115的電流位準來讀取儲存在記憶體單元115中的資料。讀取電路130包括讀取儲存在所選記憶體單元115中的值所需的元件(未示出)，例如放大器、比較器、電流/電壓產生器或其組合。在一些實施例中，基於所感測的電流位準，能夠計算記憶體單元115的電阻，並且能夠藉由將電阻轉換成數位值來讀取記憶體單元115中儲存的資料。
在一些實施例中，控制器電路170用以針對寫入電路120及/或讀取電路130定址記憶體單元115，以對所選記憶體單元115執行操作。控制器電路170將所選記憶體單元115的行位址及列位址分別發送到行選擇電路140及列選擇電路150，以便選擇記憶體陣列110中的定址記憶體單元115。基於行位址及列位址，行選擇電路140及列選擇電路150為接下來的讀取操作及/或寫入操作選擇記憶體單元115。因此，所選擇的記憶體單元115可由寫入電路120及/或讀取電路130存取。
在一些其他實施例中，控制器電路170進一步耦接至寫入電路120及讀取電路130，用於與寫入電路120及讀取電路130通信要寫入的資料及讀取的資料。在一些實施例中，控制器電路170包括在處理器(未示出)中。
在一些實施例中，每個記憶體單元115包括電阻元件115a及開關115b。如第1圖中說明，記憶體陣列110的記憶體單元115中的電阻元件115a耦接在相應的位元線 BL與開關115b之間。開關115b耦接在相應的源極線SL與電阻元件115a之間。開關115b進一步耦接至相應的字線WL，並由相應的字線WL控制。在一些實施例中，電阻元件115a由電阻器實現。在一些實施例中，開關115b由金屬氧化物半導體(metal-oxide-semiconductor；MOS)電晶體實現。
記憶體單元115的上述配置是為了說明的目的而提供。各種配置都在本揭示案實施例的考量與範疇內。例如，在各種實施例中，取決於記憶體元件100的佈局，記憶體單元115包括寄生電阻元件。又例如，在各種實施例中，開關115b由雙極接面電晶體(bipolar junction transistor；BJT)實施。
在一些實施例中，記憶體元件100是相變記憶體(phase-change memory；PCM)元件。如圖所示，記憶體元件100中的記憶體單元115的電阻元件115a係由相變電阻元件實施。以不同的方式解釋，電阻元件115a具有隨著非晶態與晶態之間的相變而變化的電阻。有效地，電阻元件115a的電阻根據電阻元件115a的各種操作狀態而改變，如下文將詳細解釋。在一些實施例中，相變藉由控制溫度變化及記憶體單元115被加熱及冷卻的時間來控制。在一些實施例中，記憶體單元115中的電阻元件115a包括結構相變材料，包括例如Ge2Sb2Te5(GST)。
在一些實施例中，電阻元件115a在晶態或非晶態下操作。在一些實施例中，非晶態亦被稱為「重設」狀態， 晶態亦被稱為「設定」狀態。下文將參看第4圖進一步詳細描述「設定」狀態及「重設」狀態。在一些其他實施例中，非晶態對應於儲存在記憶體單元115中的數位資料「1」，及晶態對應於儲存在記憶體單元115中的數位資料「0」。在一些實施例中，基於流經電阻元件115a的電流位準來決定電阻元件115a的晶態或非晶態。如圖所示，當流經電阻元件115a的電流具有相對高的位準時，電阻元件115a在非晶態下操作；而當流經電阻元件115a的電流具有相對低的位準時，電阻元件115a在晶態下操作。
根據以上論述，當開關115b開啟時，產生流經電阻元件115a的電流。在一些實施例中，開關115b被經由對應的字線WL傳輸的程式化信號控制以開啟。換言之，開關115b的開啟狀態由經由對應的字線WL傳輸的程式化信號控制。隨後，基於開關115b的開啟狀態來決定流經電阻元件115a的電流位準。另一方面，當電流流經電阻元件115a時，產生與電阻元件115a相關聯的熱量，從而改變電阻元件115a的狀態。為說明起見，根據電阻元件115a上的焦耳效應產生與電阻元件115a相關聯的熱量，並且電阻元件115a的溫度局部升高。隨後，電阻元件115a在冷卻條件下固化，從而獲得如上所述的期望狀態及電阻元件115a的對應電特性。
在一些實施例中，寫入電路120用以藉由在對應的字線WL上應用程式化信號來調整記憶體單元115的電阻，以便調整儲存在記憶體單元115中的資料。
在一些實施例中，當記憶體單元115由不同的程式化信號寫入時，寫入電路120用以利用部分程式化信號寫入記憶體單元115。換言之，寫入電路120用以將程式化信號分成多個部分，並將程式化信號的此等部分寫入記憶體單元115。例如，當存在將由第一程式化信號寫入的第一記憶體單元115及將由第二程式化信號寫入的第二記憶體單元115時，其中第一程式化信號是第二程式化信號的一部分，寫入電路120能夠將第一程式化信號寫入第一記憶體單元115及第二記憶體單元115。接下來，寫入電路120能夠將第二程式化信號的一部分寫入第二記憶體單元115，其中藉由從原始第二程式化信號中減去第一程式化信號來獲得第二程式化信號的此部分。
換言之，寫入電路120用以從程式化信號中提取共用信號(例如，如上所述的實例中的第一程式化信號)，隨後將共用信號寫入記憶體單元115。接下來，在從程式化信號中提取共用信號之後，寫入電路120用以從被提取的程式化信號中獲得剩餘信號(例如，減去第一程式化信號後的第二程式化信號)，並將剩餘信號寫入記憶體單元115。下文將參看第2圖、第3A圖、第3B圖及第4圖描述寫入記憶體單元115的操作。
在一些實施例中，記憶體單元115可在待機操作、寫入操作、第一讀取操作及第二讀取操作中操作。在一些實施例中，當記憶體單元115在待機操作下操作時，記憶體單元115不能被讀取及寫入。在待機操作中，行選擇電路 140用以藉由關閉記憶體單元115的開關115b來關閉記憶體單元115。同時，列選擇電路150用以浮置(或不施加電壓至)位元線BL，以便將記憶體單元115與寫入電路120及讀取電路130隔離。因此，寫入電路120及讀取電路130不能存取記憶體單元115。提供上述待機操作是為了說明的目的。各種待機操作都在本揭示案實施例的考量與範疇內。例如，列選擇電路150用以在位元線BL上施加待機電壓，並且在一些實施例中，待機電壓為電源電壓的約一半。
在一些實施例中，在寫入操作中，寫入電路120用以藉由在對應的位元線BL上施加電源電壓，並在對應的字線WL上施加程式化信號，來寫入被選擇的記憶體單元115。換言之，在寫入操作中，寫入電路120用以輸出對應於待儲存的資料的程式化信號，以用電源電壓寫入記憶體單元115。程式設計電壓施加至由行選擇電路140選擇的字線WL上。記憶體單元115因此能夠儲存正在寫入的資料。在一些實施例中，電源電壓為約2V(伏特)。下文將參看第4圖描述程式化信號。
在一些實施例中，在第一讀取操作中，讀取電路130用以藉由感測流經記憶體單元115的電阻元件115a的電流來讀取儲存在記憶體單元115中的資料，此電流是藉由在對應位元線BL上施加讀取電壓並在對應字線WL上施加第一控制電壓來選擇的。換言之，讀取電路130用以經由由列選擇電路150選擇的對應位元線BL讀取流經記憶體單元115的電流。在一些實施例中，讀取電壓為約0.2V，且 第一控制電壓為約1.1V。在一些實施例中，第一讀取操作中的讀取電壓小於寫入操作中的電源電壓。
在一些其他實施例中，當記憶體單元115在第二讀取操作下操作時，讀取電路130用以區分記憶體單元115的臨限電壓。在第二讀取操作中，讀取電路130用以感測流經記憶體單元115的電阻元件115a的電流，以便區分臨限電壓，其中藉由在對應位元線BL上施加讀取電壓，並在對應字線WL上施加第二控制電壓，來選擇記憶體單元115。第二讀取操作中的讀取電壓大體上等於第一讀取操作中的讀取電壓。第二讀取操作中的第二控制電壓大於第一讀取操作中的第一控制電壓。
在一些實施例中，上述程式化信號包括脈衝，並且脈衝由脈衝計數電路160控制。基於待寫入的資料及記憶體單元115的電阻，脈衝計數電路160用以產生指示程式化信號的脈衝寬度及脈衝計數的計數器信號，並且脈衝計數電路160進一步用以將計數器信號傳輸到寫入電路120，以便控制程式化信號的脈衝寬度及/或脈衝計數。基於計數器信號，寫入電路120隨後能夠用具有受控脈衝寬度及受控脈衝計數的程式化信號來寫入記憶體單元115。記憶體單元115的電阻因此經調整至期望的位準，並且記憶體單元115因此經寫入期望的值。
脈衝計數電路160的上述操作是為了說明的目的而提供的。脈衝計數電路160的各種操作都在本揭示案實施例的預期範圍內。例如，在一些其他實施例中，脈衝計數 電路160用以產生前往寫入電路120的程式化信號。程式化信號的脈衝寬度及脈衝計數由脈衝計數電路160控制。寫入電路120接收由脈衝計數電路160產生的程式化信號，隨後藉由程式化信號寫入記憶體單元115。
第1圖中所示的元件是為了說明的目的而提供的，但是本揭示案實施例不限於此。例如，在各種實施例中，記憶體元件100進一步包括輸入/輸出電路(未示出)。輸入/輸出電路用以從記憶體元件100向外輸入資料，並且用以從記憶體陣列110輸出讀取的資料。輸入/輸出電路耦接至寫入電路120、讀取電路130及控制器電路170。
現在參看第2圖。第2圖是根據本揭示案的一些實施例的用於操作第1圖所示的記憶體元件100的方法200的流程圖。為說明起見，方法200包括操作S210、S220、S230、S240、S250、S260、S270及S280。在一些實施例中，方法200是或包括記憶體元件100的寫入操作。
在操作S210中，由記憶體陣列110中的行選擇電路140及列選擇電路150選擇的記憶體單元115的電阻由讀取電路130讀取。讀取電路130藉由施加第一讀取電壓來感測流經所選記憶體單元115的電流位準。根據在操作S210中感測的電流位準，計算並獲悉記憶體單元115的電阻。在一些實施例中，操作S210對應於如上所述的第一讀取操作。
如上所述，當記憶體單元115儲存對應的資料時，記憶體單元115具有特定電阻。換言之，儲存在記憶體單元115中的對應資料被轉換成記憶體單元115的對應電 阻。在操作S220中，基於要寫入的資料及記憶體單元115的電阻，計算對應於記憶體單元115的資料的電阻之間的電阻差，此將在下文參看第3B圖及第4圖進行示例性論述。
在操作S230中，驗證記憶體單元115的臨限電壓。讀取電路130藉由施加第二控制電壓來感測流經所選記憶體單元115的電流位準。根據在操作S230中感測的電流位準，獲悉所選記憶體單元115的臨限電壓。在一些實施例中，操作S230對應於如上所述的第二讀取操作。下文將參看第4圖描述臨限電壓驗證的進一步說明。
在操作S240中，基於在操作S220中計算的電阻差，脈衝計數電路160產生計數器信號至寫入電路120，以用於產生程式化信號，其中產生程式化信號以用於在以下操作中寫入記憶體單元115。寫入電路120接收指示程式化信號的脈衝寬度及脈衝計數的計數器信號，隨後基於計數器信號產生程式化信號。換言之，寫入電路120與脈衝計數電路160協作，以產生用於寫入記憶體單元115的程式化信號。在一些實施例中，程式化信號具有範圍從約10奈秒(ns)到約10微秒(μs)的脈衝寬度。例如，程式化信號具有100奈秒的脈衝寬度。
在操作S250中，寫入電路120藉由第一信號寫入記憶體單元115，以將記憶體單元115中的至少一個第一記憶體單元115的電阻調整為第一預定電阻值。在一些實施例中，從程式化信號中提取第一信號，並且第一信號指示程式化信號中的共用部分。例如，第一信號的脈衝高度等於程 式化信號的脈衝高度中的最短脈衝高度。若特定程式化信號與第一信號相同，則對應於第一預定電阻值的資料即為將寫入對應於特定程式化信號的記憶體單元115的資料。
在操作S260中，寫入電路120藉由第二信號寫入除了至少一個第一記憶體單元115之外的記憶體單元115，以便儲存資料。在一些實施例中，從程式化信號中提取第二信號，並且第二信號指示程式化信號減去第一信號後的剩餘部分。例如，除了第一信號的高度之外，第二信號進一步包括脈衝高度。在一些實施例中，待儲存的資料對應於記憶體單元115的電阻被調整至的第二預定值。在一些實施例中，如上所述的第一信號及第二信號是脈衝寬度範圍從約10奈秒到約10微秒的脈衝信號。在一些實施例中，第一信號及第二信號是具有階梯形狀、梯形形狀、三角形形狀或上述各者組合的脈衝信號。
在操作S270中，讀取電路130讀取正被寫入的記憶體單元115的電阻，並決定記憶體單元115的電阻是否達到第一預定值及第二預定值。在一些實施例中，讀取電路130比較正在讀取的電阻與預定值，以便決定記憶體單元115的電阻是否達到第一預定值及第二預定值，此將在下文參看第3A圖及第3B圖進行示例性論述。
當記憶體單元115的電阻達到第一預定值及第二預定值時，執行操作S280。當記憶體單元115的電阻未達到第一預定值或第二預定值時，再次執行操作S210，並且 在操作S210之後執行以下操作S220、S230、S240、S250、S260、S270。
在操作S280中，當記憶體單元115的電阻達到第一預定值及第二預定值時，完成記憶體元件100的當前寫入操作，並且隨後執行下一個寫入或讀取操作。
以上圖示包括示例性操作，但是此等操作未必按所示次序執行。根據本揭示案的各種實施例的精神及範疇，可適當地添加、替換、改變操作順序及/或消除操作。例如，在各種實施例中，當所有程式化信號相同時，第一信號實質上與程式化信號相同，因此能省略操作S260。又例如，在替代實施例中，寫入電路120能夠將程式化信號分成兩個以上部分，並且能夠藉由從程式化信號中提取的兩個以上信號來寫入記憶體單元115。換言之，存在利用在操作S260與操作S270之間執行的另一信號來寫入記憶體單元115的額外操作。作為額外實例，在一些其他實施例中省略了操作S230。
現在參看第3A圖。第3A圖是根據本揭示案的一些實施例於第1圖中所示的記憶體元件100的相對於第2圖的寫入操作的示意圖。第3A圖示出了由記憶體單元CELL#1~#10計數的十個記憶體單元115，並且記憶體單元CELL#1~#10被佈置成耦接至相同字線WL及各個位元線BL。換言之，記憶體單元CELL#1~#10被佈置在記憶體陣列110的同一行/列中。
首先，由讀取電路130讀取記憶體單元CELL#1~#10，以獲得記憶體單元CELL#1~#10的電阻。此操作對應於如第2圖所示的操作S210。
在一些實施例中，術語「重量」指示記憶體單元115的電阻。由「重量變化」指示的菱形框對應於如第2圖所示的操作S220及S240。計算每個記憶體單元CELL#1~#10的電阻，以獲得當前電阻與預定值之間的電阻差，並且基於電阻差決定程式化信號。為說明起見，記憶體單元CELL#1的電阻差表示為「+R4」，記憶體單元CELL#9的電阻差表示為「+R7」，且記憶體單元CELL#10的電阻差表示為「+R10」。
在一些實施例中，名稱+R4、+R7及+R10指示寫入記憶體單元115的程式化信號的脈衝計數。例如，+R4表示記憶體單元CELL#1的程式化信號包括四個脈衝，而+R10指示記憶體單元CELL#10的程式化信號包括十個脈衝。為了在第3A圖中說明，記憶體單元CELL#10的程式化信號中的第一至第四脈衝與記憶體單元CELL#1的程式化信號中的第一至第四脈衝相同。同樣，記憶體單元CELL#10的程式化信號中的第一至第七脈衝與記憶體單元CELL#9的程式化信號中的第一至第七脈衝相同。
在一些實施例中，當記憶體單元CELL#1~#10的電阻達到預定值時，寫入操作結束。在第3A圖中，由「結束」指示的框顯示寫入操作已終止。
為了在由「並行寫入」指示的框中進行說明，寫入電路120從程式化信號中提取對應於+R4的第一信號，並且藉由在字線WL上施加第一信號，來將第一信號寫入記憶體單元CELL#1、CELL#9及CELL#10。第一信號在第3A圖中用「+R(B4)」列舉。換言之，寫入電路120藉由施加+R(B4)，來並行寫入記憶體單元CELL#1、CELL#9及CELL#10。此操作對應於操作S250。
又在由「並行寫入」指示的框中，第1圖的寫入電路120藉由在字線WL上施加第二信號來寫入記憶體單元CELL#9及CELL#10。第二信號在第3A圖中用「+R(B3)」列舉。第二信號是藉由從記憶體單元CELL#9的程式化信號中減去第一信號而獲得的。此操作對應於操作S260。
在第一信號及第二信號被寫入記憶體單元CELL#1、CELL#9及CELL#10之後，記憶體單元CELL#1及CELL#9的電阻達到預定值。記憶體單元CELL#10的電阻仍然需要藉由額外信號(例如，在第3A圖中用「並行寫入」框外的「+R(3)」來列舉)來進一步調整，其中第一信號、第二信號及額外信號構成記憶體單元CELL#10的程式化信號。因此，寫入電路120藉由在字線WL上施加額外信號來進一步寫入記憶體單元CELL#10。
在一些做法中，藉由寫入單個記憶體單元並隨後讀取此記憶體單元，及寫入另一個記憶體單元並隨後讀取，來執行複數個記憶體單元的寫入操作。每個寫入操作與 後續讀取操作一致，以檢查寫入操作是否正確執行。操作耗時巨大。
與上述做法相比，藉由寫入記憶體單元115來執行記憶體單元115的寫入操作，直到完成所有待寫入的記憶體單元115，且隨後讀取記憶體單元115以檢查寫入記憶體單元115的資料是否達到期望值。讀取操作的耗時能夠縮短。此外，藉由一次並行寫入數個記憶體單元115來執行寫入操作，因此亦縮短了寫入操作的耗時。
在上文論述的寫入操作中，字線WL耦接至數個記憶體單元115，然而，不是所有的記憶體單元115都需要在寫入操作中被寫入。在一些實施例中，當寫入一行記憶體陣列110中的一部分記憶體單元115時，藉由在對應位元線BL上施加電源電壓，將待寫入的所選記憶體單元115耦接至對應位元線BL。相反，當此行記憶體陣列110中的其他記憶體單元115不欲被寫入時，耦接至未選記憶體單元115的對應位元線BL被浮置(或不被施加電壓)。因此，即使字線WL上有信號，具有浮置位元線BL的記憶體單元115亦不會被寫入。
如圖所示，記憶體單元CELL#1~#10的電阻由第1圖的讀取電路130讀取，以便比較預定值與讀取電阻。在一些實施例中，預定值被稱為輸入結果，且讀取電阻被稱為輸出結果。當讀取電阻達到預定值時，寫入操作的狀態為「合格」，且寫入操作結束。當讀取電阻沒有達到預定值時，寫入操作的狀態為「失敗」。
現在參看第3B圖。第3B圖是根據本揭示案的一些其他實施例的第1圖所示的記憶體元件100的相對於第2圖的寫入操作的示意圖。類似於第3A圖，第3B圖示出了由記憶體單元CELL#1~#10列舉的十個記憶體單元115，並且記憶體單元CELL#1~#10被佈置成在一些字線WL中與各個位元線BL耦接。換言之，記憶體單元CELL#1~#10被佈置在記憶體陣列110的同一行中。
首先，由讀取電路130讀取記憶體單元CELL#1~#10，以獲得記憶體單元CELL#1~#10的電阻。此操作對應於第2圖中所示的S210操作。如圖所示，在「重量變化」框中，計算每個記憶體單元CELL#1~#10的電阻，以獲得當前電阻與預定值之間的電阻差，並且基於電阻差決定程式化信號。此操作對應於操作S220。
在一些實施例中，當記憶體單元CELL#1~#10的電阻達到預定值時，寫入操作結束。在第3B圖中，由「結束」指示的框顯示寫入操作已終止。
如圖所示，記憶體單元CELL#1的電阻差表示為「+R1」，記憶體單元#9的電阻差表示為「-R2」，且記憶體單元CELL#10的電阻差表示為「-R4」。
在一些實施例中，第3A圖及第3B圖中所示的元件符號「+R1」、「R4」、「R7」及「+R10」指示需要增大對應記憶體單元115的電阻，而第3B圖中所示的元件符號「-R2」及「-R4」指示需要降低對應記憶體單元115的電阻。
如圖所示，藉由執行第二讀取操作來驗證記憶體單元115的臨限電壓。讀取電路130藉由在字線WL上施加第二控制電壓來感測電流位準。基於由讀取電路130感測的電流位準，能夠獲悉臨限電壓。在一些實施例中，一旦記憶體單元115的臨限電壓已知，則寫入電路120能夠基於計數器信號並進一步基於記憶體單元115的臨限電壓來產生程式化信號。此操作對應於操作S230及S240。將參照第4圖論述與程式化信號相關聯的臨限值的詳細描述。
如圖所示，因為記憶體單元CELL#1是需要增加電阻的記憶體單元115，所以沒有必要對記憶體單元CELL#1執行並行寫入。寫入電路120不劃分程式信號，並且藉由施加由「+R(B1)」指示的程式化信號來直接寫入記憶體單元CELL#1。並且寫入電路120從程式化信號中提取對應於-R2的第三信號，並且藉由在字線WL上施加第三信號，來將第三信號寫入記憶體單元CELL#9及CELL#10。第三信號在第3B圖中用-R(A1)列舉。換言之，寫入電路120並行寫入記憶體單元CELL#9及CELL#10。此操作對應於操作S250。
如圖所示，寫入電路120藉由在字線WL上施加第四信號來寫入記憶體單元CELL#9及CELL#10。第四信號在第3B圖中用「-R(A1)」列舉。第四信號是藉由從記憶體單元CELL#9的程式化信號中減去第三信號而獲得的。
如圖所示，寫入電路120藉由在字線WL上施加第五信號來寫入記憶體單元CELL#10。第五信號在第3B圖 中用「-R(A2)」列舉。藉由從記憶體單元CELL#10的程式化信號中減去第三信號及第四信號來獲得第五信號。
如圖所示，由讀取電路130讀取記憶體單元CELL#1~#10的電阻，以便比較預定值與讀取電阻。當讀取電阻達到預定值時，寫入操作的狀態為「合格」，寫入操作結束。當讀取電阻沒有達到預定值時，寫入操作的狀態是「失敗」，並且操作將回到第3B圖的頂部。當讀取電阻未達到預定值時，將再次執行寫入操作，以使記憶體單元115具有預定值。
現在參看第4圖。第4圖是根據本揭示案的一些實施例的第1圖所示的記憶體單元115中的電阻元件115a的特性示意圖及程式化信號的示意圖。
在一些實施例中，記憶體單元115是相變記憶體。記憶體單元115具有第4圖上部所示的特性。換言之，記憶體單元115中的電阻元件115a具有第4圖上部所示的特性。
為了在第4圖中進行說明，第4圖的上部示出了電阻元件115a的電阻與施加電壓的對比圖。上部的圖表包括兩個部分。左側部分由「波形-A(設定)」指示。右側部分由「波形-B(重設)」指示。在第4圖的上部，左軸指示電阻在圖中自下而上增大，而底軸指示電壓在圖中自左往右增大。當施加在記憶體單元115上的電壓已知時，根據第4圖上部的圖，能夠獲悉記憶體單元115的電阻。
在第4圖的左側部分中，電阻元件115a的電阻隨著施加電壓的增大(例如，從V1a增大到V10a)而減小。在右側部分中，電阻元件115a的電阻隨著施加電壓的增大(例如，從V1b增大到V10b)而增大。如第4圖所示，施加的電壓V1a至V10a小於施加的電壓V1b至V10b，並且施加的電壓從V1a至V10a及/或從V1b至V10b逐漸增大。例如，參看第4圖，當記憶體單元115的電阻為200Kohm(對應於V1a)並且記憶體單元115被設為具有50Kohm的預定電阻值(對應於V1a與V10a之間的電壓)時，如上所述的第一信號及第二信號被施加在記憶體單元115上，以便記憶體單元115的電阻降低到50Kohm的預定電阻值。在一些實施例中，預定電阻值的範圍例如在約20至約5000Kohm之間。在一些實施例中，例如，在V1a與V10a之間的範圍內施加的電壓在大於0V至約0.8V的範圍內，而在V1b與V10b之間的範圍內施加的電壓在約1V至約2V的範圍內。
在上述說明中，記憶體單元115的電阻將被減小，而第一信號及第二信號相對於如第4圖所示的波形-A(設定)部分具有在V1a與V10a之間的範圍內的電壓位準。例如，第一信號在V1a與V10a之間具有0.4V的電壓位準，且第二信號具有0.5V的電壓位準。在第一信號被施加到記憶體單元115之後，記憶體單元115的電阻從200Kohm調整到100Kohm(對應於V1a與V10a之間的電壓)。在第二信號被施加到記憶體單元115之後，記憶體單元115的 電阻進一步從100Kohm調整到50Kohm。由此，記憶體單元115的電阻達到預定電阻值。
在一些實施例中，當電阻元件115a呈現為左側部分所示的特性時，記憶體單元115呈現設定狀態，並且記憶體單元115儲存指示數位值「0」的資料。在一些實施例中，當電阻元件115a呈現右側部分所示的特性時，記憶體單元115呈現重設狀態，並且記憶體單元115儲存指示數位值「1」的資料。
為了在第4圖中進行說明，第4圖的下部示出了由如第1圖所示的寫入電路120產生的程式化信號的示意圖。示意圖在下部包括兩個部分。左側部分示出了用於降低記憶體單元115的電阻的程式化信號的各種電壓，其對應於相對於如上所述的波形-A(設定)部分的範圍內的電壓。右側部分示出了用於增加記憶體單元115的電阻的程式化信號的各種電壓，其對應於相對於如上所述的波形-B(重設)部分的範圍內的電壓。電壓(或電流)軸指示電壓(或電流)自下而上增大。在第4圖的圖示中，在一些實施例中，程式化信號的「電壓」亦被稱為「電壓位準」或「脈衝高度」。為了說明第4圖，程式化信號由電壓正在增大的脈衝構成。左側部分中的脈衝A1~A10對應於波形-A(設定)的V1a與V10a之間範圍內的電壓，如第4圖的上部所示。右側部分中的脈衝B1~B10對應於波形B(重設)的V1b與V10b之間範圍內的電壓，如第4圖的上部所示。換言之，脈衝A1~A10之每一者小於脈衝B1~B10之每一者。換言之，在第4圖的 圖示中，用於增大記憶體單元115的電阻的程式化信號的電壓大於用於降低記憶體單元115的電阻的程式化信號的電壓。在一些實施例中，如上所述的第一信號及第二信號各自由如第4圖所示的脈衝信號實施，此脈衝信號具有例如從約10奈秒到約10微秒的脈衝寬度。在進一步的實施例中，如上所述實施第一信號及/或第二信號的脈衝信號具有階梯形狀、梯形形狀、三角形形狀上述各者之組合。
在一些實施例中，當記憶體單元115的電阻將要增大時，寫入電路120用以產生一程式化信號，此程式化信號具有屬於第4圖下部右側部分的至少一個脈衝。在一些實施例中，當記憶體單元115的電阻將要減小時，寫入電路120用以產生一程式化信號，此程式化信號具有屬於第4圖下部左側部分的至少一個脈衝。
在一些實施例中，當記憶體單元115由屬於第4圖下部的右側部分的程式化信號寫入時，記憶體單元115轉變為呈現波形-B(重設)的特性。在一些實施例中，當記憶體單元115由屬於第4圖下部的左側部分的程式化信號寫入時，記憶體單元115轉變為呈現波形-A(設定)的特性。
換言之，當記憶體單元115的電阻增大時，記憶體115轉變為呈現波形-B(重設)的特性。當記憶體單元115的電阻減小時，記憶體115轉變為呈現波形-A(設定)的特性。
在一些實施例中，呈現波形-A(設定)特性的記憶體單元115的臨限電壓低於呈現波形-B(重設)特性的 記憶體單元115的臨限電壓。在一些實施例中，呈現波形-A(重設)特性的記憶體單元115具有範圍從約0.1V至約0.4V的臨限電壓。在一些實施例中，呈現波形-B(重設)特性的記憶體單元115具有範圍從約0.6V至約1.0V的臨限電壓。
返回參看第2圖。在操作S230中，讀取電路130藉由在字線WL上施加第二控制電壓來感測電流位準，以便驗證記憶體單元115的臨限電壓。在一些實施例中，第二控制電壓介於呈現波形-A(設定)特性的記憶體單元115與呈現波形-B(重設)特性的記憶體單元的臨限電壓之間。在一些實施例中，第二控制電壓被佈置為從約0.4V至約0.6V，例如，第二控制電壓是0.5V。在一些實施例中，第二控制電壓亦被稱為參考電壓。
當在字線WL上施加第二控制電壓時，由於記憶體單元115的臨限電壓小於第二控制電壓，所以呈現波形-A(設定)特性的記憶體單元115將被開啟。並且讀取電路130能夠感測到靈敏或可偵測的電流。換言之，一旦可感測到電流，記憶體單元115的臨限電壓就被驗證，並且記憶體單元被分類為具有波形-A(設定)的特性。
相反，當在字線WL上施加第二控制電壓時，由於記憶體單元115的臨限電壓大於第二控制電壓，所以呈現波形-B(重設)特性的記憶體單元115將被關閉。並且讀取電路130不能感測到不靈敏或相對小的電流。換言之，一 旦電流不靈敏或相對較小，記憶體單元115的臨限電壓就被驗證，且記憶體單元被分類為具有波形-B(重設)的特性。
在一些實施例中，具有波形-A(設定)特性的記憶體單元115的程式化信號的脈衝寬度比具有波形-B(重設)特性的記憶體單元115的程式化信號的脈衝寬度大約1-100倍。換言之，用於臨限電壓低於參考電壓(第二控制電壓)的記憶體單元的程式化信號的脈衝寬度，比用於臨限電壓高於參考電壓的記憶體單元的程式化信號的脈衝寬度寬約1~100倍。
在一些實施例中，當記憶體單元115具有波形-A(設定)的特性時，程式化信號中的脈衝具有階級向下的形狀，即向下傾斜。當記憶體單元115具有波形-B(重設)特性時，程式化信號中的脈衝具有盒形，例如，如第4圖下部所示的矩形。
在一些實施例中，揭示了一種包括以下操作的方法。第一信號被施加到記憶體元件中的記憶體單元，以調整記憶體單元的電阻值。在施加第一信號之後，將第二信號施加到除第一記憶體單元之外的記憶體單元，以進一步調整除第一記憶體單元之外的複數個記憶體單元的電阻值。在施加第二信號之後，對應於第一預定電阻值及第二預定電阻值的資料分別儲存在第一記憶體單元及第二記憶體單元中。第一信號用於控制記憶體單元中的第一記憶體單元，以具有第一預定電阻值。第二信號用於控制記憶體單元中的第二記憶體單元，以具有第二預定電阻值。
在各種實施例中，第二信號的電壓位準大於第一信號的電壓位準，執行施加第一信號以降低記憶體單元的電阻值，並且執行施加第二信號以進一步降低除第一記憶體單元之外的記憶體單元的電阻值。
在各種實施例中，執行施加第一信號以增加記憶體單元的電阻值，並且執行施加第二信號以進一步增大除第一記憶體單元之外的記憶體單元的電阻值。
在各種實施例中，此方法進一步包括以下操作。在施加第一信號及第二信號之後，當第一記憶體單元的電阻值沒有達到第一預定電阻值及/或第二記憶體單元的電阻值沒有達到第二預定電阻值時，計算第一記憶體單元的電阻值與第一預定電阻值之間及/或第二記憶體單元的電阻值與第二預定電阻值之間的差值，並且基於此差異，將對應的信號施加至第一記憶體單元及/或第二記憶體單元，以進一步調整第一記憶體單元及/或第二記憶體單元的電阻值。
在各種實施例中，此方法進一步包括以下操作。在施加第一信號之後，在施加第二信號之前，不執行檢索用於驗證的第一記憶體單元的電阻值的讀取操作。
在各種實施例中，第一信號及第二信號是脈衝信號，並且第二信號的電壓位準大於第一信號的電壓位準。
在各種實施例中，此方法進一步包括以下操作。讀取信號經施加至記憶體單元以驗證記憶體單元的臨限電壓位準。施加第一信號及施加第二信號是根據記憶體單元的臨限電壓的驗證位準來執行的。
在各種實施例中，記憶體單元中每一者均包括結構相變材料。
亦揭示了包括以下操作的一種方法。用第一組脈衝寫入記憶體單元的第一記憶體單元；並且用第二組脈衝寫入記憶體單元的第二記憶體單元。第一組脈衝用以降低第一記憶體單元的電阻值，並且配置有在第一範圍內逐漸增大的電壓位準。第二組脈衝用以增加第二記憶體單元的電阻值，並且配置有在第二範圍內逐漸增大的電壓位準。第二範圍內的電壓位準高於第一範圍內的電壓位準。
在各種實施例中，用第一組脈衝寫入第一記憶體單元包括用第一組脈衝中的第一脈衝寫入第一記憶體單元，及用第一組脈衝中的第二脈衝寫入第一記憶體單元中的至少一個記憶體單元。
在各種實施例中，第一脈衝的電壓位準低於第二脈衝的電壓位準。
在各種實施例中，執行用第一脈衝寫入第一記憶體單元，以降低第一記憶體單元的電阻值，並且執行用第二脈衝寫入至少一個記憶體單元，以進一步降低至少一個記憶體單元的電阻值。
在各種實施例中，用第二組脈衝寫入第二記憶體單元包括以下操作。在用第二組脈衝中的第一脈衝寫入第二記憶體單元之後，用第二組脈衝中的第二脈衝寫入第二記憶體單元中的至少一個記憶體單元。
在各種實施例中，第一脈衝的電壓位準低於第二脈衝的電壓位準。
亦揭示了一種包括記憶體單元及寫入電路的記憶體元件。寫入電路耦接至記憶體單元。寫入電路用以利用第一脈衝信號來寫入記憶體單元，以調整記憶體單元的電阻值，並且進一步用以利用至少一個第二脈衝信號來寫入記憶體單元(利用第一脈衝信號來寫入)中的至少一個第一記憶體單元，以進一步調整至少一個第一記憶體單元的電阻值。
在各種實施例中，記憶體元件進一步包括耦接至記憶體單元的讀取電路。讀取電路用以利用讀取電壓感測記憶體單元的電流位準，以便讀取儲存在記憶體單元中的資料。
在各種實施例中，記憶體元件進一步包括耦接至寫入電路的脈衝計數電路。脈衝計數電路用以基於預定值與記憶體單元的電阻值的差異，產生用於產生第一脈衝信號及至少一個第二脈衝信號的計數器值。
在各種實施例中，每個記憶體單元包括電阻器及開關。電阻器包括相變材料，並且儲存在每個記憶體單元中的資料對應於電阻器呈現的電阻值。開關耦接至電阻器，並用以由第一脈衝信號及/或至少一個第二脈衝信號之一者控制，以便傳導流經電阻器的電流。
在各種實施例中，記憶體元件進一步包括行選擇電路及列選擇電路。行選擇電路耦接至耦接至記憶體單元的字線，並且行選擇電路用以經由字線中的對應字線選擇將 由第一脈衝信號及/或至少一個第二脈衝信號寫入的記憶體單元。列選擇電路耦接至耦接至記憶體單元的位元線，並且列選擇電路用以選擇位元線中的至少一者，以便回應於記憶體單元的電阻值而傳輸電流。
在各種實施例中，寫入電路進一步用以利用至少一個第三脈衝信號來寫入記憶體單元中用第一脈衝信號及至少一個第二脈衝信號寫入的至少一個第二記憶體單元，以調整至少一個第二記憶體單元的電阻值。
前述內容介紹數個實施例之特徵，以使得熟習此技術者可較佳理解本揭示案之態樣。彼等熟習此技術者應理解，其可輕易將本揭示案用作設計或修飾其他製程與結構的基礎，以實現與本案介紹的實施例相同的目的及/或獲得相同的優勢。彼等熟習此技術者亦應認識到，此種同等構成不脫離本揭示案的精神與範疇，且此等構成可在本案中進行各種變更、替換，及改動，而不脫離本揭示案的精神及範疇。
200‧‧‧方法
S210‧‧‧操作
S220‧‧‧操作
S230‧‧‧操作
S240‧‧‧操作
S250‧‧‧操作
S260‧‧‧操作
S270‧‧‧操作
S280‧‧‧操作

Claims (1)

  1. 一種記憶體操作方法，包含：
    向一記憶體元件中的複數個記憶體單元施加一第一信號，以調整該些記憶體單元的電阻值，其中該第一信號用以控制該些記憶體單元中的一第一記憶體單元以具有一第一預定電阻值；
    在施加該第一信號之後，向除該第一記憶體單元之外的該些記憶體單元施加一第二信號，以進一步調整除該第一記憶體單元之外的該些記憶體單元的該等電阻值，其中該第二信號用以控制該些記憶體單元中的一第二記憶體單元，以具有一第二預定電阻值；以及
    在施加該第二信號之後，該第一記憶體單元及該第二記憶體單元分別儲存對應於該第一預定電阻值及該第二預定電阻值的資料。
TW108138900A 2018-10-30 2019-10-28 記憶體操作方法 TW202016932A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201862752374P 2018-10-30 2018-10-30
US62/752,374 2018-10-30
US16/590,232 US10847221B2 (en) 2018-10-30 2019-10-01 Memory device and method thereof
US16/590,232 2019-10-01

Publications (1)

Publication Number Publication Date
TW202016932A true TW202016932A (zh) 2020-05-01

Family

ID=70327276

Family Applications (1)

Application Number Title Priority Date Filing Date
TW108138900A TW202016932A (zh) 2018-10-30 2019-10-28 記憶體操作方法

Country Status (3)

Country Link
US (3) US10847221B2 (zh)
CN (1) CN111128276A (zh)
TW (1) TW202016932A (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847221B2 (en) * 2018-10-30 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method thereof
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8817521B2 (en) * 2009-11-24 2014-08-26 Industrial Technology Research Institute Control method for memory cell
KR20110088906A (ko) * 2010-01-29 2011-08-04 삼성전자주식회사 가변 저항 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
CN102568582A (zh) * 2010-12-24 2012-07-11 三星电子株式会社 可变电阻器件、包括可变电阻器件的半导体器件及操作方法
TWI506627B (zh) * 2011-08-30 2015-11-01 Ind Tech Res Inst 電阻式記憶體及其寫入驗證方法
US8711601B2 (en) * 2011-12-28 2014-04-29 Industrial Technology Research Institute Resistive random access memory cell and resistive random access memory module
WO2014119329A1 (ja) * 2013-02-01 2014-08-07 パナソニック株式会社 不揮発性記憶装置
JP5689570B2 (ja) * 2013-02-01 2015-03-25 パナソニックＩｐマネジメント株式会社 不揮発性記憶装置のデータ記録方法および不揮発性記憶装置のデータ書き込み回路
JP5839201B2 (ja) * 2013-03-06 2016-01-06 ソニー株式会社 半導体装置および情報読出方法
US9530496B2 (en) * 2013-06-24 2016-12-27 Nec Corporation Method for programming switching element
KR20160044847A (ko) * 2014-10-16 2016-04-26 에스케이하이닉스 주식회사 저항변화 메모리 장치, 이를 위한 읽기쓰기 회로부 및 동작 방법
JP2019160375A (ja) * 2018-03-15 2019-09-19 東芝メモリ株式会社 半導体記憶装置
KR102483922B1 (ko) * 2018-08-07 2023-01-02 삼성전자 주식회사 저항성 메모리 장치의 열화 감지 방법 및 시스템
US10614898B1 (en) * 2018-09-19 2020-04-07 Sandisk Technologies Llc Adaptive control of memory cell programming voltage
US10847221B2 (en) * 2018-10-30 2020-11-24 Taiwan Semiconductor Manufacturing Co., Ltd. Memory device and method thereof

Also Published As

Publication number Publication date
US11862243B2 (en) 2024-01-02
CN111128276A (zh) 2020-05-08
US10847221B2 (en) 2020-11-24
US20220366977A1 (en) 2022-11-17
US11443803B2 (en) 2022-09-13
US20210065792A1 (en) 2021-03-04
US20200135272A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
US7791935B2 (en) Method for driving a phase change memory device using various write conditions
US7768823B2 (en) Phase change memory device and operating method thereof
US7336526B2 (en) Semiconductor device
TWI400705B (zh) 記憶體單元之電容分壓器感測
US7791934B2 (en) Method for driving multi-level data to a phase change memory device
US8279664B2 (en) Phase change memory device, memory system, and programming method using variable verification pulses
EP2240935B1 (en) Semiconductor memory device and memory cell voltage application method
US7751233B2 (en) Method for efficiently driving a phase change memory device
US11862243B2 (en) Memory device and method thereof
EP1548744A1 (en) Fast reading, low power consumption memory device and reading method thereof
JP6547758B2 (ja) 不揮発性メモリ装置、および不揮発性メモリ装置の制御方法
KR100944343B1 (ko) 상 변화 메모리 장치
TWI773757B (zh) 記憶體裝置及記憶體裝置之控制方法
US8194440B2 (en) Phase change memory device having multiple reset signals and operating method thereof
US8189373B2 (en) Phase change memory device using a multiple level write voltage
TWI675438B (zh) 半導體記憶裝置
KR100905169B1 (ko) 상 변화 메모리 장치의 동작방법
KR100895400B1 (ko) 상 변화 메모리 장치
TW202324412A (zh) 記憶體模組