KR100895400B1 - 상 변화 메모리 장치 - Google Patents

상 변화 메모리 장치 Download PDF

Info

Publication number
KR100895400B1
KR100895400B1 KR1020070124573A KR20070124573A KR100895400B1 KR 100895400 B1 KR100895400 B1 KR 100895400B1 KR 1020070124573 A KR1020070124573 A KR 1020070124573A KR 20070124573 A KR20070124573 A KR 20070124573A KR 100895400 B1 KR100895400 B1 KR 100895400B1
Authority
KR
South Korea
Prior art keywords
phase change
write
change resistance
memory device
data
Prior art date
Application number
KR1020070124573A
Other languages
English (en)
Inventor
강희복
홍석경
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070124573A priority Critical patent/KR100895400B1/ko
Application granted granted Critical
Publication of KR100895400B1 publication Critical patent/KR100895400B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1096—Write circuits, e.g. I/O line write drivers
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/008—Write by generating heat in the surroundings of the memory material, e.g. thermowrite
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/79—Array wherein the access device being a transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

본 발명은 상 변화 메모리 장치에 관한 것으로서, 세트 데이터의 라이트 동작시 세트 펄스를 계단 파형으로 구현하여 세트 데이터의 라이트 속도 및 동작 특성을 향상시킬 수 있도록 하는 기술을 개시한다. 이러한 본 발명은 셀 구동 전압을 공급하는 리드/라이트 비트라인과, 리드/라이트 비트라인과 연결되어 워드라인에 의해 제어되는 선택 스위치와, 선택 스위치와 소스라인 사이에 직렬 연결되어 셀 구동 전압에 따라 데이터의 리드/라이트가 이루어지는 복수개의 상 변화 저항 셀과, 복수개의 상 변화 저항 셀과 각각 병렬 연결되어 복수개의 비트라인에 인가되는 구동전압에 의해 선택적으로 제어되는 복수개의 스위칭 소자, 및 데이터의 라이트 동작시, 시간에 따라 단계적으로 변화되는 계단형 펄스를 갖는 전압을 생성하여 구동전압으로 공급하는 라이트 구동부를 포함한다.

Description

상 변화 메모리 장치{Phase change memory device}
본 발명은 상 변화 메모리 장치에 관한 것으로서, 세트 데이터의 라이트 동작시 세트 데이터의 라이트 속도 및 동작 특성을 향상시킬 수 있도록 하는 기술이다.
일반적으로 마그네틱 메모리(Magnetic memory) 및 위상 변화 메모리(Phase Change Memory : PCM) 등의 비휘발성 메모리는 휘발성 램(RAM;Random Access Memory) 정도의 데이터 처리 속도를 갖고, 전원의 오프시에도 데이타가 보존되는 특성을 갖는다.
도 1a 및 도 1b는 종래의 상 변화 저항(PCR : Phase Change Resistor) 소자(4)를 설명하기 위한 도면이다.
상 변화 저항 소자(4)는 탑(Top)전극(1)과 버텀(Bottom)전극(3) 사이에 위상 변화층(PCM; Phase Change Material;2)을 삽입하여 전압과 전류를 인가하면, 위상 변화층(2)에 고온이 유기되어 저항에 변화에 따른 전기 전도 상태가 변하게 된다. 여기서, 위상 변화층(2)의 재료로는 AglnSbTe가 주로 사용된다. 그리고, 위상 변화층(2)은 칼코겐(chalcogen) 원소 (S, Se, Te)를 주성분으로 하는 화합 물(chalcogenide)을 이용하는데, 구체적으로 Ge-Sb-Te로 이루어진 게르마늄 안티몬 텔루르 합금물질(Ge2Sb2Te5)을 이용한다.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면이다.
도 2a에서와 같이 상 변화 저항 소자(4)에 임계값 이하의 저전류가 흐르면 위상 변화층(2)이 결정화가 되기에 적당한 온도가 된다. 이에 따라, 위상 변화층(2)이 결정 상태(Crystalline phase)가 되어 저저항 상태의 물질이 된다.
반면에, 도 2b에서와 같이 상 변화 저항 소자(4)에 임계값 이상의 고전류가 흐르면 위상 변화층(2)이 녹는 점(Melting Point) 이상의 온도가 된다. 이에 따라, 위상 변화층(2)이 비결정 상태가(Amorphous phase) 되어 고저항 상태의 물질이 된다.
이와 같이 상 변화 저항 소자(4)는 두 저항의 상태에 대응하는 데이타를 불휘발성으로 저장할 수 있게 된다. 즉, 상 변화 저항 소자(4)가 저저항 상태일 경우를 데이타 "1"이라 하고, 고저항 상태일 경우를 데이타 "0"이라 하면 두 데이타의 로직 상태를 저장할 수 있다.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면이다.
상 변화 저항 소자(4)의 탑 전극(1)과 버텀 전극(3) 사이에 일정 시간 동안 전류를 흘리게 되면 고 열이 발생하게 된다. 이에 따라, 탑 전극(1)과 버텀 전극(3)에 가해 준 온도 상태에 의해 위상 변화층(2)의 상태가 결정상과 비결정상으로 변하게 된다.
이때, 일정 시간 동안 저 전류를 흘리게 되면 저온 가열 상태에 의해 결정상이 형성되어 저 저항 소자인 상 변화 저항 소자(4)가 세트(SET) 상태가 된다. 반대로, 일정 시간 동안 고 전류를 흘리게 되면 고온 가열 상태에 의해 비결정상이 형성되어 고 저항 소자인 상 변화 저항 소자(4)가 리셋(RESET) 상태가 된다. 따라서, 이 두 개의 상(Phase) 차이가 전기적인 저항 변화로 표현되어 나타나게 된다.
이에 따라, 라이트 동작 모드시 세트(Set) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 낮은 전압을 긴 시간 동안 인가하게 된다. 반면에, 라이트 동작 모드시 리셋(Reset) 상태를 라이트 하기 위해 상 변화 저항 소자(4)에 높은 전압을 짧은 시간 동안 인가하게 된다.
하지만, 이러한 상 변화 저항 소자를 이용한 상 변화 메모리 장치의 가장 큰 문제점 중의 하나가 바로 셀에 데이터를 라이트 하기 위한 라이트 전류가 너무 크다는 것이다. 따라서, 데이터를 동시에 라이트할 수 있는 셀의 수가 제한적이어서 라이트 성능이 현격히 저하되는 단점이 있다.
또한, 종래의 상 변화 메모리 장치는 세트 데이터의 라이트 동작시 세트 데이터의 펄스 형태가 일정 시간 동안 인에이블 되는 단일 펄스의 형태를 가지게 된다. 이에 따라, 세트 데이터의 펄스를 용이하게 제어할 수 없게 된다. 이러한 경우 세트 데이터의 라이트 동작시 동일한 라이트 전압이 계속적으로 공급되어 라이트 특성이 감소하게 될 뿐만 아니라 전력 소모가 커지게 된다.
본 발명은 다음과 같은 목적을 갖는다.
첫째, 상 변화 저항 소자를 이용한 메모리 장치에 있어서 라이트 전류의 증가 없이 복수개의 셀에 데이터를 동시에 라이트하고 라이트 시간을 줄일 수 있도록 하는데 그 목적이 있다.
둘째, 세트 데이터의 라이트 동작시 세트 펄스를 계단 파형으로 구현하여 세트 데이터의 라이트 속도 및 동작 특성을 향상시킬 수 있도록 하는데 그 목적이 있다.
상기한 목적을 달성하기 위한 본 발명의 상 변화 메모리 장치는, 셀 구동 전압을 공급하는 리드/라이트 비트라인; 리드/라이트 비트라인과 연결되어 워드라인에 의해 제어되는 선택 스위치; 선택 스위치와 소스라인 사이에 직렬 연결되어 셀 구동 전압에 따라 데이터의 리드/라이트가 이루어지는 복수개의 상 변화 저항 셀; 복수개의 상 변화 저항 셀과 각각 병렬 연결되어 복수개의 비트라인에 인가되는 구동전압에 의해 선택적으로 제어되는 복수개의 스위칭 소자; 및 데이터의 라이트 동작시, 시간에 따라 단계적으로 변화되는 계단형 펄스를 갖는 전압을 생성하여 구동전압으로 공급하는 라이트 구동부를 포함하는 것을 특징으로 한다.
본 발명은 다음과 같은 효과를 제공한다.
첫째, 상 변화 저항 소자를 이용한 메모리 장치에 있어서 라이트 전류의 증가 없이 복수개의 셀에 데이터를 동시에 라이트하고 라이트 시간을 줄일 수 있도록 한다.
둘째, 세트 데이터의 라이트 동작시 세트 펄스를 계단 파형으로 구현하여 세트 데이터의 라이트 속도 및 동작 특성을 향상시킬 수 있도록 하는 효과를 제공한다.
아울러 본 발명의 바람직한 실시예는 예시의 목적을 위한 것으로, 당업자라면 첨부된 특허청구범위의 기술적 사상과 범위를 통해 다양한 수정, 변경, 대체 및 부가가 가능할 것이며, 이러한 수정 변경 등은 이하의 특허청구범위에 속하는 것으로 보아야 할 것이다.
이하, 첨부한 도면을 참조하여 본 발명의 실시예에 대해 상세히 설명하고자 한다.
도 4는 본 발명에 따른 상 변화 메모리 장치의 회로도이다.
본 발명은 선택 스위치 N1와, 복수개의 상 변화 저항 셀 PCR1~PCRn 및 복수개의 스위칭 소자 N2~N5를 포함한다.
여기서, 선택 스위치 N1와 복수개의 스위칭 소자 N2~N5는 NMOS트랜지스터로 이루어지는 것이 바람직하다. 선택 스위치 N1는 리드/라이트 비트라인 RWBL과 단위 셀 UC1 사이에 연결되어 게이트 단자가 워드라인 WL과 연결된다.
그리고, 각각의 단위 셀 UC1은 하나의 상 변화 저항 셀 PCR1과 하나의 스위칭 소자 N2가 병렬로 연결된다. 상 변화 저항 셀 PCR1의 한쪽 전극은 스위칭 소자 N2의 소스 단자와 연결되고, 상 변화 저항 셀 PCR1의 다른 쪽 전극은 스위칭 소자 N2의 드레인 단자와 연결된다. 또한, 스위칭 소자 N2~N5의 게이트 단자는 복수개의 비트라인 BL1~BLn에 일대일 대응하여 연결된다.
또한, 복수개의 상 변화 저항 셀 RCR1~RCRn 들은 선택 스위치 N1와 소스 라인 SL 사이에서 서로 직렬 연결된다. 즉, 한 개의 상 변화 저항 셀 PCR1의 소스 단자는 인접한 상 변화 저항 셀 PCR2의 드레인 단자에 연결된다. 직렬 연결된 복수개의 상 변화 저항 셀 RCR1~PCRn들 중 첫 번째 상 변화 저항 셀 PCR1은 선택 스위치 N1에 연결되고, 마지막 상 변화 저항 셀 PCRn은 소스라인 SL에 연결된다.
도 5는 도 4의 실시예에 따른 상 변화 메모리 장치의 라이트 모드시의 동작 파형도이다.
본 발명에서는 라이트 모드시 선택 스위치 N1과 소스 라인 SL 사이에 연결된 모든 단위 셀이 선택된 경우를 가정한다. 이러한 경우 모든 단위 셀과 연결되는 비트라인 BL1~BLn 들에 인가되는 전압을 선택적으로 조정하여 해당 데이터를 복수개의 상 변화 저항 셀 PCR1~PCRn에 동시에 라이트 하게 된다.
먼저, t0 구간에서는 워드라인 WL, 리드/라이트 비트라인 RWBL, 소스라인 SL 및 복수개의 비트라인 BL1~BLn 들은 모두 로우 레벨을 유지하게 된다. 이에 따라, 선택 스위치 N1가 턴오프 상태를 유지하게 되어 단위 셀과 리드/라이트 비트라인 RWBL 과의 연결이 차단된다.
이후에, 라이트 구간 t1의 진입시 워드라인 WL이 하이 레벨로 천이하게 된다. 이에 따라, 선택 스위치 N1가 턴온 되어 모든 단위 셀 중 상 변화 저항 셀 PCR1이 리드/라이트 비트라인 RWBL과 연결된다.
이때, 소스 라인 SL은 그라운드 전압 레벨을 유지하게 된다. 그리고, 리드/라이트 비트라인 RWBL에 셀 구동 전압 중 데이터를 라이트 하기 위한 라이트 전압 Vwrite을 인가한다. 이에 따라, 모든 상 변화 저항 셀 PCR1~PCRn에 해당하는 데이터를 각각 동시에 라이트 할 수 있게 된다.
예를 들어, 상 변화 저항 셀 PCR1에 세트(Set) 상태, 즉, 데이터 "0"을 라이트 할 경우, 상 변화 저항 셀 PCR1과 연결된 비트라인 BL1이 하이 전압 레벨로 천이하게 된다. 이에 따라, 스위칭 소자 N2가 턴온 되어 선택 스위치 N1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCR1과 스위칭 소자 N2에 인가된다.
이때, 선택된 비트라인 BL1에는 계단 형태의 구동전압이 인가된다. 즉, 비트라인 BL1의 전압이 일정 시간차에 따라 단계적으로 상승하게 되는 펄스 형태가 되도록 점차적으로 큰 구동전압 값이 공급된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCR1과 스위칭 소자 N2에 나누어 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCR1에는 처음에 많은 양의 전류가 흐르게 된다. 이후에, 비트라인 BL1의 전압이 계단형으로 서서히 상승함에 따라 상 변화 저항 셀 PCR1에 흐르는 전류가 점차적으로 작아지게 되고 스위칭 소자 N2에 흐르는 전류는 증가하게 된다.
이에 따라, 상 변화 저항 셀 PCR1에 데이터 "0"이 라이트 된다. 즉, 선택 스위치 N1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCR1에 리셋 전류보다 낮은 세트 전류(Set current)가 흐르게 된다.
그리고, 상 변화 저항 셀 PCR2에 리셋(Reset) 상태, 즉, 데이터 "1"을 라이 트 할 경우, 상 변화 저항 셀 PCR2과 연결된 비트라인 BL2이 로우 전압 레벨을 유지하게 된다. 이에 따라, 스위칭 소자 N3가 턴오프 되어 선택 스위치 N1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCR2과 스위칭 소자 N3에 인가된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCR2에만 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCR2에 흐르는 전류는 전체 전류에 해당하게 되어 상 변화 저항 셀 PCR2에 데이터 "1"이 라이트 된다. 즉, 선택 스위치 N1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCR2에 리셋 전류가 흐르게 된다.
또한, 상 변화 저항 셀 PCRn-1에 세트(Set) 상태, 즉, 데이터 "0"을 라이트 할 경우, 상 변화 저항 셀 PCRn-1과 연결된 비트라인 BLn-1이 하이 전압 레벨로 천이하게 된다. 이에 따라, 스위칭 소자 N4가 턴온 되어 선택 스위치 N1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCRn-1과 스위칭 소자 N4에 인가된다.
이때, 선택된 비트라인 BLn-1에는 계단 형태의 펄스를 갖는 구동전압이 인가된다. 즉, 비트라인 BLn-1에 인가되는 구동전압은 일정 시간차에 따라 단계적으로 상승하게 되는 펄스 형태가 되도록 점차적으로 큰 전압 값이 공급된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCRn-1과 스위칭 소자 N4에 나누어 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCRn-1에는 처음에 많은 양의 전류가 흐르게 된다. 이후에, 비트라인 BLn-1의 전압이 계단형으로 서서히 상승함에 따라 상 변화 저항 셀 PCRn-1에 흐르는 전류가 점차적으로 작아지게 되고 스위칭 소자 N4에 흐르는 전류는 증가하게 된다.
이에 따라, 상 변화 저항 셀 PCRn-1에 데이터 "0"이 라이트 된다. 즉, 선택 스위치 N1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCRn-1에 리셋 전류보다 낮은 세트 전류(Set current)가 흐르게 된다.
그리고, 상 변화 저항 셀 PCRn에 리셋(Reset) 상태, 즉, 데이터 "1"을 라이트 할 경우, 상 변화 저항 셀 PCRn과 연결된 비트라인 BLn이 로우 전압 레벨을 유지하게 된다. 이에 따라, 스위칭 소자 N5가 턴오프 되어 선택 스위치 N1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCRn과 스위칭 소자 N5에 인가된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCRn에만 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCRn에 흐르는 전류는 전체 전류에 해당하게 되어 상 변화 저항 셀 PCRn에 데이터 "1"이 라이트 된다. 즉, 선택 스위치 N1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCRn에 리셋 전류가 흐르게 된다.
이와 같이, 선택 스위치 N1를 통해 흐르게 되는 전체 전류는 동일하고, 세트 상태가 라이트 되는 상 변화 저항 셀 PCR1,PCRn-1에는 처음에는 리셋과 같은 큰 전류가 흐르게 되고 그 이후에 점차적으로 낮아지는 계단형 세트 전류가 흐르게 된다. 그리고, 리셋 상태가 라이트 되는 상 변화 저항 셀 PCR2,PCRn에는 큰 리셋 전류가 흐르게 된다.
이러한 본 발명은 직렬 연결된 상 변화 저항 셀 PCR1~PCRn에 따라, 라이트 전류의 증가 없이 복수개의 상 변화 저항 셀 PCR1~PCRn에 동시에 데이터를 라이트할 수 있도록 한다. 이에 따라, 본 발명은 종래 기술에 비해 셀에 데이터를 라이트 하기 위한 라이트 전류의 크기를 1/N로 줄일 수 있게 된다. 그리고, 본 발명은 종래 기술에 비해 셀에 데이터를 라이트 하기 위한 라이트 시간을 1/N로 줄일 수 있게 된다.
도 6은 도 5의 상 변화 메모리 장치에서 세트 라이트 모드시의 동작 파형을 설명하기 위한 도면이다.
세트 데이터를 라이트 하기 위해 선택된 비트라인 BL1에 단계적으로 상승하게 되는 구동 전압을 인가하게 된다. 이에 따라, 라이트 전류가 상 변화 저항 셀 PCR1과 스위칭 소자 N2에 나누어 흐르게 된다.
이러한 경우 상 변화 저항 셀 PCR1에는 처음에 많은 양의 전류가 흐르게 된다. 이후에, 비트라인 BL1의 전압이 계단형으로 서서히 상승함에 따라 상 변화 저항 셀 PCR1의 양단에 흐르는 전압 및 전류가 점차적으로 작아지게 된다.
도 7은 본 발명에 따른 상 변화 메모리 장치의 셀 어레이를 나타낸 도면이다.
본 발명은 복수개의 리드/라이트 비트라인 RWBL1~RWBLn이 로오 방향으로 배열된다. 그리고, 복수개의 비트라인 BL1~BLn이 로오 방향으로 배열된다. 또한, 복수개의 워드라인 WL1~WLn이 컬럼 방향으로 배열된다.
또한, 복수개의 리드/라이트 비트라인 RWBL1~RWBLn과 복수개의 워드라인 WL1~WLn이 교차하는 영역에 선택 스위치 N1가 배열된다. 이러한 선택 스위치 N1는 로오 및 컬럼 방향으로 복수개 배열된다.
그리고, 복수개의 비트라인 BL1~BLn과 복수개의 워드라인 WL1~WLn이 교차하는 영역에 단위 셀 UC이 배열된다. 이러한 단위 셀 UC은 로오 및 컬럼 방향으로 복수개 배열된다. 여기서, 하나의 리드/라이트 비트라인 RWBL은 복수개의 선택 스위치 N1에 의해 공유된다. 그리고, 하나의 소스 라인 SL은 복수개의 단위 셀 UC에 의해 공유된다.
또한, 리드/라이트 비트라인 RWBL은 센스앰프 SA 및 글로벌 라이트 구동부 GWD에 연결된다. 이에 따라, 센스앰프 SA는 리드 동작 모드시 리드/라이트 비트라인 RWBL을 통해 인가되는 센싱 전압 Vsense을 센싱 및 증폭하게 된다. 그리고, 글로벌 라이트 구동부 GWD는 라이트 동작 모드시 리드/라이트 비트라인 RWBL에 라이트 전압 Vwrite을 공급하게 된다.
그리고, 각각의 비트라인 BL은 라이트 구동부 WD에 연결된다. 이에 따라, 리드 또는 라이트 동작 모드시 라이트 구동부 WD의 전압에 따라 비트라인 BL에 인가되는 전압을 선택적으로 제어하여 해당하는 단위 셀 UC을 선택하도록 한다. 즉, 라이트 구동부 WD의 제어에 따라 비트라인 BL에 인가되는 구동전압이 점차적으로 상승하게 되는 계단형 펄스를 갖도록 한다.
또한, 소스 라인 SL은 소스 구동부 SD에 연결된다. 이에 따라, 리드 또는 라이트 동작 모드시 소스 구동부 SD의 전압(그라운드 전압)에 따라 소스 라인 SL에 인가되는 전압을 선택적으로 조정할 수 있도록 한다.
도 8은 본 발명에 따른 상 변화 메모리 장치의 다른 실시예이다.
본 발명은 선택 스위치 P1와, 복수개의 상 변화 저항 셀 PCR1~PCRn 및 복수개의 스위칭 소자 P2~P5를 포함한다.
여기서, 선택 스위치 P1와 복수개의 스위칭 소자 P2~P5는 PMOS트랜지스터로 이루어지는 것이 바람직하다. 선택 스위치 P1는 리드/라이트 비트라인 RWBL과 단위 셀 UC1 사이에 연결되어 게이트 단자가 워드라인 WL과 연결된다.
그리고, 각각의 단위 셀 UC1은 하나의 상 변화 저항 셀 PCR1과 하나의 스위칭 소자 P2가 병렬로 연결된다. 상 변화 저항 셀 PCR1의 한쪽 전극은 스위칭 소자 P2의 드레인 단자와 연결되고, 상 변화 저항 셀 PCR1의 다른 쪽 전극은 스위칭 소자 P2의 소스 단자와 연결된다. 또한, 스위칭 소자 P2~P5의 게이트 단자는 복수개의 비트라인 BL1~BLn에 일대일 대응하여 연결된다.
또한, 복수개의 상 변화 저항 셀 RCR1~RCRn 들은 선택 스위치 P1와 소스 라인 SL 사이에서 서로 직렬 연결된다. 즉, 한 개의 상 변화 저항 셀 PCR1의 드레인 단자는 인접한 상 변화 저항 셀 PCR2의 소스 단자에 연결된다. 직렬 연결된 복수개의 상 변화 저항 셀 RCR1~PCRn들 중 첫 번째 상 변화 저항 셀 PCR1은 선택 스위치 P1에 연결되고, 마지막 상 변화 저항 셀 PCRn은 소스라인 SL에 연결된다.
도 9는 도 8의 실시예에 따른 상 변화 메모리 장치의 라이트 모드시의 동작 파형도이다.
본 발명에서는 라이트 모드시 선택 스위치 P1와 소스 라인 SL 사이에 연결된 모든 단위 셀이 선택된 경우를 가정한다. 이러한 경우 모든 단위 셀과 연결되는 비트라인 BL1~BLn 들에 인가되는 전압을 선택적으로 조정하여 해당 데이터를 복수개의 상 변화 저항 셀 PCR1~PCRn에 동시에 라이트 하게 된다.
먼저, t0 구간에서는 워드라인 WL이 하이 레벨을 유지하게 된다. 그리고, 리드/라이트 비트라인 RWBL, 소스라인 SL 및 복수개의 비트라인 BL1~BLn 들은 모두 로우 레벨을 유지하게 된다. 이에 따라, 선택 스위치 P1가 턴오프 상태를 유지하게 되어 단위 셀과 리드/라이트 비트라인 RWBL 과의 연결이 차단된다.
이후에, 라이트 구간 t1의 진입시 워드라인 WL이 로우 레벨로 천이하게 된다. 이에 따라, 선택 스위치 P1가 턴온 되어 모든 단위 셀 중 상 변화 저항 셀 PCR1이 리드/라이트 비트라인 RWBL과 연결된다.
이때, 소스 라인 SL은 그라운드 전압 레벨을 유지하게 된다. 그리고, 리드/라이트 비트라인 RWBL에 셀 구동 전압 중 데이터를 라이트 하기 위한 라이트 전압 Vwrite을 인가한다. 이에 따라, 모든 상 변화 저항 셀 PCR1~PCRn에 해당하는 데이터를 각각 동시에 라이트 할 수 있게 된다.
예를 들어, 상 변화 저항 셀 PCR1에 세트(Set) 상태, 즉, 데이터 "0"을 라이트 할 경우, 상 변화 저항 셀 PCR1과 연결된 비트라인 BL1이 로우 전압 레벨로 천이하게 된다. 이에 따라, 스위칭 소자 P2가 턴온 되어 선택 스위치 P1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCR1과 스위칭 소자 P2에 인가된다.
이때, 선택된 비트라인 BL1에는 계단 형태의 구동전압이 인가된다. 즉, 비트라인 BL1의 전압이 일정 시간차에 따라 단계적으로 하강하게 되는 펄스 형태가 되도록 점차적으로 작은 구동전압 값이 공급된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCR1과 스위칭 소자 P2에 나누어 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCR1에는 처음에 많은 양의 전류가 흐르게 된다. 이후에, 비트라인 BL1의 전압이 계단형으로 서서히 감소함에 따라 상 변화 저항 셀 PCR1에 흐르는 전류가 점차적으로 작아지게 되고 스위칭 소자 P2에 흐르는 전류는 증가하게 된다.
이에 따라, 상 변화 저항 셀 PCR1에 데이터 "0"이 라이트 된다. 즉, 선택 스위치 P1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCR1에 리셋 전류보다 낮은 세트 전류(Set current)가 흐르게 된다.
그리고, 상 변화 저항 셀 PCR2에 리셋(Reset) 상태, 즉, 데이터 "1"을 라이트 할 경우, 상 변화 저항 셀 PCR2과 연결된 비트라인 BL2이 하이 전압 레벨로 천이하게 된다. 이에 따라, 스위칭 소자 P3가 턴오프 되어 선택 스위치 P1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCR2과 스위칭 소자 P3에 인가된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCR2에만 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCR2에 흐르는 전류는 전체 전류에 해당하게 되어 상 변화 저항 셀 PCR2에 데이터 "1"이 라이트 된다. 즉, 선택 스위치 P1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCR2에 리셋 전류가 흐르게 된다.
또한, 상 변화 저항 셀 PCRn-1에 세트(Set) 상태, 즉, 데이터 "0"을 라이트 할 경우, 상 변화 저항 셀 PCRn-1과 연결된 비트라인 BLn-1이 로우 전압 레벨로 천 이하게 된다. 이에 따라, 스위칭 소자 P4가 턴온 되어 선택 스위치 P1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCRn-1과 스위칭 소자 P4에 인가된다.
이때, 선택된 비트라인 BLn-1에는 계단 형태의 펄스를 갖는 구동전압이 인가된다. 즉, 비트라인 BLn-1에 인가되는 구동전압은 일정 시간차에 따라 단계적으로 감소하게 되는 펄스 형태가 되도록 점차적으로 작은 전압 값이 공급된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCRn-1과 스위칭 소자 P4에 나누어 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCRn-1에는 처음에 많은 양의 전류가 흐르게 된다. 이후에, 비트라인 BLn-1의 전압이 계단형으로 서서히 감소함에 따라 상 변화 저항 셀 PCRn-1에 흐르는 전류가 점차적으로 작아지게 되고 스위칭 소자 P4에 흐르는 전류는 증가하게 된다.
이에 따라, 상 변화 저항 셀 PCRn-1에 데이터 "0"이 라이트 된다. 즉, 선택 스위치 P1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCRn-1에 리셋 전류보다 낮은 세트 전류(Set current)가 흐르게 된다.
그리고, 상 변화 저항 셀 PCRn에 리셋(Reset) 상태, 즉, 데이터 "1"을 라이트 할 경우, 상 변화 저항 셀 PCRn과 연결된 비트라인 BLn이 하이 전압 레벨을 유지하게 된다. 이에 따라, 스위칭 소자 P5가 턴오프 되어 선택 스위치 P1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCRn과 스위칭 소자 P5에 인가된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCRn에만 흐르게 된다. 이러한 경 우 상 변화 저항 셀 PCRn에 흐르는 전류는 전체 전류에 해당하게 되어 상 변화 저항 셀 PCRn에 데이터 "1"이 라이트 된다. 즉, 선택 스위치 P1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCRn에 리셋 전류가 흐르게 된다.
도 10은 본 발명에 따른 상 변화 메모리 장치의 또 다른 실시예이다.
본 발명은 선택 스위치 B1와, 복수개의 상 변화 저항 셀 PCR1~PCRn 및 복수개의 스위칭 소자 B2~B5를 포함한다.
여기서, 선택 스위치 B1와 복수개의 스위칭 소자 B2~B5는 바이폴라 정션 트랜지스터(BJT; Bipolar Junction Transistor)로 이루어지는 것이 바람직하다. 본 발명의 실시예에서는 선택 스위치 B1와 복수개의 스위칭 소자 B2~B5를 NPN형 바이폴라 정션 트랜지스터로 설명하였지만, 본 발명은 이에 한정되는 것이 아니라, PNP형 바이폴라 정션 트랜지스터로 구현할 수도 있다.
선택 스위치 B1는 리드/라이트 비트라인 RWBL과 단위 셀 UC1 사이에 연결되어 게이트 단자가 워드라인 WL과 연결된다. 즉, 선택 스위치 B1의 베이스 단자는 워드라인 WL과 연결된다. 그리고, 선택 스위치 B1의 콜렉터 단자는 리드/라이트 비트라인 RWBL과 연결되고, 이미터 단자는 단위 셀 UC1과 연결된다.
그리고, 각각의 단위 셀 UC1은 하나의 상 변화 저항 셀 PCR1과 하나의 스위칭 소자 B2가 병렬로 연결된다. 상 변화 저항 셀 PCR1의 한쪽 전극은 스위칭 소자 B2의 콜렉터 단자와 연결되고, 상 변화 저항 셀 PCR1의 다른 쪽 전극은 스위칭 소자 B2의 이미터 단자와 연결된다.
또한, 스위칭 소자 B2~B5의 베이스 단자는 복수개의 비트라인 BL1~BLn에 일대일 대응하여 연결된다. 그리고, 스위칭 소자 B2~B5의 콜렉터 단자는 상 변화 저항 셀 PCR의 한쪽 전극에 연결되고, 이미터 단자는 상 변화 저항 셀 PCR의 다른 한쪽 전극에 연결된다.
또한, 복수개의 상 변화 저항 셀 RCR1~RCRn 들은 선택 스위치 B1와 소스 라인 SL 사이에서 서로 직렬 연결된다. 즉, 한 개의 상 변화 저항 셀 PCR1의 한쪽 전극은 인접한 상 변화 저항 셀 PCR2의 다른 쪽 전극에 연결된다. 직렬 연결된 복수개의 상 변화 저항 셀 RCR1~PCRn들 중 첫 번째 상 변화 저항 셀 PCR1은 선택 스위치 B1에 연결되고, 마지막 상 변화 저항 셀 PCRn은 소스라인 SL에 연결된다.
도 11은 도 10의 실시예에 따른 상 변화 메모리 장치의 라이트 모드시의 동작 파형도이다.
본 발명에서는 라이트 모드시 선택 스위치 B1과 소스 라인 SL 사이에 연결된 모든 단위 셀이 선택된 경우를 가정한다. 이러한 경우 모든 단위 셀과 연결되는 비트라인 BL1~BLn 들에 인가되는 전압을 선택적으로 조정하여 해당 데이터를 복수개의 상 변화 저항 셀 PCR1~PCRn에 동시에 라이트 하게 된다.
먼저, t0 구간에서는 워드라인 WL, 리드/라이트 비트라인 RWBL, 소스라인 SL 및 복수개의 비트라인 BL1~BLn 들은 모두 로우 레벨을 유지하게 된다. 이에 따라, 선택 스위치 B1가 턴오프 상태를 유지하게 되어 단위 셀과 리드/라이트 비트라인 RWBL 과의 연결이 차단된다.
이후에, 라이트 구간 t1의 진입시 워드라인 WL이 하이 레벨로 천이하게 된 다. 이에 따라, 선택 스위치 B1가 턴온 되어 모든 단위 셀 중 상 변화 저항 셀 PCR1이 리드/라이트 비트라인 RWBL과 연결된다.
이때, 소스 라인 SL은 그라운드 전압 레벨을 유지하게 된다. 그리고, 리드/라이트 비트라인 RWBL에 셀 구동 전압 중 데이터를 라이트 하기 위한 라이트 전압 Vwrite을 인가한다. 이에 따라, 모든 상 변화 저항 셀 PCR1~PCRn에 해당하는 데이터를 각각 동시에 라이트 할 수 있게 된다.
예를 들어, 상 변화 저항 셀 PCR1에 세트(Set) 상태, 즉, 데이터 "0"을 라이트 할 경우, 상 변화 저항 셀 PCR1과 연결된 비트라인 BL1이 하이 전압 레벨로 천이하게 된다. 이에 따라, 스위칭 소자 B2가 턴온 되어 선택 스위치 B1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCR1과 스위칭 소자 B2에 인가된다.
이때, 선택된 비트라인 BL1에는 계단 형태의 구동전압이 인가된다. 즉, 비트라인 BL1의 전압이 일정 시간차에 따라 단계적으로 상승하게 되는 펄스 형태가 되도록 점차적으로 큰 구동전압 값이 공급된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCR1과 스위칭 소자 B2에 나누어 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCR1에는 처음에 많은 양의 전류가 흐르게 된다. 이후에, 비트라인 BL1의 전압이 계단형으로 서서히 상승함에 따라 상 변화 저항 셀 PCR1에 흐르는 전류가 점차적으로 작아지게 되고 스위칭 소자 B2에 흐르는 전류는 증가하게 된다.
이에 따라, 상 변화 저항 셀 PCR1에 데이터 "0"이 라이트 된다. 즉, 선택 스위치 B1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변 화 저항 셀 PCR1에 리셋 전류보다 낮은 세트 전류(Set current)가 흐르게 된다.
그리고, 상 변화 저항 셀 PCR2에 리셋(Reset) 상태, 즉, 데이터 "1"을 라이트 할 경우, 상 변화 저항 셀 PCR2과 연결된 비트라인 BL2이 로우 전압 레벨을 유지하게 된다. 이에 따라, 스위칭 소자 B3가 턴오프 되어 선택 스위치 B1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCR2과 스위칭 소자 B3에 인가된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCR2에만 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCR2에 흐르는 전류는 전체 전류에 해당하게 되어 상 변화 저항 셀 PCR2에 데이터 "1"이 라이트 된다. 즉, 선택 스위치 B1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCR2에 리셋 전류가 흐르게 된다.
또한, 상 변화 저항 셀 PCRn-1에 세트(Set) 상태, 즉, 데이터 "0"을 라이트 할 경우, 상 변화 저항 셀 PCRn-1과 연결된 비트라인 BLn-1이 하이 전압 레벨로 천이하게 된다. 이에 따라, 스위칭 소자 B4가 턴온 되어 선택 스위치 B1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCRn-1과 스위칭 소자 B4에 인가된다.
이때, 선택된 비트라인 BLn-1에는 계단 형태의 펄스를 갖는 구동전압이 인가된다. 즉, 비트라인 BLn-1에 인가되는 구동전압은 일정 시간차에 따라 단계적으로 상승하게 되는 펄스 형태가 되도록 점차적으로 큰 전압 값이 공급된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCRn-1과 스위칭 소자 B4에 나누어 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCRn-1에는 처음에 많은 양의 전류가 흐르게 된다. 이후에, 비트라인 BLn-1의 전압이 계단형으로 서서히 상승함에 따라 상 변화 저항 셀 PCRn-1에 흐르는 전류가 점차적으로 작아지게 되고 스위칭 소자 B4에 흐르는 전류는 증가하게 된다.
이에 따라, 상 변화 저항 셀 PCRn-1에 데이터 "0"이 라이트 된다. 즉, 선택 스위치 B1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCRn-1에 리셋 전류보다 낮은 세트 전류(Set current)가 흐르게 된다.
그리고, 상 변화 저항 셀 PCRn에 리셋(Reset) 상태, 즉, 데이터 "1"을 라이트 할 경우, 상 변화 저항 셀 PCRn과 연결된 비트라인 BLn이 로우 전압 레벨을 유지하게 된다. 이에 따라, 스위칭 소자 B5가 턴오프 되어 선택 스위치 B1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCRn과 스위칭 소자 B5에 인가된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCRn에만 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCRn에 흐르는 전류는 전체 전류에 해당하게 되어 상 변화 저항 셀 PCRn에 데이터 "1"이 라이트 된다. 즉, 선택 스위치 B1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCRn에 리셋 전류가 흐르게 된다.
이와 같이, 선택 스위치 B1를 통해 흐르게 되는 전체 전류는 동일하고, 세트 상태가 라이트 되는 상 변화 저항 셀 PCR1,PCRn-1에는 처음에는 리셋과 같은 큰 전류가 흐르게 되고 그 이후에 점차적으로 낮아지는 계단형 세트 전류가 흐르게 된 다. 그리고, 리셋 상태가 라이트 되는 상 변화 저항 셀 PCR2,PCRn에는 큰 리셋 전류가 흐르게 된다.
도 12는 본 발명에 따른 상 변화 메모리 장치의 또 다른 실시예이다.
본 발명은 선택 스위치 D1와, 복수개의 상 변화 저항 셀 PCR1~PCRn 및 복수개의 스위칭 소자 D2~D5를 포함한다.
여기서, 선택 스위치 D1와 복수개의 스위칭 소자 D2~D5는 PNPN 다이오드 스위치로 이루어지는 것이 바람직하다. 본 발명의 실시예에서는 선택 스위치 D1와 복수개의 스위칭 소자 D2~D5를 PNPN 다이오드 소자로 설명하였지만, 본 발명은 이에 한정되는 것이 아니라, NPNP 다이오드 소자로 구현할 수도 있다.
선택 스위치 D1는 리드/라이트 비트라인 RWBL과 단위 셀 UC1 사이에 연결되어 P형 영역(Base)이 워드라인 WL과 연결된다. 즉, 선택 스위치 D1의 P형 영역(Base)은 워드라인 WL과 연결된다. 그리고, 선택 스위치 D1의 P형 영역(Collector)은 리드/라이트 비트라인 RWBL과 연결되고, N형 영역(Emitter)은 단위 셀 UC1과 연결된다.
그리고, 각각의 단위 셀 UC1은 하나의 상 변화 저항 셀 PCR1과 하나의 스위칭 소자 D2가 병렬로 연결된다. 상 변화 저항 셀 PCR1의 한쪽 전극은 스위칭 소자 D2의 P형 영역(Collector)과 연결되고, 상 변화 저항 셀 PCR1의 다른 쪽 전극은 스위칭 소자 D2의 N형 영역(Emitter)과 연결된다. 또한, 스위칭 소자 D2~D5의 P형 영역(Base)은 복수개의 비트라인 BL1~BLn에 일대일 대응하여 연결된다.
또한, 복수개의 상 변화 저항 셀 RCR1~RCRn 들은 선택 스위치 D1와 소스 라 인 SL 사이에서 서로 직렬 연결된다. 즉, 한 개의 상 변화 저항 셀 PCR1의 한쪽 전극은 인접한 상 변화 저항 셀 PCR2의 다른 쪽 전극에 연결된다. 직렬 연결된 복수개의 상 변화 저항 셀 RCR1~PCRn들 중 첫 번째 상 변화 저항 셀 PCR1은 선택 스위치 D1에 연결되고, 마지막 상 변화 저항 셀 PCRn은 소스라인 SL에 연결된다.
도 13은 도 12의 실시예에 따른 상 변화 메모리 장치의 라이트 모드시의 동작 파형도이다.
본 발명에서는 라이트 모드시 선택 스위치 D1과 소스 라인 SL 사이에 연결된 모든 단위 셀이 선택된 경우를 가정한다. 이러한 경우 모든 단위 셀과 연결되는 비트라인 BL1~BLn 들에 인가되는 전압을 선택적으로 조정하여 해당 데이터를 복수개의 상 변화 저항 셀 PCR1~PCRn에 동시에 라이트 하게 된다.
먼저, t0 구간에서는 워드라인 WL, 리드/라이트 비트라인 RWBL, 소스라인 SL 및 복수개의 비트라인 BL1~BLn 들은 모두 로우 레벨을 유지하게 된다. 이에 따라, 선택 스위치 D1가 턴오프 상태를 유지하게 되어 단위 셀과 리드/라이트 비트라인 RWBL 과의 연결이 차단된다.
이후에, 라이트 구간 t1의 진입시 워드라인 WL이 하이 레벨로 천이하게 된다. 이에 따라, 선택 스위치 D1가 턴온 되어 모든 단위 셀 중 상 변화 저항 셀 PCR1이 리드/라이트 비트라인 RWBL과 연결된다.
이때, 소스 라인 SL은 그라운드 전압 레벨을 유지하게 된다. 그리고, 리드/라이트 비트라인 RWBL에 셀 구동 전압 중 데이터를 라이트 하기 위한 라이트 전압 Vwrite을 인가한다. 이에 따라, 모든 상 변화 저항 셀 PCR1~PCRn에 해당하는 데이 터를 각각 동시에 라이트 할 수 있게 된다.
예를 들어, 상 변화 저항 셀 PCR1에 세트(Set) 상태, 즉, 데이터 "0"을 라이트 할 경우, 상 변화 저항 셀 PCR1과 연결된 비트라인 BL1이 하이 전압 레벨로 천이하게 된다. 이에 따라, 스위칭 소자 D2가 턴온 되어 선택 스위치 D1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCR1과 스위칭 소자 D2에 인가된다.
이때, 선택된 비트라인 BL1에는 계단 형태의 구동전압이 인가된다. 즉, 비트라인 BL1의 전압이 일정 시간차에 따라 단계적으로 상승하게 되는 펄스 형태가 되도록 점차적으로 큰 구동전압 값이 공급된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCR1과 스위칭 소자 D2에 나누어 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCR1에는 처음에 많은 양의 전류가 흐르게 된다. 이후에, 비트라인 BL1의 전압이 계단형으로 서서히 상승함에 따라 상 변화 저항 셀 PCR1에 흐르는 전류가 점차적으로 작아지게 되고 스위칭 소자 D2에 흐르는 전류는 증가하게 된다.
이에 따라, 상 변화 저항 셀 PCR1에 데이터 "0"이 라이트 된다. 즉, 선택 스위치 D1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCR1에 리셋 전류보다 낮은 세트 전류(Set current)가 흐르게 된다.
그리고, 상 변화 저항 셀 PCR2에 리셋(Reset) 상태, 즉, 데이터 "1"을 라이트 할 경우, 상 변화 저항 셀 PCR2과 연결된 비트라인 BL2이 로우 전압 레벨을 유지하게 된다. 이에 따라, 스위칭 소자 D3가 턴오프 되어 선택 스위치 D1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCR2과 스위칭 소자 D3에 인가된 다.
따라서, 라이트 전류가 상 변화 저항 셀 PCR2에만 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCR2에 흐르는 전류는 전체 전류에 해당하게 되어 상 변화 저항 셀 PCR2에 데이터 "1"이 라이트 된다. 즉, 선택 스위치 D1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCR2에 리셋 전류가 흐르게 된다.
또한, 상 변화 저항 셀 PCRn-1에 세트(Set) 상태, 즉, 데이터 "0"을 라이트 할 경우, 상 변화 저항 셀 PCRn-1과 연결된 비트라인 BLn-1이 하이 전압 레벨로 천이하게 된다. 이에 따라, 스위칭 소자 D4가 턴온 되어 선택 스위치 D1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCRn-1과 스위칭 소자 D4에 인가된다.
이때, 선택된 비트라인 BLn-1에는 계단 형태의 펄스를 갖는 구동전압이 인가된다. 즉, 비트라인 BLn-1에 인가되는 구동전압은 일정 시간차에 따라 단계적으로 상승하게 되는 펄스 형태가 되도록 점차적으로 큰 전압 값이 공급된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCRn-1과 스위칭 소자 D4에 나누어 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCRn-1에는 처음에 많은 양의 전류가 흐르게 된다. 이후에, 비트라인 BLn-1의 전압이 계단형으로 서서히 상승함에 따라 상 변화 저항 셀 PCRn-1에 흐르는 전류가 점차적으로 작아지게 되고 스위칭 소자 D4에 흐르는 전류는 증가하게 된다.
이에 따라, 상 변화 저항 셀 PCRn-1에 데이터 "0"이 라이트 된다. 즉, 선택 스위치 D1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCRn-1에 리셋 전류보다 낮은 세트 전류(Set current)가 흐르게 된다.
그리고, 상 변화 저항 셀 PCRn에 리셋(Reset) 상태, 즉, 데이터 "1"을 라이트 할 경우, 상 변화 저항 셀 PCRn과 연결된 비트라인 BLn이 로우 전압 레벨을 유지하게 된다. 이에 따라, 스위칭 소자 D5가 턴오프 되어 선택 스위치 D1를 통해 인가되는 라이트 전압 Vwrite이 상 변화 저항 셀 PCRn과 스위칭 소자 D5에 인가된다.
따라서, 라이트 전류가 상 변화 저항 셀 PCRn에만 흐르게 된다. 이러한 경우 상 변화 저항 셀 PCRn에 흐르는 전류는 전체 전류에 해당하게 되어 상 변화 저항 셀 PCRn에 데이터 "1"이 라이트 된다. 즉, 선택 스위치 D1에 흐르는 전체 전류를 리셋 전류(Reset current)로 가정할 경우, 상 변화 저항 셀 PCRn에 리셋 전류가 흐르게 된다.
이와 같이, 선택 스위치 D1를 통해 흐르게 되는 전체 전류는 동일하고, 세트 상태가 라이트 되는 상 변화 저항 셀 PCR1,PCRn-1에는 처음에는 리셋과 같은 큰 전류가 흐르게 되고 그 이후에 점차적으로 낮아지는 계단형 세트 전류가 흐르게 된다. 그리고, 리셋 상태가 라이트 되는 상 변화 저항 셀 PCR2,PCRn에는 큰 리셋 전류가 흐르게 된다.
도 1a 및 도 1b는 종래의 상 변화 저항 소자를 설명하기 위한 도면.
도 2a 및 도 2b는 종래의 상 변화 저항 소자의 원리를 설명하기 위한 도면.
도 3은 종래의 상 변화 저항 셀의 라이트 동작을 설명하기 위한 도면.
도 4는 본 발명에 따른 상 변화 메모리 장치의 구성도.
도 5는 도 4의 실시예에서 라이트 모드시의 동작 파형도.
도 6은 도 4의 실시예에서 세트 데이터의 라이트 모드시 동작 파형도를 설명하기 위한 도면.
도 7은 본 발명에 따른 상 변화 메모리 장치의 셀 어레이에 관한 구성도.
도 8은 본 발명에 따른 상 변화 메모리 장치의 다른 실시예.
도 9는 도 8의 실시예에서 라이트 모드시의 동작 파형도.
도 10은 본 발명에 따른 상 변화 메모리 장치의 또 다른 실시예.
도 11은 도 10의 실시예에서 라이트 모드시의 동작 파형도.
도 12는 본 발명에 따른 상 변화 메모리 장치의 또 다른 실시예.
도 13은 도 12의 실시예에서 라이트 모드시의 동작 파형도.

Claims (19)

  1. 셀 구동 전압을 공급하는 리드/라이트 비트라인;
    상기 리드/라이트 비트라인과 연결되어 워드라인에 의해 제어되는 선택 스위치;
    상기 선택 스위치와 소스라인 사이에 직렬 연결되어 상기 셀 구동 전압에 따라 데이터의 리드/라이트가 이루어지는 복수개의 상 변화 저항 셀;
    상기 복수개의 상 변화 저항 셀과 각각 병렬 연결되어 복수개의 비트라인에 인가되는 구동전압에 의해 선택적으로 제어되는 복수개의 스위칭 소자; 및
    상기 데이터의 라이트 동작시, 시간에 따라 단계적으로 변화되는 계단형 펄스를 갖는 전압을 생성하여 상기 구동전압으로 공급하는 라이트 구동부를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  2. 제 1항에 있어서, 상기 데이터는 세트 데이터인 것을 특징으로 하는 상 변화 메모리 장치.
  3. 제 1항에 있어서, 상기 선택 스위치는 모스 트랜지스터를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  4. 제 1항에 있어서, 상기 선택 스위치는 바이폴라 정션 트랜지스터를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  5. 제 1항에 있어서, 상기 선택 스위치는 PNPN 다이오드 소자를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  6. 제 1항에 있어서, 상기 구동전압은 단계적으로 상승하게 되는 펄스 형태를 갖는 것을 특징으로 하는 상 변화 메모리 장치.
  7. 제 1항에 있어서, 상기 구동 전압은 단계적으로 하강하게 되는 펄스 형태를 갖는 것을 특징으로 하는 상 변화 메모리 장치.
  8. 제 1항에 있어서, 상기 복수개의 스위칭 소자는 모스 트랜지스터를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  9. 제 8항에 있어서, 상기 모스 트랜지스터는 NMOS트랜지스터를 포함하고, 상기 구동 전압은 단계적으로 상승하게 되는 펄스 형태를 갖는 것을 특징으로 하는 상 변화 메모리 장치.
  10. 제 8항에 있어서, 상기 모스 트랜지스터는 PMOS트랜지스터를 포함하고, 상기 구동 전압은 단계적으로 하강하게 되는 펄스 형태를 갖는 것을 특징으로 하는 상 변화 메모리 장치.
  11. 제 1항에 있어서, 상기 복수개의 스위칭 소자는 바이폴라 정션 트랜지스터를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  12. 제 11항에 있어서, 상기 바이폴라 정션 트랜지스터는 NPN 타입이며, 상기 구동 전압은 단계적으로 상승하게 되는 펄스 형태를 갖는 것을 특징으로 하는 상 변화 메모리 장치.
  13. 제 1항에 있어서, 상기 복수개의 스위칭 소자는 PNPN 다이오드 소자를 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  14. 제 13항에 있어서, 상기 구동 전압은 단계적으로 상승하게 되는 펄스 형태를 갖는 것을 특징으로 하는 상 변화 메모리 장치.
  15. 제 1항에 있어서, 상기 복수개의 스위칭 소자는 상기 복수개의 상 변화 저항 셀과 일대일 대응하여 연결되는 것을 특징으로 하는 상 변화 메모리 장치.
  16. 제 1항에 있어서,
    상기 리드/라이트 비트라인에 상기 셀 구동 전압을 공급하는 글로벌 라이트 구동부; 및
    상기 소스 라인에 그라운드 전압 또는 라이트 전압을 공급하는 소스 구동부를 더 포함하는 것을 특징으로 하는 상 변화 메모리 장치.
  17. 제 1항에 있어서, 상기 데이터의 라이트 동작시
    상기 선택 스위치가 턴온되고 상기 리드/라이트 비트라인에 라이트 전압이 인가되며 상기 소스 라인이 그라운드 전압 레벨을 유지한 상태에서,
    상기 복수개의 상 변화 저항 셀에 제 1데이터를 라이트할 경우 해당 상 변화 저항 셀과 대응하는 스위칭 소자가 턴온되고, 제 2데이터를 라이트할 경우 해당 상 변화 저항 셀과 대응하는 스위칭 소자가 턴오프되는 것을 특징으로 하는 상 변화 메모리 장치.
  18. 제 17항에 있어서, 상기 제 1데이터는 데이터 "0" 인 것을 특징으로 하는 상 변화 메모리 장치.
  19. 제 17항에 있어서, 상기 제 2데이터는 데이터 "1" 인 것을 특징으로 하는 상 변화 메모리 장치.
KR1020070124573A 2007-12-03 2007-12-03 상 변화 메모리 장치 KR100895400B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070124573A KR100895400B1 (ko) 2007-12-03 2007-12-03 상 변화 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070124573A KR100895400B1 (ko) 2007-12-03 2007-12-03 상 변화 메모리 장치

Publications (1)

Publication Number Publication Date
KR100895400B1 true KR100895400B1 (ko) 2009-05-06

Family

ID=40861605

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070124573A KR100895400B1 (ko) 2007-12-03 2007-12-03 상 변화 메모리 장치

Country Status (1)

Country Link
KR (1) KR100895400B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102639257A (zh) * 2009-11-11 2012-08-15 国际商业机器公司 单晶相变材料
WO2012120401A1 (en) * 2011-03-10 2012-09-13 International Business Machines Corporation Cell-state determination in phase-change memory

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001155A (ko) * 1992-07-06 1994-01-10 빈센트 비. 인그라시아 기록가능 제어 워드 라인을 갖는, 비동기 집적회로 메모리 및 집적 회로 메모리
KR20050046041A (ko) * 2003-11-13 2005-05-18 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및 그에따른 상변화 방법.
KR20060004289A (ko) * 2004-07-09 2006-01-12 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
KR100674992B1 (ko) 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940001155A (ko) * 1992-07-06 1994-01-10 빈센트 비. 인그라시아 기록가능 제어 워드 라인을 갖는, 비동기 집적회로 메모리 및 집적 회로 메모리
KR20050046041A (ko) * 2003-11-13 2005-05-18 삼성전자주식회사 상변화 메모리 소자에서의 라이트 드라이버 회로 및 그에따른 상변화 방법.
KR20060004289A (ko) * 2004-07-09 2006-01-12 삼성전자주식회사 피크 전류의 감소 특성을 갖는 상변화 메모리 장치 및그에 따른 데이터 라이팅 방법
KR100674992B1 (ko) 2005-09-08 2007-01-29 삼성전자주식회사 구동전압 레벨을 변경할 수 있는 상 변화 메모리 장치

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102639257A (zh) * 2009-11-11 2012-08-15 国际商业机器公司 单晶相变材料
WO2012120401A1 (en) * 2011-03-10 2012-09-13 International Business Machines Corporation Cell-state determination in phase-change memory
US8755214B2 (en) 2011-03-10 2014-06-17 International Business Machines Corporation Determining cell-state in phase-change memory
US8780611B2 (en) 2011-03-10 2014-07-15 International Business Machines Corporation Determining cell-state in phase-change memory

Similar Documents

Publication Publication Date Title
US7903448B2 (en) Resistance random access memory having common source line
KR101126846B1 (ko) 반도체 기억 장치 및 반도체 장치
US7663910B2 (en) Phase change memory device
US7283387B2 (en) Phase change random access memory device having variable drive voltage circuit
US8243504B2 (en) Phase change memory device with reference cell array
KR100887069B1 (ko) 상 변화 메모리 장치
US7957180B2 (en) Phase change memory device having decentralized driving units
US9013917B2 (en) Semiconductor memory device
KR101201858B1 (ko) 반도체 메모리 장치
US8189373B2 (en) Phase change memory device using a multiple level write voltage
EP2286410B1 (en) System and method for mitigating reverse bias leakage
KR100895400B1 (ko) 상 변화 메모리 장치
KR101077426B1 (ko) 반도체 메모리 장치
KR100934852B1 (ko) 상 변화 메모리 장치
KR101051166B1 (ko) 상 변화 메모리 장치
US10522220B2 (en) Phase change memory device with selector MOS transistors and source line clustering
KR100905172B1 (ko) 상 변화 메모리 장치
KR100919583B1 (ko) 상 변화 메모리 장치
KR20090037765A (ko) 상 변화 메모리 장치
KR20090016198A (ko) 상 변화 메모리 장치 및 그 동작방법
KR20090010602A (ko) 상 변화 메모리 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee