KR940001155A - 기록가능 제어 워드 라인을 갖는, 비동기 집적회로 메모리 및 집적 회로 메모리 - Google Patents

기록가능 제어 워드 라인을 갖는, 비동기 집적회로 메모리 및 집적 회로 메모리 Download PDF

Info

Publication number
KR940001155A
KR940001155A KR1019930011057A KR930011057A KR940001155A KR 940001155 A KR940001155 A KR 940001155A KR 1019930011057 A KR1019930011057 A KR 1019930011057A KR 930011057 A KR930011057 A KR 930011057A KR 940001155 A KR940001155 A KR 940001155A
Authority
KR
South Korea
Prior art keywords
signal
row address
bit line
row
word line
Prior art date
Application number
KR1019930011057A
Other languages
English (en)
Other versions
KR100284371B1 (ko
Inventor
디. 베이더 마크
더블유. 죤스 케네스
엘. 왕 칼
장 레이
Original Assignee
빈센트 비. 인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 빈센트 비. 인그라시아, 모토로라 인코포레이티드 filed Critical 빈센트 비. 인그라시아
Publication of KR940001155A publication Critical patent/KR940001155A/ko
Application granted granted Critical
Publication of KR100284371B1 publication Critical patent/KR100284371B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/12—Bit line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, equalising circuits, for bit lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/18—Address timing or clocking circuits; Address control signal generation or management, e.g. for row address strobe [RAS] or column address strobe [CAS] signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
    • G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Static Random-Access Memory (AREA)
  • Dram (AREA)

Abstract

판독 사이클과 기록 사이클을 수행하는 메모리(20)는 워드 라인(32)과 라인쌍(34)의 교차 지점에 위치된다. 기록 제어 회로(44)는 기록 가능 신호(write enable signal)를 수신한다. 기록 가능 신호의 논리 상태는 데이타를 메모리(20)에 기록하거나 메모리(20)로 부터 데이타를 판독하는 것을 결정한다. 메모리 (20)는 워드 라인(32)을 선택하는 행 어드레스 디코더를 포함한다. 기록 사이클 동안, 기록 제어 회로(44)와 단축 지연 회로(45)에 의해 발생된 제어신호가 행 프레디코더(42)에 공급된다. 이전의 행 어드레스가 래치되고, 상기 기록 가능 신호가 판독 사이클을 시작하기 위해 상태를 변화시킬 때까지 새로운 어드레스가 새로운 워드 라인을 선택 하는 것을 막는다.
기록 가능 신호로 워드 라인의 선택을 제어하면, 판독 사이클이 시작되기 전에 비트 라인 등화를 발생시킬 수 있음을 보장한다.

Description

기록가능 제어 워드 라인을 갖는, 비동기 집적회로 메모리 및 집적 회로 메모리
본 내용은 요부공개 건이므로 전문내용을 수록하지 않았음
제1도는 본 발명에 따른 지적화된 회로 메모리의 블럭도,
제2도는 본 발명에 따른 제1도의 행 프레디코더(predecoder)의 일부의 부분 블럭 개략도,
제4도는 본 발명에 따른 제1도의 메모리의 기록 제어 회로의 일부의 부분 블럭 개략도.

Claims (3)

  1. 제1논리 상태에 있는 기록 가능 신호에 의해서 지시되어, 선택된 비트 라인쌍(34)을 통해서 선택된 메모리 셀(30)내로 데이타를 기록하는 기록 사이클과, 제2논리 상태에 있는 상기 기록 가능 신호에 의해서 지시되어, 선택된 비트 라인쌍(34)상에 제공되어진 데이타를 판독 사이클을 구비한 집적 회로 메모리(20)에 있어서, 워드 라인들(32)과 비트 라인쌍들(34)에 접속되어 있으며, 접속된 상기 워드 라인이 인에이블될 때에 접속된 상기 비트 라인쌍으로부터 데이타를 각각 수신하는 다수의 메모리 셀들(26)과, 행 어드레스 신호를 수신하고 상기 행 어드레스에 응답하여 상기 워드 라인들(32)중에서 한 워드 라인을 선택하는 행 디코딩 수단들(38,42)과, 상기 비트 라인쌍들(34)에 접속되어, 기록 사이클의 종료시에 상기 비트 라인쌍들(34)상의 전압들들 등화시키는 비트 라인 동화수단(24)및, 상기 행 디코딩 수단(42)에 접속되어서, 상기 기록 가능신호가 제1논리 상태에서 제2논리 상태로 바뀔 때까지, 상기 행 디코딩 수단(42) 이 상기 워드 라인(32)중 다른 한 워드 라인을 선택하는 것을 방지하는 방지수단(45)을 포함하는 집적회로 메모리(20).
  2. 제1논리 상태에 있는 기록 가능 신호에 의해서 지시되어, 선택된 비트 라인쌍(34)을 통해서 선택된 메모리 셀(30)내로 데이타를 기록하는 기록 사이클과, 제2논리 상태에 있는 상기 기록 가능 신호에 의해서 지시되어, 선택된 비트 라인쌍(34)상에 제공되어진 데이타를 판독 사이클을 구비한 집적 회로 메모리(20)에 있어서, 워드 라인들(32)과 비트 라인쌍들(34)에 접속되어 있으며, 접속된 상기 워드 라인이 인에이블될 때에 접속된 상기 비트 라인쌍으로부터 데이타를 각각 수신하는 다수의 메모리 셀들(26)과, 행 어드레스 신호를 수신하고 이에대한 응답으로 프리디코드된 행 어드레스 신호들을 제공하는 행 어드레스 프레디코더(42)와, 상기 행 어드레스 프레디코더(42)에 접속되어서, 상기 프리디코드된 행 어드레스 신호들을 수신하며, 워드 라인을 선택하고, 상기 행 어드레스 신호의 변화에 응답하여 상기 워드 라인 선택을 바구는 행 셀렉터(38)와, 상기 비트 라인쌍들(34)에 접속 되어, 기록 사이클의 종료시에 상기 비트 라인쌍들(34)상의 전압들을 등화시키는 비트 라인 등와 수단(24)과, 상기 기록 가능 신호가 상기 제1논리 상태에 있을때, 상기 행 어드레스 프레디코더 (42)를 상기 행 셀렉터 (38)로부터 분리시키는 분리 수단(57)및; 상기 기록 가능 신호가 상기 제2논리 상태로 전환한 후까지, 상기 워드 라인 선택을 보류시키는 래칭 수단(58)을 포함하는 집적회로 메모리(20).
  3. 제1논리 상태에 있는 기록 가능 신호에 의해서 지시되어, 선택된 비트 라인쌍(34)을 통해서 선택된 메모리 셀(30)내로 데이타를 기록하는 기록 사이클과, 제2논리 상태에 있는 상기 기록 가능 신호에 의해서 지시되어, 선택된 비트 라인쌍(34)상에 제공되어진 데이타를 판독 사이클을 구비한 집적 회로 메모리(20)에 있어서, 워드 라인들(32)과 비트 라인쌍들(34)에 접속되어 있으며, 접속된 상기 워드 라인이 인에이블될 때에 접속된 상기 비트 라인쌍으로부터 데이타를 각각 수신하는 다수의 메모리 셀들 (26)과, 행 어드레스 신호를 수신하고 그에 대한 응답으로 버퍼이용 상보성 행 어드레스 신호들을 제공하는 행 어드레스 버퍼 (40)와, 상기 버퍼이용 상보성 행 어드레스 신호들을 수신하고 워드 라인 (32)을 선택하는 프리디코드된 신호들을 제공하는 행 프레디코더 (42)와, 상기 행 프레디코더(42)에 접속되어, 상기 프리디코드된 행 어드레스 신호들을 수신하며, 워드 라인을 선택을 수행하고, 상기 행 어드레스 신호의 변화에 응답하여 상기 워드 라인 선택을 전환하는 행 셀렉터(38)와: 상기 비트 라인쌍들(34)에 접속되어 기록사이를의 종료시에 상기 비트 라인쌍들(34)상의 전압들을 등화시키는 비트 라인 등화수단(24)과, 상기 행 프레디코더(42)의 출력에 접속되어, 제1제어 신호를 수신하고, 상기 제1제어 신호가 활성일 때에 상기 행 어드레스 프레디코더(42)가 상기 행 셀렉터(38)에 새로운 프리디코드된 행 어드레스 신호를 제공하는 것을 방지하는 전달 게이트(57)와, 상기 제1논리 상태에 있는 상기 기록 가능 신호에 응답하여 상기 제1제어 신호를 활성으로 만들고, 상기 제2논리 상태에 있는 상기 기록 가능 신호에 응답하여 상기 제1제어 신호를 비활성으로 만들어서, 상기 기록 가능 신호가 상기 제2논리 상태에서 상기 제1논리 상태로 천이한 후 선정된 시간 동안 상기 제1제어 신호를 지연시키는 제어수단(45)과, 상기 행 어드레스 프레디코더에 의해서 새로운 프리디코드된 행 어드레스 신호가 제공될 때까지 상기 프리디코드된 행 어드레스 신호를 보류시키는 래치(58)를 구비하는 상기 비동기 집적 회로 메모리(20).
    ※ 참고사항：최초출원 내용에 의하여 공개하는 것임.
KR1019930011057A 1992-07-06 1993-06-17 기록 인에이블 제어 워드 라인을 갖는 비동기 집적 회로 메모리 및 집적 회로 메모리 KR100284371B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US909,485 1992-07-06
US07/909,485 US5268863A (en) 1992-07-06 1992-07-06 Memory having a write enable controlled word line

Publications (2)

Publication Number Publication Date
KR940001155A true KR940001155A (ko) 1994-01-10
KR100284371B1 KR100284371B1 (ko) 2001-03-02

Family

ID=25427302

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930011057A KR100284371B1 (ko) 1992-07-06 1993-06-17 기록 인에이블 제어 워드 라인을 갖는 비동기 집적 회로 메모리 및 집적 회로 메모리

Country Status (6)

Country Link
US (1) US5268863A (ko)
EP (1) EP0577967B1 (ko)
JP (1) JPH06103777A (ko)
KR (1) KR100284371B1 (ko)
DE (1) DE69317944T2 (ko)
SG (1) SG44560A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895400B1 (ko) * 2007-12-03 2009-05-06 주식회사 하이닉스반도체 상 변화 메모리 장치

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2716912B2 (ja) * 1992-07-23 1998-02-18 株式会社東芝 半導体記憶装置
JP2812097B2 (ja) * 1992-09-30 1998-10-15 日本電気株式会社 半導体記憶装置
US5860129A (en) * 1995-09-27 1999-01-12 Motorola, Inc. Data processing system for writing an external device and method therefor
KR0184464B1 (ko) * 1995-11-28 1999-05-15 김광호 동기형 반도체 메모리장치의 디코딩 회로
KR100214499B1 (ko) * 1996-08-03 1999-08-02 구본준 반도체 메모리의 라이트 제어 회로
US5883841A (en) * 1997-09-26 1999-03-16 Advanced Micro Devices, Inc. Selective bit line recovery in a memory array
US5828612A (en) * 1997-10-27 1998-10-27 Motorola, Inc. Method and circuit for controlling a precharge cycle of a memory device
KR100281900B1 (ko) * 1998-09-08 2001-02-15 윤종용 개선된 웨이퍼 번인 테스트 스킴을 갖는 반도체 메모리장치
US6088289A (en) 1999-09-27 2000-07-11 Cypress Semiconductor Corp. Circuit and method for controlling a wordline and/or stabilizing a memory cell
JP2001307487A (ja) * 2000-02-14 2001-11-02 Mitsubishi Electric Corp 半導体装置
KR100463606B1 (ko) * 2002-01-29 2004-12-29 주식회사 하이닉스반도체 강유전체 메모리의 구동 장치 및 방법
JP4904154B2 (ja) * 2003-07-14 2012-03-28 フルクラム・マイクロシステムズ・インコーポレーテッド 非同期スタティックランダムアクセスメモリ
US8072834B2 (en) 2005-08-25 2011-12-06 Cypress Semiconductor Corporation Line driver circuit and method with standby mode of operation
KR100784865B1 (ko) * 2006-12-12 2007-12-14 삼성전자주식회사 낸드 플래시 메모리 장치 및 그것을 포함한 메모리 시스템
US9123414B2 (en) * 2013-11-22 2015-09-01 Micron Technology, Inc. Memory systems and memory programming methods
US9336875B2 (en) 2013-12-16 2016-05-10 Micron Technology, Inc. Memory systems and memory programming methods
US9269432B2 (en) * 2014-01-09 2016-02-23 Micron Technology, Inc. Memory systems and memory programming methods

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5963091A (ja) * 1982-09-30 1984-04-10 Fujitsu Ltd スタテイツクメモリ回路
JPH0762958B2 (ja) * 1983-06-03 1995-07-05 株式会社日立製作所 Ｍｏｓ記憶装置
JPS60253093A (ja) * 1984-05-30 1985-12-13 Fujitsu Ltd 半導体記憶装置
US4878198A (en) * 1988-01-25 1989-10-31 Visic, Incorporated Static ram with common data line equalization
US4916670A (en) * 1988-02-02 1990-04-10 Fujitsu Limited Semiconductor memory device having function of generating write signal internally
JPH0276197A (ja) * 1988-09-13 1990-03-15 Toshiba Corp 半導体記憶装置
US4975877A (en) * 1988-10-20 1990-12-04 Logic Devices Incorporated Static semiconductor memory with improved write recovery and column address circuitry
US4926387A (en) * 1988-12-27 1990-05-15 Intel Corporation Memory timing circuit employing scaled-down models of bit lines using reduced number of memory cells
US5018111A (en) * 1988-12-27 1991-05-21 Intel Corporation Timing circuit for memory employing reset function
US5146427A (en) * 1989-08-30 1992-09-08 Hitachi Ltd. High speed semiconductor memory having a direct-bypass signal path
JPH03278389A (ja) * 1990-03-27 1991-12-10 Nec Corp 読み書き制御回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100895400B1 (ko) * 2007-12-03 2009-05-06 주식회사 하이닉스반도체 상 변화 메모리 장치

Also Published As

Publication number Publication date
US5268863A (en) 1993-12-07
DE69317944T2 (de) 1998-10-08
DE69317944D1 (de) 1998-05-20
SG44560A1 (en) 1997-12-19
JPH06103777A (ja) 1994-04-15
EP0577967B1 (en) 1998-04-15
KR100284371B1 (ko) 2001-03-02
EP0577967A3 (en) 1995-05-10
EP0577967A2 (en) 1994-01-12

Similar Documents

Publication Publication Date Title
KR940001155A (ko) 기록가능 제어 워드 라인을 갖는, 비동기 집적회로 메모리 및 집적 회로 메모리
US5036491A (en) Multiport semiconductor memory including an address comparator
JP3322411B2 (ja) 書込みサイクル期間中のデータ変化における列平衡化を有する半導体メモリ
JP5080059B2 (ja) Ｓｒａｍデバイスの同じサイクルにおける読出動作及び書込動作の実行
JP3322412B2 (ja) 半導体メモリ
EP0196586B1 (en) Static semiconductor memory device
JPS631677B2 (ko)
JP2820460B2 (ja) 書込み回復・列アドレス回路を改善したスタティック半導体メモリ
JPH05266669A (ja) シーケンス型ラッチ型行ラインリピータを有する半導体メモリ
US4751683A (en) Static semiconductor memory device comprising word lines each operating at three different voltage levels
JPH05266668A (ja) メモリ行ライン選択用の改良したラッチ型リピータを持った半導体メモリ
WO2006014395A2 (en) Memory systems and methods
US4926384A (en) Static ram with write recovery in selected portion of memory array
US6175533B1 (en) Multi-port memory cell with preset
JPH0760600B2 (ja) 同期型記憶装置
EP0226616B1 (en) Asynchronous row and column control
US4858188A (en) Semiconductor memory with improved write function
US5973993A (en) Semiconductor memory burst length count determination detector
JPH07141873A (ja) 半導体記憶装置
KR910014938A (ko) 향상된 di/dt 제어가 가능한 집적회로 메모리
KR100214499B1 (ko) 반도체 메모리의 라이트 제어 회로
JP2001357675A (ja) 半導体記憶装置
US5018106A (en) Static random access memory with modulated loads
JP2557337B2 (ja) 半導体記憶装置
JPH103782A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121207

Year of fee payment: 13

EXPY Expiration of term