JP2006004614A - プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路 - Google Patents

Abstract

【課題】電流を制御するために測定を利用する相変化メモリ装置駆動回路及び測定を利用して相変化メモリ装置の駆動電流を調節する方法を提供する。
【解決手段】相変化メモリ装置をプログラミングする方法において、相変化メモリ装置のプログラミング中に相変化物質の抵抗値を測定し、測定された抵抗値に応答して、相変化メモリ装置の相変化物質に供給する電流の大きさを調節する工程を含む相変化メモリ装置のプログラミング方法である。これにより、検出された電圧または電流に応答して、次のような調節を行える。相変化物質に印加される電流の大きさは、検出される電圧のレベルが基準電圧値に対して変化するまで増加し、検出される電圧のレベルが基準電圧値に対して変化すれば、一定の大きさに維持させることができる。基準電圧値に対する検出された電圧の変化は、検出された電圧レベルが基準電圧値以下に低下する場合でありうる。
【選択図】図８

Description

本発明は、半導体メモリ装置の駆動に関連し、特に、相変化メモリ装置の駆動回路及び／又は駆動方法に関する。

ＰＲＡＭ（Ｐｈａｓｅ−ｃｈａｎｇｅ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）は、相変化物質の結晶状態及び非晶質状態に応じて電気伝導度または抵抗値が変わる特性を利用して、情報を保存する半導体メモリ装置である。ＰＲＡＭは、装置の各アドレスに対して読取り／書込み動作を行うために、半導体基板上に製造されたトランジスタと電気的に連結されてメモリセルを形成する。半導体メモリ装置において、半導体メモリ層の相変化による電気伝導度の差を利用して情報が保存される。データは、相変化領域を含む相変化メモリ装置に保存される。

図１Ａ及び図１Ｂは、典型的な相変化メモリセル１０を示している。図１Ａを参照すれば、相変化メモリセルは、上部電極１２と下部電極１８との間に相変化物質１４を含む。電流密度を高め、それにより、相変化物質の加熱効率を向上させるために、下部電極１８は、下部電極１８に比べて表面積が小さい下部電極コンタクト（ＢＥＣ：Ｂｏｔｔｏｍ Ｅｌｅｃｔｒｏｄｅ Ｃｏｎｔａｃｔ）１６を通じて相変化物質１４に連結されうる。アクセストランジスタ２０は、下部電極１８に連結され、ワードライン（ＷＬ：Ｗｏｒｄ Ｌｉｎｅ）によって制御される。

図１Ａ、図１Ｂ、及び図２に示したように、相変化メモリセル１０は、相変化物質１４を通じて流れる電流が相変化領域を電気的に加熱することによって相変化物質１４の構造が結晶状態（図１Ａの状態）または非晶質状態（図１Ｂの状態）に変化して情報を保存する方式で動作する。保存された情報は、相変化領域を通じて相対的に低い電流を流して相変化物質の抵抗を測定することによって読取られる。

相変化物質の非晶質状態または結晶状態への変化において、相変化物質の層の加熱程度を制御するために、異なるパルスが使われうる。

図３を参照すれば、短時間の高い温度の加熱３５は、相変化物質１４をリセット状態（非晶質状態）にするために使われ、長時間の低い温度の加熱３６は、相変化物質１４をセット状態（結晶状態）にするために使われる。特に、図３の曲線３５を参照すれば、相変化物質１４は、融点Ｔｍ以上に加熱され、その後、速やかに（数ｎｓ以内）冷却される。このとき、相変化物質１４は、非晶質状態に変化する。図３の曲線３６を参照すれば、相変化物質１４をセット状態にするために、相変化物質は、結晶化温度Ｔｘ以上、融点Ｔｍ以下の温度に加熱される。それにより、温度は、融点Ｔｍと結晶化温度Ｔｘとの間のセットウィンドウの間に維持される。

図４は、典型的な相変化物質１４の電圧−電流関係グラフである。図４を参照すれば、グラフは、読取り動作のためのリセット状態（１）及びセット状態（３）、プログラミングのための（２）の区間に分けられる。

したがって、相変化物質から（１）または（３）の状態を読取る場合に、電流−電圧の関係は、相変化物質の抵抗と関連して線形的である。しかし、プログラミングのための（２）の区間は、非線形的である。したがって、相変化物質１４をプログラミングするためには、電圧が相変化物質のしきい電圧Ｖ_ｔｈより高くなれば、電流は、プログラミングのための最小電流Ｉ_{ｓｅｔ＿ｍｉｎ}まで非線形的に増加する。

メモリアレイでは、それぞれのメモリセルがそれぞれ異なるしきい電圧Ｖ_ｔｈのレベルを有し、それにより、セット動作に必要な最小電流Ｉ_{ｓｅｔ＿ｍｉｎ}も変わる。したがって、図４で、（i）、（ii）、（iii）と名付けられたそれぞれ異なるメモリセルについて、しきい電圧Ｖ_ｔｈとプログラミングのための最小電流Ｉ_{ｓｅｔ＿ｍｉｎ}とは、ばらつきを有しうる。しかし、一般的に、全てのメモリセルは、同じ電流でプログラミングされる。

また、図５Ａ及び図５Ｂを参照すれば、典型的な相変換メモリ装置５００では、全てのメモリセルに印加される電圧がしきい電圧Ｖ_ｔｈを超えるように制御することが困難である。図５Ａを参照すれば、電流ミラーは、第２電流ＩＣＥＬＬが第１電流ＩＲＥＦによって制御されるように、メモリセル５１０をプログラミングするために印加される電流を調節する。リセット状態からセット状態にプログラミングする際に、相変換物質１４に印加される電圧が相変換物質１４のしきい電圧Ｖ_ｔｈより低ければ、データラインＤＬの電圧レベルは、電源電圧ＶＤＤのレベルに近接する。基準電流ＩＲＥＦを高めて相変化メモリに印加される電流の大きさを増加させれば、相変化メモリに印加される電圧は、しきい電圧Ｖ_ｔｈを超える。そして、相変化物質の抵抗は、ダイナミック抵抗（セット抵抗）に変わり、データラインの電圧レベルは、電源電圧ＶＤＤの電圧レベルより低くなる。

このような電圧の変化は、それぞれのメモリセルが異なるしきい電圧を有している場合に、問題となる。すなわち、かかる電圧の変化は、全てのメモリセルに同じ電流が印加され、印加される電圧がしきい電圧Ｖ_ｔｈを超えなければ、いくつかのメモリセルは、セット状態にならない。また、リセット電流の減少は、セット電流を狭くなったセットウィンドウに合せ難くして、全ての装置について、図５Ｂに示したように、セットウィンドウ内で電圧及び／又は電流を維持することを困難にする。

本発明が解決しようとする技術的課題は、相変化物質に印加される電流の大きさを制御するプログラミング方法を提供することである。

本発明が解決しようとする他の技術的課題は、相変化物質に印加される電流の大きさを制御する半導体メモリ装置を提供することである。

本発明による一実施形態は、相変化物質の抵抗値を測定する工程と、前記測定された抵抗値に応答して相変化メモリ装置の相変化物質に供給する電流の大きさを調節する工程と、を含むことを特徴とする相変化メモリ装置のプログラミング方法である。

本発明による望ましい実施形態は、前記電流の大きさを調節する工程は、相変化メモリ装置の相変化物質にかかる電圧を検出する工程と、前記検出された電圧に応答して相変化メモリ装置の相変化物質に印加される電流の大きさを制御する工程と、を含むことを特徴とする相変化メモリ装置のプログラミング方法である。また、前記印加される電流の大きさを制御する工程は、前記検出された電圧のレベルが基準電圧値に対して変化するまで相変化物質に印加される電流の大きさを増加させる工程と、前記検出された電圧のレベルが基準電圧値に対して変化する場合、電流の大きさを一定に維持させる工程と、を含むことができる。前記検出された電圧レベルの基準電圧値に対する変化は、前記検出された電圧のレベルが基準電圧値以下に低下する。

本発明によるさらに望ましい実施形態は、前記検出された電圧のレベルが基準電圧値に対して変化するまで相変化物質に印加される電流の大きさを増加させる工程は、印加される電流の大きさを制御しつつ、前記検出された電圧のレベルが基準電圧値に対して変化するまで相変化物質に印加される電流の大きさを増加させるために、電流ミラー部に印加される基準電流の大きさを増加させることを特徴とする相変化メモリ装置のプログラミング方法である。前記相変化物質に印加される電流を制御する電流ミラー部のノードは、あらかじめ充電させることができる。また、本発明による一実施形態であって、前記ノードをあらかじめ充電する工程は、パワーオン信号に応答させることができる。

本発明によるさらに望ましい実施形態は、相変化物質にかかる電圧が検出されるノードをあらかじめ充電させることである。例えば、前記あらかじめ充電されるノードは、相変化メモリ装置のデータラインでありうる。

本発明によるさらに望ましい実施形態は、前記相変化物質に印加される電流は、電流ミラー部によって供給され、前記電流を一定に維持する工程は、前記検出された電圧が基準電圧値以下に低下する時に相変化物質に供給される電流を制御する電流ミラー部のノードを接地電源から切断する工程を含む相変化メモリ装置のプログラミング方法である。

本発明による他の実施形態は、相変化メモリ装置の相変化物質に印加される電流の大きさを検出する工程と、前記検出された電流の大きさに応答して前記相変化メモリ装置の相変化物質に印加される電流の大きさを調節する工程と、を含むことを特徴とする相変化メモリ装置のプログラミング方法である。また、前記電流の大きさを調節する工程は、前記検出された電流が基準電流値に対して変化するまで、前記相変化物質に印加される電流の大きさを増加させる工程と、前記検出された電流が基準電流値に対して変化すれば、前記相変化物質に印加される電流の大きさを一定に維持する工程と、を含むことを特徴とする相変化メモリ装置のプログラミング方法である。前記検出された電流の基準電流値に対する変化は、前記検出された電流が基準電流値より大きくなることである。

本発明による一実施形態は、相変化物質を含む相変化メモリセルと、相変化メモリセルに連結されたデータラインの電圧及び／又は電流を検出する検出回路及び相変化メモリセルに連結され、前記検出回路の出力値に応答して相変化メモリセルの相変化物質に印加される電流の大きさを調節するコントローラと、を含むことを特徴とする相変化メモリ装置である。

本発明によるさらに望ましい実施形態は、前記検出回路が電圧検出回路を含むことである。前記電圧検出回路は、データラインで検出された電圧と基準電圧とを比較して、前記検出された電圧が基準電圧より大きいか、小さいかに応じて、制御信号を出力させることができる。前記コントローラは、電圧検出回路によって前記検出された電圧が基準電圧より小さいという制御信号が出力されるまで、相変化メモリセルに印加される電流の大きさを増加させ、電圧検出回路によって前記検出された電圧が基準電圧より小さいという制御信号が出力されれば、相変化メモリセルに印加される電流の大きさを一定に維持させる電流ミラー部を含みうる。

本発明によるさらに望ましい実施形態は、前記電流ミラー部を、相変化メモリセルに電流を印加するか否かを制御する第１駆動信号に応答させることである。前記電流ミラー部は、相変化メモリセルと電源電圧との間に連結された第２ミラートランジスタと、前記第２ミラートランジスタの制御端子と電源電圧との間に連結された電荷保存素子と、前記第１駆動信号に応答して、前記第２ミラートランジスタの制御端子を前記電源電圧に選択的に連結する第１ミラートランジスタと、第２駆動信号と前記電圧検出回路の出力とに応答して、前記第２ミラートランジスタの制御端子を電源電圧に選択的に連結する制御トランジスタと、を含むことができる。本発明による一実施形態であって、前記電荷保存素子は、酸化−金属−半導体キャパシタを含む。

本発明による他の実施形態は、前記検出回路は電流検出回路を含む。前記電流検出回路は、データラインで検出された電流と基準電流とを比較して、前記検出された電流が基準電流より大きいか、または小さいかによって制御信号を出力することを特徴とする。また、前記コントローラは、電流検出回路によって前記検出された電流が基準電流より小さいという制御信号が出力されるまで相変化メモリセルに印加される電流の大きさを増加させ、電圧検出回路によって前記検出された電流が基準電流より大きいという制御信号が出力されれば、相変化メモリセルに印加される電流の大きさを一定に維持させる電流ミラー部を含むことができる。

本発明による一実施形態は、相変化メモリのデータラインに連結された電流検出回路、制御信号に応答し、相変化メモリのデータラインに連結され、前記制御信号に応答する電流発生部を含む相変化メモリ書込み動作の駆動回路である。前記電流発生部は、前記相変化メモリのデータラインに電流を供給し、前記検出回路による検出された電流が基準電流値より大きくなるまで前記相変化物質に印加される電流の大きさを増加させ、前記検出回路による検出された電流が基準電流値より大きくなれば、前記印加される電流を一定の大きさに維持させる電流発生部を含むことを特徴とする。

本発明によるさらに望ましい実施形態は、相変化メモリのデータラインに連結された電圧検出回路、制御信号に応答し、相変化メモリのデータラインに連結され、前記制御信号に応答する電流発生部を含む相変化メモリ書込み動作の駆動回路である。前記電流発生部は、前記相変化メモリのデータラインに電流を供給し、前記検出回路による検出された電圧が基準電圧値より小さくなるまで前記相変化物質に印加される電流の大きさを増加させ、前記検出回路による検出された電圧が基準電圧値より小さくなれば、前記印加される電流を一定の大きさに維持させることを特徴とする。

本発明による相変化メモリ装置及びプログラミング方法によれば、例えば、相変化物質がセット状態に変化する瞬間を検出して相変化物質に印加されるセット電流の電流の大きさを制御することによって、次第に狭くなりつつある相変化物質のセットウィンドウにも拘わらず、相変化物質を安定的なセット状態に維持させることができる。

本発明は、本発明の実施形態が示されている添付された図面を参照して完全に説明される。しかし、本発明は、ここで説明された実施形態に限定されていると解釈されてはならない。本発明の実施形態は、詳細な説明を徹底かつ完全にするために、当業者に本発明の保護範囲を説明するために提供される。図面には、層及び領域の厚さが分かりやすく誇張して表現されている。図面全体で、同じ番号は同じ構成要素を表す。ここで使われる“及び／又は”は、関連した構成要素のうち一つまたはそれ以上の組み合わせを含む。

ここで使われる用語は、特定の実施形態を説明するためのものであり、発明を制限しようとする意図ではない。ここで使われたように、個数の明示を伴わない用語は、単数とも複数とも解釈されねばならない。“含む”という用語は、言及された特徴、数字、工程、動作、構成要素、及び／又は部品を等具体化するが、それと異なる特徴、数字、工程、動作、構成要素、部品及び／又はそれらのグループを排除しない。

層、領域、基板のような構成要素が他の構成要素の上にあると言及される時、他の構成要素の上に接触して位置するもの、またはその間にさらに他の構成要素が狭まれると解釈されうる。また、ある構成要素が他の構成要素と“連結された”と言及される時、他の構成要素と直接に連結されることもあり、その間にさらに他の構成要素と連結されることもあると解釈される。

多様な構成要素、部品、領域、層、及び／又は区域を修飾するために使われる“第一”、“第二”のような単語を伴う場合であっても、かかる構成要素、部品、領域、層、及び／又は区域は、この単語によって限定的に解釈されてはならない。この単語は、ある構成要素、部品、領域、層、または区域を他の領域、層、または区域と区別するためにのみ使われる。したがって、例えば、第一構成要素、第一部品、第一領域または第一区域は、本発明の意図の通りに、第二構成要素、第二部品、第二領域または第二区域と区別される。

また、“さらに低い”、“底部の”、“上端の”、“頂上の”のような比較語句は、図面に示した他の構成要素と比較して、ある構成要素を説明するために使われる。比較語句は、図面に示した配置以外に、他の配置を含むと解釈される。例えば、図面の装置がひっくり返れば、他の構成要素より低い所にあるように記載された構成要素は、他の構成要素よりさらに高い所に位置する。同様に、図面の装置がひっくり返れば、他の構成要素の下側にあるように記載された構成要素は、他の構成要素の上側に位置する。したがって、“下側”のような例示的な単語は、“上側”と“下側”の配向を何れも含むことができる。

特別な定義がなされなければ、（技術用語、科学用語を含めて）全ての用語は、当業者が一般的に理解する意味を有する。一般的に使われる辞書で定義されるように、単語は、関連技術の文脈でその意味が一致するように解釈されねばならない。そして、特別に正確に定義されていなければ、理想的な意味または過度に形式的な意味で解釈されてはならない。

本発明の実施形態は、相変化メモリセルの抵抗の変化を測定して相変化メモリセルに供給される電流の大きさを調節する相変化メモリ及び／又は相変化メモリを動作させる方法を提供する。本発明の実施形態は、電圧の変化によって測定された相変化メモリセルの抵抗の変化を参照して説明される。しかし、抵抗の変化は、電流の変化によって測定されることもある。したがって、本発明の実施形態は、ここに提示された特定の例に限定して解釈されてはならない。

図６は、本発明の実施形態による相変化メモリセルをプログラミングする動作を説明するフローチャートである。図６を参照すれば、相変化メモリセルは、第１電流に応答して相変化物質に印加される電流によってプログラミングされる（６１０過程）。相変化物質にかかる電圧が測定される（６２０過程）。電圧の変化が検出されなければ、相変化物質に印加される電流のレベルが上昇する（６１０過程前の６４０過程）。相変化物質にかかる電圧の変化して相変化物質の抵抗レベルが変化したと判断されれば（６２０過程）、相変化物質に印加される電流は、一定に維持される（６３０過程）。例えば、相変化物質に印加される電流は、それに対応する電圧がしきい電圧より大きくなるまで、相変化物質に印加される電流は増加する。その後、電流は、一定のレベルに維持される。したがって、狭いセットウィンドウにも拘わらず、相変化物質に印加される電流及び電圧は安定的に維持される。特定の実施形態で、相変化物質の抵抗の変化は、相変化メモリのデータラインＤＬの電圧レベルを測定することによって検出される。かかる電流の調節は、ビットラインＢＬの単位でまたはセル単位で提供される。

図７は、本発明の実施形態による相変化メモリ装置のブロック図である。図７を参照すれば、相変化メモリ装置は、コントローラ６６０、メモリセル６７０、検出回路６８０を含む。検出回路６８０は、メモリセル６７０のデータラインＤＬの電圧を検出する。コントローラ６６０は、メモリセル６７０に連結されて、前記検出電圧に応答して相変化メモリセル６７０の相変化物質に供給される電流の大きさを制御する。

検出回路６８０は、データラインＤＬの電圧ＶＡレベルを検出した後、これを所定の基準電圧ＶＲＥＦと比較する。そして、検出電圧ＤＥＴＶの電圧レベルが基準電圧レベルより高いか、低いかに応じて制御信号を出力する。コントローラ６６０は、検出電圧の電圧レベルが基準電圧レベルより低いという制御信号が検出回路６８０から提供されるまで、相変化メモリセルに供給される電流の大きさを増加させる。そして、検出電圧の電圧レベルが基準電圧レベルより低いという制御信号が検出回路６８０から提供されると、相変化メモリセルに供給される電流の大きさを維持させる。基準電圧は、相変化物質のリセット抵抗に対するセット抵抗の比率を基礎として決定される。いくつかの実施形態では、この比率が１００を超えることができる。

図８は、本発明の一実施形態の相変化メモリ装置７００の回路ダイアグラムである。図８を参照すれば、相変化メモリ装置７００は、検出回路７１０、コントローラ７２０、メモリアレイ７３０を含む。この実施形態において、検出回路７１０は、図７の検出回路６８０であり、コントローラ７２０は、図７のコントローラ６６０であり、メモリアレイ７３０は、図７の相変化メモリセル６７０でありうる。

図７で詳細に説明したように、コントローラ７２０は、電流発生制御部７４０と電流発生部７５０とを備える。電流発生制御部７４０と電流発生部７５０とは、電流発生部７２０によってメモリアレイ７３０に供給される第２電流ＩＣＥＬＬが電流発生制御部７４０による第１電流ＩＲＥＦによって制御されるように電流ミラーを備えることができる。電流発生部７５０は、相変化メモリアレイ７３０の相変化メモリセルに第２電流ＩＣＥＬＬを供給するか否かを制御し、セット動作前にキャパシタＣを電源電圧ＶＤＤの電圧レベルで充電させる第１駆動信号ＰＤＩＳに応答する。

メモリアレイ７３０は、ビットラインＢＬで互いに連結されてワードラインＷＬで選択される複数の相変化メモリセルを含むことができる。例えば、ビットラインＢＬは、メモリアレイ７３０のワードライン（ＷＬ１，ＷＬ２など）に連結されたアクセストランジスタによってそれぞれ制御される複数の相変化メモリセルに連結される。それぞれのメモリセルは、相変化物質を含むことができ、それぞれの相変化物質は、図８においてＲＧＳＴ１、ＲＧＳＴ２で表示されている。ビットラインＢＬに供給される電流は、ワードラインＷＬが活性化された相変化メモリセルの相変化物質を通過する。そして、ビットラインＢＬに供給される電流は、相変化メモリセルの相変化物質の状態をプログラミングするために、ここで説明したように制御されることができる。

電流発生制御部７４０と電流発生部７５０とは、３つの制御信号を受けることができる。第一に、第１駆動信号ＰＤＩＳは、電流発生部７５０にメモリアレイ７３０を駆動させるか否かを制御し、第３ノードＮ３を電源電圧ＶＤＤの電圧レベルまで充電させる。第二に、セットパルスＰＳＥＴは、選択されたメモリセルの相変化物質をセット状態に変化させるように活性化させる。第三に、第２駆動信号ＰＶＣＣＨＢは、半導体メモリ装置７００のパワーアップ動作及び／又はそれぞれの書込み動作時にラッチ部ＬＡＴの初期化のために活性化されることができる。

図８を参照すれば、コントローラ７２０は、相変化メモリセルのデータライン（またはビットラインＢＬ）と電源電圧ＶＤＤとの間に連結された第２ミラートランジスタＭＴＲ２を含む。キャパシタＣは、第２ミラートランジスタＭＴＲ２と電源電圧ＶＤＤまたは接地電圧ＶＳＳの制御端子との間に連結される。第１ミラートランジスタＭＴＲ１は、第１駆動信号ＰＤＩＳに応答して、第２ミラートランジスタＭＴＲ２の制御端子を電源電圧ＶＤＤに選択的に連結してデータラインＤＬの電流の流れを制御する。制御トランジスタＣＴＲは、セットパルスＰＳＥＴと検出回路７１０の検出電圧ＤＥＴＶとに応答して、第２ミラートランジスタＭＴＲ２の制御端子とキャパシタＣとを選択的に接地電圧ＶＳＳに連結させる。キャパシタＣとしては、例えば、酸化−金属−半導体キャパシタを使用できる。

電流発生制御部７４０は、リセット状態をセット状態に変化させるセット／リセットラッチとして動作するラッチ部ＬＡＴを含む。そして、二つの反転論理和手段ＮＯＲ１，ＮＯＲ２は、クロス接続され、セット状態にするための入力としてのセットパルスＰＳＥＴと、リセット状態にするための入力としての第２駆動信号ＰＶＣＣＨＢと、フィードバック入力信号としての検出回路７１０からの検出電圧ＤＥＴＶと、を入力として有することができる。電流発生制御部７４０は、ラッチ部ＬＡＴの出力と連結された制御トランジスタＣＴＲをさらに含む。制御トランジスタＣＴＲは、第３ノードＮ３から抵抗として機能する第１及び第２トランジスタＴＲ１，ＴＲ２を通じて流れる電流を制御する。キャパシタＣと第１及び第２トランジスタＴＲ１，ＴＲ２による抵抗Ｒとを考慮すれば、第３ノードＮ３の電圧は、時定数ＲＣを有し、電源電圧ＶＤＤの電圧レベルから接地電圧ＶＳＳの電圧レベルに徐々に低下する。

検出回路７１０は、電圧ＶＡと所定の基準電圧ＶＲＥＦとを比較する電圧比較器ＤＴＲを備える。相変化メモリセルのセット状態とリセット状態との間の抵抗の差が大きいため、基準電圧ＶＲＥＦの電圧レベルは、相変化メモリセルがセット状態にある時の抵抗値とリセット状態にある時の抵抗値との間の値に設定される。電圧ＶＡが基準電圧ＶＲＥＦより高ければ、検出回路７１０は、ローレベルの検出電圧ＤＥＴＶを出力し、電圧ＶＡが基準電圧ＶＲＥＦより低ければ、検出回路７１０は、ハイレベルの検出電圧ＤＥＴＶを出力する。

図８で詳細に説明したように、電流発生部７５０から流れる電流は、カラム選択信号Ｙによって制御されるパストランジスタ（カラム選択トランジスタＹＴＲ１）を通じてビットラインＢＬに選択的に供給される。

相変化メモリ装置７００の動作は、図９及び図１０を参照してさらに詳細に説明される。パワーアップ時に、第２駆動信号ＰＶＣＣＨＢは、ラッチ部ＬＡＴの出力を初期化させるためにリセットパルスを供給する。セットパルスＰＳＥＴは、メモリセルに対して行なうべき動作がないので、ローレベルである。そして、第２駆動信号ＰＶＣＣＨＢのリセットパルスが入力された後に、第１ノードＮ１の電圧は、ローレベルになり、制御トランジスタＣＴＲは、ターンオフになる。また、第１駆動信号ＰＤＩＳがハイレベルであるので、インバータＩ１の出力はローレベルであり、第１ミラートランジスタＭＴＲ１はターンオンになる。このとき、キャパシタＣは、電源電圧ＶＤＤの電圧レベルまであらかじめ充電されている状態であり、第３ノードＮ３の電圧は、電源電圧ＶＤＤの電圧レベルに位置して、第２ミラートランジスタＭＴＲ２はターンオフになる。ここで、ノードＶＡをあらかじめ充電するために、別途のトランジスタが設けられてもよい。このような別途のトランジスタは、第１駆動信号ＰＤＩＳに応答してノードＶＡをあらかじめ充電し、このとき、ノードＶＡと第３ノードＮ３とは、何れも電源電圧ＶＤＤの電圧レベルの近くまで充電される。第３ノードＮ３及び／又はノードＶＡは、パワーオン信号に応答して、電源電圧ＶＤＤの電圧レベルの近くまで充電される。

相変化メモリセルがセット状態にプログラミングされる時、第１駆動信号ＰＤＩＳは、ローレベルに変わり、セットパルスＰＳＥＴは、ハイレベルに変わる。このとき、第１ミラートランジスタＭＴＲ１は、ターンオフになり、ラッチ部ＬＡＴは、第１ノードＮ１の電圧がハイレベルになり、制御トランジスタＣＴＲがターンオンになるように制御する。そして、キャパシタＣは、第１ミラートランジスタＭＴＲ１、第２ミラートランジスタＭＴＲ２、制御トランジスタＣＴＲを通じて放電される。したがって、第３ノードＮ３の電圧レベルは、図９及び図１０のＶＮ３によって説明されたように低下する。第３ノードＮ３の電圧レベルが低下する時、第２ミラートランジスタＭＴＲ２は、相変化メモリセルに増加した第２電流ＩＣＥＬＬを供給する。第２電流ＩＣＥＬＬが増加するが、図面のスケール問題によって、図９及び図１０では、第２電流ＩＣＥＬＬは、ほぼ平行線のように示されている。すなわち、第３ノードＮ３の電圧レベルが低下する時、第２電流ＩＣＥＬＬは増加する。

相変化メモリセルの状態が変化して、相変化物質の抵抗が変化すれば、第２電流ＩＣＥＬＬは増加し、ノードＶＡの電圧レベルは、基準電圧ＶＲＥＦよりも低下する。そして、検出電圧ＤＥＴＶがローレベルからハイレベルに変化し、ラッチ部ＬＡＴが、第１ノードＮ１の電圧がローレベルになり、制御トランジスタＣＴＲがターンオフになるように制御する。制御トランジスタＣＴＲがターンオフになれば、第３ノードＮ３は、接地電圧ＶＳＳとの連結が切れ、第３ノードＮ３の電圧ＶＮ３が低下しなくなる。第３ノードＮ３の電圧ＶＮ３は、約１０ｎｓ間低下する。したがって、第２ミラートランジスタＭＴＲ２による電流は、増加が止まり、電流の大きさは、検出電圧ＤＥＴＶが制御トランジスタＣＴＲをターンオフにする所定の大きさに維持される。第２電流ＩＣＥＬＬは、第１駆動信号ＰＤＩＳがハイレベルに変わるまで、一定のレベルに維持される。第１駆動信号ＰＤＩＳがハイレベルに変われば、第１ミラートランジスタＭＴＲ１をターンオンにして、第３ノードＮ３の電圧をほぼ電源電圧ＶＤＤまで上昇させ、第１ミラートランジスタＭＴＲ１をターンオフにする。そして、メモリセルに電流を供給する時間は、第１駆動信号ＰＤＩＳが印加される時間によって制御される。

図９を参照すれば、しきい電圧Ｖ_ｔｈがメモリセルごとにそれぞれ異なれば、電圧ＶＡのレベルが基準電圧ＶＲＥＦの以下に低下する瞬間の電流がそれぞれ異なる。しかし、供給される電流の大きさがノードＶＡで検出された電圧変化に対応するため、第３ノードＮ３の電圧は、しきい電圧に到達するまで低下し続け、第２電流ＩＣＥＬＬは増加する。したがって、異なるしきい電圧を有するメモリセルは、メモリセルの固有特性に基づいて、異なる電流レベルを要求する。

本発明の実施形態がノードＶＡの検出電圧を参照して説明されたが、検出回路７１０としては、電流検出回路が使用されてもよい。そして、電圧比較器ＤＴＲは、電流センスアンプ回路によって代替される。そして、第２電流ＩＣＥＬＬが基準電流レベルを超過すれば、検出電圧ＤＥＴＶとして出力するように制御される。したがって、本発明の実施形態は、電圧検出技術に制限されていると解釈されてはならず、相変化メモリセルの抵抗の変化を検出し、抵抗の変化が検出されれば、メモリセルに供給される電流を一定のレベルに維持できれば、どんな技術でもここに使われることができる。

本発明の実施形態は、さらに他の相変化プログラミング技術、例えば、米国特許第２００４／０２４６８０４号明細書（２００４年１２月９日公開）に記載されている制御パルスの周期が検出されたメモリの状態に応答させる相変化メモリと結合して使われることができる。前記米国特許明細書の内容は、本願の開示事項の一部として解釈されるべきである。

本発明は、例示的な実施形態を参照して説明されたが、当業者は、特許請求の範囲によって決まった本発明の範囲を逸脱せず、形式や詳細な部分において、多様な変形が可能であることが分かる。

本発明は、メモリ装置のうち、相変化物質を利用する相変化メモリ装置の構造及びプログラミング方法に関連した技術分野に適用可能である。

相変化メモリセルを示す図面である。 相変化メモリセルを示す図面である。 図１の相変化メモリセルの電気的構成を説明する図面である。 時間及び温度の変化による相変化物質の状態変化を示す図面である。 相変化物質の電流−電圧曲線を説明する図面である。 典型的な駆動回路及び相変化メモリセルの電気的構成を説明する図面である。 図５Ａの相変化メモリセルの電圧と抵抗との関係を説明する図面である。 本発明の実施形態による相変化メモリセルを駆動するための動作を説明するフローチャートである。 本発明の実施形態による相変化メモリセル及び駆動回路のブロック図である。 本発明の実施形態による相変化メモリセル及び駆動回路の電気的構成を説明する図面である。 図８の半導体メモリ装置の動作を説明するタイミング図である。 図８の半導体メモリ装置の動作を説明するタイミング図である。

符号の説明

７００ 相変化メモリ装置
７１０ 検出回路
７２０ コントローラ
７３０ メモリアレイ
７４０ 電流発生制御部
７５０ 電流発生部
ＶＤＤ 電源電圧
ＰＤＩＳ 第１駆動信号
ＭＴＲ１，ＭＴＲ２ 第１及び第２ミラートランジスタ
ＤＬ データライン
ＶＲＥＦ 基準電圧
ＶＡ 電圧
ＤＴＲ 電圧比較器
ＩＲＥＦ 第１電流（基準電流）
ＰＳＥＴ セットパルス
ＮＯＲ１，ＮＯＲ２ 反転論理和手段
ＴＲ１，ＴＲ２ 第１及び第２トランジスタ
ＣＴＲ 制御トランジスタ
ＶＳＳ 接地電圧
ＰＶＣＣＨＢ 第２駆動信号
Ｎ１，Ｎ２，Ｎ３ 第１、第２及び第３ノード
ＬＡＴ ラッチ部
ＤＥＴＶ 検出電圧
ＩＣＥＬＬ 第２電流
ＢＬ ビットライン
ＷＬ１，ＷＬ２ ワードライン
ＲＧＳＴ１，ＲＧＳＴ２ 相変化物質
Ｃ キャパシタ
Ｙ カラム選択信号
Ｉ１ インバータ

Claims (32)

1. 相変化メモリ装置をプログラミングする方法において、
   前記相変化メモリ装置のプログラミング中に相変化物質の抵抗値を測定し、前記測定された抵抗値に応答して、前記相変化メモリ装置の前記相変化物質に供給する電流の大きさを調節する工程を含むことを特徴とする相変化メモリ装置のプログラミング方法。
2. 電流の大きさを調節する工程は、
   前記相変化メモリ装置の前記相変化物質にかかる電圧を検出する工程と、
   前記検出された電圧に応答して、前記相変化メモリ装置の前記相変化物質に印加される電流の大きさを制御する工程と、を含むことを特徴とする請求項１に記載の相変化メモリ装置のプログラミング方法。
3. 印加される電流の大きさを制御する工程は、
   前記検出された電圧のレベルが基準電圧値に対して変化するまで相変化物質に印加される電流の大きさを増加させる工程と、
   前記検出された電圧のレベルが基準電圧値に対して変化する場合、電流の大きさを一定に維持させる工程と、を含むことを特徴とする請求項２に記載の相変化メモリ装置のプログラミング方法。
4. 前記検出された電圧レベルの基準電圧値に対する変化は、
   前記検出された電圧のレベルが基準電圧値以下に低下することを含むことを特徴とする請求項３に記載の相変化メモリ装置のプログラミング方法。
5. 前記検出された電圧のレベルが基準電圧値に対して変化するまで、相変化物質に印加される電流の大きさを増加させる工程は、
   印加される電流の大きさを制御しつつ、前記検出された電圧のレベルが基準電圧値に対して変化するまで、相変化物質に印加される電流の大きさを増加させるために、電流ミラー部に印加される前記基準電流の大きさを増加させることを特徴とする請求項３に記載の相変化メモリ装置のプログラミング方法。
6. 相変化物質に印加される電流を制御する電流ミラー部のノードをあらかじめ充電する工程をさらに含むことを特徴とする請求項５に記載の相変化メモリ装置のプログラミング方法。
7. 前記ノードをあらかじめ充電する工程は、
   パワーオン信号に応答することを特徴とする請求項６に記載の相変化メモリ装置のプログラミング方法。
8. 前記相変化物質にかかる電圧が検出されるノードをあらかじめ充電する工程をさらに含むことを特徴とする請求項５に記載の相変化メモリ装置のプログラミング方法。
9. 前記あらかじめ充電されるノードは、前記相変化メモリ装置のデータラインを含むことを特徴とする請求項２に記載の相変化メモリ装置のプログラミング方法。
10. 前記相変化物質に印加される電流は、電流ミラー部によって供給され、
    前記電流を一定に維持する工程は、前記検出された電圧が基準電圧値以下に低下する時に前記相変化物質に供給される電流を制御する前記電流ミラー部のノードを接地電源から切断する工程を含むことを特徴とする請求項３に記載の相変化メモリ装置のプログラミング方法。
11. 前記電流の大きさを調節する工程は、
    前記相変化メモリ装置の相変化物質に印加される電流の大きさを検出する工程と、
    前記検出された電流の大きさに応答して、前記相変化メモリ装置の相変化物質に印加される電流の大きさを調節する工程と、を含むことを特徴とする請求項１に記載の相変化メモリ装置のプログラミング方法。
12. 前記電流の大きさを調節する工程は、
    前記検出された電流が基準電流値に対して変化するまで、前記相変化物質に印加される電流の大きさを増加させる工程と、
    前記検出された電流が前記基準電流値に対して変化すれば、前記相変化物質に印加される電流の大きさを一定に維持する工程と、を含むことを特徴とする請求項１１に記載の相変化メモリ装置のプログラミング方法。
13. 前記検出された電流の基準電流値に対する変化は、
    検出された電流が前記基準電流値より大きくなることを特徴とする請求項１２に記載の相変化メモリ装置のプログラミング方法。
14. メモリ装置において、
    相変化物質を含む相変化メモリセルと、
    前記相変化メモリセルに連結されたデータラインの電圧及び／又は電流を検出する検出回路と、
    前記相変化メモリセルに連結され、前記検出回路の出力値に応答して、前記相変化メモリセルの相変化物質に印加される電流の大きさを調節するコントローラと、を含むことを特徴とする相変化メモリ装置。
15. 前記検出回路は、
    電圧検出回路を含むことを特徴とする請求項１４に記載の相変化メモリ装置。
16. 前記電圧検出回路は、
    データラインで検出された電圧と基準電圧とを比較して、前記検出された電圧が前記基準電圧より大きいか、小さいかに応じて制御信号を出力することを特徴とする請求項１５に記載の相変化メモリ装置。
17. 前記コントローラは、
    前記電圧検出回路によって前記検出された電圧が基準電圧より小さいという制御信号が出力されるまで、相変化メモリセルに印加される電流の大きさを増加させ、電圧検出回路によって前記検出された電圧が前記基準電圧より小さいという制御信号が出力されれば、相変化メモリセルに印加される電流の大きさを一定に維持させる電流ミラー部を含むことを特徴とする請求項１６に記載の相変化メモリ装置。
18. 前記電流ミラー部は、
    相変化メモリセルに電流を印加するか否かを制御する第１駆動信号に応答することを特徴とする請求項１７に記載の相変化メモリ装置。
19. 前記電流ミラー部は、
    前記相変化メモリセルと電源電圧との間に連結された第２ミラートランジスタと、
    前記第２ミラートランジスタの制御端子と前記電源電圧との間に連結された電荷保存素子と、
    前記第１駆動信号に応答して、前記第２ミラートランジスタの制御端子を前記電源電圧に選択的に連結する第１ミラートランジスタと、
    第２駆動信号と前記電圧検出回路の出力とに応答して、前記第２ミラートランジスタの制御端子を電源電圧に選択的に連結する制御トランジスタと、を含むことを特徴とする請求項１８に記載の相変化メモリ装置。
20. 前記電荷保存素子は、
    酸化−金属−半導体キャパシタを含むことを特徴とする請求項１９に記載の相変化メモリ装置。
21. 前記検出回路は、
    電流検出回路を含むことを特徴とする請求項１４に記載の相変化メモリ装置。
22. 前記電流検出回路は、
    データラインで検出された電流と基準電流とを比較して、前記検出された電流が基準電流より大きいか、小さいかに応じて制御信号を出力することを特徴とする請求項２１に記載の相変化メモリ装置。
23. 前記コントローラは、
    前記電流検出回路によって検出された電流が前記基準電流より小さいという前記制御信号が出力されるまで、相変化メモリセルに印加される電流の大きさを増加させ、前記電圧検出回路によって検出された電流が前記基準電流より大きいという前記制御信号が出力されれば、前記相変化メモリセルに印加される電流の大きさを一定に維持させる電流ミラー部を含むことを特徴とする請求項２２に記載の相変化メモリ装置。
24. メモリ装置において、
    相変化物質を含む相変化メモリセルと、
    前記相変化メモリセルのプログラミング時に前記相変化物質の測定された抵抗値に応答して、前記相変化メモリセルの相変化物質に印加される電流の大きさを調節する手段と、を含むことを特徴とする相変化メモリ装置。
25. 前記電流の大きさを調節する手段は、前記相変化メモリ装置の相変化物質にかかる電圧を検出する手段と、
    前記検出された電圧に応答して、前記相変化メモリ装置の相変化物質に印加される電流の大きさを調節する手段と、を含むことを特徴とする請求項２４に記載の相変化メモリ装置。
26. 前記電流の大きさを調節する手段は、前記検出された電圧が基準電圧値に対して変化するまで、前記相変化物質に印加される電流の大きさを増加させる手段と、
    前記検出された電圧が前記基準電圧値に対して変化すれば、前記印加される電流を一定の大きさに維持させる手段と、を含むことを特徴とする請求項２５に記載の相変化メモリ装置。
27. 前記一定の電流の大きさは、
    検出された電圧が変化する前まで増加した電流の大きさと同じであることを特徴とする請求項２６に記載の相変化メモリ装置。
28. 前記電流の大きさを調節する手段は、前記相変化メモリ装置の相変化物質に印加される電流を検出する手段と、
    前記検出された電流に応答して、前記相変化メモリ装置の相変化物質に印加される電流の大きさを調節する手段と、を含むことを特徴とする請求項２４に記載の相変化メモリ装置。
29. 前記印加される電流の大きさを調節する手段は、前記検出された電流が基準電流値に対して変化するまで、前記相変化物質に印加される電流の大きさを増加させる手段と、
    前記検出された電流が前記基準電流値に対して変化すれば、前記印加される電流を一定の大きさに維持させる手段と、を含むことを特徴とする請求項２８に記載の相変化メモリ装置。
30. 前記検出された電流の前記基準電流値に対する変化は、
    前記検出された電流が前記基準電流値より大きくなることを特徴とする請求項２９に記載の相変化メモリ装置。
31. メモリ装置において、
    相変化メモリのデータラインに連結された電流検出回路と、
    制御信号に応答して前記相変化メモリのデータラインに連結され、前記制御信号に応答して前記相変化メモリのデータラインに電流を供給し、前記検出回路によって検出された電流が基準電流値より大きくなるまで、前記相変化物質に印加される電流の大きさを増加させ、前記検出回路によって検出された電流が前記基準電流値より大きくなれば、前記印加される電流を一定の大きさに維持させる電流発生部と、を含むことを特徴とする相変化メモリ書込み動作の駆動回路。
32. メモリ装置において、
    相変化メモリのデータラインに連結された電圧検出回路と、
    制御信号に応答して相変化メモリのデータラインに連結され、前記制御信号に応答して前記相変化メモリのデータラインに電流を供給し、前記検出回路による検出された電圧が基準電圧値より小さくなるまで、前記相変化物質に印加される電流の大きさを増加させ、前記検出回路による検出された電圧が前記基準電圧値より小さくなれば、前記印加される電流を一定の大きさに維持させる電流発生部と、を含むことを特徴とする相変化メモリ書込み動作の駆動回路。

Images