JP2006004614A - プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路 - Google Patents

プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路 Download PDF

Info

Publication number
JP2006004614A
JP2006004614A JP2005179480A JP2005179480A JP2006004614A JP 2006004614 A JP2006004614 A JP 2006004614A JP 2005179480 A JP2005179480 A JP 2005179480A JP 2005179480 A JP2005179480 A JP 2005179480A JP 2006004614 A JP2006004614 A JP 2006004614A
Authority
JP
Japan
Prior art keywords
phase change
current
change memory
voltage
memory device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005179480A
Other languages
English (en)
Other versions
JP4786948B2 (ja
Inventor
Woo-Yeong Cho
趙佑榮
Sang-Beom Kang
姜▲尚▼範
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040045849A external-priority patent/KR100618836B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006004614A publication Critical patent/JP2006004614A/ja
Application granted granted Critical
Publication of JP4786948B2 publication Critical patent/JP4786948B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0078Write using current through the cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Abstract

【課題】電流を制御するために測定を利用する相変化メモリ装置駆動回路及び測定を利用して相変化メモリ装置の駆動電流を調節する方法を提供する。
【解決手段】相変化メモリ装置をプログラミングする方法において、相変化メモリ装置のプログラミング中に相変化物質の抵抗値を測定し、測定された抵抗値に応答して、相変化メモリ装置の相変化物質に供給する電流の大きさを調節する工程を含む相変化メモリ装置のプログラミング方法である。これにより、検出された電圧または電流に応答して、次のような調節を行える。相変化物質に印加される電流の大きさは、検出される電圧のレベルが基準電圧値に対して変化するまで増加し、検出される電圧のレベルが基準電圧値に対して変化すれば、一定の大きさに維持させることができる。基準電圧値に対する検出された電圧の変化は、検出された電圧レベルが基準電圧値以下に低下する場合でありうる。
【選択図】図8

Description

本発明は、半導体メモリ装置の駆動に関連し、特に、相変化メモリ装置の駆動回路及び/又は駆動方法に関する。
PRAM(Phase−change Random Access Memory)は、相変化物質の結晶状態及び非晶質状態に応じて電気伝導度または抵抗値が変わる特性を利用して、情報を保存する半導体メモリ装置である。PRAMは、装置の各アドレスに対して読取り/書込み動作を行うために、半導体基板上に製造されたトランジスタと電気的に連結されてメモリセルを形成する。半導体メモリ装置において、半導体メモリ層の相変化による電気伝導度の差を利用して情報が保存される。データは、相変化領域を含む相変化メモリ装置に保存される。
図1A及び図1Bは、典型的な相変化メモリセル10を示している。図1Aを参照すれば、相変化メモリセルは、上部電極12と下部電極18との間に相変化物質14を含む。電流密度を高め、それにより、相変化物質の加熱効率を向上させるために、下部電極18は、下部電極18に比べて表面積が小さい下部電極コンタクト(BEC:Bottom Electrode Contact)16を通じて相変化物質14に連結されうる。アクセストランジスタ20は、下部電極18に連結され、ワードライン(WL:Word Line)によって制御される。
図1A、図1B、及び図2に示したように、相変化メモリセル10は、相変化物質14を通じて流れる電流が相変化領域を電気的に加熱することによって相変化物質14の構造が結晶状態(図1Aの状態)または非晶質状態(図1Bの状態)に変化して情報を保存する方式で動作する。保存された情報は、相変化領域を通じて相対的に低い電流を流して相変化物質の抵抗を測定することによって読取られる。
相変化物質の非晶質状態または結晶状態への変化において、相変化物質の層の加熱程度を制御するために、異なるパルスが使われうる。
図3を参照すれば、短時間の高い温度の加熱35は、相変化物質14をリセット状態(非晶質状態)にするために使われ、長時間の低い温度の加熱36は、相変化物質14をセット状態(結晶状態)にするために使われる。特に、図3の曲線35を参照すれば、相変化物質14は、融点Tm以上に加熱され、その後、速やかに(数ns以内)冷却される。このとき、相変化物質14は、非晶質状態に変化する。図3の曲線36を参照すれば、相変化物質14をセット状態にするために、相変化物質は、結晶化温度Tx以上、融点Tm以下の温度に加熱される。それにより、温度は、融点Tmと結晶化温度Txとの間のセットウィンドウの間に維持される。
図4は、典型的な相変化物質14の電圧−電流関係グラフである。図4を参照すれば、グラフは、読取り動作のためのリセット状態(1)及びセット状態(3)、プログラミングのための(2)の区間に分けられる。
したがって、相変化物質から(1)または(3)の状態を読取る場合に、電流−電圧の関係は、相変化物質の抵抗と関連して線形的である。しかし、プログラミングのための(2)の区間は、非線形的である。したがって、相変化物質14をプログラミングするためには、電圧が相変化物質のしきい電圧Vthより高くなれば、電流は、プログラミングのための最小電流Iset_minまで非線形的に増加する。
メモリアレイでは、それぞれのメモリセルがそれぞれ異なるしきい電圧Vthのレベルを有し、それにより、セット動作に必要な最小電流Iset_minも変わる。したがって、図4で、(i)、(ii)、(iii)と名付けられたそれぞれ異なるメモリセルについて、しきい電圧Vthとプログラミングのための最小電流Iset_minとは、ばらつきを有しうる。しかし、一般的に、全てのメモリセルは、同じ電流でプログラミングされる。
また、図5A及び図5Bを参照すれば、典型的な相変換メモリ装置500では、全てのメモリセルに印加される電圧がしきい電圧Vthを超えるように制御することが困難である。図5Aを参照すれば、電流ミラーは、第2電流ICELLが第1電流IREFによって制御されるように、メモリセル510をプログラミングするために印加される電流を調節する。リセット状態からセット状態にプログラミングする際に、相変換物質14に印加される電圧が相変換物質14のしきい電圧Vthより低ければ、データラインDLの電圧レベルは、電源電圧VDDのレベルに近接する。基準電流IREFを高めて相変化メモリに印加される電流の大きさを増加させれば、相変化メモリに印加される電圧は、しきい電圧Vthを超える。そして、相変化物質の抵抗は、ダイナミック抵抗(セット抵抗)に変わり、データラインの電圧レベルは、電源電圧VDDの電圧レベルより低くなる。
このような電圧の変化は、それぞれのメモリセルが異なるしきい電圧を有している場合に、問題となる。すなわち、かかる電圧の変化は、全てのメモリセルに同じ電流が印加され、印加される電圧がしきい電圧Vthを超えなければ、いくつかのメモリセルは、セット状態にならない。また、リセット電流の減少は、セット電流を狭くなったセットウィンドウに合せ難くして、全ての装置について、図5Bに示したように、セットウィンドウ内で電圧及び/又は電流を維持することを困難にする。
本発明が解決しようとする技術的課題は、相変化物質に印加される電流の大きさを制御するプログラミング方法を提供することである。
本発明が解決しようとする他の技術的課題は、相変化物質に印加される電流の大きさを制御する半導体メモリ装置を提供することである。
本発明による一実施形態は、相変化物質の抵抗値を測定する工程と、前記測定された抵抗値に応答して相変化メモリ装置の相変化物質に供給する電流の大きさを調節する工程と、を含むことを特徴とする相変化メモリ装置のプログラミング方法である。
本発明による望ましい実施形態は、前記電流の大きさを調節する工程は、相変化メモリ装置の相変化物質にかかる電圧を検出する工程と、前記検出された電圧に応答して相変化メモリ装置の相変化物質に印加される電流の大きさを制御する工程と、を含むことを特徴とする相変化メモリ装置のプログラミング方法である。また、前記印加される電流の大きさを制御する工程は、前記検出された電圧のレベルが基準電圧値に対して変化するまで相変化物質に印加される電流の大きさを増加させる工程と、前記検出された電圧のレベルが基準電圧値に対して変化する場合、電流の大きさを一定に維持させる工程と、を含むことができる。前記検出された電圧レベルの基準電圧値に対する変化は、前記検出された電圧のレベルが基準電圧値以下に低下する。
本発明によるさらに望ましい実施形態は、前記検出された電圧のレベルが基準電圧値に対して変化するまで相変化物質に印加される電流の大きさを増加させる工程は、印加される電流の大きさを制御しつつ、前記検出された電圧のレベルが基準電圧値に対して変化するまで相変化物質に印加される電流の大きさを増加させるために、電流ミラー部に印加される基準電流の大きさを増加させることを特徴とする相変化メモリ装置のプログラミング方法である。前記相変化物質に印加される電流を制御する電流ミラー部のノードは、あらかじめ充電させることができる。また、本発明による一実施形態であって、前記ノードをあらかじめ充電する工程は、パワーオン信号に応答させることができる。
本発明によるさらに望ましい実施形態は、相変化物質にかかる電圧が検出されるノードをあらかじめ充電させることである。例えば、前記あらかじめ充電されるノードは、相変化メモリ装置のデータラインでありうる。
本発明によるさらに望ましい実施形態は、前記相変化物質に印加される電流は、電流ミラー部によって供給され、前記電流を一定に維持する工程は、前記検出された電圧が基準電圧値以下に低下する時に相変化物質に供給される電流を制御する電流ミラー部のノードを接地電源から切断する工程を含む相変化メモリ装置のプログラミング方法である。
本発明による他の実施形態は、相変化メモリ装置の相変化物質に印加される電流の大きさを検出する工程と、前記検出された電流の大きさに応答して前記相変化メモリ装置の相変化物質に印加される電流の大きさを調節する工程と、を含むことを特徴とする相変化メモリ装置のプログラミング方法である。また、前記電流の大きさを調節する工程は、前記検出された電流が基準電流値に対して変化するまで、前記相変化物質に印加される電流の大きさを増加させる工程と、前記検出された電流が基準電流値に対して変化すれば、前記相変化物質に印加される電流の大きさを一定に維持する工程と、を含むことを特徴とする相変化メモリ装置のプログラミング方法である。前記検出された電流の基準電流値に対する変化は、前記検出された電流が基準電流値より大きくなることである。
本発明による一実施形態は、相変化物質を含む相変化メモリセルと、相変化メモリセルに連結されたデータラインの電圧及び/又は電流を検出する検出回路及び相変化メモリセルに連結され、前記検出回路の出力値に応答して相変化メモリセルの相変化物質に印加される電流の大きさを調節するコントローラと、を含むことを特徴とする相変化メモリ装置である。
本発明によるさらに望ましい実施形態は、前記検出回路が電圧検出回路を含むことである。前記電圧検出回路は、データラインで検出された電圧と基準電圧とを比較して、前記検出された電圧が基準電圧より大きいか、小さいかに応じて、制御信号を出力させることができる。前記コントローラは、電圧検出回路によって前記検出された電圧が基準電圧より小さいという制御信号が出力されるまで、相変化メモリセルに印加される電流の大きさを増加させ、電圧検出回路によって前記検出された電圧が基準電圧より小さいという制御信号が出力されれば、相変化メモリセルに印加される電流の大きさを一定に維持させる電流ミラー部を含みうる。
本発明によるさらに望ましい実施形態は、前記電流ミラー部を、相変化メモリセルに電流を印加するか否かを制御する第1駆動信号に応答させることである。前記電流ミラー部は、相変化メモリセルと電源電圧との間に連結された第2ミラートランジスタと、前記第2ミラートランジスタの制御端子と電源電圧との間に連結された電荷保存素子と、前記第1駆動信号に応答して、前記第2ミラートランジスタの制御端子を前記電源電圧に選択的に連結する第1ミラートランジスタと、第2駆動信号と前記電圧検出回路の出力とに応答して、前記第2ミラートランジスタの制御端子を電源電圧に選択的に連結する制御トランジスタと、を含むことができる。本発明による一実施形態であって、前記電荷保存素子は、酸化−金属−半導体キャパシタを含む。
本発明による他の実施形態は、前記検出回路は電流検出回路を含む。前記電流検出回路は、データラインで検出された電流と基準電流とを比較して、前記検出された電流が基準電流より大きいか、または小さいかによって制御信号を出力することを特徴とする。また、前記コントローラは、電流検出回路によって前記検出された電流が基準電流より小さいという制御信号が出力されるまで相変化メモリセルに印加される電流の大きさを増加させ、電圧検出回路によって前記検出された電流が基準電流より大きいという制御信号が出力されれば、相変化メモリセルに印加される電流の大きさを一定に維持させる電流ミラー部を含むことができる。
本発明による一実施形態は、相変化メモリのデータラインに連結された電流検出回路、制御信号に応答し、相変化メモリのデータラインに連結され、前記制御信号に応答する電流発生部を含む相変化メモリ書込み動作の駆動回路である。前記電流発生部は、前記相変化メモリのデータラインに電流を供給し、前記検出回路による検出された電流が基準電流値より大きくなるまで前記相変化物質に印加される電流の大きさを増加させ、前記検出回路による検出された電流が基準電流値より大きくなれば、前記印加される電流を一定の大きさに維持させる電流発生部を含むことを特徴とする。
本発明によるさらに望ましい実施形態は、相変化メモリのデータラインに連結された電圧検出回路、制御信号に応答し、相変化メモリのデータラインに連結され、前記制御信号に応答する電流発生部を含む相変化メモリ書込み動作の駆動回路である。前記電流発生部は、前記相変化メモリのデータラインに電流を供給し、前記検出回路による検出された電圧が基準電圧値より小さくなるまで前記相変化物質に印加される電流の大きさを増加させ、前記検出回路による検出された電圧が基準電圧値より小さくなれば、前記印加される電流を一定の大きさに維持させることを特徴とする。
本発明による相変化メモリ装置及びプログラミング方法によれば、例えば、相変化物質がセット状態に変化する瞬間を検出して相変化物質に印加されるセット電流の電流の大きさを制御することによって、次第に狭くなりつつある相変化物質のセットウィンドウにも拘わらず、相変化物質を安定的なセット状態に維持させることができる。
本発明は、本発明の実施形態が示されている添付された図面を参照して完全に説明される。しかし、本発明は、ここで説明された実施形態に限定されていると解釈されてはならない。本発明の実施形態は、詳細な説明を徹底かつ完全にするために、当業者に本発明の保護範囲を説明するために提供される。図面には、層及び領域の厚さが分かりやすく誇張して表現されている。図面全体で、同じ番号は同じ構成要素を表す。ここで使われる“及び/又は”は、関連した構成要素のうち一つまたはそれ以上の組み合わせを含む。
ここで使われる用語は、特定の実施形態を説明するためのものであり、発明を制限しようとする意図ではない。ここで使われたように、個数の明示を伴わない用語は、単数とも複数とも解釈されねばならない。“含む”という用語は、言及された特徴、数字、工程、動作、構成要素、及び/又は部品を等具体化するが、それと異なる特徴、数字、工程、動作、構成要素、部品及び/又はそれらのグループを排除しない。
層、領域、基板のような構成要素が他の構成要素の上にあると言及される時、他の構成要素の上に接触して位置するもの、またはその間にさらに他の構成要素が狭まれると解釈されうる。また、ある構成要素が他の構成要素と“連結された”と言及される時、他の構成要素と直接に連結されることもあり、その間にさらに他の構成要素と連結されることもあると解釈される。
多様な構成要素、部品、領域、層、及び/又は区域を修飾するために使われる“第一”、“第二”のような単語を伴う場合であっても、かかる構成要素、部品、領域、層、及び/又は区域は、この単語によって限定的に解釈されてはならない。この単語は、ある構成要素、部品、領域、層、または区域を他の領域、層、または区域と区別するためにのみ使われる。したがって、例えば、第一構成要素、第一部品、第一領域または第一区域は、本発明の意図の通りに、第二構成要素、第二部品、第二領域または第二区域と区別される。
また、“さらに低い”、“底部の”、“上端の”、“頂上の”のような比較語句は、図面に示した他の構成要素と比較して、ある構成要素を説明するために使われる。比較語句は、図面に示した配置以外に、他の配置を含むと解釈される。例えば、図面の装置がひっくり返れば、他の構成要素より低い所にあるように記載された構成要素は、他の構成要素よりさらに高い所に位置する。同様に、図面の装置がひっくり返れば、他の構成要素の下側にあるように記載された構成要素は、他の構成要素の上側に位置する。したがって、“下側”のような例示的な単語は、“上側”と“下側”の配向を何れも含むことができる。
特別な定義がなされなければ、(技術用語、科学用語を含めて)全ての用語は、当業者が一般的に理解する意味を有する。一般的に使われる辞書で定義されるように、単語は、関連技術の文脈でその意味が一致するように解釈されねばならない。そして、特別に正確に定義されていなければ、理想的な意味または過度に形式的な意味で解釈されてはならない。
本発明の実施形態は、相変化メモリセルの抵抗の変化を測定して相変化メモリセルに供給される電流の大きさを調節する相変化メモリ及び/又は相変化メモリを動作させる方法を提供する。本発明の実施形態は、電圧の変化によって測定された相変化メモリセルの抵抗の変化を参照して説明される。しかし、抵抗の変化は、電流の変化によって測定されることもある。したがって、本発明の実施形態は、ここに提示された特定の例に限定して解釈されてはならない。
図6は、本発明の実施形態による相変化メモリセルをプログラミングする動作を説明するフローチャートである。図6を参照すれば、相変化メモリセルは、第1電流に応答して相変化物質に印加される電流によってプログラミングされる(610過程)。相変化物質にかかる電圧が測定される(620過程)。電圧の変化が検出されなければ、相変化物質に印加される電流のレベルが上昇する(610過程前の640過程)。相変化物質にかかる電圧の変化して相変化物質の抵抗レベルが変化したと判断されれば(620過程)、相変化物質に印加される電流は、一定に維持される(630過程)。例えば、相変化物質に印加される電流は、それに対応する電圧がしきい電圧より大きくなるまで、相変化物質に印加される電流は増加する。その後、電流は、一定のレベルに維持される。したがって、狭いセットウィンドウにも拘わらず、相変化物質に印加される電流及び電圧は安定的に維持される。特定の実施形態で、相変化物質の抵抗の変化は、相変化メモリのデータラインDLの電圧レベルを測定することによって検出される。かかる電流の調節は、ビットラインBLの単位でまたはセル単位で提供される。
図7は、本発明の実施形態による相変化メモリ装置のブロック図である。図7を参照すれば、相変化メモリ装置は、コントローラ660、メモリセル670、検出回路680を含む。検出回路680は、メモリセル670のデータラインDLの電圧を検出する。コントローラ660は、メモリセル670に連結されて、前記検出電圧に応答して相変化メモリセル670の相変化物質に供給される電流の大きさを制御する。
検出回路680は、データラインDLの電圧VAレベルを検出した後、これを所定の基準電圧VREFと比較する。そして、検出電圧DETVの電圧レベルが基準電圧レベルより高いか、低いかに応じて制御信号を出力する。コントローラ660は、検出電圧の電圧レベルが基準電圧レベルより低いという制御信号が検出回路680から提供されるまで、相変化メモリセルに供給される電流の大きさを増加させる。そして、検出電圧の電圧レベルが基準電圧レベルより低いという制御信号が検出回路680から提供されると、相変化メモリセルに供給される電流の大きさを維持させる。基準電圧は、相変化物質のリセット抵抗に対するセット抵抗の比率を基礎として決定される。いくつかの実施形態では、この比率が100を超えることができる。
図8は、本発明の一実施形態の相変化メモリ装置700の回路ダイアグラムである。図8を参照すれば、相変化メモリ装置700は、検出回路710、コントローラ720、メモリアレイ730を含む。この実施形態において、検出回路710は、図7の検出回路680であり、コントローラ720は、図7のコントローラ660であり、メモリアレイ730は、図7の相変化メモリセル670でありうる。
図7で詳細に説明したように、コントローラ720は、電流発生制御部740と電流発生部750とを備える。電流発生制御部740と電流発生部750とは、電流発生部720によってメモリアレイ730に供給される第2電流ICELLが電流発生制御部740による第1電流IREFによって制御されるように電流ミラーを備えることができる。電流発生部750は、相変化メモリアレイ730の相変化メモリセルに第2電流ICELLを供給するか否かを制御し、セット動作前にキャパシタCを電源電圧VDDの電圧レベルで充電させる第1駆動信号PDISに応答する。
メモリアレイ730は、ビットラインBLで互いに連結されてワードラインWLで選択される複数の相変化メモリセルを含むことができる。例えば、ビットラインBLは、メモリアレイ730のワードライン(WL1,WL2など)に連結されたアクセストランジスタによってそれぞれ制御される複数の相変化メモリセルに連結される。それぞれのメモリセルは、相変化物質を含むことができ、それぞれの相変化物質は、図8においてRGST1、RGST2で表示されている。ビットラインBLに供給される電流は、ワードラインWLが活性化された相変化メモリセルの相変化物質を通過する。そして、ビットラインBLに供給される電流は、相変化メモリセルの相変化物質の状態をプログラミングするために、ここで説明したように制御されることができる。
電流発生制御部740と電流発生部750とは、3つの制御信号を受けることができる。第一に、第1駆動信号PDISは、電流発生部750にメモリアレイ730を駆動させるか否かを制御し、第3ノードN3を電源電圧VDDの電圧レベルまで充電させる。第二に、セットパルスPSETは、選択されたメモリセルの相変化物質をセット状態に変化させるように活性化させる。第三に、第2駆動信号PVCCHBは、半導体メモリ装置700のパワーアップ動作及び/又はそれぞれの書込み動作時にラッチ部LATの初期化のために活性化されることができる。
図8を参照すれば、コントローラ720は、相変化メモリセルのデータライン(またはビットラインBL)と電源電圧VDDとの間に連結された第2ミラートランジスタMTR2を含む。キャパシタCは、第2ミラートランジスタMTR2と電源電圧VDDまたは接地電圧VSSの制御端子との間に連結される。第1ミラートランジスタMTR1は、第1駆動信号PDISに応答して、第2ミラートランジスタMTR2の制御端子を電源電圧VDDに選択的に連結してデータラインDLの電流の流れを制御する。制御トランジスタCTRは、セットパルスPSETと検出回路710の検出電圧DETVとに応答して、第2ミラートランジスタMTR2の制御端子とキャパシタCとを選択的に接地電圧VSSに連結させる。キャパシタCとしては、例えば、酸化−金属−半導体キャパシタを使用できる。
電流発生制御部740は、リセット状態をセット状態に変化させるセット/リセットラッチとして動作するラッチ部LATを含む。そして、二つの反転論理和手段NOR1,NOR2は、クロス接続され、セット状態にするための入力としてのセットパルスPSETと、リセット状態にするための入力としての第2駆動信号PVCCHBと、フィードバック入力信号としての検出回路710からの検出電圧DETVと、を入力として有することができる。電流発生制御部740は、ラッチ部LATの出力と連結された制御トランジスタCTRをさらに含む。制御トランジスタCTRは、第3ノードN3から抵抗として機能する第1及び第2トランジスタTR1,TR2を通じて流れる電流を制御する。キャパシタCと第1及び第2トランジスタTR1,TR2による抵抗Rとを考慮すれば、第3ノードN3の電圧は、時定数RCを有し、電源電圧VDDの電圧レベルから接地電圧VSSの電圧レベルに徐々に低下する。
検出回路710は、電圧VAと所定の基準電圧VREFとを比較する電圧比較器DTRを備える。相変化メモリセルのセット状態とリセット状態との間の抵抗の差が大きいため、基準電圧VREFの電圧レベルは、相変化メモリセルがセット状態にある時の抵抗値とリセット状態にある時の抵抗値との間の値に設定される。電圧VAが基準電圧VREFより高ければ、検出回路710は、ローレベルの検出電圧DETVを出力し、電圧VAが基準電圧VREFより低ければ、検出回路710は、ハイレベルの検出電圧DETVを出力する。
図8で詳細に説明したように、電流発生部750から流れる電流は、カラム選択信号Yによって制御されるパストランジスタ(カラム選択トランジスタYTR1)を通じてビットラインBLに選択的に供給される。
相変化メモリ装置700の動作は、図9及び図10を参照してさらに詳細に説明される。パワーアップ時に、第2駆動信号PVCCHBは、ラッチ部LATの出力を初期化させるためにリセットパルスを供給する。セットパルスPSETは、メモリセルに対して行なうべき動作がないので、ローレベルである。そして、第2駆動信号PVCCHBのリセットパルスが入力された後に、第1ノードN1の電圧は、ローレベルになり、制御トランジスタCTRは、ターンオフになる。また、第1駆動信号PDISがハイレベルであるので、インバータI1の出力はローレベルであり、第1ミラートランジスタMTR1はターンオンになる。このとき、キャパシタCは、電源電圧VDDの電圧レベルまであらかじめ充電されている状態であり、第3ノードN3の電圧は、電源電圧VDDの電圧レベルに位置して、第2ミラートランジスタMTR2はターンオフになる。ここで、ノードVAをあらかじめ充電するために、別途のトランジスタが設けられてもよい。このような別途のトランジスタは、第1駆動信号PDISに応答してノードVAをあらかじめ充電し、このとき、ノードVAと第3ノードN3とは、何れも電源電圧VDDの電圧レベルの近くまで充電される。第3ノードN3及び/又はノードVAは、パワーオン信号に応答して、電源電圧VDDの電圧レベルの近くまで充電される。
相変化メモリセルがセット状態にプログラミングされる時、第1駆動信号PDISは、ローレベルに変わり、セットパルスPSETは、ハイレベルに変わる。このとき、第1ミラートランジスタMTR1は、ターンオフになり、ラッチ部LATは、第1ノードN1の電圧がハイレベルになり、制御トランジスタCTRがターンオンになるように制御する。そして、キャパシタCは、第1ミラートランジスタMTR1、第2ミラートランジスタMTR2、制御トランジスタCTRを通じて放電される。したがって、第3ノードN3の電圧レベルは、図9及び図10のVN3によって説明されたように低下する。第3ノードN3の電圧レベルが低下する時、第2ミラートランジスタMTR2は、相変化メモリセルに増加した第2電流ICELLを供給する。第2電流ICELLが増加するが、図面のスケール問題によって、図9及び図10では、第2電流ICELLは、ほぼ平行線のように示されている。すなわち、第3ノードN3の電圧レベルが低下する時、第2電流ICELLは増加する。
相変化メモリセルの状態が変化して、相変化物質の抵抗が変化すれば、第2電流ICELLは増加し、ノードVAの電圧レベルは、基準電圧VREFよりも低下する。そして、検出電圧DETVがローレベルからハイレベルに変化し、ラッチ部LATが、第1ノードN1の電圧がローレベルになり、制御トランジスタCTRがターンオフになるように制御する。制御トランジスタCTRがターンオフになれば、第3ノードN3は、接地電圧VSSとの連結が切れ、第3ノードN3の電圧VN3が低下しなくなる。第3ノードN3の電圧VN3は、約10ns間低下する。したがって、第2ミラートランジスタMTR2による電流は、増加が止まり、電流の大きさは、検出電圧DETVが制御トランジスタCTRをターンオフにする所定の大きさに維持される。第2電流ICELLは、第1駆動信号PDISがハイレベルに変わるまで、一定のレベルに維持される。第1駆動信号PDISがハイレベルに変われば、第1ミラートランジスタMTR1をターンオンにして、第3ノードN3の電圧をほぼ電源電圧VDDまで上昇させ、第1ミラートランジスタMTR1をターンオフにする。そして、メモリセルに電流を供給する時間は、第1駆動信号PDISが印加される時間によって制御される。
図9を参照すれば、しきい電圧Vthがメモリセルごとにそれぞれ異なれば、電圧VAのレベルが基準電圧VREFの以下に低下する瞬間の電流がそれぞれ異なる。しかし、供給される電流の大きさがノードVAで検出された電圧変化に対応するため、第3ノードN3の電圧は、しきい電圧に到達するまで低下し続け、第2電流ICELLは増加する。したがって、異なるしきい電圧を有するメモリセルは、メモリセルの固有特性に基づいて、異なる電流レベルを要求する。
本発明の実施形態がノードVAの検出電圧を参照して説明されたが、検出回路710としては、電流検出回路が使用されてもよい。そして、電圧比較器DTRは、電流センスアンプ回路によって代替される。そして、第2電流ICELLが基準電流レベルを超過すれば、検出電圧DETVとして出力するように制御される。したがって、本発明の実施形態は、電圧検出技術に制限されていると解釈されてはならず、相変化メモリセルの抵抗の変化を検出し、抵抗の変化が検出されれば、メモリセルに供給される電流を一定のレベルに維持できれば、どんな技術でもここに使われることができる。
本発明の実施形態は、さらに他の相変化プログラミング技術、例えば、米国特許第2004/0246804号明細書(2004年12月9日公開)に記載されている制御パルスの周期が検出されたメモリの状態に応答させる相変化メモリと結合して使われることができる。前記米国特許明細書の内容は、本願の開示事項の一部として解釈されるべきである。
本発明は、例示的な実施形態を参照して説明されたが、当業者は、特許請求の範囲によって決まった本発明の範囲を逸脱せず、形式や詳細な部分において、多様な変形が可能であることが分かる。
本発明は、メモリ装置のうち、相変化物質を利用する相変化メモリ装置の構造及びプログラミング方法に関連した技術分野に適用可能である。
相変化メモリセルを示す図面である。 相変化メモリセルを示す図面である。 図1の相変化メモリセルの電気的構成を説明する図面である。 時間及び温度の変化による相変化物質の状態変化を示す図面である。 相変化物質の電流−電圧曲線を説明する図面である。 典型的な駆動回路及び相変化メモリセルの電気的構成を説明する図面である。 図5Aの相変化メモリセルの電圧と抵抗との関係を説明する図面である。 本発明の実施形態による相変化メモリセルを駆動するための動作を説明するフローチャートである。 本発明の実施形態による相変化メモリセル及び駆動回路のブロック図である。 本発明の実施形態による相変化メモリセル及び駆動回路の電気的構成を説明する図面である。 図8の半導体メモリ装置の動作を説明するタイミング図である。 図8の半導体メモリ装置の動作を説明するタイミング図である。
符号の説明
700 相変化メモリ装置
710 検出回路
720 コントローラ
730 メモリアレイ
740 電流発生制御部
750 電流発生部
VDD 電源電圧
PDIS 第1駆動信号
MTR1,MTR2 第1及び第2ミラートランジスタ
DL データライン
VREF 基準電圧
VA 電圧
DTR 電圧比較器
IREF 第1電流(基準電流)
PSET セットパルス
NOR1,NOR2 反転論理和手段
TR1,TR2 第1及び第2トランジスタ
CTR 制御トランジスタ
VSS 接地電圧
PVCCHB 第2駆動信号
N1,N2,N3 第1、第2及び第3ノード
LAT ラッチ部
DETV 検出電圧
ICELL 第2電流
BL ビットライン
WL1,WL2 ワードライン
RGST1,RGST2 相変化物質
C キャパシタ
Y カラム選択信号
I1 インバータ

Claims (32)

  1. 相変化メモリ装置をプログラミングする方法において、
    前記相変化メモリ装置のプログラミング中に相変化物質の抵抗値を測定し、前記測定された抵抗値に応答して、前記相変化メモリ装置の前記相変化物質に供給する電流の大きさを調節する工程を含むことを特徴とする相変化メモリ装置のプログラミング方法。
  2. 電流の大きさを調節する工程は、
    前記相変化メモリ装置の前記相変化物質にかかる電圧を検出する工程と、
    前記検出された電圧に応答して、前記相変化メモリ装置の前記相変化物質に印加される電流の大きさを制御する工程と、を含むことを特徴とする請求項1に記載の相変化メモリ装置のプログラミング方法。
  3. 印加される電流の大きさを制御する工程は、
    前記検出された電圧のレベルが基準電圧値に対して変化するまで相変化物質に印加される電流の大きさを増加させる工程と、
    前記検出された電圧のレベルが基準電圧値に対して変化する場合、電流の大きさを一定に維持させる工程と、を含むことを特徴とする請求項2に記載の相変化メモリ装置のプログラミング方法。
  4. 前記検出された電圧レベルの基準電圧値に対する変化は、
    前記検出された電圧のレベルが基準電圧値以下に低下することを含むことを特徴とする請求項3に記載の相変化メモリ装置のプログラミング方法。
  5. 前記検出された電圧のレベルが基準電圧値に対して変化するまで、相変化物質に印加される電流の大きさを増加させる工程は、
    印加される電流の大きさを制御しつつ、前記検出された電圧のレベルが基準電圧値に対して変化するまで、相変化物質に印加される電流の大きさを増加させるために、電流ミラー部に印加される前記基準電流の大きさを増加させることを特徴とする請求項3に記載の相変化メモリ装置のプログラミング方法。
  6. 相変化物質に印加される電流を制御する電流ミラー部のノードをあらかじめ充電する工程をさらに含むことを特徴とする請求項5に記載の相変化メモリ装置のプログラミング方法。
  7. 前記ノードをあらかじめ充電する工程は、
    パワーオン信号に応答することを特徴とする請求項6に記載の相変化メモリ装置のプログラミング方法。
  8. 前記相変化物質にかかる電圧が検出されるノードをあらかじめ充電する工程をさらに含むことを特徴とする請求項5に記載の相変化メモリ装置のプログラミング方法。
  9. 前記あらかじめ充電されるノードは、前記相変化メモリ装置のデータラインを含むことを特徴とする請求項2に記載の相変化メモリ装置のプログラミング方法。
  10. 前記相変化物質に印加される電流は、電流ミラー部によって供給され、
    前記電流を一定に維持する工程は、前記検出された電圧が基準電圧値以下に低下する時に前記相変化物質に供給される電流を制御する前記電流ミラー部のノードを接地電源から切断する工程を含むことを特徴とする請求項3に記載の相変化メモリ装置のプログラミング方法。
  11. 前記電流の大きさを調節する工程は、
    前記相変化メモリ装置の相変化物質に印加される電流の大きさを検出する工程と、
    前記検出された電流の大きさに応答して、前記相変化メモリ装置の相変化物質に印加される電流の大きさを調節する工程と、を含むことを特徴とする請求項1に記載の相変化メモリ装置のプログラミング方法。
  12. 前記電流の大きさを調節する工程は、
    前記検出された電流が基準電流値に対して変化するまで、前記相変化物質に印加される電流の大きさを増加させる工程と、
    前記検出された電流が前記基準電流値に対して変化すれば、前記相変化物質に印加される電流の大きさを一定に維持する工程と、を含むことを特徴とする請求項11に記載の相変化メモリ装置のプログラミング方法。
  13. 前記検出された電流の基準電流値に対する変化は、
    検出された電流が前記基準電流値より大きくなることを特徴とする請求項12に記載の相変化メモリ装置のプログラミング方法。
  14. メモリ装置において、
    相変化物質を含む相変化メモリセルと、
    前記相変化メモリセルに連結されたデータラインの電圧及び/又は電流を検出する検出回路と、
    前記相変化メモリセルに連結され、前記検出回路の出力値に応答して、前記相変化メモリセルの相変化物質に印加される電流の大きさを調節するコントローラと、を含むことを特徴とする相変化メモリ装置。
  15. 前記検出回路は、
    電圧検出回路を含むことを特徴とする請求項14に記載の相変化メモリ装置。
  16. 前記電圧検出回路は、
    データラインで検出された電圧と基準電圧とを比較して、前記検出された電圧が前記基準電圧より大きいか、小さいかに応じて制御信号を出力することを特徴とする請求項15に記載の相変化メモリ装置。
  17. 前記コントローラは、
    前記電圧検出回路によって前記検出された電圧が基準電圧より小さいという制御信号が出力されるまで、相変化メモリセルに印加される電流の大きさを増加させ、電圧検出回路によって前記検出された電圧が前記基準電圧より小さいという制御信号が出力されれば、相変化メモリセルに印加される電流の大きさを一定に維持させる電流ミラー部を含むことを特徴とする請求項16に記載の相変化メモリ装置。
  18. 前記電流ミラー部は、
    相変化メモリセルに電流を印加するか否かを制御する第1駆動信号に応答することを特徴とする請求項17に記載の相変化メモリ装置。
  19. 前記電流ミラー部は、
    前記相変化メモリセルと電源電圧との間に連結された第2ミラートランジスタと、
    前記第2ミラートランジスタの制御端子と前記電源電圧との間に連結された電荷保存素子と、
    前記第1駆動信号に応答して、前記第2ミラートランジスタの制御端子を前記電源電圧に選択的に連結する第1ミラートランジスタと、
    第2駆動信号と前記電圧検出回路の出力とに応答して、前記第2ミラートランジスタの制御端子を電源電圧に選択的に連結する制御トランジスタと、を含むことを特徴とする請求項18に記載の相変化メモリ装置。
  20. 前記電荷保存素子は、
    酸化−金属−半導体キャパシタを含むことを特徴とする請求項19に記載の相変化メモリ装置。
  21. 前記検出回路は、
    電流検出回路を含むことを特徴とする請求項14に記載の相変化メモリ装置。
  22. 前記電流検出回路は、
    データラインで検出された電流と基準電流とを比較して、前記検出された電流が基準電流より大きいか、小さいかに応じて制御信号を出力することを特徴とする請求項21に記載の相変化メモリ装置。
  23. 前記コントローラは、
    前記電流検出回路によって検出された電流が前記基準電流より小さいという前記制御信号が出力されるまで、相変化メモリセルに印加される電流の大きさを増加させ、前記電圧検出回路によって検出された電流が前記基準電流より大きいという前記制御信号が出力されれば、前記相変化メモリセルに印加される電流の大きさを一定に維持させる電流ミラー部を含むことを特徴とする請求項22に記載の相変化メモリ装置。
  24. メモリ装置において、
    相変化物質を含む相変化メモリセルと、
    前記相変化メモリセルのプログラミング時に前記相変化物質の測定された抵抗値に応答して、前記相変化メモリセルの相変化物質に印加される電流の大きさを調節する手段と、を含むことを特徴とする相変化メモリ装置。
  25. 前記電流の大きさを調節する手段は、前記相変化メモリ装置の相変化物質にかかる電圧を検出する手段と、
    前記検出された電圧に応答して、前記相変化メモリ装置の相変化物質に印加される電流の大きさを調節する手段と、を含むことを特徴とする請求項24に記載の相変化メモリ装置。
  26. 前記電流の大きさを調節する手段は、前記検出された電圧が基準電圧値に対して変化するまで、前記相変化物質に印加される電流の大きさを増加させる手段と、
    前記検出された電圧が前記基準電圧値に対して変化すれば、前記印加される電流を一定の大きさに維持させる手段と、を含むことを特徴とする請求項25に記載の相変化メモリ装置。
  27. 前記一定の電流の大きさは、
    検出された電圧が変化する前まで増加した電流の大きさと同じであることを特徴とする請求項26に記載の相変化メモリ装置。
  28. 前記電流の大きさを調節する手段は、前記相変化メモリ装置の相変化物質に印加される電流を検出する手段と、
    前記検出された電流に応答して、前記相変化メモリ装置の相変化物質に印加される電流の大きさを調節する手段と、を含むことを特徴とする請求項24に記載の相変化メモリ装置。
  29. 前記印加される電流の大きさを調節する手段は、前記検出された電流が基準電流値に対して変化するまで、前記相変化物質に印加される電流の大きさを増加させる手段と、
    前記検出された電流が前記基準電流値に対して変化すれば、前記印加される電流を一定の大きさに維持させる手段と、を含むことを特徴とする請求項28に記載の相変化メモリ装置。
  30. 前記検出された電流の前記基準電流値に対する変化は、
    前記検出された電流が前記基準電流値より大きくなることを特徴とする請求項29に記載の相変化メモリ装置。
  31. メモリ装置において、
    相変化メモリのデータラインに連結された電流検出回路と、
    制御信号に応答して前記相変化メモリのデータラインに連結され、前記制御信号に応答して前記相変化メモリのデータラインに電流を供給し、前記検出回路によって検出された電流が基準電流値より大きくなるまで、前記相変化物質に印加される電流の大きさを増加させ、前記検出回路によって検出された電流が前記基準電流値より大きくなれば、前記印加される電流を一定の大きさに維持させる電流発生部と、を含むことを特徴とする相変化メモリ書込み動作の駆動回路。
  32. メモリ装置において、
    相変化メモリのデータラインに連結された電圧検出回路と、
    制御信号に応答して相変化メモリのデータラインに連結され、前記制御信号に応答して前記相変化メモリのデータラインに電流を供給し、前記検出回路による検出された電圧が基準電圧値より小さくなるまで、前記相変化物質に印加される電流の大きさを増加させ、前記検出回路による検出された電圧が前記基準電圧値より小さくなれば、前記印加される電流を一定の大きさに維持させる電流発生部と、を含むことを特徴とする相変化メモリ書込み動作の駆動回路。
JP2005179480A 2004-06-19 2005-06-20 プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路 Expired - Fee Related JP4786948B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR1020040045849A KR100618836B1 (ko) 2004-06-19 2004-06-19 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
KR10-2004-0045849 2004-06-19
US11/092,456 US7190607B2 (en) 2004-06-19 2005-03-29 Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement
US11/092,456 2005-03-29

Publications (2)

Publication Number Publication Date
JP2006004614A true JP2006004614A (ja) 2006-01-05
JP4786948B2 JP4786948B2 (ja) 2011-10-05

Family

ID=39228495

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005179480A Expired - Fee Related JP4786948B2 (ja) 2004-06-19 2005-06-20 プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路

Country Status (3)

Country Link
EP (1) EP1607981A1 (ja)
JP (1) JP4786948B2 (ja)
TW (1) TWI288931B (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008059736A (ja) * 2006-06-19 2008-03-13 Qimonda North America Corp 温度制御されるセットパルスを用いてプログラムされるメモリセル
JP2008130166A (ja) * 2006-11-21 2008-06-05 Elpida Memory Inc メモリ読み出し回路及び方式
JP2008140535A (ja) * 2006-11-29 2008-06-19 Samsung Electronics Co Ltd マルチレベル可変抵抗メモリ装置の駆動方法及びマルチレベル可変抵抗メモリ装置
JP2008243355A (ja) * 2007-03-28 2008-10-09 Ind Technol Res Inst 電流補償回路および電流補償回路を有するメモリ
US7907437B2 (en) 2008-05-27 2011-03-15 Samsung Electronics Co., Ltd. Resistance variable memory device and method of writing data
JP2011243265A (ja) * 2010-05-20 2011-12-01 Toshiba Corp 不揮発性記憶装置及びその駆動方法
US8625328B2 (en) 2009-10-15 2014-01-07 Panasonic Corporation Variable resistance nonvolatile storage device
JP2014529838A (ja) * 2011-08-18 2014-11-13 マイクロン テクノロジー,インク. 回路においてスナップバック事象を検知するための装置、デバイスおよび方法
US10855087B1 (en) 2004-01-15 2020-12-01 Comarco Wireless Systems Llc Power supply systems

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070025166A1 (en) * 2005-07-27 2007-02-01 Spansion Llc Program/erase waveshaping control to increase data retention of a memory cell
CN104715792B (zh) * 2013-12-11 2017-12-15 中国科学院上海微系统与信息技术研究所 具有初始化功能的相变存储器写擦电路及其快速写擦方法
WO2020000230A1 (zh) * 2018-06-27 2020-01-02 江苏时代全芯存储科技股份有限公司 记忆体驱动装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003187590A (ja) * 2001-10-31 2003-07-04 Hewlett Packard Co <Hp> 集積回路と、メモリアレイを有するデバイス及びメモリアレイのプログラム方法
WO2004025659A1 (en) * 2002-09-11 2004-03-25 Ovonyx, Inc. Programming a phase-change material memory

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1305181B1 (it) * 1998-11-13 2001-04-10 St Microelectronics Srl Dispositivo e metodo di programmazione di celle di memoria nonvolatile con generazione automatica della tensione di programmazione.
EP1326258B1 (en) * 2001-12-27 2016-03-23 STMicroelectronics Srl Single supply voltage, nonvolatile phase change memory device with cascoded column selection and simultaneous word read/write operations
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003187590A (ja) * 2001-10-31 2003-07-04 Hewlett Packard Co <Hp> 集積回路と、メモリアレイを有するデバイス及びメモリアレイのプログラム方法
WO2004025659A1 (en) * 2002-09-11 2004-03-25 Ovonyx, Inc. Programming a phase-change material memory

Cited By (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10855087B1 (en) 2004-01-15 2020-12-01 Comarco Wireless Systems Llc Power supply systems
US11586233B2 (en) 2004-01-15 2023-02-21 Comarco Wireless Systems Llc Power supply systems
US10951042B2 (en) 2004-01-15 2021-03-16 Comarco Wireless Systems Llc Power supply systems
US10855086B2 (en) 2004-01-15 2020-12-01 Comarco Wireless Systems Llc Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
JP2008059736A (ja) * 2006-06-19 2008-03-13 Qimonda North America Corp 温度制御されるセットパルスを用いてプログラムされるメモリセル
JP2011060418A (ja) * 2006-06-19 2011-03-24 Qimonda North America Corp 温度制御されるセットパルスを用いてプログラムされるメモリセル
JP2008130166A (ja) * 2006-11-21 2008-06-05 Elpida Memory Inc メモリ読み出し回路及び方式
JP4524684B2 (ja) * 2006-11-21 2010-08-18 エルピーダメモリ株式会社 メモリ読み出し回路及び方式
JP2008140535A (ja) * 2006-11-29 2008-06-19 Samsung Electronics Co Ltd マルチレベル可変抵抗メモリ装置の駆動方法及びマルチレベル可変抵抗メモリ装置
JP2008243355A (ja) * 2007-03-28 2008-10-09 Ind Technol Res Inst 電流補償回路および電流補償回路を有するメモリ
US7907437B2 (en) 2008-05-27 2011-03-15 Samsung Electronics Co., Ltd. Resistance variable memory device and method of writing data
US8014190B2 (en) 2008-05-27 2011-09-06 Samsung Electronics Co., Ltd. Resistance variable memory device and method of writing data
US8625328B2 (en) 2009-10-15 2014-01-07 Panasonic Corporation Variable resistance nonvolatile storage device
JP2011243265A (ja) * 2010-05-20 2011-12-01 Toshiba Corp 不揮発性記憶装置及びその駆動方法
US9390768B2 (en) 2011-08-18 2016-07-12 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
US9747981B2 (en) 2011-08-18 2017-08-29 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
US10083745B2 (en) 2011-08-18 2018-09-25 Micron Technology, Inc Apparatuses, devices and methods for sensing a snapback event in a circuit
US10636483B2 (en) 2011-08-18 2020-04-28 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
JP2014529838A (ja) * 2011-08-18 2014-11-13 マイクロン テクノロジー,インク. 回路においてスナップバック事象を検知するための装置、デバイスおよび方法
US11100991B2 (en) 2011-08-18 2021-08-24 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit

Also Published As

Publication number Publication date
TWI288931B (en) 2007-10-21
EP1607981A1 (en) 2005-12-21
JP4786948B2 (ja) 2011-10-05
TW200606947A (en) 2006-02-16

Similar Documents

Publication Publication Date Title
JP4786948B2 (ja) プログラミング方法、相変化メモリ装置、及び、相変化メモリ書込み動作の駆動回路
US7190607B2 (en) Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement
US6982913B2 (en) Data read circuit for use in a semiconductor memory and a memory thereof
US7245526B2 (en) Phase change memory device providing compensation for leakage current
US7885098B2 (en) Non-volatile phase-change memory device and method of reading the same
US7391644B2 (en) Phase-changeable memory device and read method thereof
KR100610014B1 (ko) 리키지 전류 보상 가능한 반도체 메모리 장치
US7639522B2 (en) Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device
US8040723B2 (en) Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
JP5052805B2 (ja) メモリを読み出すためのビット特定基準レベルの使用
US7457152B2 (en) Non-volatile memory devices and systems including phase-change one-time-programmable (OTP) memory cells and related methods
US7471553B2 (en) Phase change memory device and program method thereof
US8223529B2 (en) Resistive memory devices, memory systems and methods of controlling input and output operations of the same
TWI400705B (zh) 記憶體單元之電容分壓器感測
US20070133267A1 (en) Phase change memory device and method of programming the same
JP2006318627A (ja) リセットセル閾値デバイスをトリガすることなく相変化メモリを読み出す方法
KR20090126587A (ko) 상 변화 메모리 장치 및 그것의 읽기 방법
US8194473B2 (en) Non-volatile semiconductor memory circuit
KR20140080945A (ko) 비휘발성 메모리 장치
US7668007B2 (en) Memory system including a resistance variable memory device
US20090196092A1 (en) Programming bit alterable memories
KR20140081027A (ko) 비휘발성 메모리 장치
JP5031324B2 (ja) 相変化メモリ装置及びそれの読み出し方法
US20100124101A1 (en) Phase-change random access memory device

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20080201

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080522

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080619

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110216

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110614

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110714

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140722

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees