JP2008243355A - 電流補償回路および電流補償回路を有するメモリ - Google Patents

Abstract

【課題】電流補償回路と電流補償回路を有するメモリを提供する。
【解決手段】電流補償回路では、書き込み電流を書き込み経路に提供する書き込みドライバ２１と、書き込み経路に接続され、書き込み電流が流れる距離を検出し、距離に基づいて制御信号を出力する距離検出回路２４と、書き込み経路に接続される操作素子２５と、制御信号に基づいて補助電流を書き込み経路に提供する補助書き込みドライバ２３を含む。
【選択図】図２

Description

本発明は、電流補償回路に関し、特に、電流補償回路を有するメモリに関するものである。

携帯用電子機器の使用の成長に伴って、不揮発性メモリへの需要が増加している。各種の不揮発性メモリでは、その高速、低消費電力、高容量、高信頼性、容易なプロセス統合と、低コストにより、相変化メモリが最も競争力のある次世代の不揮発性メモリである。相変化メモリの操作は、主に異なる電流の大きさを有する２つの電流パルスを相変化メモリに入力することによって実現される。相変化メモリが電流パルスを受けた時、相変化メモリは、オームの法則により熱くなる。よって、相変化メモリの材料が相変化メモリの温度によって、非晶質状態または結晶状態に変形する。非晶質状態または結晶状態は、可逆的に変化でき、非晶質状態または結晶状態における相変化メモリの材料の異なる抵抗値によってデータ保存が実現される。

相変化メモリは、複数の書き込み経路を含む。各書き込み経路は、複数の相変化メモリセル（ＰＣＭ ｃｅｌｌｓ）、またはいわゆるＧＳＴ素子を含み、マトリクス形式に配列されたメモリアレイを形成する。相変化メモリにデータを書き込む時、書き込み電流は駆動回路を介して、選択された書き込み経路に入力される。続いて、書き込み電流は、セレクターを介して希望する相変化メモリセルに入力される。しかし、書き込み電流の駆動能力は、書き込み経路における電流の伝送で生じる電圧降下により、低下する可能性がある。この電圧降下は、駆動回路と希望する相変化メモリセルとの間の導線の等価レジスタによって生じる。したがって、不十分な書き込み電流により、駆動回路に近い側の相変化メモリセルが正常にアクセスされ、駆動回路に遠い側の相変化メモリセルが異常にアクセスされる場合がある。このため、仮に相変化メモリセルが不十分な書き込み電流を受けた場合、相変化メモリセルは、不完全に結晶化する可能性がある。

図１は、従来の相変化メモリ装置の書き込み経路の概略図である。書き込みドライバ１１は、制御信号を受け、一定の大きさの書き込み電流を書き込み経路に出力する。続いて、書き込み電流は、制御信号Ｇ₁〜Ｇ_nとセレクター１２＿１〜１２＿ｎに基づいて、対応するＧＳＴ素子に伝送される。例えばレジスタＲ₁〜Ｒ_nの等価レジスタは書き込み経路で発生され、等価レジスタの抵抗は、対応するＧＳＴ素子と書き込みドライバ１１との間の距離によって決められる。等価レジスタによる不必要な電圧損失は、書き込み電流の駆動能力を低下させる。仮に、例えばＧＳＴ素子１３＿ｎのように相変化メモリセルが書き込みドライバ１１から遠い側にある場合、不十分な書き込み電流により、相変化メモリセルは、不完全に結晶化され、または非晶質となる可能性がある。

この問題を解決するために、従来技術では、書き込み電流の大きさを増加しているがこれは、例えばＧＳＴ素子１３＿１のように書き込みドライバ１１に近い側の相変化メモリセルが過剰な結晶化、または過剰な非結晶化（over-amorphous）となる可能性がある。このため、ＧＳＴ素子１３＿１が次回アクセスされた時、ＧＳＴ素子１３＿１は、不完全な結晶化、または非晶質となる可能性がある。または、ＧＳＴ素子１３＿１が完全な結晶化、または非晶質となるように、より大きな電圧を必要とする可能性がある。また、仮にＧＳＴ素子１３＿１が不完全な結晶化、または非晶質となる場合、結晶状態にあるＧＳＴ素子１３＿１の抵抗が増加し、検出マージン（sensing margin）の範囲を減少させる。

電流補償回路と電流補償回路を有するメモリを提供する。

請求項１の電流補償回路では、書き込み電流を書き込み経路に提供する書き込みドライバと、書き込み経路に接続され、書き込み電流が流れる距離を検出し、距離に基づいて制御信号を出力する距離検出回路と、書き込み経路に接続される操作素子と、制御信号に基づいて補助電流を書き込み経路に提供する補助書き込みドライバを含む。

請求項１３の電流補償回路を有するメモリでは、複数のメモリセルに接続された各書き込み経路と、書き込み電流を各書き込み経路に提供する書き込みドライバと、各書き込み経路に接続され、第１制御信号に基づいて、書き込み電流を各書き込み経路のいずれかに伝送する第１セレクターと、第１セレクターを介して各書き込み経路に接続され、書き込み電流が流れる距離を検出し、距離に基づいて電流補償信号を出力する距離検出回路と、第１セレクターを介して各書き込み経路に接続され、電流補償信号に基づいて補助電流を各書き込み経路のいずれかに提供する補助書き込みドライバを含む。

本発明の電流補償回路およびそれを有するメモリによれば、従来技術の相変化メモリセルの過剰な結晶化、または過剰な非結晶化（over-amorphous）、あるいは不完全な結晶化、または非晶質を防ぎ、完全な結晶化、または非晶質状態の相変化メモリセルを形成でき、望ましいデータ保存を実現することができる。

本発明についての目的、特徴、長所が一層明確に理解されるよう、以下に実施形態を例示し、図面を参照にしながら、詳細に説明する。

図２は、本発明の電流補償回路を有する書き込み経路の概略図である。この実施例では、電流補償回路は、例えば、連結された相変化メモリセル（ＰＣＭ ｃｅｌｌｓ）、有機発光ダイオード（ＯＬＥＤ）、または薄膜トランジスタ液晶ディスプレイ（ＴＦＴ ＬＣＤ）などの直列接続された操作素子に用いることができる。電流補償回路は、書き込み経路に書き込み電流が流れる距離を検出し、検出した距離に基づいて補助電流を出力する。この実施例では、相変化メモリセルが説明のために用いられているがこれに限定されるものでない。書き込みドライバ２１は、制御信号に基づいて書き込み電流を出力する。レジスタＲ_BUSは、書き込みドライバ２１とセレクター２２との間に接続される。セレクター２２は、ＯＮ信号に基づいて書き込み電流をＧＳＴ素子２５（操作素子）に伝送する。レジスタＲ_cellは、セレクター２２とＧＳＴ素子２５との間に接続され、セレクター２２とＧＳＴ素子２５間の導線の等価レジスタを表す。レジスタＲ_GNDは、ＧＳＴ素子２５と接地間の導線の等価レジスタを表す。距離検出回路２４は、セレクター２２に接続され、書き込み経路に電流が流れる距離を検出し、制御信号を補助書き込みドライバ（auxiliary writing driver）２３に出力する。補助書き込みドライバ２３は、距離検出回路２４の出力端子に接続され、制御信号に基づいて補助電流を出力する。また、補助電流の大きさは、距離に基づいて調査可能である。この実施例では、距離検出回路２４は、セレクター２２に接続されるように限定されておらず、例えば、ノードＡとノードＢのような書き込み経路上の任意の位置に接続可能である。また、補助書き込みドライバ２３によって出力される補助電流は、書き込み経路の任意の位置に入力可能であり、書き込みドライバ２１の出力端子への入力に限定されない。また、補助電流は、ＧＳＴ素子２５に直接入力可能である。

この実施例では、距離検出回路２４は、書き込み経路から検出された電圧に基づいて制御信号を出力する。電圧が既定値を超えた時、補助書き込みドライバ２３は、補助電流を書き込み経路に出力する。もう１つの実施例では、距離検出回路２４は、検出した電圧に基づいて電圧電流表を調べ、対応する制御信号を出力し、補助書き込みドライバ２３によって出力される補助電流の大きさを調整する。

もう１つの実施例では、距離検出回路２４は、検出した書き込み電流を基準電流と比較し、書き込み電流が基準電流と等しくない時、書き込み電流と基準電流の電流差に基づいて制御信号を出力する。

もう１つの実施例では、距離検出回路２４は、例えば、カレントミラーなどの電流複製回路（current duplication circuit）を含む。電流複製回路は、基準電流とパラメータに基づいて複数の補助電流を複製し、複製した補助電流に基づいて希望する電流を出力する。希望する電流は、少なくとも２つの補助電流の和、または少なくとも２つの補助電流の差である。パラメータは、書き込み経路の寄生レジスタの抵抗に基づいて決められ、補助電流は、基準電流の倍数である。

図３は、図２に表された書き込みドライバと補助書き込みドライバの回路図の一例である。書き込みドライバ３２は、電流源３１からの基準電流Ｉ_resに基づいて書き込み電流Ｉを出力する。

補助書き込みドライバ３３は、基準電流Ｉ_resとパラメータに基づいて補助信号を出力する電流調整回路である。補助書き込みドライバ３３は、カレントミラーなどの電流複製メカニズムを用いて、トランジスタＴ₁、Ｔ₂、Ｔ₃、Ｔ₄、Ｔ₅、Ｔ₆の幅／長さ比を調整し、異なる大きさの補助電流を出力する。なお、この補助電流は、基準電流Ｉ_resの倍数であってもよい。

図３では、補助電流の大きさは、第２制御信号Ｓ₁、Ｓ₂、Ｓ₃に基づいて決められる。この実施例では、補助書き込みドライバ３３は、電流和のメカニズムによって補助電流を出力する。しかし、当業者は、補助書き込みドライバ３３の回路を変え、トランジスタＴ₁、Ｔ₂、Ｔ₃、Ｔ₄、Ｔ₅、Ｔ₆によって発生された電流を減じた補助電流を出力することができる。

図４は、図２に表された距離検出回路の回路図の一例である。距離検出回路は、基準電流Ｉ_refを発生する基準電流源を含み、書き込み電流Ｉ_dを複製する。この実施例では、距離検出回路は、検出した電圧によってトランジスタの導電性を制御し、書き込み電流Ｉ_dが距離検出回路によって複製され、複製された書き込み電流Ｉ_dの大きさは、トランジスタの導電性に基づいて調整される。

この実施例では、電流Ｉ₁、Ｉ₂、Ｉ₃の大きさは、トランジスタＰ₁、Ｐ₂、Ｐ₃の幅／長さ比に基づいてそれぞれ決められる。距離検出回路は、複製された書き込み電流Ｉ_dと電流Ｉ₁、Ｉ₂、Ｉ₃を比較し、比較結果に基づいて第２制御信号Ｓ₁、Ｓ₂、Ｓ₃を出力する。例えば、仮に電流Ｉ₁がトランジスタＮ₁の電流Ｉ_dより小さい場合、第２制御信号Ｓ₁の電圧レベルは、低電圧レベルとなり、図３に表される第２制御信号Ｓ₁によって制御された補助書き込みドライバ３３のトランジスタはオンし、補助書き込みドライバ３３は補助電流を出力する。この実施例では、電流Ｉ₁、Ｉ₂、Ｉ₃は、規則：Ｉ₁＜Ｉ₂＜Ｉ₃にしたがう。この実施例では、距離検出回路は、トランジスタＮ₁、Ｎ₂と、Ｎ₃の幅／長さ比を調整することでトランジスタＮ₁、Ｎ₂、Ｎ₃を流れる電流をさらに調整することができる。

図５は、本発明の電流補償回路を有する相変化メモリの回路図の一例である。相変化メモリは、マトリクス形式で配列されたメモリアレイであり、複数の書き込み経路５５＿１〜５５＿ｎを含む。各書き込み経路は、例えばＧＳＴ素子５７＿１〜５７＿ｍのような複数のＧＳＴ素子に接続される。書き込みドライバ５１は、複数の第１セレクター５４＿１〜５４＿ｎに接続される。

書き込みドライバ５１は、第１制御信号Ｃ₁〜Ｃ_nに基づいて書き込み経路を駆動し、第１制御信号Ｃ₁〜Ｃ_nは、対応する第１セレクターをオンする。書き込み経路５５＿１は、補助書き込みドライバ５２と距離検出回路５３に接続される。補助書き込みドライバ５２は、距離検出回路５３の検出結果に基づいて補助電流の大きさを制御する。

もう１つの実施例では、各書き込み経路は、補助書き込みドライバ５２と距離検出回路５３に接続される。もう１つの実施例では、補助書き込みドライバ５２と距離検出回路５３は、第１セレクター５４＿１〜５４＿ｎを介して書き込み経路５５＿１〜５５＿ｎに接続される。

第１セレクター５４＿１〜５４＿ｎは、第１制御信号Ｃ₁〜Ｃ_nに基づいて書き込み経路５５＿１〜５５＿ｎのいずれかを選択し、補助書き込みドライバ５２は、距離検出回路５３の検出結果に基づいて、補償電流を選択された書き込み経路に出力する。

書き込み経路の構造をさらに説明するために、書き込み経路５５＿１が例として取り上げられる。第２セレクター５６＿１〜５６＿ｍは、第２制御信号Ｓ₁〜Ｓ_mに基づいて、書き込み電流を対応するＧＳＴ素子に伝送する。書き込み経路は、複数のレジスタＲ₁〜Ｒ_m、Ｒ_GNDをさらに含み、レジスタＲ₁〜Ｒ_m、Ｒ_GNDは、導線の一部の等価レジスタを表している。この実施例では、距離検出回路５３は、等価レジスタの１つに電気的接続され、検出した電圧に基づいて電流補償信号を補助書き込みドライバ５２に出力する。そして、補助書き込みドライバ５２は、補助電流を対応するＧＳＴ素子に出力し、補助電流の大きさは、検出された電圧に基づいて決められる。

以上、本発明の好適な実施例を例示したが、これは本発明を限定するものではなく、本発明の精神および範囲を逸脱しない限りにおいては、当業者であれば行い得る少々の変更や修飾を付加することは可能である。したがって、本発明が保護を請求する範囲は、特許請求の範囲を基準とする。

従来の相変化メモリ素子の書き込み経路の概略図である。 本発明の電流補償回路を有する書き込み経路の概略図である。 図２に表された書き込みドライバと補助書き込みドライバの回路図の一例である。 図２に表された距離検出回路の回路図の一例である。 本発明の電流補償回路を有する相変化メモリ素子の回路図の一例である。

符号の説明

１１、２１、３２、５１ 書き込みドライバ
１２＿１〜１２＿ｎ、２２ セレクター
１３＿１〜１３＿ｎ、２５、５７＿１〜５７＿ｍ ＧＳＴ素子
２３、３３、５２ 補助書き込みドライバ
２４、５３ 距離検出回路
３１ 電流源
５５＿１〜５５＿ｎ 書き込み経路
５４＿１〜５４＿ｎ 第１セレクター
５６＿１〜５６＿ｍ 第２セレクター
Ｇ₁〜Ｇ_n 制御信号
Ｃ₁〜Ｃ_n 第１制御信号
Ｓ₁〜Ｓ_m 第２制御信号
Ｒ₁〜Ｒ_m、Ｒ_BUS、Ｒ_cell、Ｒ_GND レジスタ
Ａ、Ｂ ノード
Ｉ_ref、Ｉ_res 基準電流
Ｉ₁、Ｉ₂、Ｉ₃ 電流
Ｉ_d 書き込み電流
Ｎ₁、Ｎ₂、Ｎ₃、Ｐ₁、Ｐ₂、Ｐ₃、Ｔ₁、Ｔ₂、Ｔ₃、Ｔ₄、Ｔ₅、Ｔ₆ トランジスタ

Claims (25)

1. 書き込み電流を書き込み経路に提供する書き込みドライバと、
   前記書き込み経路に接続され、前記書き込み電流が流れる距離を検出し、前記距離に基づいて制御信号を出力する距離検出回路と、
   前記書き込み経路に接続される操作素子と、
   前記制御信号に基づいて補助電流を前記書き込み経路に提供する補助書き込みドライバを含む電流補償回路。
2. ＯＮ信号に基づいて前記書き込み電流を前記操作素子に伝送するセレクターをさらに含み、前記ＯＮ信号は、前記セレクターをオンにするように用いられる請求項１記載の電流補償回路。
3. 前記距離検出回路は、前記書き込み経路の電圧を検出し、検出した電圧に基づいて制御信号を出力し、前記電圧が既定値を超えた時、前記補助書き込みドライバが前記補助電流を前記書き込み経路に出力する請求項１記載の電流補償回路。
4. 前記距離検出回路は、前記書き込み経路の電圧に基づいて電圧電流表を調べ、前記制御信号を出力し、前記補助電流の大きさを調整する請求項１記載の電流補償回路。
5. 前記距離検出回路は、前記書き込み電流が予め決められた基準電流と等しくない時、前記書き込み電流と前記基準電流の電流差に基づいて前記制御信号を出力する請求項１記載の電流補償回路。
6. 前記距離検出回路は、前記書き込み電流を複製するカレントミラーをさらに含む請求項５記載の電流補償回路。
7. 前記制御信号は、低電圧信号である請求項５記載の電流補償回路。
8. 前記補助書き込みドライバは、基準電流とパラメータに基づいて補助電流を出力する電流複製回路であり、前記補助電流は、前記基準電流の倍数である請求項１記載の電流補償回路。
9. 前記基準電流は、前記書き込み電流である請求項８記載の電流補償回路。
10. 前記操作素子は、メモリセル、有機発光ダイオードまたはＴＦＴ−ＬＣＤである請求項１記載の電流補償回路。
11. 前記メモリセルは、相変化メモリセルである請求項１０記載の電流補償回路。
12. 前記制御信号は、電圧信号であり、前記制御信号の電圧レベルが既定値を超えた時、前記補助書き込みドライバが前記補助電流を前記書き込み経路に提供する請求項１記載の電流補償回路。
13. 複数のメモリセルに接続された各書き込み経路と、
    書き込み電流を前記各書き込み経路に提供する書き込みドライバと、
    前記各書き込み経路に接続され、第１制御信号に基づいて、前記書き込み電流を前記各書き込み経路のいずれかに伝送する第１セレクターと、
    前記第１セレクターを介して前記各書き込み経路に接続され、前記書き込み電流が流れる距離を検出し、前記距離に基づいて電流補償信号を出力する距離検出回路と、
    前記第１セレクターを介して前記各書き込み経路に接続され、前記電流補償信号に基づいて補助電流を前記各書き込み経路のいずれかに提供する補助書き込みドライバを含む電流補償回路を有するメモリ。
14. 第２制御信号に基づいて、前記書き込み電流を前記メモリセルのいずれかに伝送する複数の第２セレクターをさらに含む請求項１３記載の電流補償回路を有するメモリ。
15. 前記距離検出回路は、前記各書き込み経路のいずれかの電圧を検出し、検出した電圧に基づいて前記電流補償信号を出力し、前記電圧が既定値を超えた時、前記補助書き込みドライバが前記補助電流を前記書き込み経路に出力する請求項１３記載の電流補償回路を有するメモリ。
16. 前記距離検出回路は、前記第１書き込み経路の電圧に基づいて電圧電流表を調べ、前記電流補償信号を出力し、前記補助電流の大きさを調整する請求項１３記載の電流補償回路を有するメモリ。
17. 前記距離検出回路は、前記書き込み電流が予め決められた基準電流と等しくない時、前記距離検出回路が前記電流補償信号を出力する請求項１３記載の電流補償回路を有するメモリ。
18. 前記距離検出回路は、前記書き込み電流を複製するカレントミラーをさらに含む請求項１７記載の電流補償回路を有するメモリ。
19. 前記制御信号は、低電圧信号である請求項１７記載の電流補償回路を有するメモリ。
20. 前記補助書き込みドライバは、基準電流とパラメータに基づいて補助電流を出力する電流複製回路であり、前記補助電流は、前記基準電流の倍数である請求項１３記載の電流補償回路を有するメモリ。
21. 前記基準電流は、前記書き込み電流である請求項２０記載の電流補償回路を有するメモリ。
22. 前記距離検出回路は、前記第１セレクターが前記第１制御信号を受けた時、前記各書き込み経路のいずれかを選択する請求項１３記載の電流補償回路を有するメモリ。
23. 前記補助書き込みドライバは、前記第１セレクターが前記第１制御信号を受けた時、前記各書き込み経路のいずれかを選択する請求項１３記載の電流補償回路を有するメモリ。
24. 前記メモリセルは、相変化メモリセルである請求項１３記載の電流補償回路を有するメモリ。
25. 前記制御信号は、電圧信号であり、前記制御信号の電圧レベルが既定値を超えた時、前記補助書き込みドライバが前記補助電流を前記書き込み経路に提供する請求項１３記載の電流補償回路を有するメモリ。

Images