JP2011054259A - 不揮発性半導体記憶装置 - Google Patents
不揮発性半導体記憶装置 Download PDFInfo
- Publication number
- JP2011054259A JP2011054259A JP2009277170A JP2009277170A JP2011054259A JP 2011054259 A JP2011054259 A JP 2011054259A JP 2009277170 A JP2009277170 A JP 2009277170A JP 2009277170 A JP2009277170 A JP 2009277170A JP 2011054259 A JP2011054259 A JP 2011054259A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- memory cell
- wiring
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0064—Verifying circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/50—Resistive cell structure aspects
- G11C2213/56—Structure including two electrodes, a memory active layer and a so called passive or source or reservoir layer which is NOT an electrode, wherein the passive or source or reservoir layer is a source of ions which migrate afterwards in the memory active layer to be only trapped there, to form conductive filaments there or to react with the material of the memory active layer in redox way
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/72—Array wherein the access device being a diode
Landscapes
- Chemical & Material Sciences (AREA)
- Engineering & Computer Science (AREA)
- Materials Engineering (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】不揮発性半導体記憶装置は、複数の第1の配線、前記第1の配線に交差する複数の第2の配線、並びに前記第1及び第2の配線の各交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子からなる複数のメモリセルを有するメモリセルアレイと、前記メモリセルのアクセス時において、前記第1の配線に流れる電流量を検知し、この電流量に基づいて前記第1又は第2の配線の電圧を調整する制御手段とを備えたことを特徴とする。
【選択図】図7
Description
図1は、本発明の第1の実施形態に係る不揮発性メモリのブロック図である。
本発明の第2の実施形態に係る不揮発性メモリのメモリセルアレイ1及びその周辺回路の回路図を図13に示す。
本発明の第3の実施形態は、セット/リセット/リード動作の前動作(以下、「先読み動作」と呼ぶ。)としてワード線パスによって生じる電圧降下をアナログ的に検知・記憶し、その情報を基づいて、セット/リセット/リード動作時におけるワード線WLの電圧降下を補償するものである。
本発明の第4の実施形態は、第3の実施形態を応用したものである。
対するセット/リセット電圧の印加をすると同時に、メモリセルMCに流れる電流を検知して、メモリセルMCの可変抵抗素子VRの抵抗状態を検知するものである。
以上、発明の実施の形態を説明したが、本発明はこれらに限定されるものではなく、発明の趣旨を逸脱しない範囲内において、種々の変更、追加等が可能である。
Claims (11)
- 複数の第1の配線、前記第1の配線に交差する複数の第2の配線、並びに前記第1及び第2の配線の各交差部に配置された電気的書き換え可能な抵抗値をデータとして不揮発に記憶する可変抵抗素子からなる複数のメモリセルを有するメモリセルアレイと、
前記メモリセルのアクセス時において、前記第1の配線に流れる電流量を検知し、この電流量に基づいて前記第1又は第2の配線の電圧を調整する制御手段と
を備えた
ことを特徴とする不揮発性半導体記憶装置。 - 前記制御手段は、アクセスする前記メモリセルのアドレス情報に基づいて、前記第1又は第2の配線の電圧を調整する
ことを特徴とする請求項1記載の不揮発性半導体記憶装置。 - 前記制御手段から送信される制御信号に基づいて前記第2の配線の電圧を制限するクランプ回路を備えた
ことを特徴とする請求項1又は2記載の不揮発性半導体記憶装置。 - 前記制御手段から送信される制御信号に基づいて前記第1の配線の電圧を所定のレベルに調整する定電圧回路を備えた
ことを特徴とする請求項1又は2記載の不揮発性半導体記憶装置。 - 前記制御手段は、
前記第1の配線に流れる電流を検知し、この電流量に基づいてデジタルデータを生成し出力するアナログ/デジタル変換部と、
前記デジタルデータ及び前記アドレス情報に基づいて前記制御信号を生成し出力する制御信号発生部と
を備えた
ことを特徴とする請求項3又は4記載の不揮発性半導体記憶装置。 - 前記制御手段は、前記第1の配線及び前記定電圧回路間の配線経路と同等の構造を持つレプリカ回路を有し、前記第1の配線に流れる電流に応じた電流を前記レプリカ回路に流し、このレプリカ回路によって生じる電圧降下に基づいて、前記定電圧回路を制御する
ことを特徴とする請求項4記載の不揮発性半導体記憶装置。 - 前記制御手段は、所定の第1の電圧から前記レプリカ回路によって生じる電圧降下を差し引いた第2の電圧を記憶する記憶回路を有し、リード/セット/リセット動作に先立って、リード/セット/リセット動作時に前記第1の配線に印加したい所望の電圧を前記第1の電圧にするとともに、前記第2の電圧を前記記憶回路に記憶し、
前記定電圧回路は、リード/セット/リセット動作時、前記記憶回路に記憶された第2の電圧に基づいて前記第1の配線の電圧を調整する
ことを特徴とする請求項6記載の不揮発性半導体記憶装置。 - 前記制御手段は、前記レプリカ回路に前記第1の配線に流れる電流に応じた電流を流すミラー回路を有し、
前記ミラー回路は、リード/セット/リセットの各動作に応じてミラー比が切り替わる
ことを特徴とする請求項6又は7記載の不揮発性半導体記憶装置。 - 前記制御手段は、選択メモリセルのアドレスに応じて、前記第1の電圧を調整する電圧発生回路を有する
ことを特徴とする請求項6~8のいずれか1項記載の不揮発性半導体記憶装置。 - セット/リセット動作中に、前記第2の配線の電流を検知し、この第2の配線に接続された前記メモリセルがセット/リセット状態に移行したか否かを判別するセル電流検知回路を備える
ことを特徴とする請求項6〜9のいずれか1項記載の不揮発性半導体記憶装置。 - 1つの前記第1の配線に接続された複数のメモリセルの一方に対し、セット/リセットの各動作に必要な電圧を供給すると同時に前記セル電流検知回路でセット/リセット状態に移行したことを検出した残りのメモリセルに対しベリファイ動作に必要な電圧を供給する電圧供給回路を有する
ことを特徴とする請求項10記載の不揮発性半導体記憶装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009277170A JP4940287B2 (ja) | 2009-08-06 | 2009-12-07 | 不揮発性半導体記憶装置 |
US12/849,407 US8345466B2 (en) | 2009-08-06 | 2010-08-03 | Nonvolatile semiconductor memory device adjusting voltage of lines in a memory cell array |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009183732 | 2009-08-06 | ||
JP2009183732 | 2009-08-06 | ||
JP2009277170A JP4940287B2 (ja) | 2009-08-06 | 2009-12-07 | 不揮発性半導体記憶装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011054259A true JP2011054259A (ja) | 2011-03-17 |
JP4940287B2 JP4940287B2 (ja) | 2012-05-30 |
Family
ID=43534740
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009277170A Active JP4940287B2 (ja) | 2009-08-06 | 2009-12-07 | 不揮発性半導体記憶装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8345466B2 (ja) |
JP (1) | JP4940287B2 (ja) |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2013080511A1 (ja) * | 2011-11-29 | 2013-06-06 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置及びその書き込み方法 |
WO2013094169A1 (ja) * | 2011-12-19 | 2013-06-27 | パナソニック株式会社 | 不揮発性記憶装置及びその製造方法 |
US8785980B2 (en) | 2012-03-23 | 2014-07-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a low resistance wiring line and method of manufacturing the same |
JP2014146406A (ja) * | 2013-01-29 | 2014-08-14 | Toshiba Corp | 半導体記憶装置 |
US9001556B2 (en) | 2012-08-03 | 2015-04-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device and operation method thereof |
JP2015088212A (ja) * | 2013-10-30 | 2015-05-07 | 株式会社東芝 | 半導体記憶装置及びそのデータ制御方法 |
US9053787B2 (en) | 2012-03-29 | 2015-06-09 | Panasonic Intellectual Property Management Co., Ltd. | Crosspoint nonvolatile memory device and method of driving the same |
US9076525B2 (en) | 2011-09-26 | 2015-07-07 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of controlling data thereof |
US9183925B2 (en) | 2012-04-09 | 2015-11-10 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory device and method of performing the forming operation |
US9202564B2 (en) | 2013-02-05 | 2015-12-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of controlling data thereof |
JP2017045493A (ja) * | 2015-08-27 | 2017-03-02 | ソニー株式会社 | メモリ、情報処理システムおよびメモリの制御方法 |
JP2023018008A (ja) * | 2017-10-13 | 2023-02-07 | ナンテロ,インク. | 抵抗変化素子アレイにおける抵抗変化素子にアクセスするためのデバイスおよび方法 |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012069217A (ja) | 2010-09-24 | 2012-04-05 | Toshiba Corp | 不揮発性半導体記憶装置 |
WO2012058324A2 (en) | 2010-10-29 | 2012-05-03 | Rambus Inc. | Resistance change memory cell circuits and methods |
US8737120B2 (en) * | 2011-07-29 | 2014-05-27 | Micron Technology, Inc. | Reference voltage generators and sensing circuits |
WO2013084412A1 (ja) * | 2011-12-07 | 2013-06-13 | パナソニック株式会社 | クロスポイント型不揮発性記憶装置とそのフォーミング方法 |
US9236102B2 (en) | 2012-10-12 | 2016-01-12 | Micron Technology, Inc. | Apparatuses, circuits, and methods for biasing signal lines |
US8995195B2 (en) * | 2013-02-12 | 2015-03-31 | Sandisk Technologies Inc. | Fast-reading NAND flash memory |
US9042190B2 (en) * | 2013-02-25 | 2015-05-26 | Micron Technology, Inc. | Apparatuses, sense circuits, and methods for compensating for a wordline voltage increase |
US9318173B2 (en) | 2013-07-19 | 2016-04-19 | Micron Technology, Inc. | Apparatuses and methods for measuring an electrical characteristic of a model signal line and providing measurement information |
US9672875B2 (en) | 2014-01-27 | 2017-06-06 | Micron Technology, Inc. | Methods and apparatuses for providing a program voltage responsive to a voltage determination |
KR20150116072A (ko) * | 2014-04-04 | 2015-10-15 | 에스케이하이닉스 주식회사 | 전자 장치 |
US9595323B1 (en) * | 2016-02-04 | 2017-03-14 | Sandisk Technologies Llc | Word line compensation for memory arrays |
US9984747B2 (en) * | 2016-10-18 | 2018-05-29 | SK Hynix Inc. | Voltage regulator and resistance variable memory apparatus having the same |
US9952944B1 (en) | 2016-10-25 | 2018-04-24 | Sandisk Technologies Llc | First read solution for memory |
US10262743B2 (en) | 2016-10-25 | 2019-04-16 | Sandisk Technologies Llc | Command sequence for first read solution for memory |
GB2555481B (en) * | 2016-11-01 | 2019-07-17 | Evonetix Ltd | Resistance measurement |
US10026486B1 (en) * | 2017-03-06 | 2018-07-17 | Sandisk Technologies Llc | First read countermeasures in memory |
US10347315B2 (en) | 2017-10-31 | 2019-07-09 | Sandisk Technologies Llc | Group read refresh |
KR102471519B1 (ko) * | 2018-01-10 | 2022-11-28 | 에스케이하이닉스 주식회사 | 저항 변화 메모리 장치 |
US10803912B2 (en) | 2019-01-18 | 2020-10-13 | Sandisk Technologies Llc | Fast voltage compensation without feedback |
JP2021047949A (ja) * | 2019-09-19 | 2021-03-25 | キオクシア株式会社 | 記憶装置 |
US11205480B1 (en) * | 2020-09-11 | 2021-12-21 | Micron Technology, Inc. | Ramp-based biasing in a memory device |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006099882A (ja) * | 2004-09-30 | 2006-04-13 | Sony Corp | 記憶装置及び半導体装置 |
JP2007026627A (ja) * | 2005-06-17 | 2007-02-01 | Sharp Corp | 半導体記憶装置 |
JP2008027571A (ja) * | 2006-07-21 | 2008-02-07 | Qimonda Ag | 抵抗メモリセルを動作させるための方法およびメモリ回路 |
JP2008243355A (ja) * | 2007-03-28 | 2008-10-09 | Ind Technol Res Inst | 電流補償回路および電流補償回路を有するメモリ |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU2003201760A1 (en) | 2002-04-04 | 2003-10-20 | Kabushiki Kaisha Toshiba | Phase-change memory device |
JP4313372B2 (ja) | 2005-05-11 | 2009-08-12 | シャープ株式会社 | 不揮発性半導体記憶装置 |
JP5127665B2 (ja) | 2008-10-23 | 2013-01-23 | 株式会社東芝 | 半導体記憶装置 |
US7885091B2 (en) * | 2009-05-26 | 2011-02-08 | Sandisk 3D Llc | Limited charge delivery for programming non-volatile storage elements |
-
2009
- 2009-12-07 JP JP2009277170A patent/JP4940287B2/ja active Active
-
2010
- 2010-08-03 US US12/849,407 patent/US8345466B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006099882A (ja) * | 2004-09-30 | 2006-04-13 | Sony Corp | 記憶装置及び半導体装置 |
JP2007026627A (ja) * | 2005-06-17 | 2007-02-01 | Sharp Corp | 半導体記憶装置 |
JP2008027571A (ja) * | 2006-07-21 | 2008-02-07 | Qimonda Ag | 抵抗メモリセルを動作させるための方法およびメモリ回路 |
JP2008243355A (ja) * | 2007-03-28 | 2008-10-09 | Ind Technol Res Inst | 電流補償回路および電流補償回路を有するメモリ |
Cited By (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9076525B2 (en) | 2011-09-26 | 2015-07-07 | Kabushiki Kaisha Toshiba | Semiconductor storage device and method of controlling data thereof |
US8902635B2 (en) | 2011-11-29 | 2014-12-02 | Panasonic Corporation | Variable resistance nonvolatile memory device and method of writing thereby |
JP5271460B1 (ja) * | 2011-11-29 | 2013-08-21 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置及びその書き込み方法 |
WO2013080511A1 (ja) * | 2011-11-29 | 2013-06-06 | パナソニック株式会社 | 抵抗変化型不揮発性記憶装置及びその書き込み方法 |
WO2013094169A1 (ja) * | 2011-12-19 | 2013-06-27 | パナソニック株式会社 | 不揮発性記憶装置及びその製造方法 |
US9064570B2 (en) | 2011-12-19 | 2015-06-23 | Panasonic Intellectual Property Management Co., Ltd. | Non-volatile memory device and method for manufacturing the same |
US9142512B2 (en) | 2012-03-23 | 2015-09-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a wiring in which a step is provided |
US8785980B2 (en) | 2012-03-23 | 2014-07-22 | Kabushiki Kaisha Toshiba | Semiconductor memory device having a low resistance wiring line and method of manufacturing the same |
US9053787B2 (en) | 2012-03-29 | 2015-06-09 | Panasonic Intellectual Property Management Co., Ltd. | Crosspoint nonvolatile memory device and method of driving the same |
US9183925B2 (en) | 2012-04-09 | 2015-11-10 | Panasonic Intellectual Property Management Co., Ltd. | Variable resistance nonvolatile memory device and method of performing the forming operation |
US9779809B2 (en) | 2012-08-03 | 2017-10-03 | Toshiba Memory Corporation | Resistive semiconductor memory device and operation method thereof |
US9001556B2 (en) | 2012-08-03 | 2015-04-07 | Kabushiki Kaisha Toshiba | Semiconductor memory device and operation method thereof |
US9520166B2 (en) | 2012-08-03 | 2016-12-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device and operation method thereof |
JP2014146406A (ja) * | 2013-01-29 | 2014-08-14 | Toshiba Corp | 半導体記憶装置 |
US9202564B2 (en) | 2013-02-05 | 2015-12-01 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of controlling data thereof |
JP2015088212A (ja) * | 2013-10-30 | 2015-05-07 | 株式会社東芝 | 半導体記憶装置及びそのデータ制御方法 |
US9224469B2 (en) | 2013-10-30 | 2015-12-29 | Kabushiki Kaisha Toshiba | Semiconductor memory device and memory system |
JP2017045493A (ja) * | 2015-08-27 | 2017-03-02 | ソニー株式会社 | メモリ、情報処理システムおよびメモリの制御方法 |
US11081178B2 (en) | 2015-08-27 | 2021-08-03 | Sony Corporation | Memory, information processing system, and method of controlling memory |
JP2023018008A (ja) * | 2017-10-13 | 2023-02-07 | ナンテロ,インク. | 抵抗変化素子アレイにおける抵抗変化素子にアクセスするためのデバイスおよび方法 |
JP7422205B2 (ja) | 2017-10-13 | 2024-01-25 | ナンテロ,インク. | 抵抗変化素子アレイにおける抵抗変化素子にアクセスするためのデバイスおよび方法 |
US11972830B2 (en) | 2017-10-13 | 2024-04-30 | Nantero, Inc. | Methods for accessing resistive change elements operable as antifuses |
Also Published As
Publication number | Publication date |
---|---|
US8345466B2 (en) | 2013-01-01 |
JP4940287B2 (ja) | 2012-05-30 |
US20110032746A1 (en) | 2011-02-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4940287B2 (ja) | 不揮発性半導体記憶装置 | |
JP5085405B2 (ja) | 不揮発性半導体記憶装置 | |
US8400815B2 (en) | Nonvolatile semiconductor memory device | |
JP5049814B2 (ja) | 不揮発性半導体記憶装置のデータ書き込み方法 | |
KR101141865B1 (ko) | 반도체 기억 장치 | |
JP5127661B2 (ja) | 半導体記憶装置 | |
JP4719233B2 (ja) | 不揮発性半導体記憶装置 | |
JP5072564B2 (ja) | 半導体記憶装置及びメモリセル電圧印加方法 | |
TWI480873B (zh) | 非揮發性半導體記憶體裝置 | |
US8259489B2 (en) | Nonvolatile semiconductor memory device generating different write pulses to vary resistances | |
JP2011108327A (ja) | 不揮発性半導体記憶装置 | |
US20110096590A1 (en) | Nonvolatile semiconductor memory device | |
JP2010198687A (ja) | 半導体記憶装置 | |
JP2011253595A (ja) | 不揮発性半導体記憶装置 | |
JP5367641B2 (ja) | 不揮発性半導体記憶装置 | |
CN108615540B (zh) | 存储器装置和操作存储器装置的方法 | |
US20230081445A1 (en) | Variable resistance nonvolatile storage device and write method therefor | |
JP2011204288A (ja) | 不揮発性半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110719 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110916 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120131 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120227 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 4940287 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150302 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |