CN108615540B - 存储器装置和操作存储器装置的方法 - Google Patents

存储器装置和操作存储器装置的方法 Download PDF

Info

Publication number
CN108615540B
CN108615540B CN201711172257.5A CN201711172257A CN108615540B CN 108615540 B CN108615540 B CN 108615540B CN 201711172257 A CN201711172257 A CN 201711172257A CN 108615540 B CN108615540 B CN 108615540B
Authority
CN
China
Prior art keywords
voltage
node
memory device
read
read voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201711172257.5A
Other languages
English (en)
Other versions
CN108615540A (zh
Inventor
朴茂熙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN108615540A publication Critical patent/CN108615540A/zh
Application granted granted Critical
Publication of CN108615540B publication Critical patent/CN108615540B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0038—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/003—Cell access
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/005—Read using potential difference applied between cell electrodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0052—Read process characterized by the shape, e.g. form, length, amplitude of the read pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/76—Array using an access device for each cell which being not a transistor and not a diode

Abstract

提供了一种存储器装置和一种操作该存储器装置的方法。所述存储器装置包括：电阻式存储器单元，连接到第一节点，被配置为包括可变电阻元件和用于控制流过可变电阻元件的电流的存取元件；检测电路，检测存取元件的阈值电压并向感测节点提供检测电流；钳位电路，连接在第一节点与感测节点之间，接收第一读取电压，并使第一节点的电压斜升。在钳位电路使第一节点的电压斜升的同时，当检测电流变为与流过第一节点的位线电流相等时，放电电路对第一节点进行放电。当感测节点的电压电平变为低于参考电压时，感测放大器转变输出电压值。

Description

存储器装置和操作存储器装置的方法
本申请要求于2016年12月13日在韩国知识产权局提交的第10-2016-0169944号韩国专利申请的优先权和全部权益，该申请的内容通过引用包含于此。
技术领域
发明构思涉及一种存储器装置和操作存储器装置的方法。
背景技术
利用电阻材料来存储数据的类型的非易失性存储器装置包括相变随机存取存储器(PRAM)、电阻随机存取存储器(RRAM)和磁随机存取存储器(MRAM)等。动态随机存取存储器(DRAM)或闪存装置利用电荷存储数据，而利用电阻材料的非易失性存储器装置将通过使用以下的变化来存储数据：例如，诸如硫属元素化物合金的相变材料的相变(在PRAM的情况下)、可变电阻材料的电阻变化(在RRAM的情况下)以及根据铁磁材料的磁性状态的磁隧道结(MTJ)薄膜的电阻变化(在MRAM的情况下)等。
例如，在相变存储器单元的情况下，在相变材料在被加热后冷却时，相变材料变为晶态或非晶态。在晶态下，相变材料具有低电阻。在非晶态下，相变材料具有高电阻。因此，晶态可被定义为设置数据或“0”数据，非晶态可被定义为重置数据或“1”数据。
此外，用于控制相变存储器单元的存取元件或选择器可被实施为双向阈值开关(OTS)型以及二极管型和晶体管型。用于控制存储器单元的存取元件可以具有用于操作的阈值电压值。
发明内容
发明构思包括一种能够提供读取可靠性而与存取元件的阈值电压值无关的存储器装置。
发明构思还包括一种能够提供读取可靠性而与存取元件的阈值电压值无关的读取存储器装置的方法。
根据发明构思的实施例，一种存储器装置包括：电阻式存储器单元，连接到第一节点，所述电阻式存储器单元包括可变电阻元件和连接到可变电阻元件以控制流过可变电阻元件的电流的存取元件；检测电路，连接到感测节点并被配置为向感测节点提供检测电流以检测存取元件的阈值电压；钳位电路，连接在第一节点与感测节点之间，被配置为接收第一读取电压并使第一节点的电压斜升；放电电路，连接到第一节点，并被配置为：在钳位电路被配置为使第一节点的电压斜升的同时，当检测电流变为与流过第一节点的位线电流相等时，对第一节点进行放电；感测放大器，被配置为感测感测节点的电压电平，当感测节点的电压电平变为低于参考电压时转变供应到放电电路的输出电压值。
根据发明构思的实施例，提供了一种存储器装置，所述存储器装置包括：电阻式存储器单元，连接到第一节点，所述电阻式存储器单元包括可变电阻元件和连接到可变电阻元件以控制流过可变电阻元件的电流的存取元件；检测电路，连接到感测节点并被配置为向感测节点提供检测电流以检测存取元件的阈值电压；钳位电路，连接在第一节点与感测节点之间，被配置为接收第一读取电压并使第一节点的电压斜升；感测放大器，被配置为感测感测节点，当感测节点的电压电平变为低于参考电压时转变输出电压值；调整电路，被配置为接收第一读取电压和感测放大器的输出电压值，并向钳位电路提供第一读取电压。
根据发明构思的实施例，调整电路被配置为存储第二读取电压的电压电平，调整已存储的电压电平并且向钳位电路提供已调整的第二读取电压，其中，基于已调整的第二读取电压对电阻式存储器单元执行读取操作。此外，当停止向钳位电路提供第一读取电压时，可以向钳位电路施加第二读取电压。
根据发明构思的实施例，提供了一种用于操作存储器装置的方法，所述方法包括：提供连接到第一节点的电阻式存储器单元，所述电阻式存储器单元包括可变电阻元件和用于控制流过可变电阻元件的电流的存取元件；向感测节点提供检测电流以检测存取元件的阈值电压；基于第一读取电压使第一节点的电压斜升；在使第一节点的电压斜升的同时，感测感测节点的电压电平，并且当感测节点的电压电平变为低于参考电压时，转变感测放大器的输出电压值；当检测电流变为与流过第一节点的位线电流相等时，对第一节点进行放电。
根据发明构思的实施例，第一开关可以连接在钳位电路的输入端与输出第一读取电压的电压源的输出端之间，其中，处于断开状态下的第一开关停止向钳位电路提供第一读取电压。此外，第一开关可以包括电压控制开关，所述电压控制开关在断开状态下停止向钳位电路提供第一读取电压，并在闭合状态下提供向钳位电路提供第一读取电压的路径，所述第一开关根据感测放大器的输出电压值来被控制。
根据发明构思的实施例，存储器装置包括包含多个存储体的存储器单元阵列，所述存储体中的每个包括多个存储器块，多个存储器块均具有以矩阵形式布置的多个非易失性电阻式存储器单元，存储器单元阵列包括外围电路区。
根据发明构思的实施例，存取元件可以包括与可变电阻元件串联连接的双向阈值开关(OTS)，电阻式存储器单元两端的电压通过钳位电路来调整，以在为读取操作而开启OTS的同时防止编程操作。在存取元件为OTS的情况下，存取元件的阈值电压为约2.85伏特。
根据发明构思的实施例，当存取元件包括二极管时，阈值电压为约1伏特。
附图说明
本领域普通技术人员应理解并认识到，发明构思不限于这里阐述的描述和附图。通过参考这里提供的详细描述和附图，发明构思将被本公开所属领域的普通技术人员所理解。下面参照附图在示例性实施例中更详细地解释发明构思，其中：
图1是示出根据发明构思的一些实施例的存储器系统的框图；
图2是示出根据发明构思的一些实施例的存储器装置的框图；
图3A、图3B和图4提供图2示出的存储器单元阵列的不同视图；
图5是示出根据发明构思的实施例的存储器装置的框图；
图6至图8是示出根据发明构思的实施例的存储器装置的电路图；
图9和图10是示出根据发明构思的实施例的操作存储器装置的方法的时序图；
图11至图13是示出根据发明构思的另一实施例的存储器装置的电路图；
图14是示出根据发明构思的实施例的操作存储器装置的方法的流程图；以及
图15是示出根据发明构思的存储器装置的操作的流程图。
具体实施方式
图1是示出根据发明构思的一些实施例的存储器系统的框图。
参照图1，根据发明构思的一些实施例的存储器系统可以包括多个存储器装置11_1、11_2至11_m(m为自然数)以及控制器21。
多个存储器装置11_1至11_m以及控制器21通过控制线和输入/输出(I/O)数据线连接到彼此。例如，控制器21可以通过控制线向多个存储器装置11_1至11_m提供各种命令(例如，写入命令、读取命令等)。控制器21可以从外部装置或主机接收用于读取存储器装置中的数据或将数据写入存储器装置中的请求。此外，控制器21可以通过I/O数据线与多个存储器装置11_1至11_m交换数据。例如，与写入命令相关的数据可以经由I/O数据线提供到存储器装置11_1至11_m中特定的一个或更多个。
虽然在附图中示出了多个存储器装置11_1至11_m共享控制线和I/O数据线，但是发明构思不限于此。例如，多个存储器装置11_1至11_m可以仅共享I/O数据线，而可不共享控制线。其它布置也在发明构思内。
同时，多个存储器装置11_1至11_m可以包括各种类型的存储器。例如，多个存储器装置11_1至11_m可以包括易失性存储器装置(诸如，DRAM)和非易失性存储器装置(诸如NAND闪存和NOR闪存)。此外，多个存储器装置11_1至11_m可以包括诸如PRAM、RRAM和MRAM的使用电阻材料的非易失性存储器装置(即，电阻式存储器装置)。
图2是示出根据发明构思的一些实施例的存储器装置的示例的框图。本领域普通技术人员应理解的是，发明构思不限于图2中示出的为了便于说明而提供的存储器装置的布置。参照图2，根据发明构思的实施例的非易失性存储器装置包括存储器单元阵列、多个感测放大器(SA)和写入驱动器(WD)2_1至2_8以及外围电路区3(例如，外围)。
存储器单元阵列可以包括多个存储体(memory bank)1_1至1_16，例如，存储体1_1至1_16中的每个可以包括多个存储器块BLK0至BLK7。存储器块BLK0至BLK7中的每个包括以矩阵形式布置的多个非易失性存储器单元。在发明构思的实施例中，虽然将每个存储体中布置八个存储器块的情况作为示例示出，但是发明构思不限于每个存储体具有八个存储器块。
虽然未在附图中详细示出，但是分别对应于存储体1_1至1_16，用于指定待向其写入数据/从其读取数据的电阻式存储器单元的行和列的行选择电路和列选择电路可以布置在存储器装置内。
感测放大器SA中的每个和写入驱动器WD 2_1至2_8中的每个被布置为与存储体1_1至1_16的两个存储体对应，以在对应的两个存储体中执行读取和写入操作。在发明构思的实施例中，将感测放大器SA中的每个和写入驱动器WD 2_1至2_8中的每个布置为与多个存储体1_1至1_16的两个存储体对应的情况作为示例示出。然而，发明构思不限于图2中示出的结构布置。例如，感测放大器SA中的每个和写入驱动器WD 2_1至2_8中的每个可以布置为与一个存储体、或者四个存储体或者N个存储体对应。
在外围电路区3(图2中的“外围”)中，可以设置用于操作列选择电路、行选择电路、感测放大器和写入驱动器WD 2_1至2_8等的多个逻辑电路块和电压产生电路。
图3A、图3B和图4是图2的存储器单元阵列的多个视图。
参照图3A和图3B，存储器单元阵列可以布置为具有交叉点结构。交叉点结构指在其中一个存储器单元形成在一条线与另一条线彼此交叉的区域中的结构。例如，位线BL1_1至BL4_1可以形成为沿第一方向延伸，字线WL1_1至WL3_1可以形成为沿第二方向延伸以与位线BL1_1至BL4_1交叉。
电阻式存储器单元MC可以形成在位线BL1_1至BL4_1中的每条与字线WL1_1至WL3_1中的每条彼此交叉的区域中。如在图3A和图3B中可见，电阻式存储器单元可以连接到一条位线并连接到一条字线。
例如，在电阻式存储器单元MC为PRAM的情况下，电阻式存储器单元MC可以包括包含相变材料的可变电阻元件GST(例如，Ge2Sb2Te2)和用于控制流过可变电阻元件GST的电流的存取元件。
参照图3A，用于控制流过可变电阻元件GST的电流的存取元件可以是与可变电阻元件GST串联连接的二极管D(图3A中示出)或晶体管(未示出)。参照图3B，存取元件可以是与可变电阻元件GST串联连接的双向阈值开关(OTS)。
可变电阻元件可以由从各种材料中选择的相变材料构造。例如，可变电阻元件可以由锗(Ge)、锑(Sb)和碲(Te)组成。此外，可变电阻元件可以由诸如GaSb、InSb、InSe、Sb2Te3和GeTe的双元素的组合、诸如GeSbTe、GaSeTe、InSbTe、SnSb2Te4和InSbGe的三元素的组合、或诸如AgInSbTe、(GeSn)SbTe、GeSb(SeTe)和Te81Ge15Sb2S2的四元素的组合组成。
针对电阻式存储器单元为RRAM的情况，可变电阻元件GST可以包括例如NiO或钙钛矿。钙钛矿可以是亚锰酸盐(诸如，Pr0.7Ca0.3MnO3、Pr0.5Ca0.5MnO3、PCMO和LCMO)、钛酸盐(诸如，STO:Cr)、锆酸盐(诸如，SZO:Cr、Ca2Nb2O7:Cr和Ta2O5:Cr)等的组成。可以在可变电阻元件中形成细丝，并使细丝成为流过电阻式存储器单元的单元电流的电流路径。
存储器单元阵列可以具有如图4中示出的三维堆叠结构。三维堆叠结构指在其中垂直堆叠多个存储器单元层111_1至111_8的结构。在图4中，虽然示出堆叠八个存储器单元层111_1至111_8的情况，但是发明构思不限于此。这里，存储器单元层111_1至111_8中的每个可以包括多个存储器单元组和/或多个冗余存储器单元组。当存储器单元阵列具有三维堆叠结构时，存储器单元层111_1至111_8中的每个可以具有在图3A和图3B中示出的交叉点结构，但是发明构思不限于此。
图5是示出根据发明构思的实施例的存储器装置的框图。
参照图5，根据发明构思的实施例的存储器装置包括预充电电路120、检测电路130、补偿电路140、调整电路150、钳位电路160、电阻式存储器单元170、感测放大器180和放电电路190。在图6、图7和图8中示出前述电路的结构的一个示例。
预充电电路120连接到感测节点SN以将感测节点SN预充电到预定的电压阈值。例如，预充电电路120可以在对电阻式存储器单元170执行读取操作之前向感测节点SN提供电源电压VDD。
继续参照图5，检测电路130连接到感测节点SN并向感测节点SN提供检测电流Idet，检测电流Idet用于检测在电阻式存储器单元170中设置的存取元件172的阈值电压Vth。如上面参照图3A和图3B所述，例如，存取元件172可以由与可变电阻元件GST串联连接的二极管D组成或者可以是与可变电阻元件GST串联连接的OTS。
例如，在存取元件172被实施为二极管D，诸如图3A中所示时，二极管D的阈值电压Vth为约1.0V。然而，当存取元件172被实施为OTS时，OTS的阈值电压Vth对应于约2.85V。此外，当存取元件172被实施为OTS时，在电阻式存储器单元170中存储的数据的分散的宽度增大。
因此，减小能够确保读取操作的可靠性的有效窗口尺寸(例如，在电阻式存储器单元170中存储的第一数据S与第二数据R之间)，甚至第一数据S的分散和第二数据R的分散可以彼此叠置。
因此，在存取元件172被实施为OTS时，可以调整电阻式存储器单元170两端的电势差，以在能够导通OTS的同时防止因诸如可变电阻元件GST的相变材料的熔化导致的编程(PGM)操作，以确保读取操作的可靠性。可以考虑到OTS的对应于约2.85V的阈值电压Vth来执行电阻式存储器单元170两端的电势差的调整。
在发明构思的一些实施例中，由检测电路130提供的检测电流Idet可以对应于用于导通OTS的最小电流。可选地，由检测电路130提供的检测电流Idet可被设定为超过用于导通OTS的最小电流的合适的特定值。
补偿电路140向感测节点SN提供补偿电流Ib。在适合于读取电阻式存储器单元170的第二读取电压Vcmp1被确定之后，可使用补偿电流Ib，来利用第二读取电压Vcmp1读取存储在电阻式存储器单元170中的数据。
继续参照图5，调整电路150存储第二读取电压Vcmp1的电压电平，调整已存储的电压电平，并向钳位电路160提供已调整的第二读取电压Vcmp1。
钳位电路160连接在第一节点N0与感测节点SN之间，接收第一读取电压Vcmp0，并使第一节点N0的电压斜升。
感测放大器180感测感测节点SN，并且当感测节点SN的电压电平变为比参考电压Vref低时转变输出电压值SOUT。例如，感测放大器执行感测节点SN与参考电压Vref的电压电平的比较。
放电电路190连接到第一节点N0。在钳位电路160使第一节点N0的电压斜升的同时，当检测电流Idet变为等于流过第一节点N0的位线电流Ibl时，放电电路190对第一节点N0进行放电。
图6至图8是示出根据发明构思的实施例的存储器装置的电路图。
参照图6，预充电电路120可以使用由预充电(nPchg)信号门控的P型晶体管MP1来实施。然而，发明构思的范围不限于此，可以以各种方式(例如，各种类型的组件)来实施。
检测电路130可以使用检测电流源和由E1信号门控的P型晶体管MP2来实施。然而，发明构思的范围不限于此，检测电路可以以图6中所示的方式之外的各种方式来实施。
补偿电路140可以使用补偿电流源和由E2信号门控的P型晶体管MP3来实施。然而，发明构思的范围不限于此，可以以图6中所示的方式之外的各种方式来实施。
调整电路150可以包括第一开关S0，根据感测放大器的输出电压值SOUT，处于第一状态的第一开关S0可以停止/中断向钳位电路160提供第一读取电压Vcmp0。此外，调整电路150可以包括具有与第二节点N1连接的第一电极的电容器C，所述电容器C可以在第一开关S0闭合时存储第一读取电压Vcmp0的电压电平。此外，调整电路150可以包括可以连接到电容器C的一个或更多个开关S1和S2以调整第一读取电压Vcmp0的电压电平。
钳位电路160可以包括由第二读取电压Vcmp1门控的N型晶体管MN1。
如上所述，电阻式存储器单元170包括可变电阻元件171和用于控制流过可变电阻元件171的电流的存取元件172，电阻式存储器单元170连接到第一节点N0。
放电电路190可以包括由感测放大器180的输出电压值SOUT门控的N型晶体管MN2。然而，发明构思的范围不限于此，可以以各种方式来实施。
参照图6，示出了第一开关S0和第二开关S1闭合，第三开关S2断开的状态。在这种情况下，钳位电路160利用门控N型晶体管MN1的第一读取电压Vcmp0使第一节点N0的电压斜升(例如，线性地增大)。
参照图7，示出了第二开关S1闭合，第一开关S0和第三开关S2断开的状态。例如，在确定了用于对电阻式存储器单元170执行读取操作的第二读取电压Vcmp1时，钳位电路160不再接收第一读取电压Vcmp0。调整电路150通过使用例如电容器C等来保持已确定的第二读取电压Vcmp1。例如，电容器C可以放电，所述放电可以在一段时间将提供的电压保持为第二读取电压Vcmp1。
现在参照图8，示出第一开关S0断开，第二开关S1和第三开关S2可以断开或闭合(如确定的那样)以改变第二读取电压的电平的另一状态。例如，第三开关S2可以闭合，以正升压图7中确定的第二读取电压Vcmp1。可选地，第三开关S2可以断开，以负升压第二读取电压Vcmp1。
然后，根据发明构思的实施例的存储器装置可以基于已调整的第二读取电压Vcmp1对电阻式存储器单元170执行读取操作。
图9和图10是示出根据发明构思的实施例的操作存储器装置的方法的时序图。
参照图9和图10，为了解释的目的，可以将根据发明构思的实施例的操作存储器装置的方法主要划分成从时间点t1至时间点t5的第一部分I、从时间点t5至时间点t6的第二部分II、在时间点t6之后的第三部分III。
参照图9，第一部分I是用于确保读取可靠性来确定第二读取电压Vcmp1的部分。
更具体地，从时间点t1(图9)至时间点t2，根据nPchg信号对感测节点SN(图6至图8中示出)进行预充电。因此，感测节点SN的电压电平升到参考电压Vref的电压电平之上。感测放大器180(例如，图8中示出的比较器)在感测节点SN的电压值高于Vref时具有一个逻辑输出(例如，低)，而在感测节点SN的电压值低于Vref时具有另一逻辑输出(例如，高)。
在时间点t2终止预充电(nPchg)，在时间点t2至时间点t4向感测节点SN提供用于检测在电阻式存储器单元170中设置的存取元件172的阈值电压Vth的检测电流Idet。然后，钳位电路160使第一节点N0的电压斜升。更具体地，在第一读取电压Vcmp0斜升的同时，第一节点N0也斜升。在这时，流过第一节点N0的位线电流Ibl也增大。
时间点t3表示流过第一节点N0的位线电流Ibl(见图8中的补偿电路140)和检测电流Idet(见图8中的检测电路130)变为彼此相等的时间点。在此时，确定用于对电阻式存储器单元170执行读取操作的第二读取电压Vcmp1(图9)。
感测放大器180在时间点t3将输出电压值SOUT从低电平转变到高电平，这意味着第二读取电压Vcmp1已经被确定。在时间点t3转变的输出电压值SOUT可以控制第一开关S0以停止/中断向钳位电路160提供第一读取电压Vcmp0。
当流过第一节点N0的位线电流Ibl和检测电流Idet变为彼此相等时，放电电路190对第一节点N0的电压电平进行放电以减小功耗。
然后，时序图的第二部分II是调整已确定的第二读取电压Vcmp1的部分。
如上所述，可以使第二读取电压Vcmp1正升压或负升压。图9示出使第二读取电压Vcmp1负升压(例如，减小)的情况，图10示出使第二读取电压Vcmp1正升压(例如，增大)的情况。
然后，时序图的第三部分III是用于基于已调整的第二读取电压Vcmp1对电阻式存储器单元170执行读取操作的部分。
在第三部分III读取存储在电阻式存储器单元170中的数据的步骤可以通过本领域的常规方法实施，然而，根据发明构思，在时序图的第一部分I至第二部分II中确定用作读取数据的基础的读取电压。因此，在此将省略对第三部分III的详细描述。
图11至图13是示出根据发明构思的实施例的存储器装置的电路图。
在图11至图13中示出的电路图与图6至图8的电路图的不同之处至少在于钳位电路160，所述钳位电路160还包括基于第一节点N0的电压电平与第二读取电压Vcmp1的比较结果来门控N型晶体管MN1的比较器。在钳位电路160中示出的反馈比较器165将具有第一节点N0的电压电平的电压作为反馈来接收。通过利用反馈比较器165来实施钳位电路160，可以在第一节点N0处保持更稳定的电压。
参照图11，第一开关S0和第二开关S1闭合，第三开关S2断开。在这时，钳位电路160利用第一读取电压Vcmp0使第一节点N0的电压斜升。
参照图12，第二开关S1闭合，第一开关S0和第三开关S2断开。例如，在确定了用于对电阻式存储器单元170执行读取操作的第二读取电压Vcmp1时，钳位电路160不再接收第一读取电压Vcmp0。调整电路150通过使用例如电容器C等来保持已确定的第二读取电压Vcmp1。
参照图13，第一开关S0断开，第二开关S1和第三开关S2可以断开或闭合，如所期望的。例如，第三开关S2可以闭合，以正升压图7中确定的第二读取电压Vcmp1。可选地，第三开关S2可以断开，以负升压第二读取电压Vcmp1。
然后，根据发明构思的实施例的存储器装置可以基于已调整的第二读取电压Vcmp1对电阻式存储器单元170执行读取操作。
图14是示出根据发明构思的实施例的操作存储器装置的方法的流程图。
参照图14，根据发明构思的实施例的操作存储器装置的方法包括：在操作(S1401)，通过使用钳位电路160使第一节点N0的电压斜升。在这时，可以闭合第一开关S0和第二开关S1，可以断开第三开关S2。
在操作(S1403)，所述方法可以包括对合适的第二读取电压Vcmp1进行采样并且保持其所述值。在这时，可以闭合第二开关S1，可以断开第一开关S0和第三开关S2。可以通过诸如图12中示出的电容器C来保持(例如，维持)所述值。
在操作(S1405)，所述方法可以包括在调整第二读取电压Vcmp1之后对电阻式存储器单元170执行读取操作。在这时，可以断开第一开关S0，可以如确定的那样断开或闭合第二开关S1和第三开关S2，以负升压或正升压第二读取电压Vcmp1。
具体地讲，所述方法可以包括提供电阻式存储器单元170，电阻式存储器单元170连接到第一节点N0并包括可变电阻元件171和用于控制流过可变电阻元件171的电流的存取元件172。然后，可以向感测节点SN提供检测电流Idet以检测存取元件172的阈值电压Vth，可以基于第一读取电压Vcmp0使第一节点N0的电压斜升。
然后，所述方法可以包括在钳位电路160使第一节点N0的电压斜升的同时感测感测节点SN，如果所述电压电平变为低于参考电压Vref，那么转变输出电压值SOUT，如果流过第一节点N0的位线电流Ibl和检测电流Idet变为彼此相等，那么对第一节点N0进行放电。
图15是示出根据发明构思的存储器装置的操作的流程图。图5和图6提供了可以执行根据发明构思的存储器装置的操作的结构的一个示例。
在操作1510，为了操作而对感测节点SN进行预充电。例如，通过栅极信号nPchg来控制可以由晶体管实施的预充电电路120(在晶体管为诸如图6中示出的P型晶体管的情况下)。
在操作1520，检测电路130可以向感测节点提供检测电流以检测连接到第一节点的电阻式存储器单元的存取元件172的阈值电压。如前所述，如果存取元件172为二极管，则所述阈值电压为约1V。然而，如果存取元件172为连接到可变电阻元件171的双向阈值开关(OTS)，则所述阈值电压为约2.85伏特。
在操作1530，通过钳位电路160接收第一读取电压(Vcmp0)。钳位电路160相应地将使第一节点N0的电压斜升。在钳位电路160使第一节点N0的电压斜升的同时，来自检测电路130的检测电流Idet变为与从补偿电路140流出的位线电流Ibl相等。
在操作1540，当检测电流Idet变为与位线电流Ibl相等时，放电电路190对第一节点N0进行放电。放电电路190对第一节点N0的电压电平进行放电以减少功耗。
在操作1550，具有用于控制放电电路190的栅极的输出电压值SOUT的感测放大器180将感测节点SN的电压电平与参考电压进行比较，并且当感测节点SN的电压值变为低于参考电压时转变输出电压值SOUT。如前所述，感测放大器180可以在已经确定第二读取电压Vcmp1时转变输出电压值SOUT。因此，存储器装置可以提供读取可靠性，而与存取元件的阈值电压值无关。
在发明构思的一些实施例中，对第一节点N0进行放电的步骤可以包括根据感测放大器180的输出电压值SOUT来对第一节点N0进行放电。
在发明构思的一些实施例中，对第一节点N0的电压进行斜升的步骤可以包括根据感测放大器180的输出电压值SOUT基于第二读取电压Vcmp1而不是第一读取电压Vcmp0来对第一节点N0的电压进行斜升。
在发明构思的一些实施例中，所述方法还可以包括存储第二读取电压Vcmp1的电压电平，对第一节点N0的电压进行斜升的步骤可以包括基于已调整的第二读取电压Vcmp1对第一节点N0的电压进行斜升。
在发明构思的一些实施例中，所述方法还可以包括对感测节点SN进行预充电。此外，在发明构思的一些实施例中，所述方法还可以包括向感测节点SN提供补偿电流Ib。
根据以上描述的发明构思的各种实施例，因为可以分别感测可变电阻元件171和存取元件172，所以即使当未确保有效窗口尺寸时，也可以确保感测容限(sensingmargin)。因此，即使当存取元件172被实施为OTS而具有大阈值电压Vth时，也能够确保读取操作的可靠性，而不管电阻式存储器单元170中存储的数据的分散如何。
本文中可以提及的术语“单元”将被理解为包括布置在电路或集成电路中的硬件部件，并且可以包括软件。
虽然已经出于说明性的目的公开了发明构思的优选实施例，但是本领域的技术人员将理解，在不脱离由权利要求所公开的本公开的范围和精神的情况下，能够进行各种更改、添加和替换。

Claims (20)

1.一种存储器装置，所述存储器装置包括：
电阻式存储器单元，连接到第一节点，所述电阻式存储器单元包括可变电阻元件和连接到可变电阻元件以控制流过可变电阻元件的电流的存取元件；
检测电路，连接到感测节点并被配置为向感测节点提供检测电流以检测存取元件的阈值电压；
钳位电路，连接在第一节点与感测节点之间，被配置为接收第一读取电压并利用第一读取电压使第一节点的电压斜升；
放电电路，连接到第一节点，并被配置为：在钳位电路使第一节点的电压斜升的同时，当检测电流变为与流过第一节点的位线电流相等时，对第一节点进行放电；以及
感测放大器，被配置为感测感测节点的电压电平，当感测节点的电压电平变为低于参考电压时转变供应到放电电路的输出电压值。
2.如权利要求1所述的存储器装置，其中，放电电路包括由感测放大器的输出电压值门控的晶体管。
3.如权利要求1所述的存储器装置，所述存储器装置还包括连接在钳位电路的输入端与输出第一读取电压的电压源的输出端之间的第一开关，其中，处于断开状态下的第一开关停止向钳位电路提供第一读取电压。
4.如权利要求3所述的存储器装置，其中，第一开关包括电压控制开关，所述电压控制开关在断开状态下停止向钳位电路提供第一读取电压，并在闭合状态下提供向钳位电路提供第一读取电压的路径，所述第一开关根据感测放大器的输出电压值来被控制。
5.如权利要求3所述的存储器装置，其中，当停止向钳位电路提供第一读取电压时，向钳位电路施加第二读取电压。
6.如权利要求5所述的存储器装置，其中，基于第二读取电压对电阻式存储器单元执行读取操作。
7.如权利要求1所述的存储器装置，其中，存取元件包括与可变电阻元件串联连接的双向阈值开关，电阻式存储器单元两端的电压通过钳位电路来调整，以在为读取操作而开启双向阈值开关的同时防止编程操作。
8.如权利要求1所述的存储器装置，其中，存取元件包括与可变电阻元件串联连接的二极管或晶体管中的一种。
9.一种存储器装置，所述存储器装置包括：
电阻式存储器单元，连接到第一节点，所述电阻式存储器单元包括可变电阻元件和连接到可变电阻元件以控制流过可变电阻元件的电流的存取元件；
检测电路，连接到感测节点并被配置为向感测节点提供检测电流以检测存取元件的阈值电压；
钳位电路，连接在第一节点与感测节点之间，被配置为接收第一读取电压并利用第一读取电压使第一节点的电压斜升；
感测放大器，被配置为感测感测节点的电压电平，当感测节点的电压电平变为低于参考电压时转变输出电压值；以及
调整电路，被配置为接收第一读取电压和感测放大器的输出电压值，并向钳位电路提供第一读取电压。
10.如权利要求9所述的存储器装置，所述存储器装置还包括放电电路，放电电路连接到第一节点并被配置为：在钳位电路使第一节点的电压斜升的同时，当检测电流变为与流过第一节点的位线电流相等时，对第一节点进行放电。
11.如权利要求10所述的存储器装置，其中，放电电路包括由感测放大器的输出电压值门控的晶体管。
12.如权利要求9所述的存储器装置，其中，调整电路包括第一开关，第一开关被配置为根据感测放大器的输出电压值停止向钳位电路提供第一读取电压。
13.如权利要求12所述的存储器装置，其中，调整电路在停止提供第一读取电压之后向钳位电路提供第二读取电压。
14.如权利要求13所述的存储器装置，其中，调整电路存储第二读取电压的电压电平，调整第二读取电压的已存储的电压电平，并向钳位电路提供已调整的第二读取电压。
15.如权利要求14所述的存储器装置，其中，调整电路包括用于存储第一读取电压的电压电平的电容器。
16.如权利要求14所述的存储器装置，其中，调整电路包括连接到电容器的一个或更多个开关以调整第一读取电压的电压电平。
17.一种用于操作存储器装置的方法，所述方法包括：
提供连接到第一节点的电阻式存储器单元，所述电阻式存储器单元包括可变电阻元件和用于控制流过可变电阻元件的电流的存取元件；
向感测节点提供检测电流以检测存取元件的阈值电压；
基于第一读取电压使第一节点的电压斜升；
在使第一节点的电压斜升的同时，感测感测节点的电压电平，并且当感测节点的电压电平变为低于参考电压时，转变感测放大器的输出电压值；以及
当检测电流变为与流过第一节点的位线电流相等时，对第一节点进行放电。
18.如权利要求17所述的方法，其中，所述放电包括根据感测放大器的输出电压值对第一节点放电。
19.如权利要求17所述的方法，其中，所述斜升包括：根据感测放大器的输出电压值基于用于对电阻式存储器单元执行读取操作的第二读取电压而不是第一读取电压来对第一节点的电压进行斜升。
20.如权利要求19所述的方法，所述方法还包括存储第二读取电压的电压电平，以及
其中，使所述电压斜升包括：调整第二读取电压的已存储的电压电平并且基于已调整的第二读取电压对第一节点的电压进行斜升。
CN201711172257.5A 2016-12-13 2017-11-22 存储器装置和操作存储器装置的方法 Active CN108615540B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2016-0169944 2016-12-13
KR1020160169944A KR102619682B1 (ko) 2016-12-13 2016-12-13 메모리 장치 및 그 동작 방법

Publications (2)

Publication Number Publication Date
CN108615540A CN108615540A (zh) 2018-10-02
CN108615540B true CN108615540B (zh) 2023-07-07

Family

ID=62489549

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711172257.5A Active CN108615540B (zh) 2016-12-13 2017-11-22 存储器装置和操作存储器装置的方法

Country Status (3)

Country Link
US (1) US10083746B2 (zh)
KR (1) KR102619682B1 (zh)
CN (1) CN108615540B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10535397B1 (en) * 2018-08-21 2020-01-14 Micron Technology, Inc. Sensing techniques for multi-level cells
CN113793629B (zh) * 2021-09-02 2022-09-06 中天弘宇集成电路有限责任公司 灵敏放大器及存储装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012150876A (ja) * 2011-01-19 2012-08-09 Macronix International Co Ltd ３次元メモリアレイ用のアーキテクチャ
CN103794247A (zh) * 2012-10-29 2014-05-14 三星电子株式会社 使用可变电阻材料的非易失性存储器装置

Family Cites Families (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1318892B1 (it) * 2000-09-15 2003-09-19 St Microelectronics Srl Circuito di lettura per memorie non volatili a semiconduttore.
US7570524B2 (en) 2005-03-30 2009-08-04 Ovonyx, Inc. Circuitry for reading phase change memory cells having a clamping circuit
US8036013B2 (en) 2005-03-30 2011-10-11 Ovonyx, Inc. Using higher current to read a triggered phase change memory
US7154774B2 (en) 2005-03-30 2006-12-26 Ovonyx, Inc. Detecting switching of access elements of phase change memory cells
US8102018B2 (en) * 2005-05-09 2012-01-24 Nantero Inc. Nonvolatile resistive memories having scalable two-terminal nanotube switches
KR100707305B1 (ko) 2005-12-21 2007-04-12 삼성전자주식회사 상 변화 메모리 장치 및 그것의 읽기 방법
US8243542B2 (en) 2005-11-30 2012-08-14 Samsung Electronics Co., Ltd. Resistance variable memory devices and read methods thereof
EP1883113B1 (en) * 2006-07-27 2010-03-10 STMicroelectronics S.r.l. Phase change memory device
KR100843144B1 (ko) * 2006-12-20 2008-07-02 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
JP5539610B2 (ja) 2007-03-02 2014-07-02 ピーエスフォー ルクスコ エスエイアールエル 相変化メモリのプログラム方法と読み出し方法
KR100887061B1 (ko) * 2007-07-24 2009-03-04 주식회사 하이닉스반도체 상 변화 메모리 장치
JP2009043358A (ja) * 2007-08-10 2009-02-26 Toshiba Corp 半導体記憶装置
KR100944322B1 (ko) 2008-08-04 2010-03-03 주식회사 하이닉스반도체 상 변화 메모리 장치
US8792270B2 (en) 2009-03-10 2014-07-29 Ovonyx, Inc. Programmable resistance memory
TWI375224B (en) * 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
JP5521612B2 (ja) 2010-02-15 2014-06-18 ソニー株式会社 不揮発性半導体メモリデバイス
US8891319B2 (en) 2010-11-30 2014-11-18 Micron Technology, Inc. Verify or read pulse for phase change memory and switch
CN103415889B (zh) 2011-03-10 2017-02-15 国际商业机器公司 相变存储器中的单元状态确定
US9030884B2 (en) * 2011-04-06 2015-05-12 Micron Technology, Inc. Method and apparatus for pre-charging data lines in a memory cell array
KR20120126434A (ko) * 2011-05-11 2012-11-21 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 센싱 방법
KR101868920B1 (ko) 2011-06-09 2018-06-19 삼성전자주식회사 저항성 메모리 장치 및 그에 따른 센싱 마진 트리밍 방법
US8531902B2 (en) * 2011-06-30 2013-09-10 Qualcomm Incorporated Sensing circuit
US9281061B2 (en) * 2012-09-19 2016-03-08 Micron Technology, Inc. Methods and apparatuses having a voltage generator with an adjustable voltage drop for representing a voltage drop of a memory cell and/or a current mirror circuit and replica circuit
KR102005226B1 (ko) * 2012-10-29 2019-07-30 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
US8885428B2 (en) * 2013-02-22 2014-11-11 Sandisk 3D Llc Smart read scheme for memory array sensing
US9019754B1 (en) * 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
KR102173441B1 (ko) * 2014-02-04 2020-11-03 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR102187116B1 (ko) * 2014-04-07 2020-12-04 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
US8929169B1 (en) 2014-05-13 2015-01-06 Sandisk Technologies Inc. Power management for nonvolatile memory array
KR102245129B1 (ko) * 2014-11-24 2021-04-28 삼성전자 주식회사 멀티레벨 셀을 포함하는 크로스 포인트 메모리 장치 및 크로스 포인트 메모리 장치의 동작방법
US9570167B2 (en) 2015-02-23 2017-02-14 Micron Technology, Inc. Apparatuses and methods of reading memory cells
KR102285785B1 (ko) * 2015-06-02 2021-08-04 삼성전자 주식회사 저항성 메모리 장치 및 상기 저항성 메모리 장치를 포함하는 메모리 시스템

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012150876A (ja) * 2011-01-19 2012-08-09 Macronix International Co Ltd ３次元メモリアレイ用のアーキテクチャ
CN103794247A (zh) * 2012-10-29 2014-05-14 三星电子株式会社 使用可变电阻材料的非易失性存储器装置

Also Published As

Publication number Publication date
CN108615540A (zh) 2018-10-02
KR102619682B1 (ko) 2023-12-28
US20180166136A1 (en) 2018-06-14
US10083746B2 (en) 2018-09-25
KR20180068232A (ko) 2018-06-21

Similar Documents

Publication Publication Date Title
JP4940287B2 (ja) 不揮発性半導体記憶装置
US8107275B2 (en) Nonvolatile memory device using variable resistive element
KR101237005B1 (ko) 저항체를 이용한 비휘발성 메모리 장치, 이를 포함하는메모리 시스템, 및 이의 구동 방법
KR102480012B1 (ko) 오프 셀들의 전류를 보상하는 메모리 장치 및 그것의 동작 방법
US8279664B2 (en) Phase change memory device, memory system, and programming method using variable verification pulses
US8213254B2 (en) Nonvolatile memory device with temperature controlled column selection signal levels
US10102897B2 (en) Memory device and method of operating the same
US20100214831A1 (en) Memory device, memory system having the same, and programming method of a memory cell
CN111816238B (zh) 阻变存储器件
US11482283B2 (en) Variable resistive memory device and method of driving a variable resistive memory device
US11238927B2 (en) Memory device having program current adjustible based on detected holding voltage
KR20160015992A (ko) 비휘발성 메모리 장치와 그 센싱 방법
US8385109B2 (en) Nonvolatile memory device and method for controlling the same
CN108615540B (zh) 存储器装置和操作存储器装置的方法
US7852666B2 (en) Nonvolatile memory using resistance material
KR20100123149A (ko) 저항체를 이용한 반도체 메모리 장치
KR20090131189A (ko) 저항체를 이용한 비휘발성 메모리 장치
US11107524B2 (en) Methods and apparatus for resisitive memory device for sense margin compensation
KR20220050303A (ko) 상 변화 메모리 셀을 포함하는 메모리 장치 및 그것의 동작 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant