TWI575524B - 感測裝置 - Google Patents

感測裝置 Download PDF

Info

Publication number
TWI575524B
TWI575524B TW104113476A TW104113476A TWI575524B TW I575524 B TWI575524 B TW I575524B TW 104113476 A TW104113476 A TW 104113476A TW 104113476 A TW104113476 A TW 104113476A TW I575524 B TWI575524 B TW I575524B
Authority
TW
Taiwan
Prior art keywords
resistive memory
data
write
circuit
sensor
Prior art date
Application number
TW104113476A
Other languages
English (en)
Other versions
TW201638951A (zh
Inventor
蔡錫榮
盧嘉謦
Original Assignee
新唐科技股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新唐科技股份有限公司 filed Critical 新唐科技股份有限公司
Priority to TW104113476A priority Critical patent/TWI575524B/zh
Priority to CN201510364345.XA priority patent/CN106205691B/zh
Priority to US15/073,270 priority patent/US9928905B2/en
Publication of TW201638951A publication Critical patent/TW201638951A/zh
Application granted granted Critical
Publication of TWI575524B publication Critical patent/TWI575524B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Semiconductor Memories (AREA)

Description

感測裝置
本發明中所述實施例為一種感測裝置，特別是一種利用電阻式記憶體的特性製成的感測裝置。
隨著可攜式應用產品的成長，使得非揮發性記憶體的需求有日漸增加的趨勢，相變化記憶體技術由於具有速度、功率、容量、可靠度、製程整合度、以及成本等具競爭力的特性，已被視為下一世代最具有潛力的非揮發性記憶體技術。
本發明的一實施例提供一種感測裝置。該感測裝置包括一控制器、一電阻式記憶體感測器、一讀寫電路與一比較電路。讀寫電路用以存取該電阻式記憶體感測器。比較電路，耦接該控制器與該讀寫電路。該控制器透過該讀寫電路寫入一預定資料至該電阻式記憶體感測器，在一預定狀況後，該讀寫電路讀取該電阻式記憶體感測器的一第一資料，該比較電路比較該預定資料與該第一資料並傳送一比較結果給該控制器，該控制器根據該比較結果判斷是否有一異常狀況發生。
本發明的另一實施例提供一種感測裝置，該感測裝置包括：一控制器、一寫入電路、一第一電阻式記憶體感測器、一第二電阻式記憶體感測器、一讀取電路以及一比較電 路。寫入電路，用以輸出對應一第一邏輯準位資料的一第一寫入電壓與對應一第二邏輯準位資料的一第二寫入電壓，其中該第一寫入電壓小於該第二寫入電壓。第一電阻式記憶體感測器，儲存一第一預定資料，用以感測該第一寫入電壓是否大於一第一預定電壓。第二電阻式記憶體感測器，儲存第二預定資料，用以感測該第二寫入電壓是否大於一第二預定電壓。讀取電路，用以讀取該第一電阻式記憶體感測器與該第二電阻式記憶體感測器內儲存的資料。在一預定狀況後，該讀取電路讀取該第一電阻式記憶體感測器的一第一資料與該第二電阻式記憶體感測器的一第二資料，該比較電路比較該第一資料與該第一預定資料以輸出一第一比較結果，比較電路比較該第二資料與該第二預定資料以輸出一第二比較結果，該控制器根據該第一比較結果與該第二比較結果調整該第一寫入電壓與該第二寫入電壓的大小。
51‧‧‧控制器
52‧‧‧寫入電路
53‧‧‧讀取電路
54‧‧‧比較電路
55‧‧‧感應器
61‧‧‧控制器
62‧‧‧寫入電路
64‧‧‧讀取電路
63‧‧‧比較電路
65‧‧‧電阻式記憶體陣列
66‧‧‧第一電阻式記憶體
67‧‧‧第二電阻式記憶體
68‧‧‧第三電阻式記憶體
71‧‧‧控制器
72‧‧‧寫入電路
74‧‧‧讀取電路
73‧‧‧比較電路
75‧‧‧電阻式記憶體陣列
76‧‧‧第一感測器
77‧‧‧第二感測器
91‧‧‧控制器
92‧‧‧讀寫電路
93‧‧‧感測器
94‧‧‧比較電路
第1圖為一般對相變化記憶體進行寫入與讀取的電流脈波示意圖。
第2圖所示為一種相變化記憶體的SET信號示意圖。
第3圖為一種可產生如第2圖的SET信號的電流產生電路示意圖。
第4圖為一電阻式記憶體的一記憶胞的示意圖。
第5圖為根據本發明實施例之利用電阻式記憶體製成的感測器的感測系統的示意圖。
第6圖為根據本發明之具有電壓感測機制的電阻式記憶體裝置的一實施例的示意圖。
第7圖為根據本發明之具有電壓感測機制的電阻式記憶體裝置的一實施例的示意圖。
第8圖為根據本發明之一種電阻式記憶體感測器的運作方法的一實施例的流程圖。
第9圖為根據本發明之利用電阻式記憶體製成的感測裝置的一實施例的示意圖。
相變化記憶體的操作主要可藉由兩種不同大小的電流脈波施加在相變化記憶體之上，使得相變化記憶體由於歐姆加熱的效應，導致局部區域因不同的溫度改變而引發相變化材料的非晶態(amorphous state)與結晶態(crystalline state)的可逆相轉變，並藉由此兩相變結構所呈現的不同電阻值來達到儲存資料的目的。
第1圖為一般對相變化記憶體進行寫入與讀取的電流脈波示意圖。當相變化記憶體進行RESET操作(例如寫入邏輯準位0的資料)時，主要可施加一脈波寬度較短且脈波高度較高的重置電流IRESET，藉由此脈波的施加使得相變化記憶體局部區域的溫度可高於相變化材料的熔點溫度(Tm)而融化。當此融化的區域在瞬間降溫時，由於沒有足夠的時間來進行再結晶，因此在凝固的過程中會形成非晶態，此時相變化材料可具有高阻值。另一方面，當相變化記憶體進行SET操作(例如寫入邏輯準位1的資料)時，則可利用一脈波寬度較寬且脈波高度較 低的設定電流ISET，藉由此脈波的施加使得相變化記憶體局部區域的溫度介於相變化材料的結晶溫度(Tc)與熔點溫度(Tm)之間，如此經過SET操作之後的非結晶化區域則可再被結晶。如上所述，相變化記憶體的RESET操作與SET操作即如同記憶體中的寫入(write)與擦拭(erase)動作，最後藉由將相變化記憶體操作在結晶態與非晶態之間的電阻差異來達到記憶的效果。當讀取相變化記憶體中的資料時，則可利用一電流大小小於ISET的讀取電流Iread來判斷其電阻值，以得知其儲存的資料。
第2圖所示為一種相變化記憶體的SET信號示意圖。該SET信號包括一第一結晶化電流脈波ISET1與一第二結晶化電流脈波ISET2。該第一結晶化電流脈波ISET1具有一第一電流峰值IP1，且該第一電流峰值IP1之維持時間為第一維持時間t1，該第二結晶化電流脈波ISET2具有一第二電流峰值IP2，且第二電流峰值IP2之維持時間為第二維持時間t2。
SET信號可藉由兩個不同電流脈波的組合來進行結晶化(SET)的操作，例如利用第一個電流峰值IP1較高且第一維持時間t1較短的脈波作用可使相變化材料先完成局部區域的結晶，接著可再利用跟隨的第二個電流峰值IP2較小且第二維持時間t2較長的脈波作用來達成相變化材料的完成結晶。利用這樣的結晶化操作方法可提供較穩定的可靠度(reliability)特性，且對於提升元件的均勻性分佈亦有極大的助益。
第3圖為一種可產生如第2圖的SET信號的電流產生電路示意圖。第一電流產生器31與第二電流產生器32分別透過一第一二極體33與一第二二極體34耦接至加法器35，用以輸 出如第2圖的SET信號。第一電流產生器31輸出一第一電流脈波，其大小為IP1-IP2，第二電流產生器32輸出一第二電流脈波，其大小為IP2。第一電流產生器31與第二電流產生器32根據控制信號S1與S2同時輸出第一電流脈波與第二電流脈波以產生第一結晶化電流脈波ISET1並維持t1的時間，接著控制信號S1反致能(disable)第一電流產生器31，使其停止輸出第一電流脈波。此時再藉由控制信號S2控制第二電流產生器32輸出第二電流脈波以產生第二結晶化電流脈波ISET2並維持t2的時間。如此一來便可產生如第2圖的SET信號。
雖然第1至第3圖是以電流為例說明，但本領域之通常技術者當可知道施加不同的電壓亦有如第1至第3圖的結果。此外雖然第1至第3圖是以相變化記憶體說明，但是該特性同樣在電阻式記憶體可以發現。
第4圖為一電阻式記憶體(resistive random access memory，RRAM)的一記憶胞(cell)的示意圖。記憶胞40包括電晶體T1以及一可變電阻元件(例如金屬-絕緣體-金屬元件(metal-insulator-metal，MIM)41)。MIM元件41可透過端點N被施加一偏壓，改變該MIM元件41的電阻值。當該記憶胞40被讀取時，透過位元線送出一讀取電壓至該MIM元件41，並根據電流值的變化來判定記憶胞所儲存的資料的邏輯狀態為何。然而，受限於電阻式記憶體的元件特性，不足的寫入電壓會造成資料無法被正確地寫入，且溫度過高會使得半導體的特性變化，使得儲存的資料改變，造成錯誤。舉例來說，假設電阻式記憶體的最大操作溫度為200度，因此如果記憶的儲存溫度超 過200度，則所儲存的資料變可能出現錯誤。
正因為電阻式記憶體的元件可能因為電壓、電流或是溫度而造成儲存的資料改變，所以本發明提出一種利用電阻式記憶體的特性以感測及記憶的感測系統/裝置。
第5圖為根據本發明一實施例繪示一種利用電阻式記憶體製成的感測器的感測系統的示意圖。該感測系統可能是電阻式記憶體模組的一部份。感測系統包括控制器51、寫入電路52、讀取電路53、比較電路54以及包括一電阻式記憶體的感應器55。控制器51可先透過寫入電路52預先寫入一預定資料至感應器55內的電阻式記憶體。在一預定情況後，控制器51透過讀取電路53讀取感應器55內電阻式記憶體的資料後，傳送給比較電路54進行比較。如果讀取的資料與預定資料相同，則表示正常，如果讀取的資料與預定資料不相同，則表示有錯誤發生。
舉例來說，電阻式記憶體模組或是使用電阻式記憶體模組的電子裝置需要長途運送，且其操作溫度限於或是需維持於在例如0度至100度之間，一旦溫度超過這個範圍(例如因運送途中，發生電力中斷而使得貨艙內的溫度上升等情況)，電阻式記憶體模組所儲存的資料可能有損壞。在本實施例中，前述操作溫度僅是一例示，本領域具通常知識者可知，不同元件可有不同的操作溫度，因此可依不同情況調整感測系統的感測範圍。因此可利用如第5圖的感測系統來偵測是否運送過程中有發生溫度異常的情況。
在另一個例子中，因為對電阻式記憶體進行寫入 或讀取時，需要施加一足夠的電壓或電流才能讓資料正確寫入或讀取。因此可利用如第5圖的感測系統來偵測是否有電壓或電流不足的異常情況並根據這異常情況進行電壓或電流校正。
第6圖為根據本發明之具有電壓感測機制的電阻式記憶體裝置的一實施例的示意圖。具有電壓感測機制的電阻式記憶體裝置包括控制器61、寫入電路62、比較電路63、讀取電路64、電阻式記憶體陣列65、第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68。在本實施例中，寫入電路62對電阻式記憶體陣列65與第一電阻式記憶體66寫入邏輯準位0的資料所需的電壓是VRESET1，對電阻式記憶體陣列65與第一電阻式記憶體66寫入邏輯準位1的資料所需的電壓是VSET1。寫入電路62對第二電阻式記憶體67寫入邏輯準位0的資料所需的電壓是VRESET2，對第二電阻式記憶體67寫入邏輯準位1的資料所需的電壓是VSET2。寫入電路62對第三電阻式記憶體68寫入邏輯準位0的資料所需的電壓是VRESET3，對第三電阻式記憶體68寫入邏輯準位1的資料所需的電壓是VSET3。在另一實施例中，寫入電路62對電阻式記憶體陣列65寫入邏輯準位1或0的資料所需的電壓可不同於對第一電阻式記憶體66寫入邏輯準位1或0的資料所需的電壓。更進一步來說，寫入電路62對電阻式記憶體陣列65寫入邏輯準位1或0的資料所需的電壓可不同於對第一電阻式記憶體66、第二電阻式記憶體67或是第三電阻式記憶體68寫入邏輯準位1或0的資料所需的電壓。在另一實施例中，寫入電路62對電阻式記憶體陣列65寫入邏輯準位1或0的資料所需的電壓，可與對第一電阻式記憶體66、第二電阻式 記憶體67或是第三電阻式記憶體68中的至多一個所需的電壓相同。而電壓之間存在下列關係VRESET1>VSET1
VRESET1>VRESET2>VRESET3
VSET1>VSET2>VSET3
在另一實施例中，VRESET2以及VSET2和VRESET3以及VSET3也可存在如VRESET1以及VSET1一樣的關係。一般來說寫入電路62的輸出電壓都是足夠寫入資料的，但是偶爾也是會有電壓輸出不足的情況，因此透過第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68便可以達到校正的效果。在一實施例中，寫入電路62輸出到第一電阻式記憶體66、第二電阻式記憶體67或第三電阻式記憶體68的電壓與輸出至電阻式記憶體陣列65的電壓不同，且寫入電路62可透過一分壓電路來輸出不同的電壓給電阻式記憶體陣列65、第一電阻式記憶體66、第二電阻式記憶體67或第三電阻式記憶體68。利用這樣的方式可以調整第一電阻式記憶體66、第二電阻式記憶體67或第三電阻式記憶體68的大小，以降低整體的佈局面積。
此外，本實施例是以三個電阻式記憶體為例說明，但不以此為限，可依實際需求設置適當數量之電阻式記憶體以進行感測。此外，寫入電路62可以同時寫入資料給第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68，或是依使用者自定的順序寫入資料。關於本實施例之詳細運作方式請參考下列說明。
當控制器61透過寫入電路62寫入資料給電阻式記 憶體陣列65時，控制器61可同時透過寫入電路62寫入預定資料給第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68。在一實施例中，寫入電路62寫入給第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68的預定資料與寫入給電阻式記憶體陣列65並不相同。在一實施例中，第一電阻式記憶體66是儲存1個位元資料的記憶體，第二電阻式記憶體67與第三電阻式記憶體68則可能是儲存2個位元資料的記憶體。因此，寫入第一電阻式記憶體66、第二電阻式記憶體67或第三電阻式記憶體68的預定資料長度都不相同，甚至是具有不同邏輯準位的資料。在另一實施例中，第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68儲存的預定資料都具有相同的邏輯準位。
第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68內都預先儲存了邏輯準位1或0的資料，控制器寫入的資料可為邏輯準位0或1。在一實施例中，第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68內的預存資料是電阻式記憶體裝置在出廠時由製造商寫入。在另一實施例中，在每一次對電阻式記憶體陣列65進行讀取前，都會先對第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68寫入預存資料。
當對電阻式記憶體陣列65的資料寫入工作完成時，控制器61透過讀取電路64讀取第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68內的資料。接著透過比較電路63比較讀取電路64讀取的資料與一預定資料(即預先 儲存於電阻式記憶體的資料)，控制器61根據比較電路63的比較結果判斷電阻式記憶體陣列65的資料寫入動作是否有發生錯誤。舉例來說，第一電阻式記憶體66與第二電阻式記憶體67預存的資料為1，寫入的資料為0，但控制器61發現第一電阻式記憶體66內儲存的資料仍為1，但第二電阻式記憶體67內儲存的資料已經轉變為0，控制器61就可以得知寫入電路62輸出的RESET電壓小於VRESET1且大於VRESET2，因此可得知對電阻式記憶體陣列65進行的RESET操作可能是有錯誤發生，所以使用者可進一步得知操作電壓可能不足或過大的情況。
在另一個例子中，第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68預存的資料為1，寫入的資料為0。控制器61發現第一電阻式記憶體66與第二電阻式記憶體67內儲存的資料仍為1，但第三電阻式記憶體68內儲存的資料已經轉變為0，控制器61就可以得知寫入電路62輸出的RESET電壓小於VRESET2且大於VRESET3，因此可得知對電阻式記憶體陣列65進行的RESET操作可能是有錯誤發生。
同樣的，也可以利用其他的電阻式記憶體來判斷寫入電路62輸出的SET電壓是否正常。在另一實施例中，第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68可以是電阻式記憶體陣列65的一部分，且只供測試使用，並不可儲存使用者的資料。
第7圖為根據本發明之具有電壓感測機制的電阻式記憶體裝置的一實施例的示意圖。具有電壓感測機制的電阻式記憶體裝置包括控制器71、寫入電路72、比較電路73、讀取 電路74、電阻式記憶體陣列75、第一感測器76以及第二感測器77。在本實施例中，第一感測器76可用以判斷寫入電路72輸出的RESET電壓是否正確，第二感測器77可用以判斷寫入電路72輸出的SET電壓是否正確。第一感測器76與第二感測器77可由複數個電阻式記憶胞電路所組成(可參考第6圖的第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68)，其中第一感測器76內的電阻式記憶胞可預先儲存邏輯準位1的資料，第二感測器77內的電阻式記憶胞可預先儲存邏輯準位0的資料。
當控制器71要對電阻式記憶體陣列75寫入一第一資料時，可同時對第一感測器76內的電阻式記憶胞寫入邏輯準位0的資料，且對第二感測器77內的電阻式記憶胞寫入邏輯準位1的資料。當控制器71對電阻式記憶體陣列75的寫入動作結束後，控制器71控制讀取電路74讀取第一感測器76以及第二感測器77內的電阻式記憶胞所儲存的資料，並傳送給比較電路73，用以確認第一感測器76以及第二感測器77內的電阻式記憶胞所儲存的資料是否正確。如果正確，則表示該第一資料被正確地寫入，如果比對結果不相同，則控制器71可以輸出調整信號給寫入電路72以調整輸出的電壓或電流。
以第6圖的第一電阻式記憶體66、第二電阻式記憶體67以及第三電阻式記憶體68為例說明。當控制器61得知寫入電路62輸出的RESET電壓小於VRESET1且大於VRESET2，控制器61就可以輸出調整信號，使得寫入電路62輸出的RESET電壓大於VRESET1。藉由這樣的方式，控制器61或71不僅可以得知寫入動 作是否正確，也可以根據比較電路的比較結果調整寫入電路62或72的輸出電壓。
在本實施例中，第一感測器76內的電阻式記憶胞可預先儲存邏輯準位1的資料，第二感測器77內的電阻式記憶胞可預先儲存邏輯準位0的資料。因此控制器71控制寫入電路72寫入邏輯準位0的資料至第一感測器76內的電阻式記憶胞，寫入邏輯準位1的資料第二感測器77內的電阻式記憶胞。如果測試正常後，第一感測器76內的電阻式記憶胞會儲存邏輯準位0的資料，第二感測器77內的電阻式記憶胞會儲存邏輯準位1的資料。原先第一感測器76是用以判斷寫入電路72輸出的RESET電壓是否正確，第二感測器77用以判斷寫入電路72輸出的SET電壓是否正確，但是在經過測試後，第一感測器76可變成是用以判斷寫入電路72輸出的SET電壓是否正確，第二感測器77可用以判斷寫入電路72輸出的RESET電壓是否正確。
在另一個實施例中，每一次第一感測器76與第二感測器77結束感測動作後，或是第一感測器76與第二感測器77內預先儲存的資料改變後，控制器71都會透過寫入電路72再次寫入預先設定的資料給第一感測器76與第二感測器77內的電阻式記憶胞。
在另一個實施例中，第一感測器76與第二感測器77可以單獨運作，用以檢查寫入電路72的輸出電壓是否正常。這邊指的是控制器71可以單獨寫入第一感測器76與/或第二感測器77內的電阻式記憶胞，而不需對電阻式記憶體陣列75寫入資料。
第8圖為根據本發明之一種電阻式記憶體感測器的運作方法的一實施例的流程圖。在步驟S81中，一寫入電路先寫入一預定資料給電阻式記憶體感測器。接著，在步驟S82中可寫入與預定資料相反的一第一資料給電阻式記憶體感測器。舉例來說，預定資料為0，則第一資料為1；若預定資料為1，則第一資料為0。其中，步驟S82在部分實施例中可進行省略，例如當欲以電阻式記憶體感測器感測溫度是否異常時，則可省略此步驟並進入步驟S83。
請再回到步驟S83，在步驟S83中，一讀取電路讀取電阻式記憶體感測器內的資料，並將讀取的資料傳送至一比較電路。該比較電路比較該第一資料與該讀取的資料，或是比較該預定資料與該讀取的資料，以產生一比較結果，並將該比較結果傳送給一控制器。在步驟S84中，控制器根據該比較結果判斷該第一資料是否被正確的寫入。如果該第一資料與該讀取的資料相同，表示第一資料是否被正確的寫入。如果該第一資料與該讀取的資料不同，步驟S85被執行。
在步驟S84中，控制器可判斷是否有異常情況，此時控制器可判斷此異常狀況是屬於溫度異常、電壓或是電流異常。在本實施例僅以這三種異常狀況說明，但並非限制於此。習知技藝者可根據電阻式記憶體的特性，針對不同的異常狀況設計不同的感測器。在步驟S84中，如果控制器判斷是屬於電壓或是電流異常，則執行步驟S85，以判斷是否要進行電壓或是電流的校正。如果不需校正，則本運作方法結束。一般來說，如果本發明實施例的電阻式記憶體感測器是設置在一記憶體 模組內，控制器可同時判斷記憶體模組內的記憶體陣列的狀況判斷是否要進行校正。舉例來說，如果記憶體陣列內的記憶胞錯誤的比例大於一比例或是錯誤的數量大於一預定值，則不進行校正。
在步驟S86中，控制器根據比較結果產生一校正信號，用以調整寫入電路輸出的電壓或電流值。控制器接著將校正信號傳送給寫入電路，在步驟S87中，寫入電路根據校正信號調整寫入電路輸出的電壓或電流值。
第9圖為根據本發明之利用電阻式記憶體製成的感測裝置的一實施例的示意圖。感測裝置包括一控制器91、一讀寫電路92、一感測器93以及一比較電路94。感測器93可由電阻式記憶體製成，包括至少一個電阻式記憶胞。控制器91先透過讀寫電路92寫入一第一資料至感測器93。在一預定情況後，如長途運送或是對一記憶體的寫入動作後，讀寫電路92讀取感測器93內電阻式記憶體以得到一讀取資料，並將該讀取資料傳送給一比較電路94。比較電路94比較該第一資料與該讀取資料，並將一比較結果傳送給該控制器91。該控制器91根據該比較結果判斷是否有異常狀況發生以及是否進行進一步的動作，詳細說明可參考第8圖的流程。其中，本領域具通常知識者當可依不同情況根據第一資料與讀取資料的比較結果，亦或根據預定資料與讀取資料的比較結果，來進一步做判斷。
在本實施例中，如果第一資料與讀取資料不同，表示有異常狀況發生。在另一實施例中，如果第一資料與讀取資料相同，表示有異常狀況發生。
在本說明書的實施例中，利用電阻式記憶體製成的感測器無需額外的電路就可以運作，且因為電阻式記憶體製成的感測器可與電阻式記憶體陣列一同製造，因此可更能準確地得知電阻式記憶體陣列被存取時是否有異常狀況發生。再者當外在電壓或溫度變化時，可能導致電阻式記憶體裝置內，讀取或寫入的電壓異常，因此使得在電阻式記憶體裝置在執行RESET操作或是SET操作時發生異常。因此利用本實施例的感測裝置可無須額外的電路或是電源，可以同時感測及記憶溫度、電壓及/或電流的變化，較習知技術能減少更多額外的電路，對於電阻式記憶體裝置的輕量化更有幫助。
惟以上所述者，僅為本發明之實施例而已，當不能以此限定本發明實施之範圍，即大凡依本發明申請專利範圍及發明說明內容所作之簡單的等效變化與修飾，皆仍屬本發明專利涵蓋之範圍內。另外本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。
91‧‧‧控制器
92‧‧‧讀寫電路
93‧‧‧感測器
94‧‧‧比較電路

Claims (8)

  1. 一種感測裝置，用以感測一電阻式記憶體陣列，該電阻式記憶體陣列具有對應一第一邏輯準位資料之一第一寫入電壓，該感測裝置包括：一控制器；一電阻式記憶體感測器，具有對應該第一邏輯準位資料之一第二寫入電壓；一讀寫電路，用以存取該電阻式記憶體感測器與該電阻式記憶體陣列；一比較電路，耦接該控制器與該讀寫電路，其中該控制器透過該讀寫電路寫入一預定資料至該電阻式記憶體感測器，在一預定狀況後，該讀寫電路讀取該電阻式記憶體感測器的一第一資料，該比較電路比較該預定資料與該第一資料並傳送一比較結果給該控制器，該控制器根據該比較結果判斷是否有一異常狀況發生；其中，該第一寫入電壓與該第二寫入電壓不同。
  2. 如申請專利範圍第1項所述之感測裝置，其中該控制器根據該比較結果產生一校正信號以調整該讀寫電路的一寫入電壓或寫入電流。
  3. 如申請專利範圍第1項所述之感測裝置，該讀寫電路更包括一讀取電路與一寫入電路。
  4. 如申請專利範圍第1項所述之感測裝置，該讀寫電路可輸出對應該第一邏輯準位資料的一第三寫入電壓與對應一第二邏輯準位資料的一第四寫入電壓，其中該第三寫入電壓小 於該第四寫入電壓。
  5. 如申請專利範圍第1項所述之感測裝置，其中該電阻式記憶體感測器用以感測一溫度變化，當該溫度變化大於一預定值，該電阻式記憶體感測器儲存的資料被改變。
  6. 如申請專利範圍第1項所述之感測裝置，其中該電阻式記憶體感測器用以感測該讀寫電路的一輸出電壓，如果該輸出電壓沒有大於一預定值，該電阻式記憶體感測器儲存的資料不會被改變。
  7. 如申請專利範圍第1項所述之感測裝置，其中該電阻式記憶體感測器包含至少一電阻式記憶胞，其中該至少一電阻式記憶胞用以記憶該預定資料。
  8. 一種感測裝置，包括：一控制器；一寫入電路，用以輸出對應一第一邏輯準位資料的一第一寫入電壓與對應一第二邏輯準位資料的一第二寫入電壓，其中該第一寫入電壓小於該第二寫入電壓；一第一電阻式記憶體感測器，儲存一第一預定資料，用以感測該第一寫入電壓是否大於一第一預定電壓；一第二電阻式記憶體感測器，儲存一第二預定資料，用以感測該第二寫入電壓是否大於一第二預定電壓；一讀取電路，用以讀取該第一電阻式記憶體感測器與該第二電阻式記憶體感測器內儲存的資料；以及一比較電路，其中在一預定狀況後，該讀取電路讀取該第一電阻式記憶體感測器的一第一資料與該第二電阻式記憶 體感測器的一第二資料，該比較電路比較該第一資料與該第一預定資料以輸出一第一比較結果，該比較電路比較該第二資料與該第二預定資料以輸出一第二比較結果，該控制器根據該第一比較結果與該第二比較結果調整該第一寫入電壓與該第二寫入電壓的大小。
TW104113476A 2015-04-28 2015-04-28 感測裝置 TWI575524B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
TW104113476A TWI575524B (zh) 2015-04-28 2015-04-28 感測裝置
CN201510364345.XA CN106205691B (zh) 2015-04-28 2015-06-29 感测装置
US15/073,270 US9928905B2 (en) 2015-04-28 2016-03-17 Sensing device of nonvolatile resistive memory

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW104113476A TWI575524B (zh) 2015-04-28 2015-04-28 感測裝置

Publications (2)

Publication Number Publication Date
TW201638951A TW201638951A (zh) 2016-11-01
TWI575524B true TWI575524B (zh) 2017-03-21

Family

ID=57204199

Family Applications (1)

Application Number Title Priority Date Filing Date
TW104113476A TWI575524B (zh) 2015-04-28 2015-04-28 感測裝置

Country Status (3)

Country Link
US (1) US9928905B2 (zh)
CN (1) CN106205691B (zh)
TW (1) TWI575524B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9947400B2 (en) * 2016-04-22 2018-04-17 Nantero, Inc. Methods for enhanced state retention within a resistive change cell
CN109448771B (zh) * 2018-12-25 2023-08-15 北京时代全芯存储技术股份有限公司 记忆体装置
US11373705B2 (en) * 2020-11-23 2022-06-28 Micron Technology, Inc. Dynamically boosting read voltage for a memory device

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100103726A1 (en) * 2006-04-06 2010-04-29 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
US20100244023A1 (en) * 2009-03-25 2010-09-30 Ovonyx , Inc. Programmable resistance memory
US20130094281A1 (en) * 2010-09-08 2013-04-18 Peking University Method for measuring data retention characteristic of resistive random access memory device
US20140063900A1 (en) * 2012-08-30 2014-03-06 Sandisk Technologies Inc. Apparatus and method for detecting reflow process

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100543877C (zh) * 2004-09-09 2009-09-23 旺宏电子股份有限公司 电荷陷入非易失性存储介质的感测装置与方法
TWI425516B (zh) * 2009-05-08 2014-02-01 Macronix Int Co Ltd 記憶體裝置及其操作方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100103726A1 (en) * 2006-04-06 2010-04-29 Samsung Electronics Co., Ltd. Phase change memory devices and systems, and related programming methods
US20100244023A1 (en) * 2009-03-25 2010-09-30 Ovonyx , Inc. Programmable resistance memory
US20130094281A1 (en) * 2010-09-08 2013-04-18 Peking University Method for measuring data retention characteristic of resistive random access memory device
US20140063900A1 (en) * 2012-08-30 2014-03-06 Sandisk Technologies Inc. Apparatus and method for detecting reflow process

Also Published As

Publication number Publication date
US9928905B2 (en) 2018-03-27
US20160322100A1 (en) 2016-11-03
CN106205691A (zh) 2016-12-07
TW201638951A (zh) 2016-11-01
CN106205691B (zh) 2020-01-07

Similar Documents

Publication Publication Date Title
CN109671464B (zh) 存储器模块、操作其的方法和存储器模块的测试系统
US9076542B2 (en) Memory system having variable operating voltage and related method of operation
US8040723B2 (en) Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
KR102661817B1 (ko) 불휘발성 메모리 장치
JP2006004612A (ja) ヒステリシス特性を有する温度感知回路
US10305457B2 (en) Voltage trimming circuit and integrated circuit including the voltage trimming circuit
TWI734105B (zh) 用於半導體裝置之阻抗校準之系統及方法
US9740220B2 (en) Device having internal voltage generating circuit
US9236123B2 (en) Semiconductor device and write method
US8531892B2 (en) Semiconductor memory device
US20180114550A1 (en) Memory system including memory device and memory controller
TWI575524B (zh) 感測裝置
KR20140080945A (ko) 비휘발성 메모리 장치
KR101377155B1 (ko) 내부 전원전압 발생장치 및 그것의 제어 방법, 그리고그것을 포함하는 반도체 메모리 장치 및 시스템
EP3174054A1 (en) Sense circuit for rram
JP2008243355A (ja) 電流補償回路および電流補償回路を有するメモリ
US8526226B2 (en) Current control apparatus and phase change memory having the same
US20080002482A1 (en) Semiconductor memory device
US8264873B2 (en) Non-volatile semiconductor memory circuit and method of controlling the same
CN105374385A (zh) 半导体存储器装置
KR20230169011A (ko) 기입 펄스 트리밍을 갖는 메모리 디바이스
US9940046B2 (en) Semiconductor memory device with operation environment information storing circuit and command storing function
KR20170063319A (ko) 동작환경 정보 저장회로 및 커맨드 저장 기능을 구비한 반도체 메모리 장치
US10579759B2 (en) Apparatus for modeling resistive memory devices
KR101950918B1 (ko) 저항성 메모리 및 그 메모리 셀