TWI425516B

TWI425516B - 記憶體裝置及其操作方法

Info

Publication number: TWI425516B
Application number: TW98115390A
Authority: TW
Inventors: Tsung Yi Chou; Loen Shien Tsai
Original assignee: Macronix Int Co Ltd
Priority date: 2009-05-08
Filing date: 2009-05-08
Publication date: 2014-02-01
Also published as: TW201040969A

Description

記憶體裝置及其操作方法

本發明是有關於一種操作記憶體的方法與記憶體裝置，且特別是有關於在記憶體裝置中減少第二位元效應(second bit effect)的方法與記憶體裝置。

記憶體是一種用來儲存資訊或資料的半導體元件。隨著電腦微處理器的功能越來越強大，藉由軟體執行的程式與操作也隨之增加。因此，對於具有高儲存容量記憶體的需求也逐漸增加。

在各種記憶體產品中，非揮發性記憶體(non-volatile記憶體)允許多次的資料程式化(programming)、讀取(reading)以及抹除(erasing)操作，且甚至在記憶體的電源中斷之後還能夠保存儲存於其中的資料。由於這些優點，非揮發性記憶體已成為個人電腦與電子設備中廣泛使用的記憶體。

熟知的關於電荷儲存結構(charge storage structure)的電子可程式化可抹除(electrically programmable and erasable)非揮發性記憶體技術如電子可抹除可程式化唯讀記憶體(electrically erasable programmable read-only記憶體，EEPROM)以及快閃記憶體(flash記憶體)已經使用於各種現代化應用。快閃記憶體設計成具有記憶胞陣列，其可以獨立地程式化與讀取。一般的快閃記憶體記憶胞將電荷儲存於浮置閘極(floating gate)。另一種快閃記憶體使用電荷捕捉結構(charge-trapping structure)，如一層非導體氮化矽(SiN)材料，而非用於浮置閘極元件中的導體閘極材料。當電荷捕捉記憶胞被程式化時，電荷被捕捉且不會移動穿過非導體層。電荷藉由電荷捕捉層來保持直到記憶胞被抹除，在不持續供應電源時保持資料狀態。電荷捕捉記憶胞可以被操做成為二端記憶胞(two-sided cell)。也就是說，由於電荷不會移動穿過非導體電荷捕捉層，因此電荷可以位於不同的電荷捕捉處。換言之，在使用電荷捕捉結構的快閃記憶體元件中，超過一位元的資訊儲存在每一個記憶胞中。

一個單獨的記憶胞可以被程式化為在電荷捕捉結構中儲存二個完全分離的位元(以電荷分別集中靠近源極區與汲極區的方式)。記憶胞的程式化可以藉由通道熱電子(channel hot electron，CHE)注入來進行，其在通道區產生熱電子。一些熱電子獲得能量而被捕捉在電荷捕捉結構中。藉由將施加至源極端與汲極端的偏壓(bias)互換，電荷被捕捉至電荷捕捉結構的任一部分(靠近源極區、靠近汲極區或二者)。

因此，如果沒有電荷儲存在記憶胞中，記憶胞的臨界電壓(threshold voltage)具有對應位元1與1的組合的最小值。如果電荷儲存在電荷捕捉結構中靠近源極區但不靠近汲極區，臨界電壓具有對應位元1與0的組合的不同值。如果電荷儲存在靠近汲極區但不靠近源極區，臨界電壓具有另一個值。在此狀況下，臨界電壓對應位元0與1的組合。最後，如果電荷儲存在靠近源極區與汲極區，臨界電壓為最高，且對應位元0與0的組合。因此，可以儲存四種不同的組合(位元00、01、10與11)，且每一種組合具有相對應的臨界電壓。在讀取操作期間，流過記憶胞的電流將取決於記憶胞的臨界電壓而改變。典型地，此電流將具有四個不同值，而每一者對應於不同的臨界電壓。因此，藉由檢測此電流，可以判定儲存於記憶胞中的位元組合。

全部有效的電荷範圍或臨界電壓範圍可以歸類為記憶體操作裕度(memory operation window)。換言之，記憶體操作裕度藉由程式化位準(level)與抹除位準之間的差異來定義。由於記憶胞操作需要各種狀態之間的良好位準分離(level separation)，因此需要大的記憶體操作裕度。然而，二位元記憶胞的效能通常隨著所謂的"第二位元效應"而降低。在第二位元效應之下，在電荷捕捉結構中定域化的(localized)電荷彼此互相影響。舉例來說，在反向讀取(reverse reading)操作期間，施加讀取偏壓至汲極端且檢測到儲存在靠近源極區的電荷(即"第一位元")。然而，之後靠近汲極區的位元(即"第二位元")產生讀取靠近源極區的第一位元的電位障(potential barrier)。此能障可藉由施加適當的偏壓來克服，使用汲極感應能障降低(drain-induced barrier lowering，DIBL)效應來抑制靠近汲極區的第二位元的效應，且允許檢測第一位元的儲存狀態。然而，當靠近汲極區的第二位元被程式化至高臨界電壓狀態且靠近源極區的第一位元在未程式化狀態時，第二位元實質上提高了能障。因此，隨著關於第二位元的臨界電壓增加，第一位元的讀取偏壓已不足夠克服第二位元產生的電位障。因此，由於關於第二位元的臨界電壓增加，關於第一位元的臨界電壓也提高，因而降低了記憶體操作裕度。第二位元效應減少了2-bit/cell操作的記憶體操作裕度。因此，需要抑制記憶體元件中的第二位元效應的方法與元件。

本發明提供一種讀取記憶胞的方法，其可以減輕第二位元效應。

本發明另提供一種操作記憶胞的方法，其可以縮減操作裕度。

本發明提出一種操作具有第一資料儲存區(data storage)與第二資料儲存區的記憶胞的方法。此方法包括施加第一位元線電壓至記憶胞來檢測記憶胞的第一電流。當第一電流大於關於第一位元線電壓的第一參考電流時，判定第一資料儲存區為未程式化狀態。當第一電流小於第一參考電流時，施加第二位元線電壓至記憶胞來檢測記憶胞的第二電流。然後，當第一電流與第二電流之間的第一差異大於第一參考電流與第二參考電流之間的第二差異時，判定第一資料儲存區為未程式化狀態。然而，當第一差異小於或等於第二差異時，判定第一資料儲存區為程式化狀態。

依照本發明的實施例，第二位元線電壓與第一位元線電壓不同。

依照本發明的實施例，第二位元線電壓大於第一位元線電壓。

依照本發明的實施例，用於檢測第一電流的第一字元線電壓等於用於檢測第二電流的第二字元線電壓。

依照本發明的實施例，此方法更包括定義記憶胞的程式化確認電壓(program verify voltage)以及定義記憶胞的低臨界電壓分佈的上限。此外，程式化確認電壓與低臨界電壓分佈的上限之間的差異約為600mV。

本發明另提出一種記憶體裝置。此記憶體裝置包括記憶體與控制器。記憶體具有多個記憶胞。每一個記憶胞具有第一資料儲存區與第二資料儲存區。控制器用於對每一個記憶胞進行讀取步驟(reading process)。對於每一個記憶胞，讀取步驟包括施加第一位元線電壓至記憶胞來檢測記憶胞的第一電流。當第一電流大於關於第一位元線電壓的第一參考電流時，判定第一資料儲存區為未程式化狀態。當第一電流小於第一參考電流時，施加第二位元線電壓至記憶胞來檢測記憶胞的第二電流。然後，當第一電流與第二電流之間的第一差異大於第一參考電流與第二參考電流之間的第二差異時，判定第一資料儲存區為未程式化狀態。然而，當第一差異小於或等於第二差異時，判定第一資料儲存區為程式化狀態。

本發明又提供一種記憶體裝置。此記憶體裝置包括記憶體、檢測電路與控制器。記憶體具有多個記憶胞。每一個記憶胞具有第一資料儲存區與第二資料儲存區。檢測電路用於在讀取步驟期間施加第一位元線電壓至記憶胞來檢測記憶胞的第一電流，其中當第一電流小於關於第一位元線電壓的第一參考電流時，檢測電路施加第二位元線電壓至記憶胞來檢測記憶胞的第二電流。控制器用於參考程式化確認電壓而對每一個記憶胞進行讀取步驟。對於每一個記憶胞，讀取步驟包括檢測第一資料儲存區的第一臨界電壓，然後當第一臨界電壓小於程式化確認電壓時判定第一資料儲存區為未程式化狀態。

在本發明中，當自記憶胞中的每一個資料儲存區讀取資料時，在不同的位元線電壓下目標資料儲存區(target data storage)的臨界電壓分佈的表現用來判定目標資料儲存區的程式化狀態。因此，即使操作裕度很小，甚至操作裕度不存在(closed)，當檢測電流小於參考電流時，在第二位元效應下的具有位元“1”的資料儲存區以及具有位元“0”的資料儲存區可以被正確地區別。因此，當記憶胞的尺寸縮小時，操作裕度將不再是阻礙。此外，減輕了對於記憶胞操作的第二位元效應。另外，由於減輕了第二位元效應且具有小的操作裕度，因此增加了程式化速度以及減少了程式化記憶胞的時間。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1為依照本發明一實施例所繪示的記憶胞的剖面示意圖。如圖1所示，記憶胞100具有基底102。基底102中形成有二個源極/汲極區104。記憶胞100的底部絕緣層108形成於源極/汲極區104之間的通道上。電荷捕捉層110位於絕緣層108的頂部上，其藉由絕緣層108而與基底102電性隔離。當熱電子被注入電荷捕捉層110中時，熱電子被捕捉，使得記憶胞100的臨界電壓將在控制下被調整。頂部絕緣層112形成於電荷捕捉層110上，以將導體閘極114與電荷捕捉層110電性隔離。記憶胞100具有靠近源極/汲極區104其中之一的第一資料儲存區110a與靠近源極/汲極區104其中另一的第二資料儲存區110b。第一資料儲存區110a與第二資料儲存區110b為可程式化，以儲存一位元的資料。因此，二位元的資料將被儲存在記憶胞100中。

當程式化第一資料儲存區110a時，施加電壓至導體閘極114以及靠近第一資料儲存區110a的源極/汲極區104，因而產生垂直與橫向的電場，以使電子由另一個源極/汲極區104沿記憶胞100的通道而加速遠離第一資料儲存區110a。當電子沿通道移動，一些電子得到足夠的能量而躍過底部絕緣層108的電位障，並被捕捉在第一資料儲存區110a周圍的電荷捕捉層110中。因此，當未程式化狀態的位元被定義為邏輯“1”時，第一資料儲存區110a的臨界電壓增加，且第一資料儲存區110a的位元由“1”轉變為“0”，亦即由第一邏輯狀態轉變為第二邏輯狀態。同樣地，當程式化第二資料儲存區110b時，施加電壓至導體閘極114以及靠近第二資料儲存區110b的源極/汲極區104，以使電子被捕捉在第二資料儲存區110b周圍的電荷捕捉層110中。因此，第二資料儲存區110b的臨界電壓將增加，且第二資料儲存區110b的位元由“1”轉變為“0”。

圖2為依照本發明一實施例所繪示的記憶體裝置的功能方塊圖。圖3為圖2中的記憶體裝置的記憶體的電路圖。如圖2與圖3所示，記憶體裝置200具有記憶體202、控制器204、列解碼器(row decoder)206、行解碼器(column decoder)208、檢測電路210以及類比至數位轉換器(analog-to-digital converter)212。記憶體202具有多個記憶胞100(如圖1所示)。記憶體202的記憶胞100以n列m行的方式配置成陣列，其中n與m為大於1的整數。控制器204耦接至列解碼器206與行解碼器208，以控制記憶體202的記憶胞100的操作。類比至數位轉換器212耦接至控制器204，以將所檢測的電流與參考電流分別轉換為數位值的形式。列解碼器206經由記憶體裝置200的多個字元線W₀ -W_n 而施加字元線電壓至記憶胞100的導體閘極114。行解碼器208經由記憶體裝置200的多個位元線B₀ -B_m+1 而施加位元線電壓至記憶胞100。如圖1與圖3所示，每一個記憶胞100的導體閘極114耦接至字元線W₀ -W_n 中一條對應的字元線。每一個記憶胞100的源極/汲極區104耦接至位元線B₀ -B_m+1 中二條相鄰的位元線。舉例來說，最左上方的記憶胞100的導體閘極耦接至字元線W₀ ，且左上方的記憶胞100的源極/汲極區分別耦接至位元線B₀ 與B₁ 。

當從記憶胞100的一個資料儲存區讀取資料資訊時，經由字元線W₀ -W_n 中一條對應的字元線對記憶胞100的導體閘極114施加字元線電壓(例如5V)，在讀取操作下將靠近資料儲存區的源極/汲極區接地(grounded)，以及經由位元線B₀ -B_m+1 中一條對應的位元線對靠近另一個資料儲存區的另一個源極/汲極區施加位元線電壓(例如1.6V)。如圖1所示，當讀取記憶胞100的第一資料儲存區110a的位元時，對導體閘極114施加字元線電壓，將靠近第一資料儲存區110a的源極/汲極區104接地，以及對另一個源極/汲極區104施加第二位元線電壓。如果字元線電壓高於第一資料儲存區110a的臨界電壓，則源極/汲極區104之間的通道被開啟(turned on)，且電流從源極/汲極區104(遠離第一資料儲存區110a)經過源極/汲極區104(靠近第一資料儲存區110a)與位元線B₀ -B_m+1 中一條對應的位元線而流到檢測電路210。然而，如果字元線電壓低於第一資料儲存區110a的臨界電壓，則源極/汲極區104之間的通道被關閉(turned off)，且檢測電路210將不會檢測到來自記憶胞100的電流。因此，檢測電路210將藉由偵測來自記憶胞100的電流來判定第一資料儲存區110a的位元的邏輯狀態。同樣地，當讀取記憶胞100的第二資料儲存區110b的位元時，對導體閘極114施加字元線電壓，對源極/汲極區104(遠離第二資料儲存區110b)施加位元線電壓，以及將源極/汲極區104(靠近第二資料儲存區110b)接地。如果字元線電壓高於第二資料儲存區110b的臨界電壓，則源極/汲極區104之間的通道被開啟，且電流從源極/汲極區104(遠離第二資料儲存區110b)經過源極/汲極區104(靠近第二資料儲存區110b)與位元線B₀ -B_m+1 中一條對應的位元線而流到檢測電路210。然而，如果字元線電壓低於第二資料儲存區110b的臨界電壓，則源極/汲極區104之間的通道被關閉，且檢測電路210將不會檢測到來自記憶胞100的電流。

對於二位元儲存的記憶胞(如記憶胞100)，至少具有四種程式化狀態(包括11、01、10與00)。在此實施例中，記憶胞的未程式化狀態定義為邏輯“11”。因此，當第一資料儲存區與第二資料儲存區皆被程式化時，記憶胞的程式化狀態定義為邏輯“00”。此外，每一個記憶胞的程式化狀態可以由對應的臨界電壓分佈來表示。圖4A為依照本發明一實施例的當記憶體的記憶胞被程式化而感測到第一電流時記憶胞的臨界電壓分佈圖。圖4B為依照本發明一實施例的當記憶體的記憶胞被程式化而感測到第二電流時記憶胞的臨界電壓分佈圖。如圖4A所示，圖4A中的水平軸表示記憶胞100的第一資料儲存區110a與第二資料儲存區110b的字元線電壓，而垂直軸表示由記憶胞100的第一資料儲存區110a與第二資料儲存區110b所儲存的位元的數量。如圖4A所示，第一臨界電壓分佈402表示具有“11”程式化狀態的記憶胞100的位元“1”的臨界電壓的分佈。換言之，當記憶胞的第一資料儲存區與第二資料儲存區皆為未程式化狀態時，第一臨界電壓分佈402為記憶胞的未程式化的位元的低臨界電壓分佈。

此外，第二臨界電壓分佈404表示具有“01”與“10”程式化狀態的記憶胞100的位元“1”的臨界電壓的分佈。也就是說，第二臨界電壓分佈404表示當第一資料儲存區或第二資料儲存區被程式化時記憶胞的未程式化元的臨界電壓分佈。換言之，第二臨界電壓分佈404為在第二位元效應下記憶胞的未程式化元的臨界電壓分佈。第三臨界電壓分佈406表示記憶胞100的位元“0”的臨界電壓的分佈。換言之，第三臨界電壓分佈406表示記憶胞的已程式化位元的臨界電壓分佈。

如圖4A所示，第二臨界電壓分佈404除了與第一臨界電壓分佈402部分重疊之外，還與第三臨界電壓分佈406部分重疊。明顯可知，讀取記憶胞的資料資訊的操作裕度非常小，甚至不存在。本發明提供了讀取儲存在第一資料儲存區110a與第二資料儲存區110b其中之一中的資料資訊的操作方法。藉由應用本發明的操作方法，在第二位元效應下可以輕易地與資料儲存區的程式化狀態做區別，即使第二臨界電壓分佈404與第三臨界電壓分佈重疊且讀取操作的操作裕度不存在。圖5為依照本發明一實施例所繪示的記憶體的記憶胞的讀取方法的步驟流程圖。當讀取記憶胞100中第一資料儲存區110a的資料資訊時，控制器204藉由經由字元線W₀ -W_n 施加字元線電壓至記憶胞100的導體閘極114以及在記憶胞100的源極/汲極區104之間施加偏壓來進行讀取步驟。也就是說，藉由將第一位元線電壓施加至源極/汲極區104(遠離第一資料儲存區110a)以及將靠近第一資料儲存區110b的源極/汲極區104接地來完成施加在源極/汲極區104之間的偏壓。如圖5所示，在源極/汲極區104檢測到由第一位元線電壓所引發的第一電流(步驟S501)。

在步驟S503中，將第一電流與關於第一位元線電壓的第一參考電流做比較，且將字元線電壓施加至記憶胞100。典型地，對於讀取記憶胞中的資料資訊，施加預定且固定的字元線電壓至導體閘極114，且施加預定且固定的位元線電壓至遠離待讀取的資料儲存區的源極/汲極區104。藉由比較所產生的電流與關於字元線電壓的參考電流以及施加位元線電壓至記憶胞來將所產生的電流轉換(mapped)為程式化狀態。如果讀取的電流高於參考電流，將記憶胞被判定為一種邏輯狀態(即未程式化狀態)。換言之，如果電流低於參考電流，則將記憶胞判定為另一種邏輯狀態(即程式化狀態)。

因此，在步驟S505中，當第一電流大於關於第一位元線電壓的第一參考電流時，判定第一資料儲存區為未程式化狀態。就第一資料儲存區110a的臨界電壓而言，電流越高，則臨界電壓越低。因此，當第一電流大於關於第一位元線電壓的第一參考電流時，第一資料儲存區110a的臨界電壓小於關於參考電流的參考電壓。如圖4A所示，關於參考電流的參考電壓高於第一臨界電壓分佈402的上限與部分第二臨界電壓分佈404，使得具有小於參考電壓的臨界電壓的全部位元可以被正確地區分為邏輯“1”，且沒有邏輯“0”的位元被錯誤地判定為邏輯“1”。因此，當檢測高於參考電流的第一電流而從記憶胞100的第一資料儲存區110a讀取資料資訊時，第一資料儲存區110a中的資料資訊被判定為邏輯“1”，且第一資料儲存區110a被判定為未程式化狀態。

此外，由於第二位元效應增加了從目標資料儲存區(鄰近另一個程式化狀態的資料儲存區)讀取資料資訊的阻礙，因此當所檢測的電流小於參考電流時，不容易藉由簡單地將所檢測的電流轉換(mapping)為程式化狀態來判定記憶胞中目標資料儲存區的資料資訊。就臨界電壓而言，電流越小，則臨界電壓越高。如圖4A所示，對於從目標資料儲存區讀取資料資訊，當所檢測的電流小於參考電流時，目標資料儲存區的臨界電壓高於關於參考電流的參考電壓。然而，如圖4A所示，除了位元“0”的資料儲存區具有高於參考電壓的臨界電壓之外，在第二位元效應下位元“1”的資料儲存區也具有高於參考電壓的臨界電壓。因此，當臨界電壓高於參考電壓時，在第二位元效應下或目標資料儲存區中位元僅為邏輯“0”的程式化狀態，藉由簡單地參考所檢測的目標資料儲存區的電流並不容易判定目標資料儲存區中的位元是否為記憶胞的邏輯“1”。

圖6A為依照本發明一實施例的在具有多種位元線電壓的未程式化狀態“11”下記憶胞中資料儲存區的臨界電壓分佈圖。圖6B為依照本發明一實施例的在具有多種位元線電壓的程式化狀態“00”下記憶胞中資料儲存的臨界電壓分佈圖。值得注意的是，圖6A、圖6B與圖6C中的位元線電壓變化可以藉由透過外部電源裝置探測(probing)位元線的不同電壓來表現。如圖6A所示，不論位元線電壓如何由1V改變為1.6V與2.3V，“11”程式化狀態的記憶胞100的位元“1”的臨界電壓分佈的圖案幾乎都相同。此外，在排除由於電流隨不同的位元線電壓變化而產生的電壓偏離係數(voltage deviation factor)之後，關於不同位元線電壓的臨界電壓分佈不會彼此偏移開。同樣地，如圖6B所示，明顯可知，“00”程式化狀態的記憶胞100的位元“0”的臨界電壓分佈的圖案幾乎都相同。此外，在排除電壓偏離係數之後，臨界電壓分佈不會彼此偏移開。值得注意的是，“00”程式化狀態的記憶胞100的位元“0”的臨界電壓分佈與“11”程式化狀態的記憶胞100的位元“1”的臨界電壓分佈不會被施加不同位元線電壓而影響。

圖6C為依照本發明一實施例的在具有多種位元線電壓的程式化狀態“01”/“10”下記憶胞中資料儲存區的臨界電壓分佈圖。如圖6C所示，臨界電壓分佈群組602表示當位元線電壓由1V改變為1.6V、2.3V與3V時“10”或“01”程式化狀態的記憶胞100的位元“0”的臨界電壓分佈。此外，臨界電壓分佈群組604表示當位元線電壓由1V改變為1.6V、2.3V與3V時“01”或“10”程式化狀態的記憶胞100的位元“1”的臨界電壓分佈。如圖6C所示，明顯可知，在“10”或“01”程式化狀態的記憶胞100的位元“0”的臨界電壓分佈群組602中，臨界電壓分佈的圖案幾乎相同。此外，在排除電壓偏離係數之後，臨界電壓分佈不會彼此偏移開。

然而，如臨界電壓分佈群組604所示，“10”或“01”程式化狀態的記憶胞100的位元“1”的臨界電壓分佈的圖案稍微地扭曲。最重要的是，在排除電壓偏離係數之後，隨著位元線電壓由1V改變為1.6V、2.3V與3V，臨界電壓分佈朝較低的臨界電壓偏移。顯然地，如圖6A、圖6B與圖6C所示，僅在第二位元效應下的具有位元“1”的資料儲存區被位元線電壓的改變強烈地影響。也就是說，僅在第二位元效應下的位元“1”臨界電壓分佈將明顯地偏移。因此，當臨界電壓大於參考電壓時(所檢測的電流小於參考電流)，資料儲存區的資料資訊可以藉由進一步施加不同的位元線電壓來偵測記憶胞的電流的變化而準確地判定。

特別是，如圖4B所示，當大於第一位元線電壓的第二位元線電壓施加至源極/汲極區104(遠離待讀取的資料儲存區)且字元線電壓保持相同時，檢測到第二電流。如果待讀取的資料儲存區為程式化狀態，在不同的位元線電壓下的所檢測的電流的變化小於或等於電壓偏離係數(藉由因施加不同的位元線電壓而產生的參考電流變化表示)。也就是說，如圖4A與圖4B所示，就臨界電壓而言，對照圖4A中的臨界電壓分佈406，在圖4B中的程式化狀態下資料儲存區的臨界電壓分佈406’向右偏移電壓差D1(小於或等於參考電壓差Dr，其關於當施加不同位元線電壓時的參考電流變化)。

如果待讀取的資料儲存區為具有第二位元效應的未程式化狀態，在不同的位元線電壓下所檢測的電流的變化大於因施加不同的位元線電壓而產生的電壓偏離係數。換言之，如圖4A與圖4B所示，就臨界電壓而言，對照圖4A中的臨界電壓分佈404，在圖4B中具有第二位元效應的未程式化狀態的資料儲存區的臨界電壓分佈404’向右偏移電壓差D2(大於參考電壓差Dr，其關於當施加不同位元線電壓時的參考電流變化)。

因此，如圖5所示，當第一電流小於參考電流時，施加第二位元線電壓(不同於第一位元線電壓)至源極/汲極區104(遠離第一資料儲存區110a)，且字元線電壓保持相同，以檢測第二電流(步驟S507)。值得注意的是，第二位元線電壓大於第一位元線電壓。然後，在步驟S509中，將第二電流與第一電流之間的差異與因施加至記憶胞100的不同位元線電壓而產生的參考電流變化做比較。也就是說，藉由排除因施加不同的位元線電壓而產生的電壓偏離係數，在施加不同的位元線電壓之後臨界電壓分佈的真實表現可以被偵測。因此，當第二電流與第一電流之間的差異小於或等於關於第一位元線電壓的第一參考電流與關於第二位元線電壓的第二參考電流之間的差異時，第一資料儲存區的臨界電壓分佈不受所施加的不同位元線電壓影響。因此，第一資料儲存區110a的資料資訊被判定為邏輯“0”，且第一資料儲存區110a被判定為程式化狀態(步驟S511)。

另一方面，當第二電流與第一電流之間的差異大於關於第一位元線電壓的第一參考電流與關於第二位元線電壓的第二參考電流之間的差異時，第一資料儲存區的臨界電壓分佈會被所施加的不同位元線電壓嚴重影響。因此，第一資料儲存區110a的資料資訊被判定為具有第二位元效應的邏輯“1”，且第一資料儲存區110a被判定為未程式化狀態(步驟S505)。

圖7為依照本發明一實施例所繪示的定義製程裕度的步驟流程圖。如圖7所示，在第一資料儲存區110a或第二資料儲存區110b被讀取或程式化之前，本發明更包括定義記憶胞的低臨界電壓分佈的上限的步驟(步驟S701)以及定義記憶胞的程式化確認電壓的步驟(步驟S703)。明顯地，程式化確認電壓與記憶胞的低臨界電壓分佈的上限之間的差異可以小如600mV。此外，步驟S701與步驟S703進行順序並不能改變。

圖8為依照本發明一實施例所繪示的記憶體的記憶胞的讀取方法的步驟流程圖。在本發明的另一實施例中，如圖8所示，檢測由施加至源極/汲極區104(遠離待讀取的資料儲存區)的第一位元線電壓所引起的第一電流(步驟S801)。然後，在步驟S803中，將第一電流與關於第一位元線電壓與施加至記憶胞100的字元線電壓的第一參考電流分別類比至數位轉換為第一電流數位值與第一參考數位值，以進行紀錄。在步驟S805中，將第一電流數位值第一參考數位值進行比較，以判定待讀取的資料儲存區的程式化狀態。當第一電流數位值大於第一參考數位值時，待讀取的資料儲存區被判定為未程式化狀態(步驟S807)。另一方面，當第一電流數位值小於第一參考數位值時，資料儲存區無法被確實地判定是否為程式化狀態或具有第二位元效應的未程式化狀態。

此外，如圖8所示，在步驟S809中，當第一電流數位值小於第一參考數位值時，施加第二位元線電壓(不同於第一位元線電壓)至源極/汲極區104(遠離待讀取的資料儲存區)，且字元線電壓保持相同，以檢測第二電流。然後，在步驟S811中，將第二電流與關於第二位元線電壓與施加至記憶胞100的字元線電壓的第二參考電流分別類比至數位轉換為第二電流數位值與第二參考數位值，以進行紀錄。此外，在步驟S813中，判定待讀取的資料儲存區程的式化狀態。也就是說，將第二電流數位值與第一電流數位值之間的差異以及施加至記憶胞100的不同位元線電壓所產生的參考數位值變化做比較。如果第二電流數位值與第一電流數位值之間的差異小於或等於第一參考數位值與第二參考數位值之間的差異，則判定待讀取的資料儲存區為程式化狀態(步驟S815)。如果第二電流數位值與第一電流數位值之間的差異大於第一參考數位值與第二參考數位值之間的差異，則判定待讀取的資料儲存區為具有第二位元效應的未程式化狀態(步驟S807)。

在本發明中，當從記憶胞的每一個資料儲存區讀取資料時，將在不同位元線電壓下目標資料儲存區的臨界電壓分佈的表現用來判定目標資料儲存區的程式化狀態。因此，即使操作裕度很小或甚至不存在，當檢測電流小於參考電流時，在第二位元效應下的具有位元“1”的資料儲存區以及具有位元“0”的資料儲存區可以被正確地區分。因此，對於縮小記憶胞的尺寸來說，操作裕度將不再是阻礙。此外，對於記憶胞操作的第二位元效應也被減輕。另外，由於減輕了第二位元效應且操作裕度很小，因此增加了程式化速度，以及縮短了程式化記憶胞的時間。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100．．．記憶胞

110a．．．第一資料儲存區

110b．．．第二資料儲存區

102．．．基底

104．．．源極/汲極區

108、112．．．絕緣層

110．．．電荷捕捉層

114．．．導體閘極

200．．．記憶體裝置

202．．．記憶體

204．．．控制器

206．．．列解碼器

208．．．行解碼器

210．．．檢測電路

212．．．類比至數位轉換器

402．．．第一臨界電壓分佈

404．．．第二臨界電壓分佈

406．．．第三臨界電壓分佈

602、604．．．臨界電壓分佈群組

B₀ -B_m+1 ．．．位元線

D1、D2．．．電壓差

Dr．．．參考電壓差

S501-S511、S701-S703、S801-S815．．．步驟

W₀ -W_n ．．．字元線

圖1為依照本發明一實施例所繪示的記憶胞的剖面示意圖。

圖2為依照本發明一實施例所繪示的記憶體裝置的功能方塊圖。

圖3為圖2中的記憶體裝置的記憶體的電路圖。

圖4A為依照本發明一實施例的當記憶體的記憶胞被程式化而感測到第一電流時記憶胞的臨界電壓分佈圖。

圖4B為依照本發明一實施例的當記憶體的記憶胞被程式化而感測到第二電流時記憶胞的臨界電壓分佈圖。

圖5為依照本發明一實施例所繪示的記憶體的記憶胞的讀取方法的步驟流程圖。

圖6A為依照本發明一實施例的在具有多種位元線電壓的未程式化狀態“11”下記憶胞中資料儲存區的臨界電壓分佈圖。

圖6B為依照本發明一實施例的在具有多種位元線電壓的程式化狀態“00”下記憶胞中資料儲存的臨界電壓分佈圖。

圖6C為依照本發明一實施例的在具有多種位元線電壓的程式化狀態“01”/“10”下記憶胞中資料儲存區的臨界電壓分佈圖。

圖7為依照本發明一實施例所繪示的定義製程裕度的步驟流程圖。

圖8為依照本發明一實施例所繪示的記憶體的記憶胞的讀取方法的步驟流程圖。

S501-S511‧‧‧步驟

Claims

一種操作記憶胞的方法，該記憶胞具有一資料儲存區，該操作記憶胞的方法包括：施加一第一位元線電壓至該記憶胞來檢測該記憶胞的一第一電流；以及如果該第一電流小於一第一參考電流，施加一第二位元線電壓至該記憶胞來檢測該記憶胞的一第二電流，且比較該第一電流與該第二電流之間的一第一差異與該第一參考電流與一第二參考電流之間的一第二差異，以判定該資料儲存區的狀態，其中當該第一差異大於該第二差異時，該資料儲存區被判定為一未程式化狀態，且當該第一差異小於或等於該第二差異時，該資料儲存區被判定為一程式化狀態。
如申請專利範圍第1項所述之操作記憶胞的方法，其中該第二位元線電壓大於該第一位元線電壓。
如申請專利範圍第1項所述之操作記憶胞的方法，其中用於檢測該第一電流的一第一字元線電壓等於用於檢測該第二電流的一第二字元線電壓。
如申請專利範圍第1項所述之操作記憶胞的方法，其中該記憶胞的一操作裕度為600mV。
如申請專利範圍第1項所述之操作記憶胞的方法，更包括：定義該記憶胞的一低臨界電壓分佈的一上限；以及定義該記憶胞的一程式化確認電壓。
如申請專利範圍第5項所述之操作記憶胞的方法，其中該程式化確認電壓與該低臨界電壓分佈的該上限之間的差異為600mV。
如申請專利範圍第1項所述之操作記憶胞的方法，其中當該第一電流大於該第一參考電流時，該資料儲存區被判定為一未程式化狀態。
如申請專利範圍第1項所述之操作記憶胞的方法，更包括：在檢測該第一電流之後，將該第一電流與該第一參考電流分別類比至數位轉換為數位值的形式；以及在檢測該第二電流之後，將該第二電流與該第二參考電流分別類比至數位轉換為數位值的形式。
一種記憶體裝置，包括：一記憶體，具有多個記憶胞，每一記憶胞具有一資料儲存區；一檢測電路，用於在一讀取步驟期間施加一第一位元線電壓至該些記憶胞來檢測該些記憶胞的一第一電流，以及如果該第一電流小於一第一參考電流時，施加一第二位元線電壓至該些記憶胞來檢測該些記憶胞的一第二電流；以及一控制器，用於對每一記憶胞進行該讀取步驟，且用於比較該第一電流與該第二電流之間的一第一差異與該第一參考電流與一第二參考電流之間的一第二差異，以判定該資料儲存區的狀態，其中當該第一差異大於該第二差異時，該資料儲存區被判定為一未程式化狀態，且當該第一差異小於或等於該第二差異時，該資料儲存區被判定為一程式化狀態。
如申請專利範圍第9項所述之記憶體裝置，其中該第二位元線電壓與該第一位元線電壓不同。
如申請專利範圍第9項所述之記憶體裝置，其中該第二位元線電壓大於該第一位元線電壓。
如申請專利範圍第9項所述之記憶體裝置，其中用於檢測該第一電流的一第一字元線電壓等於用於檢測該第二電流的一第二字元線電壓。
如申請專利範圍第9項所述之記憶體裝置，其中該些記憶胞的一操作裕度為600mV。
如申請專利範圍第9項所述之記憶體裝置，其中當該第一電流大於該第一參考電流時，該資料儲存區被判定為一未程式化狀態。
如申請專利範圍第9項所述之記憶體裝置，更包括一類比至數位轉換器，用於在檢測該第一電流之後將該第一電流與該第一參考電流分別轉換為數位值的形式，以及在檢測該第二電流之後將該第二電流與該第二參考電流分別轉換為數位值的形式。