CN101290798A - 补偿电路与具有该补偿电路的存储器 - Google Patents
补偿电路与具有该补偿电路的存储器 Download PDFInfo
- Publication number
- CN101290798A CN101290798A CNA200710100841XA CN200710100841A CN101290798A CN 101290798 A CN101290798 A CN 101290798A CN A200710100841X A CNA200710100841X A CN A200710100841XA CN 200710100841 A CN200710100841 A CN 200710100841A CN 101290798 A CN101290798 A CN 101290798A
- Authority
- CN
- China
- Prior art keywords
- current
- write
- circuit
- compensating circuit
- paths
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 30
- 230000008569 process Effects 0.000 claims description 29
- 230000008859 change Effects 0.000 claims description 14
- 230000010076 replication Effects 0.000 claims description 4
- 239000010409 thin film Substances 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims 2
- 238000010586 diagram Methods 0.000 description 10
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 230000008676 import Effects 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000002860 competitive effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
Abstract
本发明提供一种补偿电路，适用在串联式操作组件，包括写入驱动电路、距离检测电路、操作组件以及辅助驱动电路。该写入驱动电路，提供写入电流至写入路径(writing path)。该距离检测电路，耦接该写入路径，检测该写入电流流经的路径长度，并输出控制信号。该操作组件，耦接该写入路径。该辅助驱动电路，根据该控制信号，用以提供辅助电流至该写入路径。
Description
技术领域
本发明为一种补偿电路，特别是一种电流补偿电路以及具有该补偿电路的存储器。
背景技术
随着可携式应用产品的成长，使得非易失性存储器的需求有日渐增加的趋势，相变化存储器技术由于具有速度、功率、容量、可靠度、工艺整合度、以及成本等具竞争力的特性，已被视为下一世代最具有潜力的非易失性存储器技术。相变化存储器的操作主要是藉由两种不同大小的电流脉冲施加在相变化存储器之上，使得相变化存储器由于欧姆加热的效应，导致局部区域因不同的温度改变而引发相变化材料的非晶态(amorphous state)与结晶态(crysta1line state)的可逆相转变，并藉由此两相所呈现的不同电阻值来达到储存数据的目的。
相变化存储器包含多个写入路径，其中每一写入路径包含多个相变化存储单元(PCM cell)(或称做GST装置)，以形成矩阵式的存储阵列。当要对相变化存储器写入数据时，通过驱动电路输出写入定电流至被选择的写入路径，再通过选择单元将写入定电流导入欲写入的相变化存储单元。然，写入定电流在流经写入路径时，会因流经的距离不同而有不同的电压产生，而可能造成在离驱动电路较近的相变化存储单元可以通过写入定电流正常写入，但在离驱动电路较远的相变化存储单元便可能因为写入定电流不足，而产生部份结晶化或结晶不完全的情形。
请参考图1。图1为一现有的相变化存储器中的一写入路径示意图。写入驱动电路11接收控制信号，并输出写入定电流至该写入路径，在通过选择器12_1、12_2、12_3......以及12_n与选择信号G1、G2......以及Gn，将写入定电流导入对应的GST装置，如GST装置13_1、13_2......或13_n。在写入路径上会因为写入路径的长短而有不同的等效电阻产生，如R1、R2...或Rn，导致不需要的电压产生，而可能使较远的相变化存储单元，如GST装置13_n，便可能因为写入定电流不足，而产生部份结晶化或结晶不完全的情形。
传统上欲改善这样的问题都是加大写入定电流，以避免同一写入路径上较远的相变化存储单元接收到不足的电流，但这种方式可能让同一写入路径上较近的相变化存储单元，如GST装置13_1，接收到过大的写入定电流，而造成过度非结晶化(over-reset)，使得下一次存储单元在进行结晶化时，无法完全结晶或是要增加临界电压才有办法SET，这使得相变化存储单元，GST装置13_1，的结晶化(SET)电阻有逐渐增加的趋势，因而导致感测裕度(sensing margin)的范围变小且不稳定。
发明内容
本发明提供一种补偿电路，包括写入驱动电路、距离检测电路、操作组件以及辅助驱动电路。该写入驱动电路，提供写入电流至写入路径。该距离检测电路，耦接该写入路径，检测该写入电流流经的路径长度，并输出控制信号。该操作组件，耦接该写入路径。该辅助驱动电路，根据该控制信号，用以提供辅助电流至该写入路径。
本发明更提供一种具有补偿电路的存储器，包括多个写入路径、写入驱动电路、多个第一选择器、距离检测电路以及辅助驱动电路。每一该写入路径更耦接多个存储单元。该写入驱动电路，提供写入电流至第一写入路径。所述个第一选择器，耦接所述写入路径，根据第一控制信号决定该写入电流是否流经所述写入路径中的一个。该距离检测电路，耦接该第一写入路径，检测该写入电流流经的路径长度，并输出电流补偿信号。该辅助驱动电路，根据该电流补偿信号，用以提供辅助电流至该第一写入路径。
附图说明
图1为一现有的相变化存储器中的一写入路径示意图。
图2为根据本发明的一具有电流补偿电路的写入路径的一实施例的示意图。
图3为图2中的辅助驱动电路的一实施例的电路示意图。
图4为图2中的距离检测电路的一实施例的电路示意图。
图5为根据本发明的具有电流补偿电路的相变化存储器的一实施例的电路图。
附图符号说明
11、21、32、51-写入驱动电路
12_1-12_n、22-选择器
13_1-13_n、25、57_1-57_m-GST装置
G1-Gn、C1-Cn-控制信号
R1-Rn、RBUS、Rcell、RGND、R1-Rm-电阻
23、33、52-辅助驱动电路
24、53-距离检测电路
A、B-端点
Iref-参考电流
I1、I2、I3-电流
Id-写入电流
S1、S2、S3、S1-Sm-选择信号
P1、P2、P3、N1、N2、N3-晶体管
55_1-55_n-写入路径
54_1-54_n-第一选择器
56_1-56_m-第二选择器
具体实施方式
图2为根据本发明的一具有补偿电路的写入路径的一实施例的示意图。在本实施例中，补偿电路可应用在串联式操作组件，如串联式的相变化存储单元、有机发光二极管(Organic Light Emitting Diode；OLED)或薄膜晶体管液晶显示器(Thin Film Transistor Liquid Crystal Display；TFT-LCD)，并针对检测写入电流流经的路径长度做补偿，本实施例是以相变化存储器为例说明，并非将本发明的应用限制在相变化存储器。写入驱动电路21根据选择信号而输出写入电流。电阻RBUS耦接在写入驱动电路21与选择器22之间，用以表示总线(BUS)上线路的等效电阻。选择器22根据导通信号将写入电流传送至GST装置25。电阻Rcell耦接在选择器22与GST装置25之间，用以表示由选择器22到GST装置25之间线路的等效电阻。电阻RGND则表示GST装置25至接地端之间线路的等效电阻。距离检测电路24耦接该选择器22，用以检测该写入电流流经的路径长度，并输出控制信号。辅助驱动电路23耦接写入驱动电路21的输出端，输出辅助电流，并根据距离检测电路24输出的控制信号来调整辅助电流的大小。在本实施例中，距离检测电路24并不限定为检测写入电流流经选择器22后所流经的路径长度，距离检测电路24可检测整个写入路径上的任何一点，如端点A与端点B。且辅助驱动电路23输出的辅助电流亦可输入到整个写入路径上的任何一点，并非限于输出至写入驱动电路21的输出端。在另一实施例中，辅助驱动电路23输出的辅助电流可直接输入至GST装置25。
在本实施例中，距离检测电路24会根据该写入路径产生的电压来输出该控制信号。且，当该电压大于预定值时，该辅助驱动电路23才会输出该辅助电流至该写入路径。距离检测电路24更可根据检测到的写入路径产生的电压大小，来查询电压电流对照表，并输出对应的该控制信号，用以控制辅助驱动电路23输出的辅助电流的大小。在另一实施例中，距离检测电路24会根据检测到的写入电流与参考电流比较，当该写入电流不同于该参考电流时(写入电流可能大于或小于该参考电流)，距离检测电路24根据写入电流与参考电流的电流差值来输出控制信号。在一实施例中，辅助驱动电路23包含电流镜电路，根据参考电流来复制多个辅助电流，并可通过电路设计使所述辅助电流相加或相减，以输出所需的辅助电流。申言之，辅助驱动电路可为电流复制电路，根据参考电流与参数，例如是写入路径的寄生电阻的大小，输出辅助电流，其中辅助电流与参考电流可具有倍数关系。
图3为图2中的写入驱动电路与辅助驱动电路的一实施例的电路示意图。写入驱动电路32根据参考电流源31输出的参考电流Ires，来输出写入电流I。辅助驱动电路33则利用电流镜的电流复制机制，通过调整晶体管T1、T2、T 3、T4、T5以及T6的宽长比(W/L)，来输出不同大小的辅助电流，再通过选择信号S1、S2与S3来选择欲输出的辅助电流。在本实施例中，辅助驱动电路33以电流相加的方式来输出辅助电流，现有技艺者当可根据本电路做适当的修改，使得辅助驱动电路33可以以电流相减的方式来输出辅助电流。
图4为图2中的距离检测电路的一实施例的电路示意图。距离检测电路具有参考电流源，用以产生参考电流Iref，并复制所检测到的写入电流Id。在本实施例中，距离检测电路利用所检测到的电压来控制晶体管的导通程度，用以复制写入电流Id。在另一实施例中可利用电流镜电路复制写入电流Id。在另一实施例中，可利用电流镜电路中晶体管宽长比(W/L)的不同。在本实例中，利用电流镜的电流复制机制调整晶体管P1、P2以及P3的宽长比(W/L)，产生电流I1、I2以及I3，再与写入电流Id比较，用以产生选择信号S1、S2与S3。举例来说，若电流I1比流经晶体管N1的电流Id小，则会使得选择信号S1的电压电平变成低电压，因而导通图3中的对应的PMOS晶体管，输出对应的辅助电流。在本实施例中，电流I1、I2以及I3可设计成符合下列规则：I1＜I2＜I3。在本实施例中，除了可以调整I1、I2以及I3的大小以决定选择信号S1、S2与S3的输出外，亦可调整晶体管N1、N2以及N3的宽长比(W/L)，调整其流经的电流大小。在另一实施例中，电流I1、I2以及I3的设计方式不限于I1＜I2＜I3，亦可藉由调整晶体管N1、N2以及N3的宽长比，设计成符合下列规则：I1＝I2＝I3。
图5为根据本发明的具有电流补偿电路的相变化存储器的一实施例的电路图。相变化存储器包含多个写入路径55_1-55_n，其中，每个写入路径耦接多个相变化存储单元(GST装置)，如57_1-57_m，以形成矩阵状的存储阵列。写入驱动电路51耦接多个第一选择器54_1-54_n，并根据控制信号C1-Cn来决定驱动哪一个写入路径。在本实施例中，写入路径55_1耦接辅助驱动电路52与距离检测电路53，其中辅助驱动电路52根据距离检测电路53的检测结果决定输出的辅助电流大小。在本发明的另一实施例中，每一写入路径皆耦接辅助驱动电路52与距离检测电路53。在另一实施例中，辅助驱动电路52与距离检测电路53通过选择器与所述写入路径55_1-55_n耦接，并透控制信号C1-Cn来决定被选择的写入路径，以及检测与补偿辅助电流至该写入路径。为清楚说明写入路径的结构，以下以写入路径55_1为例说明。写下路径55_1通过多个第二选择器56_1-56_m耦接对应的GST装置57_1-57_m，并通过选择信号S1-Sm来选择写入电流要流入哪一个GST装置。写入路径更包含多个串联的电阻R1-Rm以及RGND，用以表示每段路径的等效电阻值。在本实施例中，距离检测电路53可电性连接至电阻R1-Rm以及RGND中的一个，并检测该点产生的电压以输出电流补偿信号至辅助驱动电路52，以输出辅助电流至对应的GST装置。
虽然本发明已以具体实施例揭露如上，然其仅为了易于说明本发明的技术内容，而并非将本发明狭义地限定于该实施例，任何所属技术领域中具有通常知识者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视本发明的申请专利范围所界定者为准。
Claims (23)
1.一种补偿电路，包括：
写入驱动电路，提供写入电流至写入路径；
距离检测电路，耦接该写入路径，检测该写入电流流经的路径长度，并输出控制信号；
操作组件，耦接该写入路径；以及
辅助驱动电路，根据该控制信号，用以提供辅助电流至该写入路径。
2.如权利要求1所述的补偿电路，其中，更包括选择器，受控于导通信号，用以决定该写入电流是否流经该操作组件。
3.如权利要求1所述的补偿电路，其中，该距离检测电路检测该写入路径的电阻值而产生的电压，当该电压大于预定值时，该辅助驱动电路输出该辅助电流至该写入路径。
4.如权利要求1所述的补偿电路，其中，该距离检测电路根据该写入路径产生的电压，查询电压电流对照表，并输出对应的该控制信号，用以控制该辅助电流的大小。
5.如权利要求1所述的补偿电路，其中，该距离检测电路更提供比较电流，当该写入电流不同于该比较电流时，输出该控制信号。
6.如权利要求5所述的补偿电路，其中，该距离检测电路更包括电流镜电路，用以复制该写入电流。
7.如权利要求5所述的补偿电路，其中，该控制信号为低电压信号。
8.如权利要求1所述的补偿电路，其中，该辅助驱动电路为电流复制电路，根据参考电流与参数，输出该辅助电流，其中，该辅助电流与该参考电流具有倍数关系。
9.如权利要求8所述的补偿电路，其中，该参考电流为该写入电流。
10.如权利要求1所述的补偿电路，其中，该操作组件是存储单元、有机发光二极管(OLED)或薄膜晶体管液晶显示器(TFT-LCD)。
11.如权利要求10所述的补偿电路，其中，该存储单元是相变化存储单元。
12.一种具有补偿电路的存储器，包括：
多个写入路径，其中，每个写入路径耦接多个存储单元；
写入驱动电路，提供写入电流至第一写入路径；
多个第一选择器，耦接所述写入路径，根据第一控制信号决定该写入电流是否流经所述写入路径中的一个；
距离检测电路，耦接该第一写入路径，检测该写入电流流经的路径长度，并输出电流补偿信号；以及
辅助驱动电路，根据该电流补偿信号，用以提供辅助电流至该第一写入路径。
13.如权利要求12所述的具有补偿电路的存储器，其中，更包括多个第二选择器，耦接所述写入路径，根据第二控制信号决定该写入电流是否流经耦接该第一写入路径的所述存储单元中的一个。
14.如权利要求12所述的具有补偿电路的存储器，其中，该距离检测电路检测该写入路径产生的电压，当该电压大于预定值时，该辅助驱动电路输出该辅助电流至该写入路径。
15.如权利要求12所述的具有补偿电路的存储器，其中，该距离检测电路根据该写入路径产生的电压，查询电压电流对照表，并输出对应的该控制信号，用以控制该辅助电流的大小。
16.如权利要求12所述的具有补偿电路的存储器，其中，该距离检测电路更提供比较电流，当该写入电流不同于该比较电流时，输出该电流补偿信号。
17.如权利要求16所述的具有补偿电路的存储器，其中，该距离检测电路更包括电流镜电路，用以复制该写入电流。
18.如权利要求16所述的具有补偿电路的存储器，其中，该控制信号为低电压信号。
19.如权利要求12所述的具有补偿电路的存储器，其中，该辅助驱动电路为复制电路，根据参考电流与参数，输出该辅助电流，其中该辅助电流与该参考电流具有倍数关系。
20.如权利要求19所述的具有补偿电路的存储器，其中，该参考电流为该写入电流。
21.如权利要求12所述的具有补偿电路的存储器，其中，该距离检测电路通过写入路径选择器并根据该第一控制信号来选择该第一写入路径。
22.如权利要求12所述的具有补偿电路的存储器，其中，辅助驱动电路通过写入路径选择器并根据该第一控制信号来选择该第一写入路径。
23.如权利要求12所述的具有补偿电路的存储器，其中，所述存储单元是相变化存储单元。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200710100841XA CN101290798A (zh) | 2007-04-20 | 2007-04-20 | 补偿电路与具有该补偿电路的存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CNA200710100841XA CN101290798A (zh) | 2007-04-20 | 2007-04-20 | 补偿电路与具有该补偿电路的存储器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN101290798A true CN101290798A (zh) | 2008-10-22 |
Family
ID=40035010
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA200710100841XA Pending CN101290798A (zh) | 2007-04-20 | 2007-04-20 | 补偿电路与具有该补偿电路的存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101290798A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108075739A (zh) * | 2016-11-17 | 2018-05-25 | 联发科技股份有限公司 | 可变增益放大器 |
-
2007
- 2007-04-20 CN CNA200710100841XA patent/CN101290798A/zh active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108075739A (zh) * | 2016-11-17 | 2018-05-25 | 联发科技股份有限公司 | 可变增益放大器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8570785B2 (en) | Reading a memory element within a crossbar array | |
| US11972830B2 (en) | Methods for accessing resistive change elements operable as antifuses | |
| US9401203B1 (en) | Memory driving circuit | |
| US8885401B2 (en) | Load and short current measurement by current summation technique | |
| US8811059B2 (en) | Resistive memory apparatus, layout structure, and sensing circuit thereof | |
| US20180040374A1 (en) | Ternary content addressable memories having a bit cell with memristors and serially connected match-line transistors | |
| US8531892B2 (en) | Semiconductor memory device | |
| US8331177B2 (en) | Resistance semiconductor memory device having a bit line supplied with a compensating current based on a leak current detected during a forming operation | |
| JP6389843B2 (ja) | 抵抗変化型メモリ装置およびそのセンス回路 | |
| US20080239798A1 (en) | Compensation circuit and memory with the same | |
| Kumar et al. | A novel design of a memristor-based look-up table (LUT) for FPGA | |
| EP2159802A1 (en) | Column decoder for non-volatile memory devices, in particular of the phase-change type | |
| US11189343B2 (en) | Current-generator circuit | |
| US8526226B2 (en) | Current control apparatus and phase change memory having the same | |
| US10186317B2 (en) | Phase change memory device and method of operation | |
| US9761309B2 (en) | Sensing circuit for resistive memory array | |
| US8873322B2 (en) | Nonvolatile memory apparatus | |
| CN101290798A (zh) | 补偿电路与具有该补偿电路的存储器 | |
| US20190157347A1 (en) | Test circuit block, variable resistance memory device including the same, and method of forming the variable resistance memory device | |
| US11923003B2 (en) | Resistive change element arrays | |
| US11328768B2 (en) | Phase change memory device, system including the memory device, and method for operating the memory device | |
| US8472262B2 (en) | Sense amplifier for reading a crossbar memory array | |
| US20190051348A1 (en) | Phase change memory device with selector mos transistors and source line clustering | |
| KR101037487B1 (ko) | 반도체 메모리 장치 | |
| KR20100003054A (ko) | 상 변화 메모리 소자의 쓰기 드라이버 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C02 | Deemed withdrawal of patent application after publication (patent law 2001) | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Open date: 20081022 |