TWI288931B - Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement - Google Patents

Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement Download PDF

Info

Publication number
TWI288931B
TWI288931B TW94118699A TW94118699A TWI288931B TW I288931 B TWI288931 B TW I288931B TW 94118699 A TW94118699 A TW 94118699A TW 94118699 A TW94118699 A TW 94118699A TW I288931 B TWI288931 B TW I288931B
Authority
TW
Taiwan
Prior art keywords
phase change
current
voltage
change memory
amount
Prior art date
Application number
TW94118699A
Other languages
English (en)
Other versions
TW200606947A (en
Inventor
Woo-Yeong Cho
Sang-Beom Kang
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020040045849A external-priority patent/KR100618836B1/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of TW200606947A publication Critical patent/TW200606947A/zh
Application granted granted Critical
Publication of TWI288931B publication Critical patent/TWI288931B/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0078Write using current through the cell

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)

Description

I288?l 九、發明說明: 【發明所屬之技術領域】 本發明是有關於一種記憶體元件的驅動器電路,且特 別是有關於一種相變記憶體元件的驅動器電路與/或方法。 【先前技術】 相變記憶體元件(phase-change memory element)是一 種利用電導度(electric conductivity )之特性或者特定的相 φ 變材料之晶相(crystalline phase )與非晶相(amorphous phase)之間的電阻差來儲存資訊的記憶體元件。相變記憶 體元件在半導體基底上形成一個電連接到電晶體或類似元 件上的記憶體單元,以用於該裝置的定址與讀/寫操作。在 圯憶體元件中,資訊是依據記憶體層相變化的電導差來儲 存,並且資料是被儲存在包含一個相變區的相變記憶體元 件中。 圖1A與圖1B繪示為一傳統相變記憶體單元1〇的示 意圖。如圖1A中所示,該相變記憶體單元包括位於上電 馨 極(top electrode) η 與下電極(bottom electrode) I8 之 間的相變材料(phase_change material) 14。為了提高電流密 度並且從而改善相變材料14的加熱效率,可以將下電極 18通過一個縮減的表面區域比下電極π小的下電極接頭 (bottom electrode contact,BEC) 16 而連接到相變材料 14。可以將存取電晶體(access transist〇r)2〇連接到下電極 18上’並且由一字元線(word line,WL)控制該存取電晶 體20。 I288^1pL〇c 如圖ΙΑ、圖IB與圖2中所示,相變記憶體單元1〇 以如下方式操作:透過一流經相變材料14的電流將一個相 變區域電子加熱,並且將相變材料14的結構逆轉地改變為 晶態(圖1A)或非晶態(圖1B)以儲存資訊。所儲存的 資訊可以通過將相對較低的電流流過該相變區域,並且測 量該相變材料的電阻來讀取。 在將相麦材料層14设疋為非晶態或者晶態的過程 中,可用不同的脈衝來控制該才目變材料層的加熱。如圖3 中所示’-個高溫的短持續加熱週期35被用於將相變材料 14重新設定為非晶態’而―個較長賴、較低溫加熱週期 36被用㈣相變材料14設定為晶態。制是,在短持續 週期35中’相變材料14被加熱到該相變材料之溶點仏 之上的溫度,然後被迅速冷卻(例如在幾個毫微秒之内 以在相變材料14中造成—個非晶態區域。在較長持續週期 36中’相變材料14被加熱到該相變材料之結晶點τχ以上 並於熔,Tm以下的溫度,並且在冷卻前以這個溫度維持 -段預定時間’以在相變材料14中造成—個結晶區域 此’溫度被維持在結晶溫度Τχ以上無化溫度Tm以下的 一個没疋祐圍(set window)中。 圖4緣不為典型相變材料14的電壓電流關係圖。如 ,4中所不,圖形分為__設錄態丨與用於 =設定狀態3,以及用於編制相變材料14之 1 f:?b :在,目變材料時,即狀態蘭 土於目文材料的禮,電流與電壓的關係是線性的。然而, ΐ288?7^1Μ〇〇 編制線段(programming section)2是非線性的。因此,為了 編制相變材料14,將電壓增加到臨界電壓以上,而電流非 線性地增加到最小編程電流。 在一個記憶體單元陣列中,不同的記憶體單元可以具 有不同的臨界電壓,從而具有不同的最小設定電流。因此, 如圖4中所示,對於不同的單元,就像由標記為卜丨丨與m 的線段所反映的,臨界電壓與最小設定電流可以不同。然 而,傳統上所有的記憶體單元一般都由實質上是相同的電 β流來編制的。 此外’如圖5Α與5Β所示,傳統相變記憶體元件5〇〇 可能很難控制施加到記憶體單元上的電墨,並不能確保所 有的記憶體單元都超過臨界電壓。如圖5Α所示,電流鏡 (current mirror)控制為編制記憶體單元51〇而提供的電 流’使單元電流ICELL由參考電流iref來控制。在從重 新設定狀態編程到設定狀態的編制過程中,如果將低於相 變材料14之臨界電壓vth的電壓提供給相變材料14,則 % 資料線DL的電壓準位接近電源電壓VDD的準位。如果透 過增加參考電流IREF而提高施加到PCM的設定電流量 ICELL,那麼施加到PCM上的電壓準位可增加到超越臨界 電壓Vth。因此,相變材料的電阻變為動態電阻,並且資 料線DL的電壓準位變為低於電源電壓VDD準位。當不同 記憶體單元具有不同臨界電壓時,這樣一個電壓上的改變 對於具有不同臨界電壓的不同記憶體單元之情況下會有問 題的,而且如果同樣的電流被施加到所有單元上,因為電 1288931 17131pif.doc 壓可能不能達到臨界電壓而導致一些單元無法被設定,重 新設定電流的降低也可能導致設定電流難以符合縮小了的 設定範圍上’並且如圖5B所示,可能很難將所有裝置的 電壓和/或電流維持在設定範圍之内。 【發明内容】 本發明的一些實施例是透過在編制相變記憶體元件 期間,基於相變材料之電阻的測量而控制施加到該相變記 a 憶體70件的相變材料的電流量,來編制該相變記憶體元侔。 •在本發明的特定實施例中,控制電流量包括|量=變 記憶體元件的相變材料的電壓,以及基於所測量到相變材 料的電壓來控制提供給相變記憶體元件的相變材料的電流 量。此外,控制所施加的電流量可以包括增加提供給相變 材料的電流量,直到所測量到的電壓準位相對於一個參考 電壓值改變,並且如果所測量到的電壓準位相對於該參考 %壓值已經改變,維持該電流恒定。所測量到的電壓準位 相對於麥考電壓的變化可以是所測量到的電壓下降到該彖 馨考電壓值以下。 μ ’ 在本發明的更多實施例中,增加提供給相變材料的電 流量,直到所測量的電壓準位相對於參考電壓值改變包 括··增加提供給電流鏡電路的參考電流量,以增加提供給 相變材料的電流,直到所測量到的電壓準位相對於用於控 制所施加電流量的參考電壓值改變。控制提供給相變材^ 之電流的電流鏡的一個節點可以被預充電,並且在一此實 施例中,是回應啟動信號(p〇weronsignal)而被預充電。在 nmu,,〇, 更夕只知例中,被預充電的是偵測相變材料之電壓處的〜 個節點。例如’被預充電的節點可以是相變記憶體元件 一條資料線。 g ^在本發明的更多實施例中(其中是由電流鏡電路向相 才料長:供電流),維持電流丨亙定包括當電壓下降到參考 電壓以下時,浮動對提供給相變材料的電流進行控制的 流鏡的一個節點。
旦S在本發明的另外一些實施例中,控制電流量包括:測 篁,供給相變記憶體元件之相變材料的電流,並且基於所 測量到的提供給相變材料的電流而控制提供給相變記憶體 7件之相變材料的電流量。此外,控制所提供的電流量還 包括增加提供給相變材料的電流量,直到所測量到的 ,流相對於一個參考電流值改變,並且如果所測量到的電 流相對於參考電流值已經改變,維持該電流恆定。所測量 到的電流相對於參考電壓的改變可以是所測量到的電流超 過參考電流值。 ^本發明的一些實施例提供了相變記憶體元件,相變記 ^體元件包括一個包含一相變材料的相變記憶體單元,一 :偵測電路(detection circuit),以及一個控制器電路, 其^偵測電路被設置用以測量一條耦接到相變記憶體單元 ,1料線之電壓與/或電流,其中控制器電路被耦接到相變 j’k、體單元,並且其被設置以基於偵測電路的輪出而對提 供給相變記憶體單元之相變材料的電流量進行控制。 在本發明的特定實施例中,偵測電路包括一個電壓偵 12889¾ 31pif.doc 測電路1該電壓偵測電路可以被設置用以將所測量的資料 =電Μ與-個參考電壓進行比較,並且根據所測量的電 I是否大於或小於參考電壓而輸出一個控制信號。控制器 電路可以包括一個電流鏡電路,該電流鏡電路被設置用以 増加提供給相變記憶體單元的電流量,直到電壓偵測電路 =出的控制信號指示所測量的電壓小於參考電壓,並且當 私,巧測電路輸出的控制信號指示所測量的電壓小於參考 電壓時,維持提供給相變記憶體單元的電流量。 —在本發明的更多實施例中,電流鏡電路更回應一個第 :控制信號來控制是否將電流提供給相變記憶體單元。電 路可以,括··一個第一電晶體,該第-電晶體具有 \相欠5己憶體單元之資料線與供應電壓“uppb 儲/ge)之間的受控接線端;一個充電儲存元件,該充電 被.咖亥第一電晶體的控制接線端與供綱 :,-個第二電晶體,該第二電晶體 也將:一電晶體的控制接線端耗接到供應電Ϊ 號鱼κ·::晶體,5亥第三電晶如應一個第二控制信 接Hi”輸出而選擇性地將第—電晶體的控制 中、,充而電^=^祕顺地電壓。在—些實施例 存70件包含—個金屬氧化半導體電容器。 ^發明的另一些實施例中,偵測電路包括 料線之電流與—個參考電流進二=斤:量到的資 大於或小於杯考電流而輪出-個控制信號。
I28893pldoc 此外,控制器電路可以舍括— 路被設置以增加提供給相m ^電^鏡電路’該電流鏡電 ΛΑίΐΓ夂°憶體單元的電流量,直到電 二==信號指示所測量到的電流小於該參 ^電流量 參考$鱗,轉提供給相變記憶體單元 牧的—些實施例提供了相變記憶體寫入驅動電 體之入驅動電路包括一個耦接到相變記憶 體之貝枓線的電流伽〗電路與_個電流產生電路,該電流 產生⑨路a應個控制^號並且被輕接到相變記憶體的資 料線。該電流產生電路被設置用以響應控制信號而為相變 記憶體之資料線提供電流,並且㈣增加提供給相變記憶 體之育料線的電流量,直到電流偵測電路指示其所測量到 的電流大於一個參考電流,並且當電流偵測電路所測量到 的電流指示該所測量到的電流大於該參考電流時,維持提 供給該相變記憶體的電流量。 本發明的更多實施例提供了相變記憶體寫入驅動電 路,該相變記憶體寫入驅動電路包括一個耦接到相變記憶 體之資料線的電壓偵測電路與一個電流產生電路,該電流 產生電路響應一個控制信號並且被耦接到相變記憶體的資 料線。該電流產生電路被設置用以響應控制信號而給相變 e己i思體之賓料線提供電流,並且用以增加提供給相變記情 體之資料線的電流量,直到該電壓偵測電路指示其所測旦 到的電壓小於一個參考電壓,並且當電壓偵測電路所測= 12 c I288m,〇 ^的電壓指7F其所測f到的電壓彳、於該參考時,維持 徒供给相變記憶體的電流量。 為讓本發明之上述和其他目的、特徵和優點能更明顯 明如下下文特舉較佳實施例,並配合所_式,作詳細說 【實施方式】 私阳在此參照纟會不有本發明實施例的關,完整地描述本 二B日然其ΐ非用以限定本發明,且提供的實施例是為讓 清‘而„备能更為完善而透徹。在圖式中,為求描述的 同的元::?與區域的厚度。圖式中相同的標號代表相 出的垣曰了所用到的詞“與/或”包含一個或多個相關列 、貢目之任何一個及其所有組合。 限制ίίΓ到的術語只是為了描述特定實施例,而不為 一。,,物:用到的,除非伽 t 步瞭^的3,太個與“該,,也包括複數形式。可以進— 明特定的1㈣中㈣的術語“包括,,與/或“包含,,是指 存在卞不^整數、步驟、操作、元件與/或組成成分的 元個或多個其他特徵、整數、步驟、操作、 ♦一刀/、/或其群組的存在或附加。 元件)域或基底被稱為在(另—個 當-個以=元件附於另-元件之上。相反地, 接…到(另ί=接..·在(另一個元件)之上,,或者“直 凡件)之上,,時,則不會存在中間元件。當 13 1288931 17131pif.doc 一個元件被稱為“被連接到,,或“被耦接到,,另一個元件時, 4元件可以tcJ:接或者通過巾間元件而被連接到或者♦馬接 到其他兀件。相反,當一個元件被稱為“被直接連接到,,或 者“被直接耦接到”另一個元件時,則不會存在中間元件。 雖然攻裏可能用術語第―、第二等來描述不同的元 件、組成成分、區域、層與/或部分,這些元件、組成成分、 區域、層與/或部分不應额這些摘所局限。這些術語僅 被用來區別各個元件、組成成分、區域、層或者部分^ 此,可以在不麟本發明之宗旨的情況下將町討論的第 H組成成分、區域、私者部分叫作第二元件、組 成成分、區域、層或者部分。 此外,這裏可以用相關性術語,如“下 與“上部的”或者“頂部”,來描述如圖中所示—^底/ 一個ft的關係。除圖中所描述的元件之方位以外,相關 性術語逛被用於包含其他的不同方位。例如, 2糾’那麼所描_其他元件中處於“下部的, _處於該其他元件的“上部,,。目此該示例術語‘ 以視圖形的特定方位而同時包含“下部 =:r果翻轉某個圖形中的元件,那崎= (其他兀件)下面,,或者“在(其他元件)之下^ i288m,〇c 義相同 丨矛、非這裏明確定義,術語(如通常使用的字典中 所疋義的)的含義應該被解釋為與它們在相關技藝的上下 文中的含義一致,而不應該以理想化的或者過於正式的方 式詮釋它們。
二立本發明的一些實施例提供相變記憶體與/或操作相變 記憶體的方法,這些方法基於對記憶體單元之電阻變化的 偵控制提供給相變記憶體單元的電流量。這裏參照基 於=壓邊化而偵測到的記憶體單元之電阻變化而對本發明 的κ鼽例進行描述,然而,也可以基於電流變化而偵測到 電阻變化。因此,本發明的實施例不應該被局限於這裏所 提供的特定的說明性實例。 0圖6繪示為依照本發明的一些實施例中編制相變記憶 體單元之操作的流程圖。如圖6所示,透過在第一準位上 向相變材料施加電流而編制相變記憶體單元(方塊61〇)。 相變材料的電壓被監測(方塊62〇),且如果沒有偵測到 一個電壓的變化(模組620),增加提供給相變材料的電 流準位(方塊640與610)。當偵測到相變材料的一個電 壓變化,其顯示該相變材料的電阻準位已經改變時(方塊 620),提供給該相變材料的電流準位被維持在該準位(模 組630)。例如,可以向相變材料上增加電流,直到與該 電流相應的電壓超過臨界電壓,然後該電流被維持在一個 恆定準位。因此,可以不管狹小的固定範圍,而以一種穩 定的方式來維持施加到相變材料上的電流與電壓。在特定 貫施例中,可以通過測量相變記憶體之資料線的電壓準位
15 1288931 17131pif.d〇c ,偵測相變材料的電阻變化。可以在逐個位元線或者逐個 單元的基礎上提供這樣一個電流控制。
圖7繪示為依據本發明之一些實施例之相變記憶體元 件的方塊圖。如圖7所示,相變記憶體元件包括控制電路 660、相變記憶體單元670與電壓偵測電路680。該電壓偵 ,電路680被設置用以測量耦接於相變記憶體單元之一條 貝料線的電壓。控制電路66〇被耗接到相變記憶體單元 670’並且被設置用以基於電壓偵測電路68〇的一個輸出而 對提供給相變記憶體單元67〇之相變材料的電流量進行控 制:相變記憶體單元670可以是如圖1A、圖1B與圖 所示的傳統相變記憶體單元。 電壓偵測電路680被設置用以對所測量到的資料線之 電壓與-個參考電壓進行比較,並且基於所測量到的電壓 ^否大於或者小財考麵錢健制錢。控制器 书路660可以疋由電流鏡電路提供,該電流鏡電路被設置 用以增加提供給相變記憶體單_電流量,直到電壓偵測 電路_所輸出的控制信號指示所測量到的電壓小於參考 電塵;並且當電壓侧電路所輸出的㈣錢指示所測量 到的參考電壓時’維持提供給相變記憶體單元 670的电机里。亦可以基於相變材料的設定(此()電阻鱼重 =定(郎啦阻之㈣來確定參考電壓。在—些實施例 中該比率可能大於1〇〇。 件:==本實== 1288931 17131pif.doc 包括偵測電路710、控制器720與記憶體陣列730。在一些 λ方e例中,债測電路710可以提供圖7中的偵測電路680, 控制态720可以幾供圖7中的控制器電路660,記憶體陣 列730可以提供圖7中的相變記憶體單元67〇。 在圖7中所進一步闡明的是,控制器72〇可以包括電 流產生器控制器單元740與電流產生器75〇。電流產生器 控㈣單元740與電流產生器75〇可以提供一個電流鏡電 路,这樣由電流產生器750為記憶體陣列73〇提供的電流 ICELL ’便可由電流產生器控制器單元74〇中的電流iref 控制^/;,L產生益750是回應第一控制信號pDIS,其中第 一控制信號PDIS控較否將電流ICELL提供給記&體陣 列730的相變記憶體單元,並且在一個設定操作前將電容 器c充電到VDD準位。 /己體陣列730可以包括多個相變記憶體單元,這些 相=己憶體單元通過位元線(bit line)互相連接,並且“ ,心:些相變記憶體單元分別由耦接到記 Γ:,Γ、線(WL1、WL2、...)的存取電晶體 术&制。母個圮憶體單元可以包括一個 變材料在圖7中分別被干A Rr<m ㈣’各個相 位元線的雷、$Γ、Γ RGST2等。提供給 ,、、”,瓜9 /巩過字兀線啟動的相變記憶體單元 =單:::::如這裏所描述的予以控制,== U體早7C之相變材料的狀態。 夂巳 電流產生器控制器單元740與電流產生器75〇可以接 17 1288931 17131pif.doc 收三個控制信號。第一控制信號pDIS用以控制電流產生 器750是否驅動記憶體陣列73〇,並且將節點犯充電到 VDD準位。第二控制信號PSET提供—個狀脈衝,該設 定脈衝是被啟動以將選定的相變記憶體單元之相變材料置 入於設定的狀態(set state)。第三信號PVCCHB可以在提升 供電序列(power-up sequence)期間、與/或在半導體記憶體 元件700的母個寫入操作之前被啟動一次,以提供正反器 電路(flip-flop circuit) LAT 的初始化。 二—如圖8中所示,控制器72〇包括第一電晶體河1112, 该第一電晶體MTR2具有被耦接於相變記憶體單元之資料 線(位元線BL)與供應電壓VDD之間的受控接線端。一 個充電儲存元件(電容H C) _接於第―f_MTR2 之控制接線端與供應電壓vdd或接地電壓之間。第 一電晶體MTR1回應第一控制信號,並且選擇性地將第一 私曰日體MTR2的控制接線端耦接到供應電壓VDD,用以控 制流向資料線的電流。第三電晶體CTR回應第二控制信號 PSET與偵測電路710的輪出DETV,而選擇性地將第一電 ’曰體MTR2的控制接線端與充電儲存元*。祕到接地電 壓VSS。充電儲存元件c可以由一個金屬氧化半導體電容 器提供。 電流產生器控制器單元740包括一個閂鎖(latch) LAT’该閃鎖LAT作為一個用重新設定狀態取代設定狀態 的設定/重新設定閃鎖(set/reset latch)來操作。因而 ’反或 閘N0R1與NGR2被《叉#接並且具有作$設定輸入的 18 1288931 17131pif.doc PSET信號以及作為重新設定輸入的PVCCHB信號以及偵 測電路710所輸出的回饋信號D Ε τ v。電流產生器控制器 單元740更包括一個控制電晶體C T R,該控制電晶體c & 的控制接線端被耦接到設定/重新設定閂鎖LAT之輪出, 並且該控制電晶體CTR控制來自節點N3而且通過電晶體 TR1與TR2的電流,其中電晶體TR1與TR2作為主動電 阻器(active resistor )R。藉著利用充電儲存元件c與主動 φ 電阻器R,可以將N3的節點電壓以RC時間常數(RCtime constant)從VDD緩慢降低到VSS。 偵測電路710是由電壓比較器DTR提供,該電壓比 較器DTR對節點VA處的電壓與參考電壓進行比較。因為 相變記憶體單元在設定狀態與重新設定狀態間的電阻變化 很大,因此只需將參考電壓準位設定為介於當相變記憶體 單元在設定狀態時與其在重新設定狀態時的電壓準位之間 的一個電壓。如果節點VA處的電壓大於參考電壓,偵測 電路710將信號DETV以低值(low value)輸出,如果節點 鲁 VA處的電壓小於參考電壓,偵測電路710將信號DETV 以高值(high value)輸出。 圖8中所進一步闡明的是,可以選擇性地將來自電流 產生器750的電流經一個傳輸電晶體(pass transist〇r)而 k供給位元線’其中遠傳輸電晶體可以由一個致能信號 (enable signal) Y 控制。 現在再參照圖9與圖1〇對相變記憶體元件7〇〇的操 作做更詳細的描述。在打開電源時,PVCCHB信號提供一 ^重新設定,衝以將閃鎖LAT的輪出設定為一個已知狀 態。PSET信號為低,指示了尚未執行將記憶體單元置入 於設定狀態的操作。因而,在接收到重新設定脈衝 PVCCHB之後’綠點N1被設定為低狀態,並且電晶體CTR 被關閉。再者’控制信號PDIS為高,這樣反向器(inverter) II的輸出為低,並且nM0S電晶體MTR1被打開,這樣電 谷态C就月b被預充電到,並且節點在使得 電晶體MTR2被關閉。此外,可以提供一個單獨的電晶體 以預充電節點VA。這樣的-個電晶體可㈣應控制信號 PDIS而預充電節點VA ’以使節•點VA與節點N3都被充 電到接近VDD。亦可以響應一個啟動信號而將節點N3與 /或節點VA充電到接近VDD。 當要將相變記憶體單元編制到設定狀態時,控制信號 PDIS轉換到低準位,並且控制信號PSET轉換到高準位。 當PDIS進入低準位並且PSET進入高準位時,電晶體 MTR1被關閉且設定/重新設定閂鎖LAT被設定,而使得 % 節點N1進入高準位並且電晶體CTR打開。因此,電容器 C通過電晶體TR1、TR2與CTR開始放電。因此,節點 N3的電壓降低,如圖9與圖1〇中的信號VN3所示。隨著 節點N3處的電壓降低,電晶體MTR2向相變記憶體單元 長:供增加的電流ICELL。由於繪圖的比例,當電流icELL 被增加’在這個期間中,如圖9與圖10中的電流icELL 被描繪成實質上為水平的線。因而,隨著節點N3處的電 壓(VN3 )降低,電流ICELL增加。 20 1288組_。。 當相變記憶體單元改變狀態,以至於相變材料的電阻 改變時,電流ICELL增加,並且節點VA處的電壓降低到 參考電壓VREF以下。因而,信號DETV從低轉變為高, 並且閂鎖LAT被重新設定,使得節點N1處於低狀態並且 電晶體CTR關閉,其中電晶體CTR浮動節點N3以及停 止郎點N3處之電壓VN3的降低。VN3降低的持續時期一 般大約是10毫微秒(10 ns)。從而,電晶體MTR2提供的電 流的增加被終止,並且該電流被維持在實質上與當信號 DETV關閉電晶體CTR時所提供為相同的電流量。電流 ICELL被維持在這個準位,直到信號pms轉變為高準位, 這樣就打開了電晶體MTR1,電晶體MTR1將節點N3拉 動到接近VDD並且關閉電晶體附…。因而,向記憶體單 元提供電流的持續時期可以由信號PDIS的持續時 制。 ' 如圖9所示,如果臨界電壓Vth在記憶體單元之間有 所不同,那麼電壓VA降低到參考電壓以下所在的電流準 鲁位也將不同。然而,由於所提供的電流準位是基於對節點 VA處之電壓變化的偵測,電壓VN3將繼續降低,且電流 ICEL^將增加直到達到臨界電壓。因此,可以基於各個記 隐體單元的特性,而為具有不同臨界電壓的記憶體單元提 供不同準位的電流。 ,。已經參照郎點VA處之電壓的價測而描述了本發 明的實施例,偵測電路710也可以作為一個電流偵測電 路口而’可以一個電流感應放大器(current sense amplifier)
I28893PL 代替電壓錄☆ DTR ’並且可以監控電流ICELL以债測 它已經超過-個參考電流準位,而產生控制信號 DETV 〇 因此,本發明的實施例不用以局限電壓偵測技術 ,而是可 以利用任何-種技術,用則貞葡變記憶體單元的電阻變 化’並且在_到餘變化之後,轉提供給單元之電流 的恆定。 本發明的實施例也可以結合其他相變記憶體編制技 術而運用,例如’可結合細4年12月9號美國專利發行 第2004/0246804號中所描述的相變記憶體,其基於所偵測 到的記憶體之狀H姑制脈衝__,該專财請案 揭露之内容係完整結合於本說明書中。 雖然本發明已以較佳實施例揭露如上,然其並非用以 =發明,任何熟習此技藝者’在不脫離本發明之精神 之更動與潤飾,因此本發明之保護 摩巳圍當視後附之申請專利範圍所界定者為準。 更 【圖式簡單說明】 _ ° 圖1Α與圖1Β繪示為相變記憶體單元。 圖2繪示為相變記憶體單元的示意圖。 變化=㈣為-相變材料的狀態“溫度為函數之 圖4緣示為一相變材料的電流與電壓關係圖。 音圖圖5Α繪示為傳統驅動器電路與相變記憶體單元的示 圖5輯示為一相變記憶體單元之電阻相對電壓圖。 1288931 17131pif.doc 圖6繪示為依照本發明之一些實施例之驅動相變記憶 體單元之操作的流程圖。 圖7繪示為依照本發明之一些實施例之一相變記憶體 單元與驅動器電路之方塊圖。 圖8繪示說明依照本發明之一些實施例之一相變記憶 體與驅動器電路的示意圖。 圖9與圖10繪示為圖8中電路之操作的時序圖。
【主要元件符號說明】 10 :相變記憶體單元 12 :上電極 14 :相變材料 16 :下電極接頭 18 :下電極 20:存取電晶體 35 :高溫短期加熱週期 3 6 ·長期低溫加熱週期 500 :傳統相變記憶體元件 510 :記憶體單元 660 :控制器電路 670 :相變記憶體單元 680 :電壓偵測電路 700 :相變記憶體元件 710 :偵測電路 720 :控制器 23 I288931f_d〇c 730 :記憶體陣列 740 :電流產生器控制器單元 750 :電流產生器

Claims (1)

1288931 修正日期:96年2月5曰 爲第94118699號中文專利範圍無劃線修正本 17131pif.doc
B 口修(¢)1本 申請專利範圍: 1.-種編制相變記憶體元件之方法,包括在編制相變 峨體兀件過程中,基於對—相變材料的電阻的測量而對 提供給該相變記憶體元件之該相變材料的電行控 制, 其中控制電流量包括·· 測量相變記憶體元件之相變材料的電壓;以及 ,产ΐ於Γ則量到的相變材料的電壓而控制提供給相變 元憶體凡件之相變材料的電流量, 其中控制所提供的電流量包括: 準位供給相變材料的電流量,直到所測量到的電壓 早位相對於一麥照電壓值改變;以及 改銳如in量到的電壓準位相對於該參考電壓值已經 改、交,維持電流恆定。 之方、广1°:專利辄圍第1項所述之編制相變記憶體元件 包括=丨2測量到的電壓準位相對於參考電壓的改變 括所測罝到的電壓準位下降到參考電壓值以下。 之方i如Π二利範圍第1項所述之編制相變記憶體元件 r直路:所參:,,以便增加提供給相變二= 量的參考==準位相對於用於控制所提供電流 《如申請專利範圍第3項所述之編制相變記憶體元件 25 1288931 17131pif.doc 之方法’更包括對電流鏡的一個節點進行預充電,其中電 流鏡對提供給相變材料的電流進行控制。 5·如申請專利範圍第4項所述之編制相變記憶體元件 之方法’其中是響應一個啟動信號(P〇wer 〇n Signal)而對節 點預充電。 6·如申請專利範圍第3項所述之編制相變記憶體元件 之方法,更包括對偵測柑變材料之電壓處的節點進行預充 電。 7·如申請專利範圍第6項所述之編制相變記憶體元件 之方法,其中被預充電的節點包括相變記憶體元件的一條 資料線。 8.如申請專利範圍第1項所述之編制相變記憶體元件 之方法’其中提供給相變材料的電流是由電流鏡電路提 供’並且其中維持電流恆定包括當所測量到的電壓下降到 茶考電壓以下時,浮動該電流鏡的一個節點,該節點控制 供給该相變材料的電流。 9·一種編制相變記憶體元件之方法,包括在編制相變 吕己憶體元件過程中,基於對一相變材料的電阻的測量而對 提供給該相變記憶體元件之該相變材料的電流量進行控 制, 其中控制電流量包括: 測量提供給相變記憶體元件之相變材料的電流;以及 基於所測量到的提供給相變材料的電流而對提供給 相變記憶體元件之相變材料的電流量進行控制, 26 1288931 17131pif.doc 其中控制所提供的電流量包括: 增加提供給相變材料的電流量,直到 相對於參考電流值變化;以及 』里至】的電肌 持該量到的電流相對吻 H).如申請專利範圍第9項所述之編制相 ,丨其中所測量到的電流相對於參考電壓的;變包 括所測1到的電流超過參考電流值。 又艾匕 11·一種相變記憶體元件,包括·· 一個包含一相變材料的一相變記憶體單元; 一個偵測電路,該偵測電路被設置 ▲ 記憶體單元之資料線的電壓與/或電流;以及里胃於相變 單元制㈣路被耦接到相變記憶體 記憶體單元之相變材料的電流量進行控0恢供給相變 ,中該偵測電路包括—電壓㈣電路, "中電堡偵測電路被設置 電墨與-轉考電麵行比較的資料線的 是否大於或小於史考雷^h、’基於所測量到的電壓 *中控制器電信號, 被敦置以增加提供給相變帥a鏡,路’該電流鏡電路 偵娜電路所輪出的控 ^早70的電流量,直到電壓 到的電壓小於參考電壓時;=1號指示所測量 、、隹符槌供給相變記憶體單元的 1288931 17131pif.doc 電流量。 12·如申請專利範圍第n項所述之相變記憶體元件, 其中電流鏡電路更回應一個第一控制信號而控制是否將 流提供給相變記憶體單元。 13·如申請專利範圍第12項所述之相變記憶體元件, 其中電流鏡電路包括:
一個第一電晶體,該第一電晶體具有耦接於相變記憶 體單元之資料線與供應電壓之間的受控接線端; / 一個充電儲存元件,該充電儲存元件被耦接於第一 晶體的控制接線端與供應電壓之間; 一個第二電晶體,該第二電晶體響應第一控制俨號而 選擇性地將第一電晶體的控制接線端耦接到供應電· 以及 ’ -個第三電晶體,該第三電晶體響應一個第二控制信 號與電壓侧電路的—個輸$,而選擇性地將第—電晶^ 的控制接線端與充電儲存元件耦接到接地電壓。 14·如申請專利範圍f 13項所述之相變記憶體元件, ,、中充電儲存元件包括—個金屬氧化半導體電容器。 15.—種相變記憶體元件,包括: 個包含一相變材料的一相變記憶體單元; 相變 1固徑制器電路 扣一 、, μ紅市彳态龟路被耦接到相變記情體 早凡,亚且被設置以基於_電路的輸出㈣提供給= 28 1288931 17131pif.doc 記憶體單元之相變材料的電流量進行控制, 其中仙電路包括_個電流偵測電路, Μ制電路被設£以 考電流進行比較,並且基於所測量= 疋 ^於該参考電流而輸出一個控制信號, …其中控彻電路包括—個電流鏡電路,該電流 ^置以增加提供給相變記憶體單摘電流量,直到電产
=電,所輸出的控制信號指示所測量到的電流小於來^ 電且當電流偵測電路所輪出的控制信號指示所測量 W大於*考電鱗,維持提供給相變記憶體單元 電流I。 16·—種相變記憶體元件,包括: 個包括相變材料的相變記憶體單元;以及 在、扁制相變記憶體單元期間,基於對相變材料之電阻 的測量而對提供給相變記憶體單元之相變材料的電流量進 行控制的工具, 其中控制電流的工具包括: 用以測量相變記憶體元件之相變材料的電壓的工 具;以及 “立基於所測量到的相變材料的電壓而控制提供給相變 s己憶體元件之相變材料的電流量的工具, 其中控制所提供的電流量的工具包括: 胃、用以增加提供給相變材料的電流量,直到所測量到的 電壓準位相對於參考電壓值改變的工具;以及 29 1288931 17131pif.doc 變電麗準位相對於參考電®值已μ 欠而用以維持電流量恆定的工具。 匕、、工改 中請專利範圍第16項所述之相變記恃m 增加之電流量相同。㈣里的電私化之前該電流被 1 一8.—種相變記憶體元件,包括: 個包括相變材料的柄變記憶體單元;以及 在編制相變記憶體單 的測量而對提供給相變 =讀枓之電阻 行控制的卫具, 體早兀之相變材料的電流量進 其中控制電流量的工具包括·· 的工irrf提供給相變記憶體糾之相變材料的電流 相變提供給相變材料的電流,而對提供給 η匕體疋件之相變材料的電流量進行控制的工具, /、中用以控制所提供的電流量的工具包括: 電流的電流量’直到所測量到的 對於一個麥考電流值改變的工具;以及 如果所測量到的電流相對於該參考 定,則維持電流恆定的工具。 已、,'工改 苴中圍第18顿狀姆記憶體元件, 的當、f、里到的電流相對於參考電壓的改變包括所測量到 的電流超過參考電流值。 q里幻 20. —種相變記憶體寫入驅動電路,包括: 30 1288931 17131pif.doc 一個被耦接到一相變記憶體之資料線的電流偵測電 路;以及 、一個電流產生電路,該電流產生電路響應一個控制信 唬並且被耦接到相變記憶體之資料線,並且該電流產生電 路被設置以響應該控制信號而為相變記憶體之資料線提供 電流,以及增加提供給相變記憶體之資料線的電流量,直 到電流偵測電路指示該電流偵測電路所測量到的電流大於 一個參考電流,並且當電流偵測電路所測量到的電流指示 該所測量到的電流大於參考電流時,維持提供給相變記憶 體的電流量。 21·—種相變§己憶體寫入驅動電路,包括: -個電壓制電路,被_接到—相變記憶體之資料 線;以及 -個電流產生電路,該電流產生電路響應—個控制信 號並且被耦接到相變記憶體之資料線,並且 路被設置以響應該控雜號而為_記憶紅2線提供 電流,以及增加提供給姆記憶體之:轉_電流量,直 到電壓_電路指不_壓_電路所測量到的電壓小於 一個參柳,並且當電壓_電 J 該所測量到的電壓小於參考電壓時,引的電&扣矿 體的電流量。 \維持提供給相變記憶
TW94118699A 2004-06-19 2005-06-07 Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement TWI288931B (en)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040045849A KR100618836B1 (ko) 2004-06-19 2004-06-19 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법
US11/092,456 US7190607B2 (en) 2004-06-19 2005-03-29 Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement

Publications (2)

Publication Number Publication Date
TW200606947A TW200606947A (en) 2006-02-16
TWI288931B true TWI288931B (en) 2007-10-21

Family

ID=39228495

Family Applications (1)

Application Number Title Priority Date Filing Date
TW94118699A TWI288931B (en) 2004-06-19 2005-06-07 Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement

Country Status (3)

Country Link
EP (1) EP1607981A1 (zh)
JP (1) JP4786948B2 (zh)
TW (1) TWI288931B (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9153960B2 (en) 2004-01-15 2015-10-06 Comarco Wireless Technologies, Inc. Power supply equipment utilizing interchangeable tips to provide power and a data signal to electronic devices
US20070025166A1 (en) * 2005-07-27 2007-02-01 Spansion Llc Program/erase waveshaping control to increase data retention of a memory cell
US7457146B2 (en) * 2006-06-19 2008-11-25 Qimonda North America Corp. Memory cell programmed using a temperature controlled set pulse
JP4524684B2 (ja) * 2006-11-21 2010-08-18 エルピーダメモリ株式会社 メモリ読み出し回路及び方式
KR100801082B1 (ko) * 2006-11-29 2008-02-05 삼성전자주식회사 멀티 레벨 가변 저항 메모리 장치의 구동 방법 및 멀티레벨 가변 저항 메모리 장치
TWI331343B (en) * 2007-03-28 2010-10-01 Nanya Technology Corp A compensation circuit and a memory with the compensation circuit
KR20090123244A (ko) 2008-05-27 2009-12-02 삼성전자주식회사 상 변화 메모리 장치 및 그것의 쓰기 방법
JP4705204B1 (ja) 2009-10-15 2011-06-22 パナソニック株式会社 抵抗変化型不揮発性記憶装置
JP5306283B2 (ja) * 2010-05-20 2013-10-02 株式会社東芝 不揮発性記憶装置及びその駆動方法
US8767482B2 (en) 2011-08-18 2014-07-01 Micron Technology, Inc. Apparatuses, devices and methods for sensing a snapback event in a circuit
CN104715792B (zh) * 2013-12-11 2017-12-15 中国科学院上海微系统与信息技术研究所 具有初始化功能的相变存储器写擦电路及其快速写擦方法
WO2020000230A1 (zh) * 2018-06-27 2020-01-02 江苏时代全芯存储科技股份有限公司 记忆体驱动装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IT1305181B1 (it) * 1998-11-13 2001-04-10 St Microelectronics Srl Dispositivo e metodo di programmazione di celle di memoria nonvolatile con generazione automatica della tensione di programmazione.
US6879525B2 (en) * 2001-10-31 2005-04-12 Hewlett-Packard Development Company, L.P. Feedback write method for programmable memory
EP1326258B1 (en) * 2001-12-27 2016-03-23 STMicroelectronics Srl Single supply voltage, nonvolatile phase change memory device with cascoded column selection and simultaneous word read/write operations
AU2002326868A1 (en) * 2002-09-11 2004-04-30 Ovonyx, Inc. Programming a phase-change material memory
JP4249992B2 (ja) * 2002-12-04 2009-04-08 シャープ株式会社 半導体記憶装置及びメモリセルの書き込み並びに消去方法
US7085154B2 (en) 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device

Also Published As

Publication number Publication date
EP1607981A1 (en) 2005-12-21
JP4786948B2 (ja) 2011-10-05
JP2006004614A (ja) 2006-01-05
TW200606947A (en) 2006-02-16

Similar Documents

Publication Publication Date Title
TWI288931B (en) Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement
US7190607B2 (en) Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement
US7245543B2 (en) Data read circuit for use in a semiconductor memory and a method therefor
US7577024B2 (en) Streaming mode programming in phase change memories
US7885098B2 (en) Non-volatile phase-change memory device and method of reading the same
US8565031B2 (en) Method for reading phase change memory cells having a clamping circuit
TW584852B (en) Semiconductor memory device operating with low current consumption
US7936584B2 (en) Reading phase change memories
US7453715B2 (en) Reading a phase change memory
KR100814608B1 (ko) 비트 특정 기준 레벨을 이용하여 메모리를 판독하는 방법
US7940552B2 (en) Multiple level cell phase-change memory device having pre-reading operation resistance drift recovery, memory systems employing such devices and methods of reading memory devices
TWI400705B (zh) 記憶體單元之電容分壓器感測
US8279664B2 (en) Phase change memory device, memory system, and programming method using variable verification pulses
US8467225B2 (en) Semiconductor memory device and memory cell voltage application method
US20070217253A1 (en) Non-volatile phase-change memory device and associated program-suspend-read operation
WO2007034542A1 (ja) 半導体装置
JP2009099206A (ja) 抵抗変化メモリ装置
JP2006318627A (ja) リセットセル閾値デバイスをトリガすることなく相変化メモリを読み出す方法
TW200527656A (en) Semiconductor device
Bedeschi et al. Bit-line biasing technique for phase-change memories
WO2009070635A1 (en) Analog access circuit for validating chalcogenide memory cells

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees