KR100868105B1 - 저항 메모리 장치 - Google Patents
저항 메모리 장치 Download PDFInfo
- Publication number
- KR100868105B1 KR100868105B1 KR1020060127280A KR20060127280A KR100868105B1 KR 100868105 B1 KR100868105 B1 KR 100868105B1 KR 1020060127280 A KR1020060127280 A KR 1020060127280A KR 20060127280 A KR20060127280 A KR 20060127280A KR 100868105 B1 KR100868105 B1 KR 100868105B1
- Authority
- KR
- South Korea
- Prior art keywords
- resistive memory
- voltage
- filament forming
- filament
- memory cell
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/10—Decoders
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/003—Cell access
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0038—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/004—Reading or sensing circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0083—Write to perform initialising, forming process, electro forming or conditioning
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0088—Write with the simultaneous writing of a plurality of cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/009—Write using potential difference applied between cell electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
- G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
- G11C13/0021—Auxiliary circuits
- G11C13/0069—Writing or programming circuits or methods
- G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/31—Material having complex metal oxide, e.g. perovskite structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/30—Resistive cell, memory material aspects
- G11C2213/32—Material having simple binary metal oxide structure
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
- G11C2213/70—Resistive array aspects
- G11C2213/79—Array wherein the access device being a transistor
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Materials Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
Description
Claims (21)
- 서로 교차하도록 배치된 다수의 워드 라인과 다수의 비트 라인;다수의 저항 메모리 셀로, 상기 각 저항 메모리 셀은 상기 각 워드 라인 및 상기 각 비트 라인 사이에 커플링된 가변 저항 물질과 억세스 소자를 포함하는 다수의 저항 메모리 셀;상기 다수의 저항 메모리 셀 중 소정 저항 메모리 셀을 선택하는 선택 회로; 및상기 선택된 저항 메모리 셀과 커플링된 비트 라인을 통해서 상기 선택된 저항 메모리 셀에 필라멘트 형성 전압을 제공하되, 상기 필라멘트 형성 전압은 소정 전압 레벨에서부터 상기 선택된 저항 메모리 셀의 가변 저항 물질 내에 기설정된 두께의 필라멘트가 형성될 때까지 상승시키는 필라멘트 형성 회로를 포함하는 저항 메모리 장치.
- 제 1항에 있어서, 상기 필라멘트 형성 회로는상기 필라멘트 형성 전압이 제공됨에 따라 상기 저항 메모리 셀을 관통하여 흐르는 셀 전류에 의해 전압 레벨이 변하는 센싱 노드와,상기 센싱 노드의 전압 레벨과, 기준 전압 레벨을 비교하여 그 결과를 출력하는 센싱부와,상기 저항 메모리 셀에 필라멘트 형성 전압을 제공하되, 상기 센싱부의 출력 결과에 따라 상기 필라멘트 형성 전압의 전압 레벨을 상승시키는 필라멘트 형성 전압 제공부를 포함하는 저항 메모리 장치.
- 제 2항에 있어서,상기 센싱부는 상기 센싱 노드의 전압 레벨이 상기 기준 전압 레벨보다 낮음을 나타내는 출력 신호를 제공하고,상기 필라멘트 형성 전압 제공부는 상기 출력 신호를 이용하여 다수의 제어 펄스를 발생시키는 제어 펄스 발생부와, 상기 다수의 제어 펄스를 이용하여 소정 전압 레벨에서부터 전압 레벨이 상승하는 필라멘트 형성 전압을 제공하는 필라멘트 형성 전압 발생부를 포함하는 저항 메모리 장치.
- 청구항 4은(는) 설정등록료 납부시 포기되었습니다.제 3항에 있어서,상기 필라멘트 형성 전압 발생부는 다수의 저항을 포함하는 저항열과, 상기 저항열의 다수의 노드에 각각 커플링되고 상기 제어 펄스에 응답하여 턴온되어 상기 커플링된 노드의 전압을 출력하는 다수의 스위치를 포함하는 저항 메모리 장치.
- 청구항 5은(는) 설정등록료 납부시 포기되었습니다.제 3항에 있어서,상기 필라멘트 형성 전압 발생부는 다수의 전류원과, 상기 전류원과 각각 커플링되고 상기 제어 펄스에 응답하여 턴온되어 상기 커플링된 전류원의 전류를 출력하는 다수의 스위치를 포함하는 저항 메모리 장치.
- 청구항 6은(는) 설정등록료 납부시 포기되었습니다.제 3항에 있어서,상기 필라멘트 형성 전압은 계단형으로(stepwise) 상승하는 저항 메모리 장치.
- 청구항 7은(는) 설정등록료 납부시 포기되었습니다.제 3항에 있어서,상기 필라멘트 형성 전압은 선형으로(linearly) 또는 비선형으로(nonlinearly) 상승하는 저항 메모리 장치.
- 저장되는 데이터에 따라 저항 레벨이 변하는 가변 저항 물질을 포함하는 저항 메모리 셀; 및상기 저항 메모리 셀에 소정 전압 레벨에서부터 계단형, 선형 또는 비선형으로 상승되는 필라멘트 형성 전압을 제공하여, 상기 저항 메모리 셀의 가변 저항 물질 내에 필라멘트를 형성시키는 필라멘트 형성 회로를 포함하는 저항 메모리 장치.
- 삭제
- 삭제
- 제1 및 제2 저항 메모리 셀을 포함하되, 상기 각 저항 메모리 셀은 저장되는 데이터에 따라 저항 레벨이 변하는 가변 저항 물질을 포함하는 메모리 셀 어레이; 및상기 제1 및 제2 저항 메모리 셀에 필라멘트 형성 전압을 각각 제공하여 상기 제1 및 제2 저항 메모리 셀의 가변 저항 물질 내에 필라멘트를 형성하되, 상기 제1 저항 메모리 셀에 제공하는 필라멘트 형성 전압의 전압 레벨과, 상기 제2 저항 메모리 셀에 제공하는 필라멘트 형성 전압의 전압 레벨은 서로 다른 필라멘트 형성 회로를 포함하는 저항 메모리 장치.
- 삭제
- 제 11항에 있어서,상기 필라멘트 형성 회로는 각 저항 메모리 셀에 제공하는 필라멘트 형성 전압을 소정 전압 레벨에서부터 순차적으로 상승시키면서 상기 각 저항 메모리 셀의 가변 저항 물질 내에 기설정된 두께의 필라멘트가 형성되는 전압 레벨을 찾는 저항 메모리 장치.
- 청구항 14은(는) 설정등록료 납부시 포기되었습니다.제 13항에 있어서,상기 필라멘트 형성 전압은 계단형으로(stepwise) 상승하는 저항 메모리 장치.
- 청구항 15은(는) 설정등록료 납부시 포기되었습니다.제 13항에 있어서,상기 필라멘트 형성 전압은 선형으로(linearly) 또는 비선형으로(nonlinearly) 상승하는 저항 메모리 장치.
- 저장되는 데이터에 따라 저항 레벨이 변하는 가변 저항 물질을 포함하는 저항 메모리 셀;상기 저항 메모리 셀을 관통하여 흐르는 셀 전류에 의해 전압 레벨이 변하는 센싱 노드;상기 센싱 노드의 전압 레벨과, 기준 전압 레벨을 비교하여 그 결과를 출력하는 센싱부; 및상기 저항 메모리 셀에 필라멘트 형성 전압을 제공하되, 상기 센싱부의 출력 결과에 따라 상기 필라멘트 형성 전압의 전압 레벨을 조절하는 필라멘트 형성 전압 제공부를 포함하는 저항 메모리 장치.
- 제 16항에 있어서,상기 센싱부는 상기 센싱 노드의 전압 레벨이 상기 기준 전압 레벨보다 낮음을 나타내는 출력 신호를 제공하고,상기 필라멘트 형성 전압 제공부는 상기 출력 신호를 이용하여 다수의 제어 펄스를 발생시키는 제어 펄스 발생부와, 상기 다수의 제어 펄스를 이용하여 소정 전압 레벨에서부터 점차 상승하는 필라멘트 형성 전압을 제공하는 필라멘트 형성 전압 발생부를 포함하는 저항 메모리 장치.
- 청구항 18은(는) 설정등록료 납부시 포기되었습니다.제 17항에 있어서,상기 필라멘트 형성 전압 발생부는 다수의 저항을 포함하는 저항열과, 상기 저항열의 다수의 노드에 각각 커플링되고 상기 제어 펄스에 응답하여 턴온되어 상기 커플링된 노드의 전압을 출력하는 다수의 스위치를 포함하는 저항 메모리 장치.
- 청구항 19은(는) 설정등록료 납부시 포기되었습니다.제 17항에 있어서,상기 필라멘트 형성 전압 발생부는 다수의 전류원과, 상기 전류원과 각각 커플링되고 상기 제어 펄스에 응답하여 턴온되어 상기 커플링된 전류원의 전류를 출력하는 다수의 스위치를 포함하는 저항 메모리 장치.
- 청구항 20은(는) 설정등록료 납부시 포기되었습니다.제 17항에 있어서,
- 청구항 21은(는) 설정등록료 납부시 포기되었습니다.제 17항에 있어서,상기 필라멘트 형성 전압은 선형으로(linearly) 또는 비선형으로(nonlinearly) 상승하는 저항 메모리 장치.
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060127280A KR100868105B1 (ko) | 2006-12-13 | 2006-12-13 | 저항 메모리 장치 |
US11/945,420 US7586776B2 (en) | 2006-12-13 | 2007-11-27 | Nonvolatile memory devices having multi-filament variable resistivity memory cells therein |
TW096147738A TWI463492B (zh) | 2006-12-13 | 2007-12-13 | 電阻式記憶體裝置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020060127280A KR100868105B1 (ko) | 2006-12-13 | 2006-12-13 | 저항 메모리 장치 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR20080054758A KR20080054758A (ko) | 2008-06-19 |
KR100868105B1 true KR100868105B1 (ko) | 2008-11-11 |
Family
ID=39526964
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020060127280A KR100868105B1 (ko) | 2006-12-13 | 2006-12-13 | 저항 메모리 장치 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7586776B2 (ko) |
KR (1) | KR100868105B1 (ko) |
TW (1) | TWI463492B (ko) |
Families Citing this family (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100809339B1 (ko) * | 2006-12-20 | 2008-03-05 | 삼성전자주식회사 | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 |
US20100059729A1 (en) * | 2008-09-09 | 2010-03-11 | Ovonyx, Inc. | Apparatus and method for memory |
JP5127661B2 (ja) * | 2008-10-10 | 2013-01-23 | 株式会社東芝 | 半導体記憶装置 |
US8289748B2 (en) * | 2008-10-27 | 2012-10-16 | Seagate Technology Llc | Tuning a variable resistance of a resistive sense element |
TWI449050B (zh) * | 2009-12-31 | 2014-08-11 | Ind Tech Res Inst | 電阻式記憶體驗證方法及其驗證裝置 |
US8487292B2 (en) * | 2010-03-16 | 2013-07-16 | Sandisk 3D Llc | Resistance-switching memory cell with heavily doped metal oxide layer |
TWI506627B (zh) | 2011-08-30 | 2015-11-01 | Ind Tech Res Inst | 電阻式記憶體及其寫入驗證方法 |
US8730708B2 (en) | 2011-11-01 | 2014-05-20 | Micron Technology, Inc. | Performing forming processes on resistive memory |
JP2013127826A (ja) * | 2011-12-16 | 2013-06-27 | Sharp Corp | 可変抵抗素子の駆動方法 |
US8976568B1 (en) * | 2012-01-20 | 2015-03-10 | Adesto Technologies Corporation | Circuits and methods for programming variable impedance elements |
US9564214B2 (en) * | 2015-03-13 | 2017-02-07 | Kabushiki Kaisha Toshiba | Memory device |
TWI564897B (zh) * | 2015-09-30 | 2017-01-01 | 華邦電子股份有限公司 | 記憶體驅動裝置以及方法 |
US10579290B2 (en) | 2016-03-23 | 2020-03-03 | Winbond Electronics Corp. | Option code providing circuit and providing method thereof |
KR102414183B1 (ko) * | 2017-09-15 | 2022-06-29 | 삼성전자주식회사 | 레퍼런스 셀을 포함하는 저항성 메모리 장치 및 레퍼런스 셀의 제어 방법 |
US10373682B2 (en) * | 2017-12-27 | 2019-08-06 | Sandisk Technologies Llc | Write set operation for memory device with bit line capacitor drive |
TWI669716B (zh) * | 2018-11-09 | 2019-08-21 | 華邦電子股份有限公司 | 記憶體儲存裝置及其電阻式記憶體元件成型方法 |
US10770167B1 (en) * | 2019-02-20 | 2020-09-08 | Winbond Electronics Corp. | Memory storage apparatus and forming method of resistive memory device thereof |
CN111145811B (zh) * | 2019-12-31 | 2021-11-09 | 清华大学 | 阻变存储阵列及其操作方法、阻变存储器电路 |
TWI751537B (zh) | 2020-04-24 | 2022-01-01 | 華邦電子股份有限公司 | 電阻式記憶體儲存裝置及其操作方法 |
US11049559B1 (en) * | 2020-06-11 | 2021-06-29 | Sandisk Technologies Llc | Subthreshold voltage forming of selectors in a crosspoint memory array |
US11915749B2 (en) * | 2021-05-14 | 2024-02-27 | Ememory Technology Inc. | Resistive memory device and forming method thereof with improved forming time and improved forming uniformity |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005228920A (ja) | 2004-02-13 | 2005-08-25 | Kawasaki Microelectronics Kk | アンチヒューズ素子、およびその製造方法、ならびにその書き込み方法 |
KR20060106849A (ko) * | 2003-12-18 | 2006-10-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 저항변화재료의 초기화방법, 저항변화재료를 이용한메모리소자, 가변저항을 포함하는 불휘발성 메모리회로의초기화방법 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
IT1303204B1 (it) | 1998-11-27 | 2000-10-30 | St Microelectronics Srl | Metodo di programmazione di celle di memoria non volatile ad elevataprecisione, con velocita' di programmazione ottimizzata. |
WO2002037500A1 (en) | 2000-10-31 | 2002-05-10 | The Regents Of The University Of California | Organic bistable device and organic memory cells |
US6951805B2 (en) | 2001-08-01 | 2005-10-04 | Micron Technology, Inc. | Method of forming integrated circuitry, method of forming memory circuitry, and method of forming random access memory circuitry |
US6768665B2 (en) | 2002-08-05 | 2004-07-27 | Intel Corporation | Refreshing memory cells of a phase change material memory device |
JP4187197B2 (ja) * | 2002-11-07 | 2008-11-26 | シャープ株式会社 | 半導体メモリ装置の制御方法 |
US7274035B2 (en) | 2003-09-03 | 2007-09-25 | The Regents Of The University Of California | Memory devices based on electric field programmable films |
KR100505709B1 (ko) | 2003-09-08 | 2005-08-03 | 삼성전자주식회사 | 상 변화 메모리 장치의 파이어링 방법 및 효율적인파이어링을 수행할 수 있는 상 변화 메모리 장치 |
KR100699837B1 (ko) * | 2005-04-04 | 2007-03-27 | 삼성전자주식회사 | 반도체 메모리 장치 및 반도체 메모리 장치의 프로그래밍방법 |
US7754085B2 (en) * | 2005-08-25 | 2010-07-13 | The United States Of America As Represented By The Secretary Of The Navy | Magnetomechanical deformations of nonuniform porous magnetic architectures |
WO2008049124A2 (en) * | 2006-10-19 | 2008-04-24 | Boise State University | Magnetomechanical transducer, and apparatus and methods of harvesting energy |
WO2009029953A2 (en) * | 2007-08-30 | 2009-03-05 | Boise State University | Magnetic material with large magnetic-field-induced deformation |
-
2006
- 2006-12-13 KR KR1020060127280A patent/KR100868105B1/ko active IP Right Grant
-
2007
- 2007-11-27 US US11/945,420 patent/US7586776B2/en not_active Expired - Fee Related
- 2007-12-13 TW TW096147738A patent/TWI463492B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20060106849A (ko) * | 2003-12-18 | 2006-10-12 | 마츠시타 덴끼 산교 가부시키가이샤 | 저항변화재료의 초기화방법, 저항변화재료를 이용한메모리소자, 가변저항을 포함하는 불휘발성 메모리회로의초기화방법 |
JP2005228920A (ja) | 2004-02-13 | 2005-08-25 | Kawasaki Microelectronics Kk | アンチヒューズ素子、およびその製造方法、ならびにその書き込み方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI463492B (zh) | 2014-12-01 |
KR20080054758A (ko) | 2008-06-19 |
US7586776B2 (en) | 2009-09-08 |
TW200836195A (en) | 2008-09-01 |
US20080144356A1 (en) | 2008-06-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100868105B1 (ko) | 저항 메모리 장치 | |
KR100809339B1 (ko) | 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법 | |
US10770141B2 (en) | Semiconductor memory devices including a memory array and related method incorporating different biasing schemes | |
JP5028011B2 (ja) | 二種の抵抗体を含む不揮発性メモリ素子 | |
US7663910B2 (en) | Phase change memory device | |
US8861258B2 (en) | Set/reset algorithm which detects and repairs weak cells in resistive-switching memory device | |
JP4088323B1 (ja) | 不揮発性半導体記憶装置 | |
US8422269B2 (en) | Semiconductor memory device | |
US10269404B2 (en) | Resistance change memory | |
JP5911814B2 (ja) | 抵抗変化メモリ | |
US8270201B2 (en) | Semiconductor memory device and method of operating the same | |
JP6038741B2 (ja) | 半導体記憶装置 | |
CN102800360A (zh) | 可变电阻元件的成型处理方法和非易失性半导体存储装置 | |
KR20100068462A (ko) | 저항 변화 메모리 장치 | |
KR20110027939A (ko) | 상변화 메모리 장치, 이를 구비하는 메모리 시스템 및 이의 프로그램 방법 | |
KR100827448B1 (ko) | 저항체를 이용한 비휘발성 메모리 장치 | |
JP2011198445A (ja) | 半導体記憶装置 | |
JP5713942B2 (ja) | 抵抗変化型不揮発性半導体記憶装置 | |
KR102487755B1 (ko) | 교차점 메모리 어레이 내의 셀렉터들의 서브임계 전압 형성 | |
JP2011175716A (ja) | 半導体記憶装置 | |
KR101077426B1 (ko) | 반도체 메모리 장치 | |
JP5634367B2 (ja) | 半導体記憶装置 | |
KR101101999B1 (ko) | 저항 변화 메모리 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20121031 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20131031 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20141031 Year of fee payment: 7 |
|
FPAY | Annual fee payment |
Payment date: 20151030 Year of fee payment: 8 |
|
FPAY | Annual fee payment |
Payment date: 20181031 Year of fee payment: 11 |
|
FPAY | Annual fee payment |
Payment date: 20191031 Year of fee payment: 12 |