TWI564897B - 記憶體驅動裝置以及方法 - Google Patents
記憶體驅動裝置以及方法 Download PDFInfo
- Publication number
- TWI564897B TWI564897B TW104132025A TW104132025A TWI564897B TW I564897 B TWI564897 B TW I564897B TW 104132025 A TW104132025 A TW 104132025A TW 104132025 A TW104132025 A TW 104132025A TW I564897 B TWI564897 B TW I564897B
- Authority
- TW
- Taiwan
- Prior art keywords
- voltage
- random access
- write
- access memory
- resistive random
- Prior art date
Links
Landscapes
- Read Only Memory (AREA)
Description
本發明係有關於一種電阻式隨機存取記憶體之驅動裝置以及方法,特別係有關於一種選擇電阻式隨機存取記憶體之形成(forming)電壓之裝置以及方法。
在積體電路中,電阻式隨機存取記憶體(resistive random access memory,RRAM)係為下一代非揮發性記憶體元件之整合技術。電阻式隨機存取記憶體係為包括複數電阻式隨機存取記憶體單元之架構,其中每一電阻式隨機存取記憶體單元係利用阻抗值,而非利用電荷,儲存一位元的資料。特別的是,每一電阻式隨機存取記憶體單元包括一電阻式金屬層,其阻抗值能夠調整以代表邏輯「0」或邏輯「1」,也就是低阻抗狀態代表邏輯「0」,高阻抗狀態代表邏輯「1」。電阻式隨機存取記憶體裝置的操作原則係為,通常作為絕緣之介電材料可在夠高的電壓之作用下而形成導電絲(filament)或導電路徑(conduction path)。導電絲或導電路徑的形成係為電阻式隨機存取記憶體之形成操作(forming operation),該夠高的電壓稱之為形成電壓。
導電路徑的形成可經由不同的機制,包括缺陷、金屬遷移及其他的機制所產生。各種不同的介電材料皆可用於
電阻式隨機存取記憶體,就算導電絲或導電路徑形成,也可被重置(reset)(也就是,打斷導電絲或導電路徑而產生高阻抗)或利用適當的偏壓而設置(set)(也就是重新形成導電絲或導電路徑,而產生較低的阻抗)。
由於製程的變異,使得每一個電阻式隨機存取記憶體單元進行形成操作(forming operation)時所需的形成電壓差異相當大,往往造成電阻式隨機記憶體單元不可回復之形變。為了精準地對每一個電阻式隨機存取記憶體單元完成形成操作,因此我們需要一個有效的記憶體驅動裝置以及方法。
有鑑於此,本發明提出一種記憶體驅動裝置,適用於一電阻式隨機存取記憶體陣列,該電阻式隨機存取記憶體陣列包括多個電阻式隨機存取記憶體單元,該記憶體驅動裝置包括:一電壓產生器、一電流偵測器以及一控制器。上述電壓產生器產生一寫入電壓,其中上述多個電阻式隨機存取記憶體單元的其中一者接收上述寫入電壓而產生一寫入電流。上述電流偵測器偵測上述寫入電流。上述控制器執行一驅動程序,其中上述驅動程序包括:執行一試產程序,取得上述寫入電壓之一電壓分佈;根據上述電壓分佈,決定上述寫入電壓之一初始電壓以及一最大電壓;根據一選擇信號選取上述多個電阻式隨機存取記憶體單元;提供上述寫入電壓至所選取之電阻式隨機存取記憶體單元,且上述寫入電壓介於上述初始電壓與上述最大電壓之間;判斷上述寫入電流是否大於一參考電流;以及當上述寫入電流大於上述參考電流時,利用上述選擇信號選取另
一電阻式隨機存取記憶體單元。
根據本發明之一實施例,上述寫入電壓自上述初始電壓開始遞增提供至所選取之電阻式隨機存取記憶體單元,且當上述寫入電流不大於上述參考電流時,上述驅動程序更包括:當上述寫入電流不大於上述參考電流時,增加上述寫入電壓;判斷上述寫入電壓是否大於上述最大電壓;當上述寫入電壓不大於上述最大電壓時,輸出上述已增加之寫入電壓並判斷上述寫入電流是否大於上述參考電流;當上述寫入電壓大於上述最大電壓時,判斷一量測次數是否小於一既定次數,其中上述量測次數係為判斷上述寫入電流是否大於上述參考電流之次數;當判斷上述量測次數小於上述既定次數時,輸出為上述最大電壓之上述寫入電壓;以及當判斷上述量測次數不小於上述既定次數時,進行冗餘修復。
根據本發明之一實施例,當上述寫入電流大於上述參考電流時,上述驅動程序更包括:判斷是否具有未選取之上述另一電阻式隨機存取記憶體單元;當具有未選取之上述另一電阻式隨機存取記憶體單元時,利用上述選擇信號選取上述另一電阻式隨機存取記憶體單元;以及輸出為上述初始電壓之上述寫入電壓。
根據本發明之一實施例,更包括一試產電阻式隨機存取記憶體陣列,且該試產電阻式隨機存取記憶體陣列包括多個試產電阻式隨機存取記憶體單元,上述試產程序包括:利用上述選擇信號,選取上述試產電阻式隨機存取記憶體陣列之上述多個試產電阻式隨機存取記憶體單元的其中一者;利用上
述電壓產生器,輸出上述寫入電壓,其中上述寫入電壓為一預設電壓;判斷上述寫入電流是否大於上述參考電流;當上述寫入電流不大於上述參考電流時,將上述寫入電壓增加一既定增量,並判斷已增加上述既定增量的上述寫入電壓是否大於一參考電壓;以及當已增加上述既定增量的上述寫入電壓不大於上述參考電壓時,輸出已增加上述既定增量的上述寫入電壓。
根據本發明之一實施例,上述試產程序更包括:當上述寫入電流大於上述參考電流時,將對應之上述寫入電壓儲存於一暫存器而為上述電壓分佈;判斷選取之上述試產電阻式隨機存取記憶體單元之一量測數目是否小於一既定批量;當上述量測數目小於上述既定批量時,利用上述選擇信號選取另一試產電阻式隨機存取記憶體單元;當上述量測數目不小於上述既定批量時,利用儲存於上述暫存器之上述寫入電壓,計算上述初始電壓以及上述最大電壓。
根據本發明之一實施例,上述電壓分佈包括儲存於上述暫存器之上述寫入電壓之一平均值以及一標準差,上述初始電壓係不小於上述平均值減去0.5V且不大於上述平均值加上0.5V。
根據本發明之一實施例,上述初始電壓係大於0V,且上述初始電壓係不小於上述平均值減去一既定倍數之上述標準差再減去0.3V且不大於上述平均值加上0.5V。上述最大電壓係不小於上述平均值以及上述既定倍數之上述標準差之和且不大於上述平均值以及上述既定倍數之上述標準差之和加上0.5V。。
本發明更提出一種記憶體驅動方法,適用於選取一電阻式隨機存取記憶體陣列之一電阻式隨機存取記憶體單元,且對上述電阻式隨機存取記憶體單元施加一寫入電壓而產生一寫入電流,包括:取得上述寫入電壓之一電壓分佈;根據上述電壓分佈,決定上述寫入電壓之一初始電壓以及一最大電壓;選取上述電阻式隨機存取記憶體單元;提供上述寫入電壓至所選取之電阻式隨機存取記憶體單元,且上述寫入電壓介於上述初始電壓與上述最大電壓之間;判斷上述寫入電流是否大於一參考電流;以及當上述寫入電流大於上述參考電流時,選取另一電阻式隨機存取記憶體單元。
根據本發明之一實施例,上述寫入電壓自上述初始電壓開始遞增提供至所選取之電阻式隨機存取記憶體單元,且當上述寫入電流不大於上述參考電流時,更包括:當上述寫入電流不大於上述參考電流時,增加上述寫入電壓;判斷上述寫入電壓是否大於上述最大電壓;當上述寫入電壓不大於上述最大電壓時,輸出上述已增加之寫入電壓並判斷上述寫入電流是否大於上述參考電流;當上述寫入電壓大於上述最大電壓時,判斷一量測次數是否小於一既定次數,其中上述量測次數係為判斷上述寫入電流是否大於上述參考電流之次數;當判斷上述量測次數小於上述既定次數時,輸出為上述最大電壓之上述寫入電壓;以及當判斷上述量測次數不小於上述既定次數時,進行冗餘修復。
根據本發明之一實施例,當上述寫入電流大於上述參考電流時,上述驅動程序更包括:判斷是否具有未選取之
上述另一電阻式隨機存取記憶體單元;當具有未選取之上述另一電阻式隨機存取記憶體單元時,選取上述另一電阻式隨機存取記憶體單元;以及輸出為上述初始電壓之上述寫入電壓。
根據本發明之一實施例,上述試產程序包括:選取一試產電阻式隨機存取記憶體陣列之一試產電阻式隨機存取記憶體單元;輸出上述寫入電壓,其中上述寫入電壓為一預設電壓;判斷上述寫入電流是否大於上述參考電流;以及當上述寫入電流不大於上述參考電流時,將上述寫入電壓增加一既定增量,並判斷已增加上述既定增量的上述寫入電壓是否大於一參考電壓;以及當已增加上述既定增量的上述寫入電壓不大於上述參考電壓時,輸出已增加上述既定增量的上述寫入電壓。
根據本發明之一實施例,上述取得上述電壓分佈之步驟更包括:當上述寫入電壓大於上述參考電壓時,將對應之上述寫入電壓儲存於一暫存器而為上述電壓分佈;判斷選取之上述試產電阻式隨機存取記憶體單元之一量測數目是否小於一既定批量;當上述量測數目小於上述既定批量時,選取另一試產電阻式隨機存取記憶體單元;當上述量測數目不小於上述既定批量時,利用儲存於上述暫存器之上述寫入電壓,計算上述初始電壓以及上述最大電壓。
根據本發明之一實施例,上述電壓分佈包括儲存於上述暫存器之上述寫入電壓之一平均值以及一標準差,上述初始電壓係不小於上述平均值減去0.5V且不大於上述平均值加上0.5V。
根據本發明之一實施例,上述初始電壓係大於0V,且上述初始電壓係不小於上述平均值減去一既定倍數之上述標準差再減去0.3V且不大於上述平均值加上0.5V。上述最大電壓係不小於上述平均值以及上述既定倍數之上述標準差之和且不大於上述平均值以及上述既定倍數之上述標準差之和加上0.5V。
100‧‧‧記憶體驅動裝置
101‧‧‧電壓產生器
102‧‧‧電阻式隨機存取記憶體陣列
103‧‧‧電流偵測器
104‧‧‧控制器
200‧‧‧電壓分佈
201‧‧‧第一分佈曲線
202‧‧‧第二分佈曲線
401‧‧‧第一時間點
402‧‧‧第二時間點
VD‧‧‧寫入電壓
SC‧‧‧選擇信號
ID‧‧‧寫入電流
PW1‧‧‧第一既定時間
PW2‧‧‧第二既定時間
VDI‧‧‧初始電壓
VDM‧‧‧最大電壓
△VD‧‧‧既訂增量
M‧‧‧平均值
σ‧‧‧標準差
S301~S313、S51~S60‧‧‧步驟流程
第1圖係顯示根據本發明之一實施例所述之記憶體驅動裝置之方塊圖;第2圖係顯示根據本發明之一實施例所述之電壓分佈之示意圖;第3圖係顯示根據本發明之一實施例所述之記憶體驅動方法之流程圖;第4圖係顯示根據本發明之一實施例所述之寫入電壓VD之示意圖;以及第5圖係顯示根據本發明之一實施例所述之試產程序之流程圖。
為使本發明之上述目的、特徵和優點能更明顯易懂,下文特例舉一較佳實施例,並配合所附圖式,來作詳細說明如下:以下將介紹係根據本發明所述之較佳實施例。必須要說明的是,本發明提供了許多可應用之發明概念,在此所
揭露之特定實施例,僅是用於說明達成與運用本發明之特定方式,而不可用以侷限本發明之範圍。
第1圖係顯示根據本發明之一實施例所述之記憶體驅動裝置之方塊圖。如第1圖所示,記憶體驅動裝置100包括電壓產生器101、電阻式隨機存取記憶體陣列102、電流偵測器103以及控制器104。電壓產生器101用以產生寫入電壓VD,電阻式隨機存取記憶體陣列102根據選擇信號SC,選取電阻式隨機存取記憶體陣列102中電阻式隨機存取記憶體單元之一者接收寫入電壓VD而產生寫入電流ID。電流偵測器103用以偵測選取之電阻式隨機存取記憶體單元所產生之寫入電流ID。
根據本發明之一實施例,當控制器104執行驅動程序時,用以對電阻式隨機存取記憶體陣列102之每一電阻式隨機存取記憶體單元進行形成操作。在控制器104執行驅動程序的前期,控制器104先執行一試產(pilot run)程序,針對一既定批量的電阻式隨機存取記憶體單元進行形成操作,並將上述既定批量的電阻式隨機存取記憶體單元所需的寫入電壓VD記錄為一電壓分佈。下文中將詳細介紹試產程序之詳細步驟及其說明。根據本發明之一實施例,既定批量係為100位元。根據本發明之另一實施例,既定批量可由使用者根據統計理論自行選擇合理的批量。
接著,控制器104根據試產程序得到之寫入電壓分佈,決定實際用以對電阻式隨機存取記憶體陣列102之每一電阻式隨機存取記憶體單元進行形成操作之寫入電壓VD之初始電壓VDI以及最大電壓VDM,並對電阻式隨機存取記憶體陣列
102之電阻式隨機存取記憶體單元執行驅動程序,用以將電阻式隨機存取記憶體陣列102之每一電阻式隨機存取記憶體單元進行形成操作。
根據本發明之一實施例,執行試產程序之既定批量的電阻式隨機存取記憶體單元,由於已經完成了形成操作,因此不會再進行驅動程序。根據本發明之一實施例,執行試產程序之電阻式隨機存取記憶體單元係與執行驅動程序之電阻式隨機存取記憶體單元同屬於電阻式隨機存取記憶體陣列102。
根據本發明之另一實施例,執行試產程序之電阻式隨機存取記憶體單元係與執行驅動程序之電阻式隨機存取記憶體單元係屬於不同電阻式隨機存取記憶體陣列。也就是,試產電阻式隨機存取記憶體陣列(第1圖並未顯示)之試產電阻式隨機存取記憶體單元用以進行試產程序;而電阻式隨機存取記憶體陣列102之電阻式隨機存取記憶體單元用以進行驅動程序。
第2圖係顯示根據本發明之一實施例所述之電壓分佈之示意圖。如第2圖所示,電壓分佈200係為寫入電壓VD與位元數之分佈圖,第一分佈曲線201表示進行試產程序時,針對既定批量進行試產程序之寫入電壓分佈。第二分佈曲線202則代表進行驅動程序時,實際對電阻式隨機存取記憶體陣列102之每一電阻式隨機存取記憶體單元進行形成操作時之寫入電壓VD分佈。
本實施例中,試產程序的既定批量為100位元之電
阻式隨機存取記憶體單元;而有1百萬位元(1Mb,亦即1,048,576位元)之電阻式隨機存取記憶體單元是根據第一分佈曲線201決定寫入電壓VD之初始電壓VDI以及最大電壓VDM,以進行驅動程序。由於第一分佈曲線201以及第二分佈曲線202所對應之電阻式隨機存取記憶體單元係取自同一母體(即電阻式隨機存取記憶體陣列102),因此第一分佈曲線201之平均值M以及標準差σ,理應相當接近第二分佈曲線202之分佈情況。也就是,第一分佈曲線201以及第二分佈曲線202具有相近的平均值以及標準差。根據本發明之一實施例,由於藉由試產程序推得第二分佈曲線202所需的寫入電壓VD之平均值M以及標準差σ,而第二分佈曲線202代表1百萬位元(1Mb)之分佈情況,因此在覆蓋1百萬位元(1Mb)的情況下,根據常態分佈的理論,此時驅動程序所需的最大電壓VDM可為平均值M加上4.76倍的標準差σ。驅動程序所需的最小電壓VDmin可為平均值M減去4.76倍的標準差σ。進一步地,於一些實施例中,在覆蓋1百萬位元的情況下,驅動程序所需的最大電壓VDM可不小於平均值M以及4.76倍的標準差之和且不大於平均值M以及4.76倍的標準差之和加上0.5V。驅動程序所需的最小電壓VDmin係大於0V且不小於平均值M減去4.76倍的標準差σ減去0.3V。藉此,於試產程序之後的驅動程序時,當控制器104選擇初始電壓VDI為符合上述條件的最小電壓VDmin,並選擇符合上述條件的最大電壓VDM,可提供較廣且較彈性的寫入電壓輸出範圍,並且避免初始電壓設定過大而對某些電阻式隨機存取記憶體單元造成傷害,且更能確保電阻式隨機存取記憶體陣列102
之每一電阻式隨機存取記憶體單元都能完成形成操作。
根據本發明之一實施例,根據試產程序對既定批量進行形成操作所產生之第一分佈曲線201,控制器104可選擇初始電壓VDI為第一分佈曲線201之平均值M,選擇最大電壓VDM為平均值M加上4.76倍的標準差σ,用以進行驅動程序。藉此,相較於將初始電壓VDI設定為最小電壓VDmin,本實施例可提高驅動效率,節省驅動程序所需花費時間。根據本發明之另一實施例,設計者可根據經驗以及其他的因素,自行調整初始電壓VDI以及最大電壓VDM,以增加生產效率。舉例來說,於一些實施例中,驅動程序所需的初始電壓VDI可不小於平均值減去0.5V且不大於平均值加上0.5V。於另一些實施例中,驅動程序所需的初始電壓VDI可選自大於零且不小於根據試產程序所得出的寫入電壓分佈的平均值M減去一既定倍數之標準差σ再減去0.3V且不大於平均值M加上0.5V的任一數值。
當決定了初始電壓VDI以及最大電壓VDM後,控制器104利用選擇信號SC選擇電阻式隨機存取記憶體陣列102之一電阻式隨機存取記憶體單元進行驅動程序,以完成對電阻式隨機存取記憶體陣列102之形成操作。當選擇了電阻式隨機存取記憶體陣列102之電阻式隨機存取記憶體單元之一者時,控制器104利用電壓產生器101將寫入電壓VD自初始電壓VDI逐漸增加至最大電壓VDM,並且於每次寫入電壓VD增加一既定增量之前判斷選擇之電阻式隨機存取記憶體單元所產生之寫入電流ID是否大於參考電流。
當選擇之電阻式隨機存取記憶體單元所產生的寫入電流ID大於參考電流時,代表該電阻式隨機存取記憶體單元之導電絲已經形成,並且該電阻式隨機存取記憶體單元已經由高阻抗狀態轉變為低阻抗狀態。
根據本發明之一實施例,參考電流係設定為1μA。根據本發明之另一實施例,設計者可自行設定適當的參考電流,作為判斷是否完成形成操作之依據。因此,當寫入電流ID大於參考電流時,代表形成操作已經完成,控制器104更利用選擇信號SC選擇下一個電阻式隨機存取記憶體單元,以完成對整個電阻式隨機存取記憶體陣列102之形成操作。
第3圖係顯示根據本發明之一實施例所述之記憶體驅動方法之流程圖。以下針對第3圖之敘述,將搭配第1圖以及第2圖以利詳細說明。首先,執行步驟S301,控制器104執行試產程序,以針對一既定批量的電阻式隨機存取記憶體單元進行形成操作,並將上述既定批量的電阻式隨機存取記憶體單元所需的寫入電壓VD記錄為一電壓分佈(例如第2圖所示之第一分佈曲線201)。
接著,控制器104根據第一分佈曲線201,決定對電阻式隨機存取記憶體陣列102進行驅動程序之寫入電壓VD的初始電壓VDI以及最大電壓VDM(步驟S302)。根據本發明之一實施例,試產程序以及驅動程序分別針對不同的電阻式隨機存取記憶體單元進行形成操作。
當決定了初始電壓VDI以及最大電壓VDM後,控制器104利用選擇信號SC選取電阻式隨機存取記憶體陣列102之
電阻式隨機存取記憶體單元之一者進行驅動程序(步驟S303)。隨後,控制器104利用電壓產生器101輸出初始電壓VDI作為寫入電壓VD(步驟S304),並且控制器104根據電流偵測器103所偵測之寫入電流ID,判斷寫入電流ID是否大於參考電流(步驟S305),以判斷選擇之電阻式隨機存取記憶體單元是否已經完成了形成操作。
根據本發明之一實施例,控制器104利用電壓產生器101於一既定期間中輸出寫入電壓VD後,於下一個該既定期間中停止輸出寫入電壓VD,並且電流偵測器103於寫入電壓VD停止輸出時,量測寫入電流ID之大小。根據本發明之一實施例,該既定期間可為數微秒(micro-second)至數百微秒之間。根據本發明之另一實施例,輸出寫入電壓VD之時間以及停止輸出寫入電壓VD之時間不相同,可根據設計者之經驗而決定時間長度。
於步驟S305,當寫入電流ID不大於參考電流時,代表形成操作並未完成,接下來控制器104將執行步驟S306,而將寫入電壓VD增加一既訂增量,並且判斷寫入電壓VD是否大於最大電壓VDM(步驟S307)。當寫入電壓VD不大於最大電壓VDM時,輸出增加既定增量之寫入電壓(步驟S308),並回到步驟S305,再次判斷寫入電流ID是否大於參考電流。當寫入電壓VD大於最大電壓VDM時,控制器104判斷量測次數是否小於既定次數(步驟S309)。
根據本發明之一實施例,量測次數係為控制器104判斷寫入電流是否大於參考電流之次數,亦即控制器104執行
步驟S305之次數,既定次數用以限制控制器104執行步驟S305之次數。根據本發明之另一實施例,量測次數係為控制器104判斷寫入電壓VD大於最大電壓VDM之次數,既定次數用以限制控制器104利用電壓產生器101產生寫入電壓VD等於最大電壓VDM之次數。
回到步驟S309,當控制器104判斷量測次數小於既定次數時,控制器104利用電壓產生器102輸出為最大電壓VDM之寫入電壓VD(步驟S310),隨後控制器104再回到步驟S305,判斷寫入電流ID是否大於參考電流。
當控制器104判斷量測次數不小於既定次數時,控制器104對選擇之電阻式隨機存取記憶體單元進行冗餘修復(redundancy repair)(步驟S311)。其中,冗餘修復是透過少量額外的備援記憶體單元及電路處理,用來修復並替代製程缺陷引起的硬失效問題,目的是為了提高記憶體之良率。接著,控制器104判斷電阻式隨機存取記憶體陣列102中,是否具有未選取之電阻式隨機存取記憶體單元(步驟S312)。當判斷電阻式隨機存取記憶體陣列102中具有未選取之電阻式隨機存取記憶體單元時,控制器104利用選擇信號SC選取另一電阻式隨機存取記憶體單元(步驟S313)。
於步驟S305中,當控制器104判斷寫入電流ID大於參考電流時,代表選取之電阻式隨機存取記憶體單元之形成操作已經完成,因此控制器104執行步驟S312,以判斷是否繼續針對電阻式隨機存取記憶體陣列102中之下一個電阻式隨機存取記憶體單元進行驅動程序(步驟S313)。
第4圖係顯示根據本發明之一實施例所述之寫入電壓VD之示意圖。如第4圖所示,控制器104首先利用電壓產生器101輸出為初始電壓VDI之寫入電壓VD,並且初始電壓VDI維持第一既定時間PW1,當第一既定時間PW1結束後,控制器104於第一時間點401根據電流偵測器103所偵測之寫入電流ID,判斷寫入電流ID是否大於參考電流。
當寫入電流ID不大於參考電流時,代表形成操作並未完成,因此控制器104將寫入電壓VD增加既訂增量△VD並維持第二既定時間PW2,當第二既定時間PW2結束後,控制器104於第二時間點402根據電流偵測器103所偵測之寫入電流ID,判斷寫入電流ID是否大於參考電流。根據本發明之一實施例,第一既定時間PW1以及第二既定時間PW2係為數微秒(micro-second)至數百微秒之間;根據本發明之另一實施例,第一既定時間PW1以及第二既定時間PW2不相同,可根據設計者之經驗而決定。
當寫入電壓VD增加既訂增量△VD後大於最大電壓VDM時,控制器104輸出寫入電壓VD為最大電壓VDM。根據本發明之一實施例,控制器104利用電壓產生器101產生寫入電壓VD等於最大電壓VDM之次數係小於既定次數。
下文中,將針對試產程序(即步驟S301)以及如何決定初始電壓VDI以及最大電壓VDM(即步驟S302)進行詳細說明。第5圖係顯示根據本發明之一實施例所述之試產程序之流程圖。以下針對第5圖之敘述,將搭配第1圖以及第2圖以利詳細說明。首先,控制器104選取一電阻式隨機存取記憶體
單元(步驟S51),以進行試產程序。根據本發明之一實施例,控制器104選取電阻式隨機存取記憶體陣列102之電阻式隨機存取記憶體單元之一者,進行試產程序。
根據本發明之另一實施例,控制器104選取試產電阻式隨機存取記憶體陣列(第1圖並未顯示)之試產電阻式隨機存取記憶體單元之一者,進行試產程序,其中試產電阻式隨機存取記憶體陣列係與電阻式隨機存取記憶體陣列為不同的記憶體陣列。根據本發明之另一實施例,控制器104選擇電阻式隨機存取記憶體陣列102中未經試產程序處理之電阻式隨機存取記憶體單元,進行驅動程序。
接著,控制器104利用電壓產生器101輸出一預設電壓作為寫入電壓VD(步驟S52)。根據本發明之一實施例,預設電壓係為0V;根據本發明之另一實施例,使用者可自行設定預設電壓之電壓值,以縮短試產程序之時間。並且,控制器104根據電流偵測器103所偵測之寫入電流ID,判斷寫入電流ID是否大於參考電流(步驟S53),以判斷選擇之電阻式隨機存取記憶體單元是否已經完成了形成操作。
根據本發明之一實施例,控制器104利用電壓產生器101於一既定期間中輸出寫入電壓VD後,於下一個該既定期間中停止輸出寫入電壓VD,且電流偵測器103於寫入電壓VD停止輸出時,量測寫入電流ID之大小。根據本發明之一實施例,該既定期間可為數微秒至數百微秒之間;根據本發明之另一實施例,輸出寫入電壓VD之時間以及停止輸出寫入電壓VD之時間不相同,並可根據設計者之經驗而決定時間長度。
於步驟S53中,當寫入電流ID不大於參考電流時,代表形成操作並未完成,因此控制器104進入步驟S54而將寫入電壓VD增加一既訂增量,控制器104更判斷寫入電壓VD是否大於參考電壓(步驟S55)。當寫入電壓VD大於參考電壓時,控制器104將寫入電壓設定為參考電壓(步驟S56),並且控制器104執行步驟S58,將寫入電壓VD記錄下來。當寫入電壓VD不大於參考電壓時,控制器104執行步驟S57,輸出增加既定增量之寫入電壓至選取之電阻式隨機存取記憶體單元,並且回到步驟S53。
於步驟S53中,當控制器104判斷寫入電流ID大於參考電流時,代表選取之電阻式隨機存取記憶體單元之形成操作已經完成,因此控制器104執行步驟S58,以將成功完成形成操作之寫入電壓VD記錄下來。
並且,控制器104判斷試產數目是否小於既定批量(步驟S59)。根據本發明之一實施例,既定批量係為100位元;根據本發明之另一實施例,使用者可自行設定既定批量之大小,使得既定批量的樣本數夠大,以致於試產程序所產生之寫入電壓之電壓分佈足以代表所有的電阻式隨機存取記憶體單元之特性。
當判斷量測數目小於既定批量時,控制器104回到步驟S51選取下一個電阻式隨機存取記憶體單元;當判斷量測數目不小於既定批量時,控制器104根據試產程序所得之第一分佈曲線201,計算驅動程序之寫入電壓VD之初始電壓VDI以及最大電壓VDM(步驟S60)。
根據本發明之一實施例,第5圖所示之試產程序用以找出既定批量之電阻式隨機存取記憶體單元之每一者的確切寫入電壓VD,而得到第2圖之第一分佈曲線201。根據本發明之一實施例,控制器104利用第一分佈曲線201之平均值M,決定驅動程序之初始電壓VDI,並且決定驅動程序之最大電壓VDM係為第一分佈曲線201之平均值M與4.76倍的標準差σ之和。根據本發明之另一實施例,控制器104選擇初始電壓VDI為平均值M減去4.76倍的標準差σ,用以進行驅動程序。根據本發明之另一實施例,設計者可根據經驗以及其他的因素,自行調整或選擇初始電壓VDI以及最大電壓VDM,以增加生產效率。
由於電阻式隨機存取記憶體單元之間的形成電壓差異很大,若以固定電壓針對所有的電阻式隨機存取記憶體單元進行形成操作的話,往往會造成電阻式隨機存取記憶體單元過度形成(over-forming)的問題。根據本發明揭露之記憶體驅動裝置以及方法,能夠適應性地選擇適合每一電阻式隨機存取記憶體單元之寫入電壓,因此能夠大幅的降低過度形成發生的問題。
以上敘述許多實施例的特徵,使所屬技術領域中具有通常知識者能夠清楚理解本說明書的形態。所屬技術領域中具有通常知識者能夠理解其可利用本發明揭示內容為基礎以設計或更動其他製程及結構而完成相同於上述實施例的目的及/或達到相同於上述實施例的優點。所屬技術領域中具有通常知識者亦能夠理解不脫離本發明之精神和範圍的等效構
造可在不脫離本發明之精神和範圍內作任意之更動、替代與潤飾。
100‧‧‧記憶體驅動裝置
101‧‧‧電壓產生器
102‧‧‧電阻式隨機存取記憶體陣列
103‧‧‧電流偵測器
104‧‧‧控制器
VD‧‧‧寫入電壓
SC‧‧‧選擇信號
ID‧‧‧寫入電流
Claims (18)
- 一種記憶體驅動裝置,適用於一電阻式隨機存取記憶體陣列,該電阻式隨機存取記憶體陣列包括多個電阻式隨機存取記憶體單元,該記憶體驅動裝置包括:一電壓產生器,產生一寫入電壓,其中上述電阻式隨機存取記憶體單元的其中一者接收上述寫入電壓而產生一寫入電流;一電流偵測器,偵測上述寫入電流;以及一控制器,執行一驅動程序,其中上述驅動程序包括:執行一試產程序,取得上述寫入電壓之一電壓分佈;根據上述電壓分佈,決定上述寫入電壓之一初始電壓以及一最大電壓;根據一選擇信號選取上述多個電阻式隨機存取記憶體單元的其中一者;提供上述寫入電壓至所選取之電阻式隨機存取記憶體單元,且上述寫入電壓介於上述初始電壓與上述最大電壓之間;判斷上述寫入電流是否大於一參考電流;以及當上述寫入電流大於上述參考電流時,利用上述選擇信號選取另一電阻式隨機存取記憶體單元。
- 如申請專利範圍第1項所述之記憶體驅動裝置,其中上述寫入電壓自上述初始電壓開始遞增提供至所選取之電阻式隨機存取記憶體單元,且當上述寫入電流不大於上述參考電流時,上述驅動程序更包括: 增加上述寫入電壓;判斷上述寫入電壓是否大於上述最大電壓;當上述寫入電壓不大於上述最大電壓時,輸出上述已增加之寫入電壓並判斷上述寫入電流是否大於上述參考電流;當上述寫入電壓大於上述最大電壓時,判斷一量測次數是否小於一既定次數,其中上述量測次數係為判斷上述寫入電流是否大於上述參考電流之次數;當判斷上述量測次數小於上述既定次數時,輸出為上述最大電壓之上述寫入電壓;以及當判斷上述量測次數不小於上述既定次數時,進行冗餘修復。
- 如申請專利範圍第1項所述之記憶體驅動裝置,其中當上述寫入電流大於上述參考電流時,上述驅動程序更包括:判斷是否具有未選取之上述另一電阻式隨機存取記憶體單元;當具有未選取之上述另一電阻式隨機存取記憶體單元時,利用上述選擇信號選取上述另一電阻式隨機存取記憶體單元;以及輸出為上述初始電壓之上述寫入電壓。
- 如申請專利範圍第1項所述之記憶體驅動裝置,其中上述試產程序包括:利用上述選擇信號,選取上述多個電阻式隨機存取記憶體單元的其中一者;利用上述電壓產生器,輸出上述寫入電壓至選取之上述電 阻式隨機存取記憶體單元,其中上述寫入電壓為一預設電壓;判斷上述寫入電流是否大於上述參考電流;當上述寫入電流不大於上述參考電流時,將上述寫入電壓增加一既定增量,並判斷已增加上述既定增量的上述寫入電壓是否大於一參考電壓;以及當已增加上述既定增量的上述寫入電壓不大於上述參考電壓時,輸出已增加上述既定增量的上述寫入電壓至選取之上述電阻式隨機存取記憶體單元。
- 如申請專利範圍第4項所述之記憶體驅動裝置,其中上述試產程序更包括:當上述寫入電流大於上述參考電流時,將對應之上述寫入電壓儲存於一暫存器而為上述電壓分佈;判斷選取之上述電阻式隨機存取記憶體單元之一量測數目是否小於一既定批量;當上述量測數目小於上述既定批量時,利用上述選擇信號選取另一電阻式隨機存取記憶體單元;當上述量測數目不小於上述既定批量時,利用儲存於上述暫存器之上述寫入電壓,計算上述初始電壓以及上述最大電壓。
- 如申請專利範圍第5項所述之記憶體驅動裝置,更包括一試產電阻式隨機存取記憶體陣列,且該試產電阻式隨機存取記憶體陣列包括多個試產電阻式隨機存取記憶體單元,其中於上述試產程序中,上述電阻式隨機存取記憶體單元 係選自上述多個試產電阻式隨機存取記憶體單元。
- 如申請專利範圍第1項所述之記憶體驅動裝置,其中上述電壓分佈包括儲存於一暫存器之上述寫入電壓之一平均值以及一標準差,上述初始電壓係不小於上述平均值減去0.5V且不大於上述平均值加上0.5V。
- 如申請專利範圍第1項所述之記憶體驅動裝置,其中上述電壓分佈包括儲存於一暫存器之上述寫入電壓之一平均值以及一標準差,上述初始電壓係大於0V,且上述初始電壓係不小於上述平均值減去一既定倍數之上述標準差再減去0.3V且不大於上述平均值加上0.5V。
- 如申請專利範圍第7項所述之記憶體驅動裝置,其中上述最大電壓係不小於上述平均值以及上述既定倍數之上述標準差之和且不大於上述平均值以及上述既定倍數之上述標準差之和加上0.5V。
- 一種記憶體驅動方法,適用於選取一電阻式隨機存取記憶體陣列之一電阻式隨機存取記憶體單元,且對上述電阻式隨機存取記憶體單元施加一寫入電壓而產生一寫入電流,包括:執行一試產程序,取得上述寫入電壓之一電壓分佈;根據上述電壓分佈,決定上述寫入電壓之一初始電壓以及一最大電壓;選取上述電阻式隨機存取記憶體單元;提供上述寫入電壓至所選取之電阻式隨機存取記憶體單元,且上述寫入電壓介於上述初始電壓與上述最大電壓之 間;判斷上述寫入電流是否大於一參考電流;以及當上述寫入電流大於上述參考電流時,選取另一電阻式隨機存取記憶體單元。
- 如申請專利範圍第10項所述之記憶體驅動方法,其中上述寫入電壓自上述初始電壓開始遞增提供至所選取之電阻式隨機存取記憶體單元,且當上述寫入電流不大於上述參考電流時,更包括:增加上述寫入電壓;判斷上述寫入電壓是否大於上述最大電壓;當上述寫入電壓不大於上述最大電壓時,輸出上述已增加之寫入電壓並判斷上述寫入電流是否大於上述參考電流;當上述寫入電壓大於上述最大電壓時,判斷一量測次數是否小於一既定次數,其中上述量測次數係為判斷上述寫入電流是否大於上述參考電流之次數;當判斷上述量測次數小於上述既定次數時,輸出為上述最大電壓之上述寫入電壓;以及當判斷上述量測次數不小於上述既定次數時,進行冗餘修復。
- 如申請專利範圍第10項所述之記憶體驅動方法,其中當上述寫入電流大於上述參考電流時,上述驅動方法更包括:判斷是否具有未選取之上述另一電阻式隨機存取記憶體單元;當具有未選取之上述另一電阻式隨機存取記憶體單元時, 選取上述另一電阻式隨機存取記憶體單元;以及輸出為上述初始電壓之上述寫入電壓。
- 如申請專利範圍第10項所述之記憶體驅動方法,其中上述試產程序包括:選取上述電阻式隨機存取記憶體單元;輸出上述寫入電壓至選取之上述電阻式隨機存取記憶體單元,其中上述寫入電壓為一預設電壓;判斷上述寫入電流是否大於上述參考電流;以及當上述寫入電流不大於上述參考電流時,將上述寫入電壓增加一既定增量,並判斷已增加上述既定增量的上述寫入電壓是否大於一參考電壓;以及當已增加上述既定增量的上述寫入電壓不大於上述參考電壓時,輸出已增加上述既定增量的上述寫入電壓至選取之上述電阻式隨機存取記憶體單元。
- 如申請專利範圍第13項所述之記憶體驅動方法,其中上述取得上述電壓分佈之步驟更包括:當上述寫入電流大於上述參考電流時,將對應之上述寫入電壓儲存於一暫存器而為上述電壓分佈;判斷選取之上述電阻式隨機存取記憶體單元之一量測數目是否小於一既定批量;當上述量測數目小於上述既定批量時,選取另一電阻式隨機存取記憶體單元;當上述量測數目不小於上述既定批量時,利用儲存於上述暫存器之上述寫入電壓,計算上述初始電壓以及上述最大 電壓。
- 如申請專利範圍第14項所述之記憶體驅動方法,其中於上述試產程序中,上述電阻式隨機存取記憶體單元係選自一試產電阻式隨機存取記憶體陣列之一試產電阻式隨機存取記憶體單元。
- 如申請專利範圍第10項所述之記憶體驅動方法,其中上述電壓分佈包括儲存於一暫存器之上述寫入電壓之一平均值以及一標準差,上述初始電壓係不小於上述平均值減去0.5V且不大於上述平均值加上0.5V。
- 如申請專利範圍第10項所述之記憶體驅動方法,其中上述電壓分佈包括儲存於上述暫存器之上述寫入電壓之一平均值以及一標準差,上述初始電壓係大於0V,且上述初始電壓係不小於上述平均值減去一既定倍數之上述標準差再減去0.3V且不大於上述平均值加上0.5V。
- 如申請專利範圍第17項所述之記憶體驅動方法,其中上述最大電壓係不小於上述平均值以及一既定倍數之上述標準差之和且不大於上述平均值以及上述既定倍數之上述標準差之和加上0.5V。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104132025A TWI564897B (zh) | 2015-09-30 | 2015-09-30 | 記憶體驅動裝置以及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW104132025A TWI564897B (zh) | 2015-09-30 | 2015-09-30 | 記憶體驅動裝置以及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TWI564897B true TWI564897B (zh) | 2017-01-01 |
TW201712682A TW201712682A (zh) | 2017-04-01 |
Family
ID=58408087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW104132025A TWI564897B (zh) | 2015-09-30 | 2015-09-30 | 記憶體驅動裝置以及方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI564897B (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112086118A (zh) * | 2019-06-14 | 2020-12-15 | 旺宏电子股份有限公司 | 可变电阻式存储器、其编程方法及电压编程方法 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100208510A1 (en) * | 2009-02-18 | 2010-08-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of operating the same |
TW201241965A (en) * | 2010-10-26 | 2012-10-16 | Samsung Electronics Co Ltd | Resistive memory devices, initialization methods, and electronic devices incorporating same |
US8331177B2 (en) * | 2010-03-24 | 2012-12-11 | Kabushiki Kaisha Toshiba | Resistance semiconductor memory device having a bit line supplied with a compensating current based on a leak current detected during a forming operation |
US8869436B2 (en) * | 2013-02-27 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive switching random access memory structure and method to recreate filament and recover resistance window |
TWI463492B (zh) * | 2006-12-13 | 2014-12-01 | Samsung Electronics Co Ltd | 電阻式記憶體裝置 |
US8917535B2 (en) * | 2012-02-08 | 2014-12-23 | Samsung Electronics Co., Ltd. | Variable resistance memory device and related method of operation |
US8988925B2 (en) * | 2010-03-02 | 2015-03-24 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device in which polarities of voltages in forming operation and set operation are different from each other |
US9013912B2 (en) * | 2012-08-31 | 2015-04-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of forming same |
-
2015
- 2015-09-30 TW TW104132025A patent/TWI564897B/zh active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI463492B (zh) * | 2006-12-13 | 2014-12-01 | Samsung Electronics Co Ltd | 電阻式記憶體裝置 |
US20100208510A1 (en) * | 2009-02-18 | 2010-08-19 | Kabushiki Kaisha Toshiba | Semiconductor memory device and method of operating the same |
US8988925B2 (en) * | 2010-03-02 | 2015-03-24 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device in which polarities of voltages in forming operation and set operation are different from each other |
US8331177B2 (en) * | 2010-03-24 | 2012-12-11 | Kabushiki Kaisha Toshiba | Resistance semiconductor memory device having a bit line supplied with a compensating current based on a leak current detected during a forming operation |
TW201241965A (en) * | 2010-10-26 | 2012-10-16 | Samsung Electronics Co Ltd | Resistive memory devices, initialization methods, and electronic devices incorporating same |
US8917535B2 (en) * | 2012-02-08 | 2014-12-23 | Samsung Electronics Co., Ltd. | Variable resistance memory device and related method of operation |
US9013912B2 (en) * | 2012-08-31 | 2015-04-21 | Kabushiki Kaisha Toshiba | Nonvolatile semiconductor memory device and method of forming same |
US8869436B2 (en) * | 2013-02-27 | 2014-10-28 | Taiwan Semiconductor Manufacturing Company, Ltd. | Resistive switching random access memory structure and method to recreate filament and recover resistance window |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN112086118A (zh) * | 2019-06-14 | 2020-12-15 | 旺宏电子股份有限公司 | 可变电阻式存储器、其编程方法及电压编程方法 |
Also Published As
Publication number | Publication date |
---|---|
TW201712682A (zh) | 2017-04-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN106558335B (zh) | 存储器驱动装置以及方法 | |
JP4129170B2 (ja) | 半導体記憶装置及びメモリセルの記憶データ補正方法 | |
JP5321928B2 (ja) | 相変化メモリの読み出し分布管理 | |
JP6190903B2 (ja) | 書き込みおよびベリファイ回路、ならびにその抵抗性メモリの書き込みおよびベリファイ方法 | |
TWI530950B (zh) | 電阻式記憶體及其修補方法 | |
TWI571874B (zh) | 電阻式記憶體裝置及其寫入方法 | |
US8441861B2 (en) | Self-check calibration of program or erase and verify process using memory cell distribution | |
US8427877B2 (en) | Digital method to obtain the I-V curves of NVM bitcells | |
US20160372196A1 (en) | Writing method for resistive memory apparatus | |
TWI564897B (zh) | 記憶體驅動裝置以及方法 | |
TW201543485A (zh) | 電阻式記憶體之形成以及測試方法 | |
WO2015127778A1 (zh) | 一种电阻型随机读取存储器及其写操作方法 | |
KR101447819B1 (ko) | 마그네틱 메모리의 테스트 방법 | |
TWI579848B (zh) | 記憶體寫入裝置以及方法 | |
JPH04290458A (ja) | 半導体装置 | |
CN106971755B (zh) | 内存单元数组中筛除离群位及检测位线短路的方法 | |
TWI571879B (zh) | 快閃記憶體裝置及資料抹除方法 | |
TWI740467B (zh) | 電阻式記憶裝置及其寫入電壓的調整方法 | |
US10978149B1 (en) | Resistive memory apparatus and adjusting method for write-in voltage thereof | |
TWI571876B (zh) | 電阻式記憶體及其記憶胞 | |
CN113628652B (zh) | 电阻式存储装置及其写入电压的调整方法 | |
US20240077535A1 (en) | Test board and test method for semiconductor device using the same | |
CN112634962B (zh) | 非易失性存储器及其数据写入方法 | |
KR20080099902A (ko) | 반도체 메모리 장치의 테스트 시스템 | |
JP4300175B2 (ja) | 半導体試験装置及びその方法並びに半導体の製造方法 |