JP5321928B2 - 相変化メモリの読み出し分布管理 - Google Patents

相変化メモリの読み出し分布管理 Download PDF

Info

Publication number
JP5321928B2
JP5321928B2 JP2011203372A JP2011203372A JP5321928B2 JP 5321928 B2 JP5321928 B2 JP 5321928B2 JP 2011203372 A JP2011203372 A JP 2011203372A JP 2011203372 A JP2011203372 A JP 2011203372A JP 5321928 B2 JP5321928 B2 JP 5321928B2
Authority
JP
Japan
Prior art keywords
current
memory
pcm
memory cell
cell
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011203372A
Other languages
English (en)
Other versions
JP2012094234A (ja
Inventor
ベデスキ フェルディナンド
ガスタルディ ロベルト
Original Assignee
マイクロン テクノロジー， インク．
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー， インク． filed Critical マイクロン テクノロジー， インク．
Publication of JP2012094234A publication Critical patent/JP2012094234A/ja
Application granted granted Critical
Publication of JP5321928B2 publication Critical patent/JP5321928B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/54—Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

ここに開示される主題は、メモリデバイスに関し、特に、相変化メモリの読み出し／書き込み性能に関する。
相変化メモリ（ＰＣＭ）は、単にいくつか例を挙げると、カルコゲニド合金及び／又はゲルマニウム・アンチモン・テルライド（ＧＳＴ）等の１つ又は複数の特定の相変化材料の性質及び特性の少なくとも一部に基づいて動作してもよい。このような材料の結晶状態及びアモルファス状態は、異なる電気抵抗を持ってもよく、その結果、情報が記憶され得る基礎を提供する。アモルファス・高抵抗状態は、記憶された第１のバイナリ状態を表してもよく、結晶・低抵抗状態は、記憶された第２のバイナリ状態を表してもよい。勿論、記憶された情報のこのようなバイナリ表示は単に例示である。すなわち、相変化メモリはまた、例えば、相変化材料の抵抗率を変えることによって表された複数のメモリ状態を記憶するために用いられてもよい。
ＰＣＭメモリセルは、メモリセルにバイアス信号を与えることによってアモルファス状態から結晶状態に遷移してもよい。例えば、ピークの大きさ及び／又はパルスの幅等のバイアス信号の特徴は、結晶状態への遷移を可能にするように選択されてもよい。
時間にわたって（時間経過に伴い）、例えば単にいくつかの例を挙げると、ＰＣＭ温度の変化、相変化材料の再結晶化、ドリフト、及び／又は、循環等の結果、特定のメモリセル状態の読み出し電流等のＰＣＭメモリセルの様々なパラメータがドリフト又は変化し得る。このような影響は、ＰＣＭメモリセルのエラーを読み出すようになり得る。
非限定的かつ非網羅的な実施形態について、以下に図を参照して記載する。特に明示がない限り、類似の番号は様々な図を通して類似の部分を示す。
図１は、実施形態に係る、バイアス信号波形の特性を示すプロット図である。 図２は、実施形態に係る、ＰＣＭ内のメモリセル状態の分布を示すプロット図である。 図３は、実施形態に係る、基準電流値の特性を示すプロット図である。 図４は、他の実施形態に係る、ＰＣＭ内のメモリセル状態の分布を示すプロット図である。 図５は、プログラムバッファを説明するための概略図である。 図６は、実施形態に係る、メモリセルのプログラム処理／読み出し処理を示すフローチャート図である。 図７は、実施形態に係る、ＰＣＭデバイスの読み出し分布管理部分を説明するための概略図である。 図８は、コンピュータシステムの実施形態例を説明するための概略図である。
本明細書全体を通して、「一実施形態」又は「実施形態」を参照することは、特別な特色、構造、特徴が、請求項に記載された主題の少なくとも一実施形態に含まれることを意味する。それゆえ、本明細書を通して様々な箇所における「一実施形態において」又は「実施形態」という語句の出現は、必ずしも全てが同一の実施形態を参照しているものではない。更に、特定の特色、構造、又は特徴は、１つ又は複数の実施形態において組み合わされてもよい。
ここに開示される実施形態は、シングルレベルセル（ＳＬＣ）又はマルチレベル（ＭＬＣ）相変化メモリ（ＰＣＭ）デバイスの読み出し分布を管理することを伴う処理及び／又は電子アーキテクチャを含む。ＰＣＭセルの読み出し分布を管理することは、以下に記載するように、時間にわたって生じ得るＰＣＭセルの状態分布におけるシフトに応じて読み出しエラーを避けるように用いられてもよい。メモリセルの状態分布は、例えば、メモリセルによって記憶された多数の状態又は論理レベルに対応する１つ又は複数の閾値電圧に対応してもよい。換言すれば、このような状態又は論理レベルは、閾値電圧によって分けられた電圧範囲に対応してもよい。例えば、第１の論理レベルは、第１の電圧範囲に対応してもよく、第２の論理レベルは、第２の電圧範囲に対応してもよく、第３の論理レベルは、第３の電圧範囲に対応してもよい等である。個々の論理レベルは、例えば、第１の論理レベルのために“００”、第２の論理レベルのために“０１”、第３の論理レベルのために“１０”、及び、第４の論理レベルのために“１１”等の２ビットのデータに対応してもよい。
実施形態において、特定の電流でプログラムされたメモリセルを読み出す方法は、特定の電流における変化を補償することを含んでもよい。このような変化は、例えば、以下に詳細に記載されるように、ＰＣＭ材料の抵抗ドリフト、温度変化、保持等の様々な物理的現象における変化の結果であってもよい。電流におけるこのような変化は、メモリセルを読み出すことに先立つタイムスパン中に生じてもよい。一実装において、このような電流補償は、以下に詳細に記載されるように、与えられた電流階段現象の１つ又は複数のステップのそれぞれに実行されてもよい。
メモリセルを読み出すこのような方法は、（例えば、メモリページの）メモリセルアレイが書き込まれると同時に異なる既知の状態（例えば、電流レベル）のセットに１つ又は複数の基準(参照)セルをプログラムする処理を含んでもよい。このような処理は、１つ又は複数の基準セルをプログラムすることに続いて、基準セルがプログラムされた元の状態に関して基準セルの変化又はシフトを、確かめる及び／又は決定する機会を与えてもよい。このような確認及び／又は決定は、メモリセルの読み出し動作中に実行されてもよい。例えば、基準セルの電流値の変化又はシフトについての情報は、以下に詳細に記載されるように、ルック・アップ・テーブルに記憶されてもよい。
実施形態において、メモリセルを読み出す方法は、基準セル内に電流を強制的に流して、それにより基準セル自身を介して生じる電圧降下を決定することを含んでもよい。このようにして生じる電圧降下は、アレイの特定のメモリセルに流れ込む電流により生じる電圧降下と比較されてもよい。このような比較は、２つの電圧が実質的に等しい（例えば、特定のメモリセルを通過する電流値がアレイの基準セルを通過する電流と同じである）ことを示す場合、特定のメモリセルは、基準電流の特定の範囲又は分布内であるとみなされてもよい。環境変化、処理変化等のために、特定のメモリセルの現在の電流値は、特定の基準セルがプログラムされた時間における元の状態の電流値からドリフトされていてもよい。従って、分布内の個々の電流の元の値と、分布内の個々の電流の現在の値との差が推定されてもよく、このような差値は、例えば、レジスタに記憶されてもよい。時間のスパン中に生じた電流変動を補償するために、適切な電流の差が、そのレジスタから取り出されるとともにメモリセルの電流に与えられてもよい。
実施形態において、上記のように、メモリセルの特定の電流における変化を補償することは、エラー訂正コード（ＥＣＣ）のオーバーフローイベントに応じて実行されてもよい。例えば、ＥＣＣ回路は、データ内の多数のエラーを訂正する特定の性能のために設計されてもよい。検出されたエラー数がこのような性能を超える場合、回路は、データ内のこのようなエラーが訂正されなくてもよいＥＣＣオーバーフローイベントを経験してもよい。
実施形態において、ＰＣＭセルは、２つ以上の状態又は論理レベルを分ける１つ又は複数の閾値基準電圧又は閾値基準電流に少なくとも一部は基づいて、２つ以上の論理レベルのうちの任意の１つでプログラムされてもよい。従って、ＰＣＭセル内に記憶された論理レベルは続いて読み出されるとともに、ＰＣＭセルを予めプログラムするために用いられたものと同じ１つ又は複数の閾値基準電流に少なくとも一部は基づいて決定されてもよい。特に、確認基準電流は、ＰＣＭの読み出し処理中のセル電流が比較される閾値として用いられてもよい。読み出し処理中のセル電流は、電圧をＰＣＭセルに印加することにより生じ、その結果として、読み出し処理中のセル電流がＰＣＭセルの抵抗に少なくとも一部は依存してもよい。従って、ＰＣＭセルの状態又は論理値、例えば、抵抗レベルは、読み出し処理中のこのようなセル電流と閾値基準電流とを比較することによって決定されてもよい。しかしながら、時間にわたって（時間経過に伴い）、ＰＣＭセルに印加された特定の電圧に対するセル電流は、例えば、ＰＣＭセルの温度変化のためにドリフト又は変化し得る（このようなドリフトの他の理由は、以下で議論される）。ここで、特定の印加電圧に対するセル電流におけるこのような変化をもたらすＰＣＭセルパラメータのドリフトは、状態分布ドリフトと呼ばれてもよい。記憶された論理レベルに対応するセル電流は、閾値基準電流が変化しないままである間に時間にわたって変化し得るため、セル電流と基準電流との比較は、メモリセル内に記憶された論理レベルの誤読を導く虞がある。
実施形態において、装置は、ＰＣＭアレイと、特定の基準状態を記憶するＰＣＭアレイの一部からなる基準セルとを含むプログラムバッファ等のメモリデバイスを備えてもよい。基準セル及びＰＣＭアレイは、同時にプログラムされてもよい。このような場合に、例えば、ＰＣＭセル上の温度等の影響は、以下に更に詳細に説明されるように、記憶された基準状態及び記憶されたメモリ状態に同様に影響を与えてもよく、このような状態の分布におけるドリフト及び／又は変化という結果になり得る。このような装置はまた、読み出し電流を生み出すようにＰＣＭアレイのセルに特定の電圧を印加するとともに、基準セルの少なくとも１つから生じる基準電流に少なくとも部分的に基づいてセル電流を修正するコントローラを備えてもよい。実施において、特定の時間における基準セルの状態分布ドリフト量は、ＰＣＭセルの読み出し電流がそれに従って、ＰＣＭセルを読み出す処理中に修正され得るように決定されてもよい。従って、ＰＣＭセルの状態分布ドリフトの結果である読み出しエラーは読み出し処理中にＰＣＭセル読み出し電流を修正することによって低減されてもよい。状態分布ドリフト量を決定することは、特定の時間における基準セルの読み出し電流とより早い時間における基準セルの読み出し電流とを比較することによって成されてもよい。このような決定の結果は、異なる時間における基準セル読み出し電流間の電流差の値として記憶されてもよい。このような電流差は、ここで「電流デルタ」と呼ばれる。電流デルタは、以下に議論されるように、１つ又は複数の読み出し電流に対してこのような態様で決定されてもよい。続いて、ＰＣＭセルの読み出し電流は、このような電流デルタに少なくとも部分的に基づいてＰＣＭアレイのＰＣＭセルを読み出す処理中に修正されてもよい。
更に、記憶された状態をスキャンするこのような読み出し処理中に、ＰＣＭセルの読み出し電流は、ＰＣＭセルに、漸次増加している電圧を印加することによって、漸次増加されてもよい。特定の実施において、漸次増加している電圧（及び、その結果のセル電流）は、以下に記載されるように、ここで「Ｎ」とラベルされるステップにおいて実行されてもよい。従って、メモリセルの読み出し電流は、このように、状態分布ドリフトが異なるセル電圧（及び、その結果の読み出し電流）によって異なってメモリセルに影響を与え得るという事実に鑑みて、個々の読み出し電流のステップＮに対して特定の量だけ修正されてもよい。例えば、このような電流ステッピング中に、読み出し電流を修正するか否かに関して、個々の増加ステップＮで決定されてもよい。このような決定は、個々の増加ステップＮに対応する電流デルタが取り込まれたルック・アップ・テーブルに少なくとも部分的に基づいてもよい。１つの特定の実施において、不揮発性メモリは、例えば、Ｎの関数として電流デルタを記憶するために用いられてもよい。
図１は、実施形態に係る、バイアス信号波形の特性を示すプロット１００である。ＰＣＭセルは、比較的大きな振幅で比較的短い持続時間の電気プログラミングパルス又はバイアス信号１２０を印加して相変化材料を融解させることによってリセットされてもよい。リセット状態において、相変化材料の活性領域は、例えば、ＰＣＭセル内のヒーター要素に隣接して配置されたドーム型のアモルファス領域を備えてもよい。結晶化された相変化材料は、このようなアモルファス領域を囲んでもよい。このような状態において、ＰＣＭセルは、比較的高い電気抵抗を持ってもよい。続く処理において、ＰＣＭセルは、相変化材料の実質的に全体の領域が結晶であり得るように、ドーム型のアモルファス領域を結晶化することによってセットされてもよい。このような処理は、その相変化材料を結晶化するためにＰＣＭセルに与えられた比較的低振幅で比較的長い持続時間のバイアス信号１１０の電圧及び／又は電流を直線的に低下させることを伴ってもよい。このような状態において、ＰＣＭセルは、比較的低い電気抵抗を持ってもよい。ＭＬＣ等のためのような、特定の実施において、特定のバイアス信号１２０は、特定範囲の抵抗に対応する特定の状態にＰＣＭセルをセットするために選択されてもよい。例えば、バイアス信号１２０は、持続時間及び／又は振幅において低減されてもよい。
図２は、実施形態に係る、読み出し電流ステップ番号Ｎに対してプロットされたＰＣＭ内のメモリセルの分布状態２１０を示すプロット２００である。特に、このようなメモリセルは、マルチレベルのセルを備えてもよい。横軸によって示された個々の読み出し電流ステップ番号Ｎは、特定の読み出し電流に対応してもよい。上に記載されたように、読み出し電流は、ＭＬＣの複数の状態を包含する範囲にわたって増加されてもよい。例えば、Ｎ＝１は、１マイクロアンペアの読み出し電流に対応してもよく、Ｎ＝２は、２マイクロアンペアの読み出し電流に対応してもよい等である。例示を続けると、プロット２００のＰＣＭのメモリセルの比較的大きな集合は、３マイクロアンペア又はＮ＝３の読み出し電流に対応する“００”状態、１０マイクロンアンペア又はＮ＝１０の読み出し電流に対応する“０１”状態等を持ってもよい。しかしながら、より小さな集合のメモリセルは、読み出し電流分布の「末端」に当たる状態を持ってもよい。例えば、プロット２００のＰＣＭのいくつかのメモリセルは、２マイクロアンペア又はＮ＝２の読み出し電流に対応する“００”状態、８マイクロンアンペア又はＮ＝８の読み出し電流に対応する“０１”状態等を持ってもよい。ゆえに、実装において、読み出し電流は、メモリセル集合の複数の状態に対する読み出し電流の変動を考慮するために、比較的低い値（例えば、Ｎ＝０）から比較的高い値（例えば、Ｎ＝２４）までスキャンされてもよい。メモリセル集合にわたるこのような統計的な変動に加えて、メモリセルの分布状態２００は、上に記載され、かつ、以下に更に詳細に議論されるように、既定時間を超えて変化又はドリフトしてもよい。勿論、状態分布について記載するこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
図３は、実施形態に係る、スキャンされた読み出し電流値の特性のプロット図を示す。ゆえに、上記の例に戻ると、ステップＮ＝１の読み出し電流３２４は、１マイクロアンペアの読み出し電流に対応してもよく、ステップＮ＝２の読み出し電流３２６は、２マイクロアンペアの読み出し電流に対応してもよい等である。勿論、読み出し電流のこのような特定の値は単に例示であって、請求項の主題はこの点に限定されるものではない。更に、実施形態において、個々の読み出し電流は、時間にわたって変化し得るメモリセルパラメータを補償するために、時間にわたって調整されてもよい。例えば、このようなパラメータは、メモリセル温度が変化するにつれて変化し得るメモリセルの１つ又は複数の特定の状態のための閾値電圧を含んでもよい。
図４は、他の実施形態に係る、ＰＣＭデバイス内のＰＣＭセルの分布状態４０５を示すプロット４００である。特定の実施例において、プロット４００は、状態“００”及び“１０”が実質的に変化しないままである間に状態“０１”はドリフトするように見える、状態“００”、“０１”、及び“１０”を含む。このようなドリフトは、例えば、ＰＣＭデバイスの温度における変化の結果であってもよい。一実施において、プロット４００は、図２に示したプロット２００の一部を含んでもよい。例えば、分布部分４１０は、状態“００”の高電流側のすそ（裾）端を含んでもよく、分布部分４２０は、状態“０１”の低電流側のすそ端を含んでもよく、分布部分４３０は、状態“０１”の高電流側のすそ端を含んでもよく、かつ、分布部分４４０は、状態“１０”の低電流側のすそ端を含んでもよい。状態“００”及び状態“０１”は、ウィンドウ４１５によって分けられてもよく、かつ、状態“０１”及び状態“１０”は、ウィンドウ４３５によって分けられてもよい。実施において、状態分布４０５は、任意の多くの理由のために、時間にわたって（時間経過に伴って）変化し得る。例えば、ＰＣＭセルは、特に、材料の結晶化が、マルチレベル用途に用いられたＰＣＭセル等において完全でない場合、より高い抵抗率に向かってドリフトし得る結晶材料を含み得る。他方で、ＰＣＭセルは、結晶状態に向かって進化し得るアモルファス材料を含み得、その結果、エネルギー状態分布に影響を与え得る。加えて、ＰＣＭセルの状態の循環はまた、エネルギー状態分布に影響を与え得る。例えば、状態“０１”は、より低い電流値にシフトし得る。このような場合、読み出し電流ステップＮ＝９に対応する状態“０１”を持つメモリセルは続いて、このような分布シフトの結果として、読み出し電流ステップＮ＝８に対応するメモリ状態“０１”を持ち得る。勿論、このような値は単に例示であって、請求項の主題はそのように限定されるものではない。
実施において、状態分布４０５は、一つの状態が他の状態に比べて、時間とともに異なって変化し得る。例えば、状態“０１”は、量４５０だけ低い電流値にシフトし得るが、状態“００”及び状態“１０”は、変化しないままであり得る。その結果、ウィンドウ４１５は減少してもよいが、その一方で、ウィンドウ４３５は増加してもよい。従って、ＰＣＭセルの読み出し電流を個々の読み出し電流ステップＮで修正することは、時間によって変化する状態分布にも拘らず、ウィンドウ４１５及び／又はウィンドウ４３５を実質的に一定のままにさせてもよい。
図５は、実施形態に係る、プログラムバッファ５１０を説明するための概略図である。このようなプログラムバッファは、メモリアレイ部分５２０及び基準部分５３０を備えてもよい。例えば、メモリアレイ部分５２０は、他の不揮発性メモリデバイスに書き込む処理中にメモリバッファとして用いられたＰＣＭセルを備えてもよいが、請求項の主題はそのように限定されるものではない。他の実施例において、メモリアレイ部分５２０は、数秒間又は数年間等の長期間にわたって情報を記憶するためにＰＣＭを備えてもよい。基準部分５３０は、メモリアレイ部分５２０がプログラムされると同時にプログラムされる１つ以上の基準状態を記憶するためのＰＣＭセルを備えてもよい。このような基準状態は、例えば、特定パターンの状態を含んでもよい。一実施において、基準部分５３０は、メモリアレイ部分５２０に含まれたＰＣＭセル数に比べて、比較的少数のＰＣＭセルを備えてもよい。例えば、基準部分５３０は、４つの基準状態を記憶するために４つのＰＣＭセルを備えてもよいが、その一方で、メモリアレイ部分５２０は、２５６ｋほどのＰＣＭセルを備えてもよい。このような基準状態は、メモリアレイ部分５２０に情報をプログラムすると同時にプログラムされた既知の状態パターンを含んでもよい。このような既知のパターンの基準状態は、時間にわたってＰＣＭセル状態分布をドリフトさせること又は変化させることを補償する技術を考慮してもよい。このような技術は、例えば、メモリアレイ部分５２０のＰＣＭセルに起こる変化と同じ変化がまた、基準部分５３０の基準セルに起こり得る事実を利用してもよい。更に、基準部分５３０の基準セルが、既知の状態パターンを含んでもよいので、メモリアレイ部分５２０のＰＣＭセル状態分布が、時間にわたって（時間経過に伴って）変化した量について決定されてもよい。勿論、ＰＣＭ基準セルのこのような詳細及びメモリアレイは単に例示であって、請求項の主題はこの点に限定されるものではない。
図６は、実施形態に係る、ＰＣＭセルのプログラム／読み出し処理６００のフローチャート図である。ブロック６１０において、既知の状態パターンを含むＰＣＭ基準セルは、プログラムバッファ等のＰＣＭアレイをプログラミングすると同時にプログラムされてもよい。ブロック６１０及びブロック６２０間の期間中に、ＰＣＭセル状態分布は、メモリアレイのＰＣＭ基準セル及びＰＣＭセルの両方に実質的に同一態様で変化し得る。ブロック６２０において、このような変化は、ＰＣＭ基準セルの基準電流を測定することによって決定されてもよい。例えば、ＰＣＭ基準セル状態分布は、ＰＣＭ基準セルがプログラムされたときから変化している場合があるが、このようなＰＣＭ基準セル状態は経験的に知られているので、上記分布における変化は決定され得る。一実施において、基準セル状態の分布における変化は、プログラミング時の基準セル状態分布と現在の基準セル状態分布との間の差から決定されてもよい。以下に詳細に説明されるように、このような差は、個々の読み出し電流ステップＮで評価されてもよい。
処理６００を続けると、ブロック６３０において、現在測定された基準セル状態と基準セルが最初にプログラムされた値との間の差の値又は電流デルタが決定されるとともに記憶されてもよい。ブロック６４０において、このような電流デルタは、個々の読み出し電流ステップ番号Ｎに対して、ＰＣＭセルの読み出し電流に加算されるか、又はＰＣＭセルの読み出し電流から減算されてもよい。例えば、現在測定された基準セル状態と基準セル状態が最初にプログラムされた値との間の差は、Ｎ＝２に対して１００ナノアンペア（ｎＡ）、Ｎ＝３に対して２００ｎＡ、Ｎ＝４〜８に対して０、Ｎ＝９に対してー２００ｎＡ等であると決定されてもよい。一実施において、このような電流デルタは、例えば、メモリに記憶されて、後で与えられてもよい。特定の実施例を説明すると、ステップＮ＝３でＰＣＭセルに印加された特定の電圧に対して、その結果の読み出し電流は、約３．６マイクロアンペアであってもよい。Ｎ＝３で２００ｎＡの測定された電流デルタに従って、修正された読み出し電流が３．４マイクロアンペアに等しくなるように、２００ｎＡが３．６マイクロアンペアの読み出し電流から減算されてもよい。このような減算後、修正された読み出し電流の減少は、ＰＣＭセルの修正された読み出し電流が比較される状態閾値として用いられ得る基準電流が、時間にわたって（時間経過に伴って）プログラム時の最初の値からドリフト又は変化され得るという事実を補償してもよい。例えば、“００”状態及び“０１”状態間の電流閾値は、３．５マイクロアンペアであると定義されてもよい。読み出し電流の補償が無いと、時間にわたっての（時間経過に伴う）状態分布のドリフトは、“００”状態（例えば、プログラム時に最初はＮ＝３で３．４マイクロンアンペアであるメモリセル読み出し電流）から、“０１”状態（例えば、ドリフト後の現在はＮ＝３で３．６マイクロアンペアであるメモリセル読み出し電流）への、メモリセルの誤ったシフトという結果になる可能性がある。他方で、記憶された電流デルタを用いてメモリセル読み出し電流を補償することは、メモリセル読み出し電流から２００ｎＡの減算という結果になり得る。ゆえに、修正された読み出し電流は、ドリフトしている状態分布が変化され記憶されたメモリセル状態を導かないように、“００”状態の範囲内である３．４マイクロンペアに等しくてもよい。勿論、状態分布を変化させることを補償する処理のこのような詳細は単に例示であって、請求項の主題はそのように限定されるものではない。
図７は、実施形態に係る、ＰＣＭデバイスの読み出し分布管理部分７００を説明するための概略図である。例えば、プログラム／読み出し処理６００等の処理を実装し得る読み出し分布管理部分７００は、基準セル部分７３０を含むページバッファ７１０等のＰＣＭセルアレイを備えてもよい。このような基準セル部分は、既知の状態パターンを含む基準セル状態を記憶するために用いられてもよい。上に記載されたように、このような基準セル状態及びメモリアレイは、同時にプログラムされてもよい。ゆえに、プログラミングから続く読み出し処理までの期間中に、ＰＣＭセル状態分布は、メモリアレイの基準セルとＰＣＭセルとの両方に対して実質的に同一な態様で変化してもよい。ブロック７２０において、基準セル部分７３０内の基準ＰＣＭセルの読み出し電流は、後で測定されてもよく、かつ、基準セル（及びメモリアレイ）がプログラムされたときに基準セルの既知の読み出し電流７２５と比較されてもよい。このような比較から、現在測定された読み出し電流と基準セルの既知の最初の読み出し電流との間の差に等しい電流デルタは、ブロック７２０において決定されてもよい。例えば、もしプログラムバッファ７１０が基準セル状態分布におけるドリフトを経験していない場合、電流デルタは０に等しくてもよい。他方で、基準セル状態分布におけるドリフトを経験するプログラムバッファ７１０は、結果として０ではない電流デルタになってもよい。
読み出し分布管理部分７００は、個々のＰＣＭセルの読み出し電流とブロック７４５によって提供された読み出し基準電流とを比較するアナログセンサ７４０を備えてもよい。このような読み出し基準電流値は、上に記載されたように、このようなステップが個々の読み出し電流ステップ番号Ｎに対応し得る個々のＰＣＭセルを読み出す処理中に、順次ステップアップして（階段状に上げられて）もよい。アナログセンサ７４０は、メモリセルの読み出し電流と読み出し基準電流の閾値とを比較することによって、個々のＰＣＭセルの状態を決定してもよい。読み出し処理中のセル電流は、読み出し中のセル電流がＰＣＭセルの抵抗に少なくとも一部は基づき得るように、ＰＣＭセルに電圧を印加することによる結果として生じてもよい。従って、ＰＣＭセル状態、例えば、その抵抗値は、読み出し中のこのようなセル電流と、ブロック７４５によって提供された読み出し基準電流値とを比較することによって決定されてもよい。実施において、このような読み出し基準電流値は、ＰＣＭセルを読み出す処理中に順次ステップアップされてもよい。実施において、ブロック７２０は、配線７２８を介して回路ノード７３３において個々のＰＣＭセルの読み出し電流と結合される電流デルタを提供してもよい。このような態様で電流を結合することによって、アナログセンサ７４０によって測定された読み出し電流は、プログラムバッファ７１０の状態分布のドリフトを補償するために修正されてもよい。例えば、Ｎ＝７でブロック７２０によって提供された負の電流デルタは結果として、アナログセンサ７４０がＮ＝７でメモリセルの減少された読み出し電流（例えば、修正された読み出し電流）を測定するようになってもよい。その結果、アナログセンサ７４０は、減少された読み出し電流と、ブロック７４５によって提供されたＮ＝７の基準電流とを比較してもよい。このような減少された読み出し電流は、基準電流との比較時に、プログラムバッファ７１０の状態分布をより正確に反映してもよい。勿論、読み出し分布管理のこのような詳細は単に例示であって、請求項の主題はこの点に限定されるものではない。
図８は、メモリデバイス８１０を含むコンピュータシステム８００の実施形態例を概略的に示す図である。このようなコンピュータデバイスは、例えば、アプリケーション及び／又は他のコードを実行するために、１つ又は複数のプロセッサを備えてもよい。例えば、メモリデバイス８１０は、図１に示したプログラムバッファ７１０等のＰＣＭプログラムバッファを備えてもよい。コンピュータデバイス８０４は、メモリデバイス８１０を管理するように構成され得る任意のデバイス、装置、又は機械を表し得る。メモリデバイス８１０は、メモリコントローラ８１５及びメモリ８２２を含んでもよい。例示であって制限されるものではないが、コンピュータデバイス８０４は、例えば、デスクトップコンピュータ、ラップトップコンピュータ、ワークステーション、サーバデバイス、又はこれらと類似するような１つ又は複数のコンピュータデバイス及び／又はプラットフォームと、例えば、携帯情報端末、モバイル通信デバイス、又はこれらと類似するような１つ又は複数のパーソナルコンピュータデバイス又は通信デバイス及び／又は装置と、例えば、データベース又はデータ記憶サービスプロバイダ／システムのようなコンピュータシステム及び／又は関連サービスプロバイダ性能と、及び／又はこれらの任意の組み合わせとを含んでもよい。
システム８００に示した様々なデバイスの全部又は一部、及び本明細書に更に記載されたような処理及び方法は、ハードウェア、ファームウェア、ソフトウェア、又はこれらの任意の組み合わせを用いるかあるいは含むように実装されてもよい。ゆえに、例示であって限定されるものではないが、コンピュータデバイス８０４は、バス８４０及びホスト又はメモリコントローラ８１５を通してメモリ８２２に動作的に連結される少なくとも１つの処理ユニット８２０を含んでもよい。処理ユニット８２０は、データ計算手順又はデータ計算処理の少なくとも一部を実行するように構成可能な１つ又は複数の回路を表す。例示であって限定されるものではないが、処理ユニット８２０は、１つ又は複数のプロセッサ、コントローラ、マイクロプロセッサ、マイクロコントローラ、アプリケーション専用集積回路、デジタル信号プロセッサ、プログラマブル論理デバイス、フィールド・プログラマブル・ゲートアレイ、及びこれらと類似するもの、又はこれらの任意の組み合わせを含んでもよい。処理ユニット８２０は、メモリコントローラ８１５と通信するように構成されたオペレーティングシステムを含んでもよい。このようなオペレーティングシステムは、例えば、バス８４０上でメモリコントローラ８１５に送信されるコマンドを生成することができる。一実装において、メモリコントローラ８１５は、外部メモリコントローラ（図示せず）がメモリデバイス８１０の外部にあり得るとともに、例えば、システムプロセッサとメモリ自身との間のインターフェースとして動作する、内部メモリコントローラ又は内部書き込み状態機械を備えてもよい。このようなコマンドは、例えば、読み出しコマンド／書き込みコマンドを含んでもよい。書き込みコマンドに応じて、例えば、メモリコントローラ８１５は、例えば、図４に示した、１つのパルスから次のパルスまで連続的に減少する個々のピーク振幅を持つ一連のセットパルスを含むバイアス信号４１０等のバイアス信号を提供してもよい。特に、メモリコントローラ８１５は、書き込みコマンドに応じてＰＣＭセルを低抵抗状態に置くように試みるためにＰＣＭセルに第１のバイアスパルスを与え、ＰＣＭセルを確認する間にセル電流を測定し、かつ、ＰＣＭセルを低抵抗状態に置くように試みるためにＰＣＭセルに第２のバイアスパルスを与えてもよく、第２のバイアスパルスは、確認中のセル電流と最初に確認した基準電流値との比較に応じて、第１のバイアスパルスのピーク振幅より小さいピーク振幅を含んでもよい。
メモリ８２２は、任意のデータストレージ機構を表す。メモリ８２２は、例えば、一次メモリ８２４及び／又は二次メモリ８２６を含んでもよい。一次メモリ８２４は、例えば、ランダムアクセスメモリ、リードオンリメモリ等を含んでもよい。この例示は処理ユニット８２０から離れて説明したが、一次メモリ８２４の全部又は一部は処理ユニット８２０内に備えられていてもよく、あるいは処理ユニット８２０と同じ場所に設置されているか、又は処理ユニット８２０に連結されてもよいと理解されるべきである。
一実施形態において、コンピュータシステム８００は、１つ又は複数の特定の比較状態を記憶するために、ＰＣＭアレイ及びＰＣＭ基準セル部分を含むプログラムバッファを備えてもよい。システム８００はまた、読み出し動作に応じてセル電流を生み出すようにＰＣＭアレイのセルにバイアスパルスを与えるとともに、１つ又は複数の特定の基準状態から生じる基準電流に少なくとも一部は基づいてセル電流を修正するコントローラを含んでもよい。システム８００は更に、１つ又は複数のアプリケーションをホストするとともに読み出し動作を開始するプロセッサを含んでもよい。
二次メモリ８２６は、例えば、一次メモリと同一タイプのメモリもしくは類似タイプのメモリ、及び／又は、例えば、ディスクドライブ、光学ディスクドライブ、テープドライブ、固体状態記憶ドライブ等の１つ又は複数のデータ記憶装置もしくはシステムを含んでもよい。所定の実装例において、二次メモリ８２６は動作可能的にコンピュータ可読媒体８２８から受信可能であってもよく、もしくは、コンピュータ可読媒体８２８に連結するように構成可能であってもよい。コンピュータ可読媒体８２８は、例えば、システム８００における１つ又は複数のデバイスに対するデータ、コード、及び／又は命令を送ることができ、かつ／又は、こうしたデータ、コード、及び／又は命令をアクセス可能にすることができる任意の媒体を含むことができる。
コンピュータデバイス８０４は、例えば、入力／出力８３２を含んでもよい。入力／出力８３２は、人及び／又は機械の入力を受入れるように構成可能な、又は導入するように構成可能な１つ又は複数のデバイス又は機能、及び／又は、人及び／又は機械の出力を送出するように構成可能な、又は提供するように構成可能な１つ又は複数のデバイス又は機能を表す。例示であって限定されるものではないが、入力／出力デバイス８３２は、動作可能に構成されたディスプレイ、スピーカー、キーボード、マウス、トラックボール、タッチスクリーン、データポート等を含んでもよい。
現時点で考えられる実施形態例について説明して述べてきたが、請求項の主題から逸脱することなく、他の様々な変更がなされてもよく、均等なものに置換されてもよいと当業者に理解され得るものである。加えて、本明細書に開示された主要概念から逸脱することなく、特定の状況を請求項の主題の教示に適用するように多くの変更がなされてもよい。それゆえ、請求項の主題が開示された特定の実施形態に限定されることはないと示され、そのような請求項の主題はまた、添付の特許請求の範囲に含まれる全ての実施形態及びそれらの均等物を包含するものであると示されている。

Claims (22)

  1. 相変化メモリ（ＰＣＭ）セルにバイアスパルスを印加して、前記ＰＣＭセルの読み出し動作のためのメモリセル電流を生じさせることと、
    前記メモリセル電流を電流デルタだけ調整して、調整されたメモリセル電流を生成することであって、前記電流デルタは、前記読み出し動作を開始する前の或る期間に渡る基準セル電流の変化に基づくものであり、かつ、前記ＰＣＭセルの状態分布ドリフトを表している、ことと、
    前記調整されたメモリセル電流に少なくとも部分的に基づいて前記ＰＣＭセルの状態を決定することと、
    を含むことを特徴とする方法。
  2. 前記基準セル電流は、前記ＰＣＭセルの前記状態を前記決定することを実行する前の或るタイムスパン中の前記ＰＣＭセルの物理的変化を補償する電流を含むことを特徴とする請求項１に記載の方法。
  3. 前記ＰＣＭセルに前記バイアスパルスを前記印加すること及び前記ＰＣＭセルの前記状態を前記決定することは、エラー訂正コード（ＥＣＣ）オーバーフローイベントに応じて実行されることを特徴とする請求項１に記載の方法。
  4. 特定の時間における基準セルの基準セル電流と、より早い時間における前記基準セルの基準セル電流とを比較することと、
    前記比較の結果を記憶することと、
    を更に含むことを特徴とする請求項１に記載の方法。
  5. 前記メモリセル電流の複数の値を連続的にステップ状にすることと、
    前記メモリセル電流の前記複数の値の個々のステップ毎に、で前記メモリセル電流を修正するかどうかを決定することと、
    を更に含むことを特徴とする請求項１に記載の方法。
  6. 前記決定に少なくとも部分的に基づいてルック・アップ・テーブルを取り込むことを更に含むことを特徴とする請求項３に記載の方法。
  7. 前記ＰＣＭセルは、マルチレベルメモリセルを含むことを特徴とする請求項１に記載の方法。
  8. 少なくとも１つの基準セルと前記ＰＣＭセルとを同時にプログラムすることを更に含むことを特徴とする請求項１に記載の方法。
  9. コントローラを備えた装置であって、
    前記コントローラは、
    相変化メモリ（ＰＣＭ）アレイのメモリセルにバイアスパルスを印加して、前記メモリセルの読み出し動作のためのメモリセル電流を生じさせ、
    前記メモリセル電流を電流デルタだけ調整して、調整されたメモリセル電流を生成し、前記電流デルタは、前記読み出し動作を開始する前の或る期間に渡る基準セル電流の変化に基づくものであり、かつ、前記メモリセルの状態分布ドリフトを表しており、
    前記調整されたメモリセル電流に少なくとも部分的に基づいて前記メモリセルの状態を決定する、ことを特徴とする装置。
  10. 前記基準セル電流は、前記メモリセルの前記状態を前記決定する前の或るタイムスパン中の前記メモリセルの物理的変化を補償する電流を含むことを特徴とする請求項９に記載の装置。
  11. 前記コントローラは、
    特定の時間における前記ＰＣＭアレイの基準部分の基準セルの基準セル電流と、より早い時間における前記基準セルの基準セル電流とを比較し、
    前記比較の結果を記憶し、かつ、
    前記記憶された結果に少なくとも部分的に基づいて前記メモリセル電流を修正する、
    ことを特徴とする請求項９に記載の装置。
  12. 前記コントローラは、
    前記メモリセル電流の複数の値を連続的にステップ状にし、かつ、
    前記メモリセル電流の前記複数の値の個々のステップ毎に、前記メモリセル電流を修正するかどうかを決定する、
    ことを特徴とする請求項９に記載の装置。
  13. 前記コントローラは、前記決定に少なくとも部分的に基づいてルック・アップ・テーブルを取り込むことを特徴とする請求項１２に記載の装置。
  14. 前記メモリセルは、マルチレベルメモリセルを備えることを特徴とする請求項９に記載の装置。
  15. 前記コントローラは、前記ＰＣＭアレイの前記基準部分と前記ＰＣＭアレイの前記メモリセルとを同時にプログラムすることを特徴とする請求項９に記載の装置。
  16. 前記コントローラは、前記ＰＣＭアレイの前記基準部分とページバッファとを同時にプログラムすることを特徴とする請求項１５に記載の装置。
  17. １つ以上の特定の基準状態を記憶する基準部分を含む相変化メモリ（ＰＣＭ）アレイを備えるメモリデバイスであって、前記メモリデバイスは更にメモリコントローラを備え、該メモリコントローラは、
    前記ＰＣＭアレイのメモリセルにバイアスパルスを印加して、読み出し動作のためのメモリセル電流を生じさせ、
    前記メモリセル電流を電流デルタだけ調整して、調整されたメモリセル電流を生成し、前記電流デルタは、前記読み出し動作を開始する前の或る期間に渡る基準セル電流の変化に基づくものであり、かつ、前記メモリセルの状態分布ドリフトを表しており、
    前記調整されたメモリセル電流に少なくとも部分的に基づいて前記メモリセルの状態を決定する、メモリデバイスと、
    １つ以上のアプリケーションをホストするとともに、前記ＰＣＭアレイへのアクセスを与えるために、前記メモリコントローラに前記読み出し動作を開始させるプロセッサと、
    を備えることを特徴とするシステム。
  18. 前記基準セル電流は、前記メモリセルの前記状態を前記決定する前のタイムスパン中の前記メモリセルの物理的変化を補償する電流を含むことを特徴とする請求項１７に記載のシステム。
  19. 前記メモリコントローラは、
    特定の時間における前記ＰＣＭアレイの前記基準部分の基準セルの基準セル電流と、より早い時間における前記基準セルの基準セル電流とを比較し、
    前記比較の結果を記憶し、かつ、
    前記記憶された結果に少なくとも部分的に基づいて前記メモリセル電流を修正する、
    ことを特徴とする請求項１７に記載のシステム。
  20. 前記メモリコントローラは、
    前記メモリセル電流の複数の値を連続的にステップ状にし、かつ、
    前記メモリセル電流の前記複数の値の個々のステップ毎に、前記メモリセル電流を修正するかどうかを決定する、
    ことを特徴とする請求項１７に記載のシステム。
  21. 前記メモリコントローラは、前記決定に少なくとも部分的に基づいてルック・アップ・テーブルを取り込む、ことを特徴とする請求項１９に記載のシステム。
  22. 前記ＰＣＭアレイは、マルチレベルメモリを含むことを特徴とする請求項１７に記載のシステム。
JP2011203372A 2010-10-15 2011-09-16 相変化メモリの読み出し分布管理 Active JP5321928B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/905,754 2010-10-15
US12/905,754 US8467237B2 (en) 2010-10-15 2010-10-15 Read distribution management for phase change memory

Publications (2)

Publication Number Publication Date
JP2012094234A JP2012094234A (ja) 2012-05-17
JP5321928B2 true JP5321928B2 (ja) 2013-10-23

Family

ID=45934041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011203372A Active JP5321928B2 (ja) 2010-10-15 2011-09-16 相変化メモリの読み出し分布管理

Country Status (6)

Country Link
US (3) US8467237B2 (ja)
JP (1) JP5321928B2 (ja)
KR (1) KR101310991B1 (ja)
CN (1) CN102456397B (ja)
DE (1) DE102011083180B4 (ja)
TW (1) TWI485710B (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099174B2 (en) 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
US8910000B2 (en) 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
GB2502553A (en) 2012-05-30 2013-12-04 Ibm Read measurements of resistive memory cells
JP5966150B2 (ja) * 2012-07-31 2016-08-10 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
KR102005226B1 (ko) 2012-10-29 2019-07-30 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
GB2510339A (en) 2013-01-30 2014-08-06 Ibm Method and apparatus for read measurement of a plurality of resistive memory cells
US9058869B2 (en) 2013-02-07 2015-06-16 Seagate Technology Llc Applying a bias signal to memory cells to reverse a resistance shift of the memory cells
US9064563B2 (en) * 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
US8934284B2 (en) * 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory
US9164832B2 (en) * 2013-02-27 2015-10-20 Seagate Technology Llc ECC management for variable resistance memory cells
US9280417B2 (en) 2013-05-21 2016-03-08 Microsoft Technology Licensing, Llc Message storage in memory blocks using codewords
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR20150036985A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9001573B1 (en) 2013-12-06 2015-04-07 Micron Technology, Inc. Method and apparatuses for programming memory cells
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US9368197B2 (en) 2014-01-29 2016-06-14 Kabushiki Kaisha Toshiba Memory system
KR102173441B1 (ko) 2014-02-04 2020-11-03 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR102187116B1 (ko) 2014-04-07 2020-12-04 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
GB2525397A (en) * 2014-04-22 2015-10-28 Ibm Device and method for determining a cell level of a resistive memory cell
US9582190B2 (en) * 2014-05-13 2017-02-28 Nxp B.V. Time management using time-dependent changes to memory
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
CN105023606B (zh) * 2015-08-14 2018-06-26 中国科学院上海微系统与信息技术研究所 一种相变存储器及其恢复数据的方法
CN105740090B (zh) * 2016-01-27 2018-11-23 浙江大学 一种优化的相变存储器体系结构
KR102646755B1 (ko) 2017-01-06 2024-03-11 삼성전자주식회사 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
US10181348B2 (en) 2017-01-13 2019-01-15 Samsung Electronics Co., Ltd. Memory device comprising resistance change material and method for driving the same
US10083751B1 (en) 2017-07-31 2018-09-25 Micron Technology, Inc. Data state synchronization
US10545685B2 (en) * 2017-08-30 2020-01-28 Micron Technology, Inc. SLC cache management
KR102300559B1 (ko) 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
KR102401183B1 (ko) * 2017-12-05 2022-05-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10546632B2 (en) 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
US10916324B2 (en) 2018-09-11 2021-02-09 Micron Technology, Inc. Data state synchronization involving memory cells having an inverted data state written thereto
US11532357B2 (en) 2021-01-15 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with temperature modulated read voltage

Family Cites Families (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100478172B1 (ko) 1995-01-31 2005-03-23 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
US6868025B2 (en) 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US7308471B2 (en) 2003-03-28 2007-12-11 Arithmatica Limited Method and device for performing operations involving multiplication of selectively partitioned binary inputs using booth encoding
US7266741B2 (en) 2004-11-19 2007-09-04 Fong Luk Generation of test vectors for testing electronic circuits taking into account of defect probability
EP1699054A1 (en) * 2005-03-03 2006-09-06 STMicroelectronics S.r.l. A memory device with a ramp-like voltage biasing structure and reduced number of reference cells
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
US7952922B2 (en) 2006-06-06 2011-05-31 Micron Technology, Inc. Method for programming a non-volatile memory device to reduce floating-gate-to-floating-gate coupling effect
EP1883113B1 (en) 2006-07-27 2010-03-10 STMicroelectronics S.r.l. Phase change memory device
US7630257B2 (en) 2006-10-04 2009-12-08 Texas Instruments Incorporated Methods and systems for accessing memory
US7701765B2 (en) 2006-12-28 2010-04-20 Micron Technology, Inc. Non-volatile multilevel memory cell programming
US7984360B2 (en) 2006-12-31 2011-07-19 Ramot At Tel Aviv University Ltd. Avoiding errors in a flash memory by using substitution transformations
US7567455B2 (en) 2007-06-19 2009-07-28 Micron Technology, Inc. Method and system for programming non-volatile memory cells based on programming of proximate memory cells
KR101367659B1 (ko) 2007-07-12 2014-02-25 삼성전자주식회사 읽기 에러를 줄일 수 있는 멀티 레벨 상 변화 메모리 장치및 그것의 읽기 방법
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8300478B2 (en) 2007-09-19 2012-10-30 Apple Inc. Reducing distortion using joint storage
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
CN101471130B (zh) * 2007-12-25 2011-08-24 财团法人工业技术研究院 相变存储器与相变存储器的控制方法
US7787282B2 (en) * 2008-03-21 2010-08-31 Micron Technology, Inc. Sensing resistance variable memory
US7724564B2 (en) 2008-05-02 2010-05-25 Micron Technology, Inc. Capacitive divider sensing of memory cells
KR101490421B1 (ko) 2008-07-11 2015-02-06 삼성전자주식회사 메모리 셀 사이의 간섭을 억제할 수 있는 불휘발성 메모리장치, 컴퓨팅 시스템 및 그것의 프로그램 방법
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
KR20100028932A (ko) 2008-09-05 2010-03-15 삼성전자주식회사 불휘발성 메모리 장치 및 이를 포함하는 저장 시스템
US8027187B2 (en) * 2008-09-12 2011-09-27 Micron Technology, Inc. Memory sensing devices, methods, and systems
WO2010076834A1 (en) * 2008-12-31 2010-07-08 Ferdinando Bedeschi Reliable set operation for phase-change memory cell
US8767469B2 (en) 2009-01-29 2014-07-01 Hynix Semiconductor Inc. Method of operating nonvolatile memory device
US7929338B2 (en) * 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
KR101556779B1 (ko) 2009-04-17 2015-10-02 삼성전자주식회사 저장 장치의 액세스 방법
KR101572830B1 (ko) 2009-06-22 2015-11-30 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템
KR101094904B1 (ko) * 2009-09-30 2011-12-15 주식회사 하이닉스반도체 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
TWI375224B (en) * 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
CN101699562B (zh) * 2009-11-23 2012-10-10 中国科学院上海微系统与信息技术研究所 一种相变存储器的擦操作方法
KR101099911B1 (ko) 2009-12-17 2011-12-28 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US8355280B2 (en) 2010-03-09 2013-01-15 Samsung Electronics Co., Ltd. Data storage system having multi-bit memory device and operating method thereof
KR101666406B1 (ko) 2010-08-16 2016-10-17 삼성전자 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템
US8737138B2 (en) 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
KR20120088452A (ko) 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 데이터 프로그래밍 방법
US9075581B2 (en) 2011-04-19 2015-07-07 Germane Systems, Llc Apparatus and method for cooling electrical components of a computer
KR20120126389A (ko) 2011-05-11 2012-11-21 삼성전자주식회사 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 온칩 버퍼 프로그램 방법
US8593873B2 (en) 2011-08-26 2013-11-26 Micron Technology, Inc. Apparatuses and methods of reprogramming memory cells
US8743622B2 (en) 2012-01-13 2014-06-03 Micron Technology, Inc. Memory devices and programming methods that program a memory cell with a data value, read the data value from the memory cell and reprogram the memory cell with the read data value
US9001575B2 (en) 2012-03-30 2015-04-07 Micron Technology, Inc. Encoding program bits to decouple adjacent wordlines in a memory device
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory

Also Published As

Publication number Publication date
US8467237B2 (en) 2013-06-18
CN102456397A (zh) 2012-05-16
KR101310991B1 (ko) 2013-09-24
US20130272063A1 (en) 2013-10-17
KR20120039487A (ko) 2012-04-25
DE102011083180B4 (de) 2018-05-30
JP2012094234A (ja) 2012-05-17
DE102011083180A1 (de) 2012-05-03
TW201218203A (en) 2012-05-01
TWI485710B (zh) 2015-05-21
US9196359B2 (en) 2015-11-24
US20120092923A1 (en) 2012-04-19
US20150098269A1 (en) 2015-04-09
CN102456397B (zh) 2014-11-19
US8913426B2 (en) 2014-12-16

Similar Documents

Publication Publication Date Title
JP5321928B2 (ja) 相変化メモリの読み出し分布管理
US8910000B2 (en) Program-disturb management for phase change memory
US9164829B2 (en) Read bias management to reduce read errors for phase change memory
JP5478861B2 (ja) 相変化物質をプログラミングする方法
US8441861B2 (en) Self-check calibration of program or erase and verify process using memory cell distribution
US9105360B2 (en) Forming a characterization parameter of a resistive memory element
US20170358369A1 (en) Reference voltage calibration in memory during runtime
US11081178B2 (en) Memory, information processing system, and method of controlling memory
US9190171B2 (en) Method and apparatus for read measurement of a plurality of resistive memory cells
US9583196B2 (en) Immediate feedback before or during programming
US8854861B2 (en) Mixed mode programming for phase change memory
TWI576839B (zh) 記憶體電路及其操作方法
US11307918B2 (en) Memory controller performing recovery operation, operating method of the same, and memory system including the same
US11605426B2 (en) Retention drift correction in non-volatile memory arrays
US20240161836A1 (en) Memory read voltage threshold tracking based on memory device-originated metrics characterizing voltage distributions

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130430

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20130430

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20130508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130521

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20130521

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130611

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130703

R150 Certificate of patent or registration of utility model

Ref document number: 5321928

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250