TWI485710B - 用於相變記憶體之讀取分佈管理 - Google Patents

用於相變記憶體之讀取分佈管理 Download PDF

Info

Publication number
TWI485710B
TWI485710B TW100131966A TW100131966A TWI485710B TW I485710 B TWI485710 B TW I485710B TW 100131966 A TW100131966 A TW 100131966A TW 100131966 A TW100131966 A TW 100131966A TW I485710 B TWI485710 B TW I485710B
Authority
TW
Taiwan
Prior art keywords
memory
current
pcm
memory cell
cell
Prior art date
Application number
TW100131966A
Other languages
English (en)
Other versions
TW201218203A (en
Inventor
Ferdinando Bedeschi
Roberto Gastaldi
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of TW201218203A publication Critical patent/TW201218203A/zh
Application granted granted Critical
Publication of TWI485710B publication Critical patent/TWI485710B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/02—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using elements whose operation depends upon chemical change
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G11C2013/0054—Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2211/00—Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56—Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/563—Multilevel memory reading aspects
    • G11C2211/5634—Reference cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/50—Resistive cell structure aspects
    • G11C2213/54—Structure including a tunneling barrier layer, the memory effect implying the modification of tunnel barrier conductivity

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Description

用於相變記憶體之讀取分佈管理
本文中所揭示之標的物係關於一種記憶體裝置，且更特定而言係關於相變記憶體之讀取/寫入效能。
相變記憶體(PCM)可至少部分地基於一或多種特定相變材料(例如，硫屬化物合金及/或碲化鍺銻(GST)，此處僅舉幾個實例)之行為及性質而操作。此等材料之結晶狀態與非晶狀態可具有不同電阻率，因此呈現可藉以儲存資訊之一基礎。非晶高電阻狀態可表示一所儲存之第一二進制狀態，且結晶低電阻狀態可表示一所儲存之第二二進制狀態。當然，所儲存之資訊之此一二進制表示僅係一實例：舉例而言，相變記憶體亦可用以儲存由相變材料電阻率之變化程度表示之多個記憶體狀態。
一PCM記憶體胞可藉由將一偏壓信號施加至該記憶體胞而自一非晶狀態轉變至一結晶狀態。舉例而言，一偏壓信號之特性(例如，峰值量值及/或脈衝寬度)可經選擇以允許至一結晶狀態之一轉變。
隨時間，一PCM記憶體胞之各種參數(例如，用於特定記憶體胞狀態之讀取電流)可因PCM溫度之改變、相變材料之重結晶、漂移及/或循環(此處僅舉幾個實例)而漂移或改變。此等效應可導致PCM記憶體胞之讀取錯誤。
將參考以下各圖闡述非限制性及非窮盡性實施例，其中除非另外說明，否則所有各圖中相同參考編號指代相同部件。
本說明書通篇中所提及之「一項實施例」或「一實施例」意指結合該實施例闡述之一特定特徵、結構或特性包含於所主張標的物之至少一項實施例中。因此，在本說明書通篇中之各處出現之片語「在一項實施例中」或「一實施例」未必全部指代相同實施例。此外，可將該等特定特徵、結構或特性組合於一或多項實施例中。
本文中所闡述之實施例包含涉及管理單位階記憶體胞(SLC)或多位階記憶體胞(MLC)相變記憶體(PCM)裝置之讀取分佈之過程及/或電子架構。管理PCM胞之讀取分佈可用以避免回應於可隨時間發生之PCM胞之一狀態分佈之一移位所致之讀取錯誤，如下文所闡述。舉例而言，一記憶體胞之一狀態分佈可對應於一或多個臨限電壓，該一或多個臨限電壓對應於由記憶體胞儲存之若干個狀態或邏輯位準。換言之，此等狀態或邏輯位準可對應於由臨限電壓分離之電壓範圍。舉例而言，一第一邏輯位準可對應於一第一電壓範圍，一第二邏輯位準可對應於一第二電壓範圍，一第三邏輯位準可對應於一第三電壓範圍，等等。舉例而言，個別邏輯位準可對應於兩位元資料，例如，對於一第一邏輯位準係「00」，對於一第二邏輯位準係「01」，對於一第三邏輯位準係「10」，且對於一第四邏輯位準係「11」。
在一實施例中，一種讀取在一特定電流下程式化之一記憶體胞之方法可包含對該特定電流之一改變進行補償。舉例而言，此一改變可由各種物理現象之改變產生，例如PCM材料之電阻率漂移、溫度改變、保持等等，如下文所詳細闡述。電流之此一改變可在讀取記憶體胞之前之一時間跨度期間發生。在一個實施方案中，可針對一所施加電流階梯之一或多個步階中之每一者執行此電流補償，如下文所詳細闡述。
讀取一記憶體胞之此一方法可包含在正寫入(例如，記憶體之一頁之)一記憶體胞陣列之同時將一或多個參考記憶體胞程式化為一組不同已知狀態(例如，電流位準)的一過程。此一過程可提供在程式化該一或多個參考記憶體胞之後驗證及/或判定該等參考記憶體胞相對於該參考記憶體胞被程式化之原始狀態之改變或移位的一機會。可在一記憶體胞之一讀取操作期間執行此驗證及/或判定。舉例而言，可將關於該等參考記憶體胞之電流值之改變或移位之資訊儲存於一查找表中，如下文所詳細闡述。
在一實施例中，一種讀取一記憶體胞之方法可包含迫使電流進入至一參考記憶體胞中以判定穿過該參考記憶體胞自身之一所得電壓降。可比較此一所得電壓降與由流動至一陣列之一特定記憶體胞中之電流引起之一電壓降。若此一比較指示兩個電壓實質上相等(例如，流動穿過該特定記憶體胞之電流之一值與流動穿過該陣列之參考記憶體胞之電流相同)，則可將該特定記憶體胞視為在參考電流之一特定範圍或分佈內。由於環境改變、過程改變等等，該特定記憶體胞中之一目前電流值可已在程式化特定參考記憶體胞時自原始狀態之電流值漂移。因此，舉例而言，可估計一分佈中之個別電流之原始值與該分佈中之個別電流之目前值之間的差且可將此等差值儲存於一暫存器中。為對可已在一時間跨度期間發生之電流變化進行補償，可自該暫存器中擷取適當電流差並將該等電流差施加至一記憶體胞中之電流。
在一實施方案中，如上文所闡述，可回應於一錯誤校正碼(ECC)溢位事件而執行對一記憶體胞之一特定電流之一改變進行補償。舉例而言，一ECC電路可經設計而達成校正資料中之若干個錯誤之一特定能力。若所偵測之錯誤之數目超出此一能力，則該電路可經歷一ECC溢位事件，其中不能校正資料中之此等錯誤。
在一實施例中，可至少部分地基於將兩個或兩個以上狀態或邏輯位準分離之一或多個臨限參考電壓或臨限參考電流而用該兩個或兩個以上邏輯位準中之任一者程式化PCM胞。因此，隨後可至少部分地基於用以在先前程式化PCM胞之相同一或多個臨限參考電流而讀取並判定儲存於PCM胞中之邏輯位準。特定而言，驗證參考電流可用作與一PCM胞之一讀取過程期間之一記憶體胞電流進行比較之臨限值。可藉由跨越一PCM胞施加一電壓而產生一讀取過程期間之一記憶體胞電流，以使得該讀取過程期間之該記憶體胞電流可至少部分地取決於該PCM胞之一電阻。因此，可藉由比較該讀取過程期間之此一記憶體胞電流與臨限參考電流而判定一PCM胞之狀態或邏輯值(例如，電阻位準)。然而，隨時間，跨越一PCM胞施加之一特定電壓之記憶體胞電流可由於(舉例而言)該PCM胞之溫度改變而漂移或改變(下文將論述此漂移之其他原因)。在本文中，可將導致一特定所施加電壓之記憶體胞電流之此等改變的PCM胞參數之漂移稱作狀態分佈漂移。由於對應於所儲存之邏輯位準之記憶體胞電流可隨時間變化而臨限參考電流保持不變，因此記憶體胞電流與參考電流之一比較可導致對儲存於記憶體胞中之邏輯位準之誤讀。
在一實施例中，一種設備可包括一記憶體裝置，例如，包含一PCM陣列及包括該PCM陣列之用以儲存特定參考狀態之一部分之若干個參考記憶體胞的一程式緩衝器。可同時程式化該等參考記憶體胞及該PCM陣列。在此一情形下，對PCM胞之影響(例如溫度)可等同地影響所儲存之參考狀態及所儲存之記憶體狀態，從而可能導致此等狀態之分佈之一漂移及/或改變，如下文所進一步詳細解釋。此一設備亦可包括一控制器，該控制器用以跨越該PCM陣列之一記憶體胞施加一特定電壓以產生一讀取電流且用以至少部分地基於由該等參考記憶體胞中之至少一者引起之一參考電流而修改記憶體胞電流。在一實施方案中，可判定一參考記憶體胞在一特定時間之一狀態分佈漂移量以便可在用以讀取一PCM胞之一過程期間相應地修改該PCM胞之一讀取電流。因此，可藉由在一讀取過程期間修改PCM胞讀取電流而減少由PCM胞之狀態分佈漂移引起之讀取錯誤。可藉由比較一參考記憶體胞在一特定時間之一讀取電流與該參考記憶體胞在一較早時間之一讀取電流而做出對一狀態分佈漂移量之判定。此一判定之結果可作為不同時間之參考記憶體胞讀取電流之間的電流差之一值而儲存。本文中將此一電流差稱作一「電流差量(delta)」。可以此一方式判定一或多個讀取電流之電流差量，如下文所論述。隨後，可接著至少部分地基於此等電流差量而在用以讀取PCM陣列之一PCM胞之一過程期間修改該PCM胞之一讀取電流。
此外，在用以掃描一所儲存狀態之此一讀取過程期間，可藉由跨越一PCM胞施加一以遞增方式增加之電壓而以遞增方式增加該PCM胞之讀取電流。在一特定實施方案中，可在本文中用「N」標記之步階中執行以遞增方式增加之電壓(及所得記憶體胞電流)，如下文所闡述。因此，可針對個別讀取電流步階N，將一記憶體胞之讀取電流修改特定量，因此慮及狀態分佈漂移可針對不同記憶體胞電壓(及所得讀取電流)而不同地影響一記憶體胞之事實。舉例而言，在此電流步進期間，可針對個別遞增步階N做出關於是否修改一讀取電流之一判定。此一判定可至少部分地基於填充有對應於個別遞增步階N之電流差量之一查找表。舉例而言，在一個特定實施方案中，可使用非揮發性記憶體來依據N儲存電流差量。
圖1係根據一實施例之偏壓信號波形之特性之一曲線圖100。可藉由經由施加一相對高振幅、相對短持續時間電程式化脈衝或偏壓信號120熔化相變材料而對一PCM胞進行重設。舉例而言，在一重設狀態中，相變材料之一作用區域可包括毗鄰於一PCM胞中之一加熱器元件安置之圓頂形狀之一非晶區域。結晶相變材料可包圍此一非晶區域。在此一狀態中，一PCM胞可具有一相對高的電阻。在一後續過程中，可藉由使一圓頂形狀之非晶區域結晶以使得相變材料之一實質整個區域可係結晶的而設定一PCM胞。此一過程可涉及使施加至一PCM胞之相對低振幅、相對長持續時間偏壓信號110之一電壓及/或電流斜降以使其相變材料結晶。在此一狀態中，一PCM胞可具有一相對低的電阻。在一特定實施方案中，例如對於一MLC，可選擇一特定偏壓信號120以將一PCM胞設定為對應於一特定電阻範圍之一特定狀態。舉例而言，可減小偏壓信號120之持續時間及/或振幅。
圖2係展示根據一實施例之對照讀取電流步階編號N繪製之一PCM中之記憶體胞之一狀態分佈210的一曲線圖200。特定而言，此等記憶體胞可包括多位階記憶體胞。由水平軸展示之個別讀取電流步階編號N可對應於特定讀取電流。如上文所提及，讀取電流可在涵蓋一MLC之多個狀態之一範圍內遞增。舉例而言，N=1可對應於一微安之一讀取電流，N=2可對應於兩微安之一讀取電流，等等。繼續該實例，曲線圖200之PCM之一相對大的記憶體胞群體可具有對應於三微安之一讀取電流或N=3之一「00」狀態、對應於十微安之一讀取電流或N=10之一「01」狀態，等等。然而，一較小記憶體胞群體可具有落在讀取電流分佈之「尾部」上之狀態。舉例而言，曲線圖200之PCM之某些記憶體胞可具有對應於兩微安之一讀取電流或N=2之一「00」狀態、對應於入微安之一讀取電流或N=8之一「01」狀態，等等。因此，在一實施方案中，可自一相對低值(例如，N=0)至一相對高值(例如，N=24)掃描讀取電流以計及一記憶體胞群體之多個狀態之讀取電流之變化。除一記憶體胞群體內之此一統計變化之外，記憶體胞之一狀態分佈210可隨時間而改變或漂移，如上文所提及且如下文所進一步詳細論述。當然，闡述一狀態分佈之此等細節僅係實例，且所主張標的物不限於此。
圖3展示根據一實施例之經掃描讀取電流值之特性之一曲線圖。因此，返回至上文實例，步階N=1之讀取電流324可對應於一微安之一讀取電流，步階N=2之讀取電流326可對應於兩微安之一讀取電流，等等。當然，此等特定讀取電流值僅係實例，且所主張標的物在此方面不受限制。此外，在一實施例中，可隨時間調整個別讀取電流之值以對可隨時間改變之記憶體胞參數進行補償。舉例而言，此等參數可包含可隨記憶體胞溫度改變而改變之用於一或多個特定記憶體胞狀態之臨限電壓。
圖4係展示根據另一實施例之一PCM裝置中之PCM胞之一狀態分佈405的一曲線圖400。在一特定實例中，曲線圖400包含狀態「00」、「01」及「10」，其中展示狀態「01」漂移而狀態「00」及「10」保持實質上不變。舉例而言，此漂移可由該PCM裝置之溫度之一改變產生。在一個實施方案中，曲線圖400可包括圖2中所示之曲線圖200之一部分。舉例而言，分佈部分410可包括狀態「00」之一高電流尾端，分佈部分420可包括狀態「01」之一低電流尾端，分佈部分430可包括狀態「01」之一高電流尾端，且分佈部分440可包括狀態「10」之一低電流尾端。可由窗415分離狀態「00」與狀態「01」，且可由窗435分離狀態「01」與狀態「10」。在一實施方案中，狀態分佈405可因若干個原因中之任一者而隨時間改變。舉例而言，PCM胞可包括尤其在材料之結晶不完全之情況下可朝向較高電阻率漂移之結晶材料，例如，在一多位階應用中使用之PCM胞中。另一方面，PCM胞可包括可朝向一結晶狀態演變因此影響能量狀態之分佈之非晶材料。另外，循環遍及一PCM胞之狀態亦可影響能量狀態之分佈。舉例而言，狀態「01」可移位至一較低電流值。在此一情形下，由於此一分佈移位，具有對應於一讀取電流步階N=9之狀態「01」之記憶體胞可隨後具有對應於一讀取電流步階N=8之記憶體狀態「01」。當然，此等值僅係實例，且所主張標的物不限於此。
在一實施方案中，對於一個狀態，狀態分佈405可隨時間以與另一狀態相比不同之方式變化。舉例而言，儘管狀態「01」可以一量450移位至一較低電流值，但狀態「00」及狀態「10」可保持不變。因此，窗415可減小，而窗435可增加。因此，儘管狀態分佈係一時變狀態分佈，但針對個別讀取電流步階N修改PCM胞之讀取電流可允許窗415及/或窗435保持實質上恆定。
圖5係圖解說明根據一實施例之一程式緩衝器510之一示意圖。此一程式緩衝器可包括一記憶體陣列部分520及一參考部分530。舉例而言，記憶體陣列部分520可包括在對另一非揮發性記憶體裝置之一寫入過程期間用作一記憶體緩衝器之PCM胞，但所主張標的物不限於此。在另一實例中，記憶體陣列部分520可包括用以儲存資訊達一延長時間週期(例如，幾秒或幾年)之PCM。參考部分530可包括用以儲存在程式化記憶體陣列部分520之同時程式化之一或多個參考狀態之PCM胞。舉例而言，此等參考狀態可包括一特定狀態型樣。在一個實施方案中，與包含於記憶體陣列部分520中之PCM胞之數目相比，參考部分530可包括一相對小數目的PCM胞。舉例而言，參考部分530可包括用以儲存四個參考狀態之四個PCM胞，而記憶體陣列部分520可包括大約256k個PCM胞。此等參考狀態可包括在將資訊程式化至記憶體陣列部分520中之同時程式化之一已知狀態型樣。此一已知參考狀態型樣可允許對PCM胞狀態分佈隨時間之漂移或變化進行補償之一技術。舉例而言，此一技術可利用參考部分530之參考記憶體胞亦可發生記憶體陣列部分520之PCM胞發生之相同改變之一事實。此外，由於參考部分530之參考記憶體胞可包括一已知狀態型樣，因此可做出關於記憶體陣列部分520之PCM胞狀態分佈隨時間改變之量之一判定。當然，PCM參考胞及一記憶體陣列之此等細節僅係實例，且所主張標的物在此方面不受限制。
圖6係根據一實施例之一PCM胞之一程式化/讀取過程600的一流程圖。在框610處，可在程式化一PCM陣列(例如，一程式緩衝器)之同時程式化包括一已知狀態型樣之PCM參考胞。在框610與框620之間之一週期期間，對於PCM參考胞與記憶體陣列之PCM胞兩者而言，PCM胞狀態之一分佈可以實質上等同之方式改變。在框620處，可藉由量測PCM參考胞之參考電流來判定此一改變。舉例而言，儘管PCM參考胞狀態之一分佈可自程式化PCM參考胞之時間以來一直改變，但由於此等PCM參考胞狀態可係先驗已知的，因此可判定該分佈之該改變。在一個實施方案中，可根據程式化時間處之參考記憶體胞狀態分佈與目前參考記憶體胞狀態分佈之間的差來判定該參考記憶體胞狀態分佈之該改變。如下文所詳細解釋，可針對個別讀取電流步階N評估此等差。
在框630處繼續過程600，可判定並儲存當前所量測之參考記憶體胞狀態與參考記憶體胞狀態最初被程式化之值之間的差值或電流差量。在框640處，可針對個別讀取電流步階編號N將此等電流差量加至PCM胞之讀取電流或自PCM胞之讀取電流減去此等電流差量。舉例而言，可將當前所量測之參考記憶體胞狀態與參考記憶體胞狀態最初被程式化之值之間的差判定為：針對N=2係100毫微安(nA)，針對N=3係200 nA，針對N=4至N=8係零，針對N=9係-200 nA，等等。在一個實施方案中，舉例而言，可將此等電流差量儲存於一記憶體中並在一稍後時間施加。為圖解說明一特定實例，對於針對步階N=3施加至一PCM胞之一特定電壓，一所得讀取電流可係約3.6微安。根據針對N=3係200 nA之一所量測電流差量，可自3.6微安之讀取電流減去200 nA，以使得一經修改讀取電流等於3.4微安。在此一減法之後，經修改讀取電流之減小可對以下事實進行補償：可用作與PCM胞之經修改讀取電流進行比較之狀態臨限值之參考電流可已自其在程式化時間之原始值隨時間漂移或改變。舉例而言，可將一「00」狀態與一「01」狀態之間之電流臨限值界定為3.5微安。在無讀取電流補償之情況下，狀態分佈隨時間之一漂移可導致記憶體胞自「00」狀態(例如，在程式化時間針對N=3記憶體胞讀取電流最初係3.4微安)至「01」狀態(例如，在漂移之後針對N=3記憶體胞讀取電流目前係3.6微安)之一錯誤移位。另一方面，使用所儲存之電流差量補償一記憶體胞讀取電流可導致自記憶體胞讀取電流減去200 nA。因此，一經修改讀取電流可等於3.4微安，其在「00」狀態之範圍內，因此一漂移的狀態分佈未導致記憶體胞之一改變之所儲存狀態。當然，用以對一改變之狀態分佈進行補償之一過程之此等細節僅係實例，且所主張標的物不限於此。
圖7係圖解說明根據一實施例之一PCM裝置之一讀取分佈管理部分700的一示意圖。舉例而言，可實施例如程式化/讀取過程600之過程之讀取分佈管理部分700可包括一PCM胞陣列，例如包含一參考記憶體胞部分730之一頁緩衝器710。可使用此一參考記憶體胞部分來儲存包括一已知狀態型樣之參考記憶體胞狀態。如上文所提及，可同時程式化此等參考記憶體胞狀態與記憶體陣列。因此，在自程式化至一後續讀取過程之一時間週期期間，對於參考PCM胞與一記憶體陣列之PCM胞兩者而言，PCM胞狀態之一分佈可以實質上等同之方式改變。在區塊720中，可在一稍後時間量測參考記憶體胞部分730中之參考PCM胞之讀取電流並在程式化參考記憶體胞(及記憶體陣列)之時間比較該等讀取電流與參考記憶體胞之已知讀取電流725。依據此比較，可在區塊720處判定等於目前所量測之讀取電流與參考記憶體胞之已知原始讀取電流之間的差之電流差量。舉例而言，若程式緩衝器710未經歷參考記憶體胞狀態分佈之漂移，則電流差量可等於零。另一方面，程式緩衝器710經歷參考記憶體胞狀態分佈之漂移可導致非零電流差量。
讀取分佈管理部分700可包括用以比較個別PCM胞之讀取電流與由區塊745提供之讀取參考電流之類比感測器740。此等讀取參考電流之值可在讀取個別PCM胞之一過程期間循序逐步升高，其中此等步階可對應於個別讀取電流步階編號N，如上文所闡述。類比感測器740可藉由比較記憶體胞之讀取電流與讀取參考電流之臨限值來判定個別PCM胞之狀態。可藉由跨越一PCM胞施加一電壓而產生一讀取過程期間之一記憶體胞電流，以使得讀取期間之該記憶體胞電流可至少部分地取決於該PCM胞之一電阻。因此，可藉由比較讀取期間之此一記憶體胞電流與由區塊745提供之一讀取參考電流值來判定一PCM胞之狀態(例如，其電阻值)。在一實施方案中，此一讀取參考電流值可在讀取一PCM胞之一過程期間循序逐步升高。在一實施方案中，區塊720可經由線728提供待在電路節點733處與個別PCM胞之讀取電流組合之電流差量。藉由以此一方式組合電流，由類比感測器740量測之讀取電流可經修改以對程式緩衝器710之狀態分佈之漂移進行補償。舉例而言，由區塊720針對N=7提供之一負電流差量可導致類比感測器740量測到針對N=7之一記憶體胞之一減小之讀取電流(例如，一經修改讀取電流)。因此，類比感測器740可比較該減小之讀取電流與由區塊745針對N=7提供之一參考電流。在與參考電流之比較後，此一減小之讀取電流可即刻更準確地反映程式緩衝器710之狀態分佈。當然，讀取分佈管理之此等細節僅係實例，且所主張標的物在此方面不受限制。
圖8係圖解說明包含一記憶體裝置810之一計算系統800之一例示性實施例的一示意圖。舉例而言，此一計算裝置可包括用以執行一應用程式及/或其他程式碼之一或多個處理器。舉例而言，記憶體裝置810可包括一PCM程式緩衝器，例如圖7中所示之程式緩衝器710。一計算裝置804可表示可係可組態以管理記憶體裝置810之任何裝置、器具或機器。記憶體裝置810可包含一記憶體控制器815及一記憶體822。藉由舉例而非限制之方式，計算裝置804可包含：一或多個計算裝置及/或平臺，例如一桌上型電腦、一膝上型電腦、一工作站、一伺服器裝置或類似物；一或多個個人計算或通信裝置或器具，例如一個人數位助理、行動通信裝置或類似物；一計算系統及/或相關聯之服務提供者能力，例如一資料庫或資料儲存服務提供者/系統；及/或其任一組合。
應認識到，系統800中所示之各種裝置以及如本文中所進一步闡述之過程及方法之全部或部分可使用硬體、韌體、軟體或其任一組合或者以其他方式包含硬體、韌體、軟體或其任一組合來實施。因此，藉由舉例而非限制之方式，計算裝置804可包含透過一匯流排840及一主機或記憶體控制器815操作地耦合至記憶體822之至少一個處理單元820。處理單元820表示可組態以執行一資料計算程序或處理序之至少一部分之一或多個電路。藉由舉例而非限制之方式，處理單元820可包含一或多個處理器、控制器、微處理器、微控制器、專用積體電路、數位信號處理器、可程式化邏輯裝置、場可程式化閘陣列及類似物或其任一組合。處理單元820可包含經組態以與記憶體控制器815通信之一作業系統。舉例而言，此一作業系統可產生待經由匯流排840發送至記憶體控制器815之命令。舉例而言，在一個實施方案中，記憶體控制器815可包括一內部記憶體控制器或一內部寫入狀態機，其中一外部記憶體控制器(未展示)可在記憶體裝置810外部且可充當系統處理器與記憶體自身之間的一介面。此等命令可包括讀取及/或寫入命令。舉例而言，記憶體控制器815可回應於一寫入命令而提供一偏壓信號，例如圖4中所示之偏壓信號410，其包括(舉例而言)具有自一個脈衝至下一個脈衝循序減小之個別峰值振幅之一系列設定脈衝。特定而言，記憶體控制器815可回應於一寫入命令而將一第一偏壓脈衝施加至一PCM胞以嘗試將該PCM胞置於一低電阻狀態中；在該PCM胞之驗證期間量測一記憶體胞電流；及將一第二偏壓脈衝施加至該PCM胞以嘗試將該PCM胞置於該低電阻狀態中，其中回應於驗證期間之記憶體胞電流與一第一驗證參考電流值之一比較，該第二偏壓脈衝可包含小於該第一偏壓脈衝之峰值振幅之一峰值振幅。
記憶體822表示任何資料儲存機構。舉例而言，記憶體822可包含一主要記憶體824及/或一輔助記憶體826。舉例而言，記憶體822可包括PCM。舉例而言，主要記憶體824可包含一隨機存取記憶體、唯讀記憶體等。雖然在此實例中被圖解說明為與處理單元820分離，但應理解主要記憶體824之全部或部分可提供於處理單元820內或者以其他方式與處理單元820位於同一地點/耦合。
在一項實施例中，計算系統800可包括包含一PCM陣列及用以儲存一或多個特定參考狀態之一PCM參考胞部分之一程式緩衝器。系統800亦可包含一控制器，該控制器用以回應於一讀取操作而將一偏壓脈衝施加至PCM陣列之一記憶體胞以產生一記憶體胞電流且用以至少部分地基於由該一或多個特定參考狀態引起之一參考電流而修改該記憶體胞電流。系統800可進一步包含用以主控一或多個應用程式及用以起始該讀取操作之一處理器。
舉例而言，輔助記憶體826可包含與主要記憶體相同或類似類型之記憶體及/或一或多個資料儲存裝置或系統，例如(舉例而言)一磁碟機、一光碟機、一磁帶機、一固態記憶體磁碟機等。在某些實施方案中，輔助記憶體826可操作地接納一電腦可讀媒體828或者可以其他方式組態以耦合至電腦可讀媒體828。舉例而言，電腦可讀媒體828可包含可載送用於系統800中之裝置中之一或多者之資料、程式碼及/或指令及/或使資料、程式碼及/或指令可存取之任何媒體。
舉例而言，計算裝置804可包含一輸入/輸出832。輸入/輸出832表示可係可組態以接受或者以其他方式引入人類及/或機器輸入之一或多個裝置或特徵，及/或可係可組態以遞送或者以其他方式提供人類及/或機器輸出之一或多個裝置或特徵。藉由舉例而非限制之方式，輸入/輸出裝置832可包含一操作地組態之顯示器、揚聲器、鍵盤、滑鼠、軌跡球、觸碰螢幕、資料埠等。
雖然已圖解說明及闡述了目前被視為實例性實施例之內容，但熟習此項技術者將理解可在不背離所主張標的物之情況下做出各種其他修改且可替代等效物。另外，可在不背離本文中所闡述之中心概念之情況下做出諸多修改以使一特定情況適應所主張標的物之教示內容。因此，意欲所主張標的物不限於所揭示之特定實施例，而是此所主張之標的物亦可包含歸屬於隨附申請專利範圍及其等效物之範疇內之所有實施例。
110．．．偏壓信號
120．．．偏壓信號
210．．．狀態分佈
324．．．讀取電流
326．．．讀取電流
405．．．狀態分佈
410．．．分佈部分/偏壓信號
415．．．窗
420．．．分佈部分
430．．．分佈部分
435．．．窗
440．．．分佈部分
450．．．量
510．．．程式緩衝器
520．．．記憶體陣列部分
530．．．參考部分
700．．．讀取分佈管理部分
710．．．程式緩衝器
720．．．區塊
725．．．已知讀取電流
728．．．線
730．．．參考記憶體胞部分
733．．．電路節點
740．．．類比感測器
745．．．區塊
800．．．計算系統
804．．．計算裝置
810．．．記憶體裝置
815．．．記憶體控制器
820．．．處理單元
822．．．記憶體
824．．．主要記憶體
826．．．輔助記憶體
828．．．電腦可讀媒體
832．．．輸入/輸出裝置
840．．．匯流排
圖1係根據一實施例之偏壓信號波形之特性之一曲線圖。
圖2係展示根據一實施例之一PCM中之記憶體胞之一狀態分佈的一曲線圖。
圖3係根據一實施例之參考電流值之特性之一曲線圖。
圖4係展示根據另一實施例之一PCM中之記憶體胞之一狀態分佈的一曲線圖。
圖5係圖解說明根據一實施例之一程式緩衝器之一示意圖。
圖6係根據一實施例之一記憶體胞之一程式化/讀取過程的一流程圖。
圖7係圖解說明根據一實施例之一PCM裝置之一讀取分佈管理部分的一示意圖。
圖8係圖解說明一計算系統之一例示性實施例之一示意圖。
(無元件符號說明)

Claims (22)

  1. 一種用於讀取一記憶體胞之方法，其包括：將一偏壓脈衝施加至一相變記憶體(PCM)胞以產生一記憶體胞電流；將該記憶體胞電流調整一電流差量(delta)以產生一經調整記憶體胞電流，該電流差量係基於一參考胞電流隨時間之一改變且反映該PCM胞之一狀態分佈飄移；及至少部分地基於該經調整記憶體胞電流而判定該PCM胞之一狀態。
  2. 如請求項1之方法，其中該參考記憶體胞電流差量包括用以對在起始用於判定該PCM胞之該狀態之一讀取操作之前之一時間跨度期間該PCM胞之一物理改變進行補償之一電流。
  3. 如請求項1之方法，其中回應於一錯誤校正碼(ECC)溢位事件而執行該將該偏壓脈衝施加至該PCM胞及該判定該PCM胞之該狀態。
  4. 如請求項1之方法，其進一步包括：比較一參考記憶體胞在一特定時間之一參考記憶體胞電流與該參考記憶體胞在一較早時間之一參考記憶體胞電流；及儲存該比較之結果。
  5. 如請求項1之方法，其進一步包括：循序步進遍及該記憶體胞電流之多個值；及針對該記憶體胞電流之該多個值之個別步階判定是否 修改該記憶體胞電流。
  6. 如請求項3之方法，其進一步包括：至少部分地基於該判定而填充一查找表。
  7. 如請求項1之方法，其中該PCM胞包括一多位階記憶體胞。
  8. 如請求項1之方法，其進一步包括：同時程式化至少一參考胞及該PCM胞。
  9. 一種記憶體設備，其包括：一控制器，其用以：將一偏壓脈衝施加至包含一參考部份之一相變記憶體(PCM)陣列之一記憶體胞以產生一記憶體胞電流；將該記憶體胞電流調整一電流差量(delta)以產生一經調整記憶體胞電流，該電流差量係基於一參考胞電流隨時間之一改變且反映該PCM胞之一狀態分佈飄移；及至少部分地基於該經調整記憶體胞電流而判定該PCM胞之一狀態。
  10. 如請求項9之設備，其中該參考記憶體胞電流差量包括用以對在起始用於判定該PCM胞之該狀態之一讀取操作之前之一時間跨度期間該PCM胞之一物理改變進行補償之一電流。
  11. 如請求項9之設備，該控制器用以：比較該PCM陣列之該參考部分當中之一參考記憶體胞在一特定時間之一參考記憶體胞電流與該參考記憶體胞 在一較早時間之一參考記憶體胞電流；儲存該比較之結果；及至少部分地基於該等所儲存之結果而修改該記憶體胞電流。
  12. 如請求項9之設備，該控制器用以：循序步進遍及該記憶體胞電流之多個值；及針對該記憶體胞電流之該多個值之個別步階判定是否修改該記憶體胞電流。
  13. 如請求項12之設備，該控制器用以：至少部分地基於該判定而填充一查找表。
  14. 如請求項9之設備，其中該PCM陣列包括一多位階記憶體。
  15. 如請求項9之設備，該控制器用以：同時程式化該PCM陣列之該參考部分及該PCM陣列之該記憶體胞。
  16. 如請求項15之設備，該控制器用以：同時程式化該PCM陣列之該參考部分及一頁緩衝器。
  17. 一種電腦系統，其包括：一記憶體裝置，其包括包含用以儲存一或多個特定參考狀態之一參考部分之一相變記憶體(PCM)陣列，該記憶體裝置進一步包括一記憶體控制器，該記憶體控制器用以：將一偏壓脈衝施加至該PCM陣列之一記憶體胞以產生用於一讀取操作之一記憶體胞電流； 將該記憶體胞電流調整一電流差量(delta)以產生一經調整記憶體胞電流，該電流差量係基於一參考胞電流隨時間之一改變且反映該PCM胞之一狀態分佈飄移；及至少部分地基於該經調整記憶體胞電流而判定該PCM胞之一狀態；及一處理器，其用以主控一或多個應用程式且用以起始對該記憶體控制器之該讀取操作以提供對該PCM陣列之存取。
  18. 如請求項17之系統，其中該參考記憶體胞電流差量包括用以對在起始用於判定該PCM胞之該狀態之該讀取操作之前之一時間跨度期間該PCM胞之一物理改變進行補償之一電流。
  19. 如請求項17之系統，該控制器用以：比較該PCM陣列之該參考部分當中之一參考記憶體胞在一特定時間之一參考記憶體胞電流與該參考記憶體胞在一較早時間之一參考記憶體胞電流；儲存該比較之結果；及至少部分地基於該等所儲存之結果而修改該記憶體胞電流。
  20. 如請求項17之系統，該控制器用以：循序步進遍及該記憶體胞電流之多個值；及針對該記憶體胞電流之該多個值之個別步階判定是否修改該記憶體胞電流。
  21. 如請求項19之系統，該控制器用以：至少部分地基於該判定而填充一查找表。
  22. 如請求項17之系統，其中該PCM陣列包括一多位階記憶體。
TW100131966A 2010-10-15 2011-09-05 用於相變記憶體之讀取分佈管理 TWI485710B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
US12/905,754 US8467237B2 (en) 2010-10-15 2010-10-15 Read distribution management for phase change memory

Publications (2)

Publication Number Publication Date
TW201218203A TW201218203A (en) 2012-05-01
TWI485710B true TWI485710B (zh) 2015-05-21

Family

ID=45934041

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100131966A TWI485710B (zh) 2010-10-15 2011-09-05 用於相變記憶體之讀取分佈管理

Country Status (6)

Country Link
US (3) US8467237B2 (zh)
JP (1) JP5321928B2 (zh)
KR (1) KR101310991B1 (zh)
CN (1) CN102456397B (zh)
DE (1) DE102011083180B4 (zh)
TW (1) TWI485710B (zh)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9099174B2 (en) 2012-10-09 2015-08-04 Micron Technology, Inc. Drift acceleration in resistance variable memory
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US9645177B2 (en) * 2012-05-04 2017-05-09 Seagate Technology Llc Retention-drift-history-based non-volatile memory read threshold optimization
US8910000B2 (en) 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
GB2502553A (en) 2012-05-30 2013-12-04 Ibm Read measurements of resistive memory cells
JP5966150B2 (ja) * 2012-07-31 2016-08-10 パナソニックＩｐマネジメント株式会社 不揮発性記憶素子の駆動方法及び不揮発性記憶装置
KR102005226B1 (ko) 2012-10-29 2019-07-30 삼성전자 주식회사 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
GB2510339A (en) 2013-01-30 2014-08-06 Ibm Method and apparatus for read measurement of a plurality of resistive memory cells
US9058869B2 (en) 2013-02-07 2015-06-16 Seagate Technology Llc Applying a bias signal to memory cells to reverse a resistance shift of the memory cells
US9064563B2 (en) * 2013-02-08 2015-06-23 Seagate Technology Llc Optimization of variable resistance memory cells
US8934284B2 (en) * 2013-02-26 2015-01-13 Seagate Technology Llc Methods and apparatuses using a transfer function to predict resistance shifts and/or noise of resistance-based memory
US9164832B2 (en) * 2013-02-27 2015-10-20 Seagate Technology Llc ECC management for variable resistance memory cells
US9280417B2 (en) 2013-05-21 2016-03-08 Microsoft Technology Licensing, Llc Message storage in memory blocks using codewords
KR20150102302A (ko) 2014-02-28 2015-09-07 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US10490741B2 (en) 2013-06-05 2019-11-26 SK Hynix Inc. Electronic device and method for fabricating the same
KR20160073782A (ko) 2014-12-17 2016-06-27 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
KR20150036985A (ko) * 2013-09-30 2015-04-08 에스케이하이닉스 주식회사 전자 장치 및 그 제조 방법
US9865806B2 (en) 2013-06-05 2018-01-09 SK Hynix Inc. Electronic device and method for fabricating the same
KR20160122915A (ko) 2015-04-14 2016-10-25 에스케이하이닉스 주식회사 전자 장치
KR20140142929A (ko) 2013-06-05 2014-12-15 에스케이하이닉스 주식회사 반도체 장치 및 그 제조 방법, 이 반도체 장치를 포함하는 마이크로 프로세서, 프로세서, 시스템, 데이터 저장 시스템 및 메모리 시스템
US9001573B1 (en) 2013-12-06 2015-04-07 Micron Technology, Inc. Method and apparatuses for programming memory cells
US9019754B1 (en) 2013-12-17 2015-04-28 Micron Technology, Inc. State determination in resistance variable memory
US9368197B2 (en) 2014-01-29 2016-06-14 Kabushiki Kaisha Toshiba Memory system
KR102173441B1 (ko) 2014-02-04 2020-11-03 삼성전자주식회사 저항체를 이용한 비휘발성 메모리 장치
KR102187116B1 (ko) 2014-04-07 2020-12-04 삼성전자주식회사 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
GB2525397A (en) * 2014-04-22 2015-10-28 Ibm Device and method for determining a cell level of a resistive memory cell
US9582190B2 (en) * 2014-05-13 2017-02-28 Nxp B.V. Time management using time-dependent changes to memory
US10367137B2 (en) 2014-12-17 2019-07-30 SK Hynix Inc. Electronic device including a semiconductor memory having a variable resistance element including two free layers
CN105023606B (zh) * 2015-08-14 2018-06-26 中国科学院上海微系统与信息技术研究所 一种相变存储器及其恢复数据的方法
CN105740090B (zh) * 2016-01-27 2018-11-23 浙江大学 一种优化的相变存储器体系结构
KR102646755B1 (ko) 2017-01-06 2024-03-11 삼성전자주식회사 저항 변화 물질을 포함하는 메모리 장치 및 그 구동 방법
US10181348B2 (en) 2017-01-13 2019-01-15 Samsung Electronics Co., Ltd. Memory device comprising resistance change material and method for driving the same
US10083751B1 (en) 2017-07-31 2018-09-25 Micron Technology, Inc. Data state synchronization
US10545685B2 (en) * 2017-08-30 2020-01-28 Micron Technology, Inc. SLC cache management
KR102300559B1 (ko) 2017-11-27 2021-09-13 삼성전자주식회사 메모리 장치 및 그 동작 방법
KR102401183B1 (ko) * 2017-12-05 2022-05-24 삼성전자주식회사 메모리 장치 및 그 동작 방법
US10546632B2 (en) 2017-12-14 2020-01-28 Micron Technology, Inc. Multi-level self-selecting memory device
US10916324B2 (en) 2018-09-11 2021-02-09 Micron Technology, Inc. Data state synchronization involving memory cells having an inverted data state written thereto
US11532357B2 (en) 2021-01-15 2022-12-20 Taiwan Semiconductor Manufacturing Company, Ltd. Memory cell with temperature modulated read voltage

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US20090016100A1 (en) * 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd. Multi-level phase change memory device and related methods
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US7554861B2 (en) * 2005-03-03 2009-06-30 Daniele Vimercati Memory device with a ramp-like voltage biasing structure and reduced number of reference cells
US20090237977A1 (en) * 2008-03-21 2009-09-24 Micron Technology, Inc. Sensing resistance variable memory
US20100067286A1 (en) * 2008-09-12 2010-03-18 Micron Technology, Inc. Memory sensing devices, methods, and systems
US20100165725A1 (en) * 2008-12-31 2010-07-01 Ferdinando Bedeschi Reliable set operation for phase-change memory cell

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100477034B1 (ko) 1995-01-31 2005-03-21 가부시끼가이샤 히다치 세이사꾸쇼 반도체 메모리 장치
US7308471B2 (en) 2003-03-28 2007-12-11 Arithmatica Limited Method and device for performing operations involving multiplication of selectively partitioned binary inputs using booth encoding
US7266741B2 (en) 2004-11-19 2007-09-04 Fong Luk Generation of test vectors for testing electronic circuits taking into account of defect probability
CN103280239B (zh) 2006-05-12 2016-04-06 苹果公司 存储设备中的失真估计和消除
US7952922B2 (en) 2006-06-06 2011-05-31 Micron Technology, Inc. Method for programming a non-volatile memory device to reduce floating-gate-to-floating-gate coupling effect
DE602006012825D1 (de) 2006-07-27 2010-04-22 St Microelectronics Srl Phasenwechsel-Speichervorrichtung
US7630257B2 (en) 2006-10-04 2009-12-08 Texas Instruments Incorporated Methods and systems for accessing memory
US7701765B2 (en) 2006-12-28 2010-04-20 Micron Technology, Inc. Non-volatile multilevel memory cell programming
US7984360B2 (en) 2006-12-31 2011-07-19 Ramot At Tel Aviv University Ltd. Avoiding errors in a flash memory by using substitution transformations
US7567455B2 (en) 2007-06-19 2009-07-28 Micron Technology, Inc. Method and system for programming non-volatile memory cells based on programming of proximate memory cells
US8031526B1 (en) 2007-08-23 2011-10-04 Marvell International Ltd. Write pre-compensation for nonvolatile memory
US8174905B2 (en) 2007-09-19 2012-05-08 Anobit Technologies Ltd. Programming orders for reducing distortion in arrays of multi-level analog memory cells
US8300478B2 (en) 2007-09-19 2012-10-30 Apple Inc. Reducing distortion using joint storage
CN101471130B (zh) * 2007-12-25 2011-08-24 财团法人工业技术研究院 相变存储器与相变存储器的控制方法
US7724564B2 (en) 2008-05-02 2010-05-25 Micron Technology, Inc. Capacitive divider sensing of memory cells
KR101490421B1 (ko) 2008-07-11 2015-02-06 삼성전자주식회사 메모리 셀 사이의 간섭을 억제할 수 있는 불휘발성 메모리장치, 컴퓨팅 시스템 및 그것의 프로그램 방법
US8169825B1 (en) 2008-09-02 2012-05-01 Anobit Technologies Ltd. Reliable data storage in analog memory cells subjected to long retention periods
KR20100028932A (ko) 2008-09-05 2010-03-15 삼성전자주식회사 불휘발성 메모리 장치 및 이를 포함하는 저장 시스템
US8767469B2 (en) 2009-01-29 2014-07-01 Hynix Semiconductor Inc. Method of operating nonvolatile memory device
US7929338B2 (en) * 2009-02-24 2011-04-19 International Business Machines Corporation Memory reading method for resistance drift mitigation
US8228701B2 (en) 2009-03-01 2012-07-24 Apple Inc. Selective activation of programming schemes in analog memory cell arrays
US8238157B1 (en) 2009-04-12 2012-08-07 Apple Inc. Selective re-programming of analog memory cells
KR101556779B1 (ko) 2009-04-17 2015-10-02 삼성전자주식회사 저장 장치의 액세스 방법
KR101572830B1 (ko) 2009-06-22 2015-11-30 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법, 비휘발성 메모리 장치 및 비휘발성 메모리 시스템
KR101094904B1 (ko) * 2009-09-30 2011-12-15 주식회사 하이닉스반도체 기준전압 생성 회로 및 방법, 이를 이용한 상변화 메모리 장치 및 리드 방법
TWI375224B (en) * 2009-11-20 2012-10-21 Ind Tech Res Inst Voltage compensation circuit, multi-level memory device with the same, and voltage compensation method for reading the multi-level memory device
CN101699562B (zh) * 2009-11-23 2012-10-10 中国科学院上海微系统与信息技术研究所 一种相变存储器的擦操作方法
KR101099911B1 (ko) 2009-12-17 2011-12-28 주식회사 하이닉스반도체 반도체 메모리 장치 및 그 동작 방법
US8908431B2 (en) 2010-02-17 2014-12-09 Samsung Electronics Co., Ltd. Control method of nonvolatile memory device
US8355280B2 (en) 2010-03-09 2013-01-15 Samsung Electronics Co., Ltd. Data storage system having multi-bit memory device and operating method thereof
KR101666406B1 (ko) 2010-08-16 2016-10-17 삼성전자 주식회사 비휘발성 메모리 장치 및 그 프로그램 방법, 메모리 시스템
US8737138B2 (en) 2010-11-18 2014-05-27 Micron Technology, Inc. Memory instruction including parameter to affect operating condition of memory
KR20120088452A (ko) 2011-01-31 2012-08-08 에스케이하이닉스 주식회사 반도체 메모리 장치 및 데이터 프로그래밍 방법
US9075581B2 (en) 2011-04-19 2015-07-07 Germane Systems, Llc Apparatus and method for cooling electrical components of a computer
KR20120126389A (ko) 2011-05-11 2012-11-21 삼성전자주식회사 멀티-비트 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 온칩 버퍼 프로그램 방법
US8593873B2 (en) 2011-08-26 2013-11-26 Micron Technology, Inc. Apparatuses and methods of reprogramming memory cells
US8743622B2 (en) 2012-01-13 2014-06-03 Micron Technology, Inc. Memory devices and programming methods that program a memory cell with a data value, read the data value from the memory cell and reprogram the memory cell with the read data value
US9001575B2 (en) 2012-03-30 2015-04-07 Micron Technology, Inc. Encoding program bits to decouple adjacent wordlines in a memory device
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6868025B2 (en) * 2003-03-10 2005-03-15 Sharp Laboratories Of America, Inc. Temperature compensated RRAM circuit
US7554861B2 (en) * 2005-03-03 2009-06-30 Daniele Vimercati Memory device with a ramp-like voltage biasing structure and reduced number of reference cells
US7495944B2 (en) * 2005-03-30 2009-02-24 Ovonyx, Inc. Reading phase change memories
US20090016100A1 (en) * 2007-07-12 2009-01-15 Samsung Electronics Co., Ltd. Multi-level phase change memory device and related methods
US20090237977A1 (en) * 2008-03-21 2009-09-24 Micron Technology, Inc. Sensing resistance variable memory
US7787282B2 (en) * 2008-03-21 2010-08-31 Micron Technology, Inc. Sensing resistance variable memory
US20100067286A1 (en) * 2008-09-12 2010-03-18 Micron Technology, Inc. Memory sensing devices, methods, and systems
US20100165725A1 (en) * 2008-12-31 2010-07-01 Ferdinando Bedeschi Reliable set operation for phase-change memory cell

Also Published As

Publication number Publication date
US20130272063A1 (en) 2013-10-17
JP5321928B2 (ja) 2013-10-23
CN102456397B (zh) 2014-11-19
TW201218203A (en) 2012-05-01
US8467237B2 (en) 2013-06-18
US8913426B2 (en) 2014-12-16
US20120092923A1 (en) 2012-04-19
US9196359B2 (en) 2015-11-24
DE102011083180A1 (de) 2012-05-03
CN102456397A (zh) 2012-05-16
US20150098269A1 (en) 2015-04-09
JP2012094234A (ja) 2012-05-17
KR101310991B1 (ko) 2013-09-24
KR20120039487A (ko) 2012-04-25
DE102011083180B4 (de) 2018-05-30

Similar Documents

Publication Publication Date Title
TWI485710B (zh) 用於相變記憶體之讀取分佈管理
US10147495B2 (en) Nonvolatile memory device generating loop status information, storage device including the same, and operating method thereof
US9508426B2 (en) Program-disturb management for phase change memory
US9164829B2 (en) Read bias management to reduce read errors for phase change memory
US9377962B2 (en) Determining bias information for offsetting operating variations in memory cells
TWI344649B (en) Non-volatile memory device and self-compensation method thereof
US7522449B2 (en) Phase change memory device and related programming method
US8254181B2 (en) Nonvolatile memory device and programming method
US8441861B2 (en) Self-check calibration of program or erase and verify process using memory cell distribution
US20130176784A1 (en) Adjusting operating parameters for memory cells based on wordline address and cycle information
WO2007116393A2 (en) Method for generating soft bits in flash memories
JP2013503410A (ja) メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム
TWI576839B (zh) 記憶體電路及其操作方法
US11307918B2 (en) Memory controller performing recovery operation, operating method of the same, and memory system including the same
KR20100013962A (ko) 불휘발성 메모리 장치의 프로그램 방법
US10579759B2 (en) Apparatus for modeling resistive memory devices