KR20120088452A - 반도체 메모리 장치 및 데이터 프로그래밍 방법 - Google Patents

반도체 메모리 장치 및 데이터 프로그래밍 방법 Download PDF

Info

Publication number
KR20120088452A
KR20120088452A KR1020110009810A KR20110009810A KR20120088452A KR 20120088452 A KR20120088452 A KR 20120088452A KR 1020110009810 A KR1020110009810 A KR 1020110009810A KR 20110009810 A KR20110009810 A KR 20110009810A KR 20120088452 A KR20120088452 A KR 20120088452A
Authority
KR
South Korea
Prior art keywords
memory
memory block
data
cell
programming
Prior art date
Application number
KR1020110009810A
Other languages
English (en)
Inventor
양창원
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020110009810A priority Critical patent/KR20120088452A/ko
Priority to US13/340,917 priority patent/US20120195118A1/en
Publication of KR20120088452A publication Critical patent/KR20120088452A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/14—Circuits for erasing electrically, e.g. erase voltage switching circuits
    • G11C16/16—Circuits for erasing electrically, e.g. erase voltage switching circuits for erasing blocks, e.g. arrays, words, groups
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

반도체 메모리 장치는, 적어도 하나의 제1 메모리 블록 및 적어도 하나의 제2 메모리 블록을 포함하는 메모리부와, 프로그래밍 모드에서 입력 데이터의 크기가 제1 메모리 블록이 저장할 수 있는 크기보다 작은 경우, 제1 메모리 블록의 선택된 메모리 셀에 입력 데이터를 프로그래밍 하도록 제어하되, 제1 메모리 블록의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하도록 제어하고, 프로그래밍 모드 이후의 대기 모드에서 제1 메모리 블록에 프로그래밍된 입력 데이터를 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍 하도록 제어하되, 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하도록 제어하는 제어부를 포함한다.

Description

반도체 메모리 장치 및 데이터 프로그래밍 방법{SEMICONDUCTOR MEMORY APPARATUS AND METHOD OF PROGRAMMING DATA}
본 발명은 반도체 메모리 장치에 관한 것으로서, 메모리 셀에 데이터를 프로그래밍 하는 기술에 관한 것이다.
비휘발성 메모리 장치의 집적도를 향상시키기 위해 한 개의 메모리 셀에 복수 개의 데이터를 저장할 수 있는 멀티 비트 셀을 사용하고 있다. 복수 비트의 데이터를 저장할 수 있는 메모리 셀을 멀티 레벨 셀(Multi-Level Cell, MLC)이라고 지칭하며, 단일 비트의 데이터를 저장할 수 있는 메모리 셀을 싱글 레벨 셀(Single-Level Cell, SLC)이라 지칭하고 있다.
참고적으로 1비트에 해당하는 데이터를 저장할 수 있는 싱글 레벨 셀(Single-Level Cell, SLC)은 2개의 문턱전압 분포를 가지게 된다. 한편, 3비트에 해당하는 데이터를 저장할 수 있는 멀티 레벨 셀(Multi-Level Cell, MLC)은 8개의 문턱전압 분포를 가지고, 4비트에 해당하는 데이터를 저장할 수 있는 멀티 레벨 셀(Multi-Level Cell, MLC)은 16개의 문턱전압 분포를 가지게 된다.
한편, 멀티 레벨 셀(MLC)은 하나의 메모리 셀에 멀티 비트의 데이터를 저장하므로, 저장용량 측면에서는 매우 유리하다. 하지만, 멀티 레벨 셀(MLC)은 싱글 레벨 셀(SLC)에 비해서 프로그래밍 시간이 많이 소요된다.
본 발명은 멀티 레벨 셀(MLC)의 일부를 싱글 레벨 셀(SLC)처럼 이용하여 프로그래밍 속도를 향상시킨 반도체 메모리 장치 및 데이터 프로그래밍 방법을 제공한다.
본 발명의 일 실시예에 따르면, 적어도 하나의 제1 메모리 블록 및 적어도 하나의 제2 메모리 블록을 포함하는 메모리부; 및 프로그래밍 모드에서 입력 데이터의 크기가 상기 제1 메모리 블록이 저장할 수 있는 크기보다 작은 경우, 상기 제1 메모리 블록의 선택된 메모리 셀에 상기 입력 데이터를 프로그래밍 하도록 제어하되, 상기 제1 메모리 블록의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하도록 제어하고, 상기 프로그래밍 모드 이후의 대기 모드에서 상기 제1 메모리 블록에 프로그래밍된 상기 입력 데이터를 상기 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍 하도록 제어하되, 상기 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하도록 제어하는 제어부;를 포함하는 반도체 메모리 장치가 제공된다.
또한, 본 발명의 다른 실시예에 따르면, 제1 메모리 블록 및 제2 메모리 블록에 데이터를 프로그래밍 하는 방법에 있어서, 프로그래밍 모드에서 입력 데이터의 크기가 상기 제1 메모리 블록이 저장할 수 있는 크기보다 작은 경우, 상기 제1 메모리 블록의 선택된 메모리 셀에 상기 입력 데이터를 프로그래밍 하되, 상기 제1 메모리 블록의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하는 단계; 및 상기 프로그래밍 모드 이후의 대기 모드에서 상기 제1 메모리 블록에 프로그래밍된 상기 입력 데이터를 상기 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍 하되, 상기 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하는 단계;를 포함하는 데이터 프로그래밍 방법이 제공된다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 개념도이다.
도 2는 도 1의 반도체 메모리 장치의 데이터 프로그래밍 방법을 나타낸 순서도이다.
이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 메모리 장치의 개념도이다.
본 실시예에 따른 반도체 메모리 장치는 제안하고자 하는 기술적인 사상을 명확하게 설명하기 위한 간략한 구성만을 포함하고 있다.
도 1을 참조하면, 반도체 메모리 장치(10)는, 메모리부(100) 및 제어부(200)를 구비한다.
메모리부(100)는 복수의 제1 메모리 블록(110)과, 복수의 제2 메모리 블록(120)을 포함한다. 여기에서 각각의 제1 및 제2 메모리 블록은 복수의 플래시 메모리 셀로 구성된다고 가정한다. 또한, 플래시 메모리 셀은 기본적으로 멀티 레벨 셀(MLC)로 형성되어 멀티 비트의 데이터를 저장할 수 있다고 가정한다.
제어부(200)는 프로그래밍 모드에서 입력 데이터의 크기가 복수의 제1 메모리 블록(110)이 저장할 수 있는 크기보다 작은 경우, 복수의 제1 메모리 블록(110)의 선택된 메모리 셀에 입력 데이터를 프로그래밍 하도록 제어한다. 이때, 제어부(200)는 복수의 제1 메모리 블록(110)의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하도록 제어한다. 즉, 각 메모리 셀은 멀티 레벨 셀(MLC)로 구성되어 있지만, 싱글 레벨 셀(SLC)처럼 1비트의 데이터만을 저장하여 데이터가 빠르게 프로그래밍 된다.
또한, 제어부(200)는 프로그래밍 모드 이후의 대기 모드에서 복수의 제1 메모리 블록(110)에 프로그래밍된 입력 데이터를 복수의 제2 메모리 블록(120)의 선택된 메모리 셀에 다시 프로그래밍 하도록 제어한다. 이때, 제어부(200)는 복수의 제2 메모리 블록(120)의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하도록 제어한다. 또한, 제어부(200)는 복수의 제1 메모리 블록(110)에 프로그래밍된 입력 데이터가 복수의 제2 메모리 블록(120)의 선택된 메모리 셀에 다시 프로그래밍된 이후에, 입력 데이터가 저장된 복수의 제1 메모리 블록(110)의 메모리 셀에 소거동작을 수행하도록 제어한다. 즉, 반도체 메모리 장치(10)의 외부관점에서는 입력 데이터가 싱글 레벨 셀(SLC)에 프로그래밍 되는 속도로 프로그래밍 되는 것으로 생각할 수 있다. 또한, 반도체 메모리 장치(10)는 프로그래밍 동작 이후의 대기모드에서 입력 데이터를 다시 멀티 레벨 셀(MLC)에 멀티 비트씩 프로그래밍 하므로 메모리부(100)의 저장 용량을 유지할 수 있다.
한편, 프로그래밍 모드에서 입력 데이터의 크기가 제1 메모리 블록이 저장할 수 있는 크기보다 큰 경우, 제어부(200)는 입력 데이터 중 복수의 제1 메모리 블록(110)이 수용할 수 있는 크기만큼의 데이터는 복수의 제1 메모리 블록(110)의 메모리 셀에 프로그래밍 하도록 제어한다. 이때, 제어부(200)는 복수의 제1 메모리 블록(110)의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하도록 제어한다. 또한, 제어부(200)는 입력 데이터 중 제1 메모리 블록이 저장할 수 있는 크기를 초과하는 나머지 데이터는 복수의 제2 메모리 블록(120)의 선택된 메모리 셀에 프로그래밍 하도록 제어한다. 이때, 제어부(200)는 복수의 제2 메모리 블록(120)의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하도록 제어한다.
또한, 제어부(200)는 프로그래밍 모드에서 복수의 제2 메모리 블록(120)의 모든 메모리 셀에 유효한 데이터가 저장되어 있는 경우, 입력 데이터를 복수의 제1 메모리 블록(110)의 선택된 메모리 셀에 프로그래밍 하도록 제어한다. 이때, 제어부(200)는 복수의 제1 메모리 블록(110)의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하도록 제어한다.
요약하면, 본 실시예의 반도체 메모리 장치는 싱글 레벨 셀(SLC)의 프로그래밍 속도를 가지면서도, 멀티 레벨 셀(MLC)의 저장용량을 유지할 수 있다.
도 2는 도 1의 반도체 메모리 장치의 데이터 프로그래밍 방법을 나타낸 순서도이다.
도 2를 참조하면, 제1 메모리 블록 및 제2 메모리 블록에 데이터를 프로그래밍 하는 방법은, 프로그래밍 모드에서 입력 데이터의 크기가 제1 메모리 블록이 저장할 수 있는 크기보다 작은 경우, 제1 메모리 블록의 선택된 메모리 셀에 입력 데이터를 프로그래밍 하되, 제1 메모리 블록의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하는 단계와, 프로그래밍 모드 이후의 대기 모드에서 제1 메모리 블록에 프로그래밍된 입력 데이터를 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍 하되, 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하는 단계를 포함한다.
또한, 데이터 프로그래밍 방법은 제1 메모리 블록에 프로그래밍된 입력 데이터가 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍된 이후에, 입력 데이터가 저장된 제1 메모리 블록의 메모리 셀에 소거동작을 수행하는 단계를 포함한다.
또한, 데이터 프로그래밍 방법은 프로그래밍 모드에서 입력 데이터의 크기가 제1 메모리 블록이 저장할 수 있는 크기보다 큰 경우, 입력 데이터 중 제1 메모리 블록이 수용할 수 있는 크기만큼의 데이터는 제1 메모리 블록의 메모리 셀에 프로그래밍 하되, 제1 메모리 블록의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하고, 입력 데이터 중 제1 메모리 블록이 저장할 수 있는 크기를 초과하는 나머지 데이터는 제2 메모리 블록의 선택된 메모리 셀에 프로그래밍 하되, 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하는 단계를 포함한다.
또한, 데이터 프로그래밍 방법은 프로그래밍 모드에서 제2 메모리 블록의 모든 메모리 셀에 유효한 데이터가 저장되어 있는 경우, 입력 데이터를 제1 메모리 블록의 선택된 메모리 셀에 프로그래밍 하되, 제1 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하는 단계를 포함한다.
상술한 바와 같은 데이터 프로그래밍 방법을 좀 더 상세히 살펴보면 다음과 같다.
우선, 프로그래밍 모드에서 제2 메모리 블록의 모든 메모리 셀에 유효한 데이터가 저장되어 있는지 판단(S201)한다. 이때, 제2 메모리 블록의 모든 메모리 셀에 유효한 데이터가 저장되어 있어서, 제2 메모리 블록에 데이터를 저장할 수 있는 공간이 없다면, 제1 메모리 블록에 입력 데이터를 프로그래밍(S207) 한다. 이때, 제1 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 한다.
한편, 제2 메모리 블록의 모든 메모리 셀에 유효한 데이터가 저장되어 있지 않아서, 제2 메모리 블록에 데이터를 저장할 수 있는 공간이 확보되는 경우의 동작은 다음과 같이 이루어진다.
우선, 프로그래밍 모드에서 제1 메모리 블록의 선택된 메모리 셀에 입력 데이터를 프로그래밍(S202) 한다. 이때, 제1 메모리 블록의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하여 프로그래밍 속도를 향상시킨다.
다음으로, 프로그래밍 모드에서 입력 데이터의 크기가 제1 메모리 블록이 저장할 수 있는 크기보다 작은지를 판단(S203)한다. 이때, 입력 데이터가 모두 제1 메모리 블록에 저장되었다면, 대기 모드에서 제1 메모리 블록에 프로그래밍된 입력 데이터를 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍(S204) 한다. 이때, 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하여 저장용량을 확보한다. 만약, 입력 데이터의 크기가 제1 메모리 블록이 저장할 수 있는 크기보다 큰 경우, 입력 데이터 중 제1 메모리 블록이 저장할 수 있는 크기를 초과하는 나머지 데이터는 제2 메모리 블록의 선택된 메모리 셀에 프로그래밍 한다. 이때, 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 한다.
다음으로, 제1 메모리 블록에 프로그래밍된 입력 데이터가 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍된 이후에, 입력 데이터가 저장된 제1 메모리 블록의 메모리 셀에 소거동작을 수행(S205) 한다. 즉, 제1 메모리 블록을 일종의 캐시(Cache)로 사용한다.
본 실시예의 반도체 메모리 장치 및 데이터 프로그래밍 방법을 통해서 멀티 레벨 셀(MLC)에 싱글 레벨 셀(SLC)의 프로그래밍 속도로 데이터를 프로그래밍 할 수 있으며, 멀티 레벨 셀(MLC)의 저장용량도 유지할 수 있으므로, 순간적으로 빠른 프로그래밍 속도가 필요한 애플리게이션에 유용하게 사용할 수 있을 것이다.
이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
100 : 메모리부
110 : 복수의 제1 메모리 블록
120 : 복수의 제2 메모리 블록

Claims (8)

  1. 적어도 하나의 제1 메모리 블록 및 적어도 하나의 제2 메모리 블록을 포함하는 메모리부; 및
    프로그래밍 모드에서 입력 데이터의 크기가 상기 제1 메모리 블록이 저장할 수 있는 크기보다 작은 경우, 상기 제1 메모리 블록의 선택된 메모리 셀에 상기 입력 데이터를 프로그래밍 하도록 제어하되, 상기 제1 메모리 블록의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하도록 제어하고, 상기 프로그래밍 모드 이후의 대기 모드에서 상기 제1 메모리 블록에 프로그래밍된 상기 입력 데이터를 상기 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍 하도록 제어하되, 상기 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하도록 제어하는 제어부;
    를 포함하는 반도체 메모리 장치.
  2. 제1항에 있어서,
    상기 제어부는,
    상기 제1 메모리 블록에 프로그래밍된 상기 입력 데이터가 상기 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍된 이후에, 상기 입력 데이터가 저장된 상기 제1 메모리 블록의 메모리 셀에 소거동작을 수행하도록 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  3. 제1항에 있어서,
    상기 제어부는,
    상기 프로그래밍 모드에서 상기 입력 데이터의 크기가 상기 제1 메모리 블록이 저장할 수 있는 크기보다 큰 경우, 상기 입력 데이터 중 상기 제1 메모리 블록이 수용할 수 있는 크기만큼의 데이터는 상기 제1 메모리 블록의 메모리 셀에 프로그래밍 하도록 제어하되, 상기 제1 메모리 블록의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하도록 제어하고, 상기 입력 데이터 중 상기 제1 메모리 블록이 저장할 수 있는 크기를 초과하는 나머지 데이터는 상기 제2 메모리 블록의 선택된 메모리 셀에 프로그래밍 하도록 제어하되, 상기 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하도록 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  4. 제1항에 있어서,
    상기 제어부는,
    상기 프로그래밍 모드에서 상기 제2 메모리 블록의 모든 메모리 셀에 유효한 데이터가 저장되어 있는 경우, 상기 입력 데이터를 상기 제1 메모리 블록의 선택된 메모리 셀에 프로그래밍 하도록 제어하되, 상기 제1 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하도록 제어하는 것을 특징으로 하는 반도체 메모리 장치.
  5. 제1 메모리 블록 및 제2 메모리 블록에 데이터를 프로그래밍 하는 방법에 있어서,
    프로그래밍 모드에서 입력 데이터의 크기가 상기 제1 메모리 블록이 저장할 수 있는 크기보다 작은 경우, 상기 제1 메모리 블록의 선택된 메모리 셀에 상기 입력 데이터를 프로그래밍 하되, 상기 제1 메모리 블록의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하는 단계; 및
    상기 프로그래밍 모드 이후의 대기 모드에서 상기 제1 메모리 블록에 프로그래밍된 상기 입력 데이터를 상기 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍 하되, 상기 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하는 단계;
    를 포함하는 데이터 프로그래밍 방법.
  6. 제5항에 있어서,
    상기 제1 메모리 블록에 프로그래밍된 상기 입력 데이터가 상기 제2 메모리 블록의 선택된 메모리 셀에 다시 프로그래밍된 이후에, 상기 입력 데이터가 저장된 상기 제1 메모리 블록의 메모리 셀에 소거동작을 수행하는 단계;를 더 포함하는 데이터 프로그래밍 방법.
  7. 제5항에 있어서,
    상기 프로그래밍 모드에서 상기 입력 데이터의 크기가 상기 제1 메모리 블록이 저장할 수 있는 크기보다 큰 경우, 상기 입력 데이터 중 상기 제1 메모리 블록이 수용할 수 있는 크기만큼의 데이터는 상기 제1 메모리 블록의 메모리 셀에 프로그래밍 하되, 상기 제1 메모리 블록의 각 메모리 셀마다 1비트의 데이터를 프로그래밍 하고, 상기 입력 데이터 중 상기 제1 메모리 블록이 저장할 수 있는 크기를 초과하는 나머지 데이터는 상기 제2 메모리 블록의 선택된 메모리 셀에 프로그래밍 하되, 상기 제2 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하는 단계;를 더 포함하는 데이터 프로그래밍 방법.
  8. 제5항에 있어서,
    상기 프로그래밍 모드에서 상기 제2 메모리 블록의 모든 메모리 셀에 유효한 데이터가 저장되어 있는 경우, 상기 입력 데이터를 상기 제1 메모리 블록의 선택된 메모리 셀에 프로그래밍 하되, 상기 제1 메모리 블록의 각 메모리 셀마다 멀티 비트의 데이터를 프로그래밍 하는 단계;를 더 포함하는 데이터 프로그래밍 방법.
KR1020110009810A 2011-01-31 2011-01-31 반도체 메모리 장치 및 데이터 프로그래밍 방법 KR20120088452A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020110009810A KR20120088452A (ko) 2011-01-31 2011-01-31 반도체 메모리 장치 및 데이터 프로그래밍 방법
US13/340,917 US20120195118A1 (en) 2011-01-31 2011-12-30 Semiconductor memory apparatus, data programming method thereof, and memory system including the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110009810A KR20120088452A (ko) 2011-01-31 2011-01-31 반도체 메모리 장치 및 데이터 프로그래밍 방법

Publications (1)

Publication Number Publication Date
KR20120088452A true KR20120088452A (ko) 2012-08-08

Family

ID=46577248

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110009810A KR20120088452A (ko) 2011-01-31 2011-01-31 반도체 메모리 장치 및 데이터 프로그래밍 방법

Country Status (2)

Country Link
US (1) US20120195118A1 (ko)
KR (1) KR20120088452A (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8467237B2 (en) 2010-10-15 2013-06-18 Micron Technology, Inc. Read distribution management for phase change memory
US9001575B2 (en) 2012-03-30 2015-04-07 Micron Technology, Inc. Encoding program bits to decouple adjacent wordlines in a memory device
US9105314B2 (en) 2012-04-27 2015-08-11 Micron Technology, Inc. Program-disturb decoupling for adjacent wordlines of a memory device
US8910000B2 (en) 2012-05-17 2014-12-09 Micron Technology, Inc. Program-disturb management for phase change memory
JP2015204126A (ja) 2014-04-16 2015-11-16 株式会社東芝 半導体記憶装置
KR102542299B1 (ko) * 2018-08-22 2023-06-13 에스케이하이닉스 주식회사 메모리 컨트롤러, 이를 포함하는 메모리 시스템 및 이의 동작 방법
JP2022030146A (ja) * 2020-08-06 2022-02-18 キオクシア株式会社 メモリシステムおよび書き込み制御方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100891005B1 (ko) * 2007-06-28 2009-03-31 삼성전자주식회사 고온 스트레스로 인한 읽기 마진의 감소를 보상하기 위한플래시 메모리 장치 및 그것의 읽기 전압 조정 방법
KR100923821B1 (ko) * 2007-12-24 2009-10-27 주식회사 하이닉스반도체 불휘발성 메모리 장치의 페이지 버퍼 및 그 프로그램 방법
KR101497074B1 (ko) * 2008-06-17 2015-03-05 삼성전자주식회사 불휘발성 메모리 시스템 및 그것의 데이터 관리 방법
US8144511B2 (en) * 2009-08-19 2012-03-27 Sandisk Technologies Inc. Selective memory cell program and erase
US20110302355A1 (en) * 2010-06-04 2011-12-08 Solid State System Co., Ltd. Mapping and writting method in memory device with multiple memory chips
US8369156B2 (en) * 2010-07-13 2013-02-05 Sandisk Technologies Inc. Fast random access to non-volatile storage
US9298603B2 (en) * 2011-09-09 2016-03-29 OCZ Storage Solutions Inc. NAND flash-based storage device and methods of using
KR20130057086A (ko) * 2011-11-23 2013-05-31 삼성전자주식회사 비휘발성 메모리 장치의 프로그램 방법

Also Published As

Publication number Publication date
US20120195118A1 (en) 2012-08-02

Similar Documents

Publication Publication Date Title
KR20120088452A (ko) 반도체 메모리 장치 및 데이터 프로그래밍 방법
KR101548175B1 (ko) 싱글 레벨 메모리 셀 블락과 멀티 레벨 메모리 셀 블락을 포함하는 불휘발성 메모리 장치의 마모 레벨링 방법
KR100878479B1 (ko) 데이터 정보에 따라 프로그램 방식을 결정하는 메모리시스템
JP5759630B2 (ja) メモリデバイスのためのウェアレベリング
KR101577721B1 (ko) 메모리 시스템 및 그것의 리프레쉬 방법
US8549214B2 (en) Protection against data corruption for multi-level memory cell (MLC) flash memory
KR20100058166A (ko) 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
KR20100127398A (ko) 메모리 시스템 및 그것의 배드 블록 관리 방법
KR100816161B1 (ko) 플래시 메모리 소자의 프로그램 방법
KR101212739B1 (ko) 비휘발성 메모리장치 및 이의 동작방법
KR20080067834A (ko) 프로그램 방식을 선택할 수 있는 메모리 시스템
US20190042130A1 (en) Prefix opcode method for slc entry with auto-exit option
JP2006294217A (ja) ビットスキャン方式を使用するｎｏｒフラッシュメモリ装置及びそれのプログラム方法
KR20100013957A (ko) 플래시 메모리 소자의 프로그램 방법
CN111316360A (zh) 存储器装置上的可选修整设置
KR20120138895A (ko) 멀티-레벨 메모리 장치를 포함한 데이터 저장 시스템 및 그것의 동작 방법
US8036042B2 (en) Method of operating nonvolatile memory device
US9240240B2 (en) Apparatus having indications of memory cell density and methods of their determination and use
CN111316362A (zh) 存储器装置上的可配置修整设置
KR20120068192A (ko) 플래시 메모리 장치 및 그 동작 방법
KR102288546B1 (ko) 스토리지 장치 및 그 제어 방법
KR101264112B1 (ko) 최상위 비트 프로그램 판정방법을 개선한 플래시 메모리장치
KR20100137896A (ko) 불휘발성 메모리 장치
KR20090068620A (ko) 불휘발성 메모리 소자의 동작 방법
KR20100097964A (ko) 불휘발성 메모리 장치의 소거 방법 및 그 독출 방법

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid