KR20100137896A - 불휘발성 메모리 장치 - Google Patents

불휘발성 메모리 장치 Download PDF

Info

Publication number
KR20100137896A
KR20100137896A KR1020090056149A KR20090056149A KR20100137896A KR 20100137896 A KR20100137896 A KR 20100137896A KR 1020090056149 A KR1020090056149 A KR 1020090056149A KR 20090056149 A KR20090056149 A KR 20090056149A KR 20100137896 A KR20100137896 A KR 20100137896A
Authority
KR
South Korea
Prior art keywords
voltage
word line
program
memory
pass voltage
Prior art date
Application number
KR1020090056149A
Other languages
English (en)
Inventor
박기태
오현실
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090056149A priority Critical patent/KR20100137896A/ko
Priority to US12/608,384 priority patent/US8238161B2/en
Publication of KR20100137896A publication Critical patent/KR20100137896A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G11C16/12—Programming voltage switching circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Read Only Memory (AREA)

Abstract

본 발명에 따른 불휘발성 메모리 장치는 워드라인들과 비트 라인들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이; 상기 워드라인들 중 선택 워드라인에 인가되는 프로그램 전압 및 비선택 워드라인들에 인가되는 패스 전압을 생성하는 고전압 발생기; 및 프로그램 동작 동안, 상기 프로그램 전압을 단계적으로 증가하도록 제어하는 제어 로직을 포함한다. 제어 로직은 프로그램 동작 동안, 상기 선택 워드라인의 위치를 판단하고, 상기 고전압 발생기는 상기 판단된 선택 워드라인의 위치에 따라 패스 전압의 전압 레벨을 조절한다. 상기 고전압 발생기는 상기 선택 워드라인에 인접한 비선택 워드라인에는 소정 레벨의 패스 전압을 인가한다. 상기 고전압 발생기는 상기 나머지 비선택 워드라인에는 상기 워드라인의 위치에 따른 다이나믹 패스 전압을 인가한다. 따라서, 본 발명은 오버 프로그램을 방지하여 패스 전압 윈도우를 개선할 수 있다.

Description

불휘발성 메모리 장치{NONVOLATILE MEMORY DEVICE}
본 발명은 불휘발성 메모리 장치에 관한 것으로, 더욱 상세하게는 프로그램 전압 펄스를 제어하는 불휘발성 메모리 장치에 관한 것이다.
불휘발성 메모리 장치는 플래시 메모리 장치, 가변 저항 메모리 장치 등을 포함한다. 플래시 메모리 장치는 일반적으로 NAND 플래시 메모리와 NOR 플래시 메모리로 구분된다. NOR 플래시 메모리는 메모리 셀들이 각각 독립적으로 비트 라인과 워드라인에 연결되는 구조를 가진다. 따라서, NOR 플래시 메모리는 우수한 랜덤 억세스 시간 특성을 갖는다.
NAND 플래시 메모리는 복수의 메모리 셀들이 직렬로 연결되어 셀 스트링당 한 개의 콘택트만을 필요로 한다. 따라서, NAND 플래시 메모리는 집적도면에서 우수한 특성을 갖는다.
최근에, 플래시 메모리의 집적도를 더욱 향상시키기 위해 한 개의 메모리 셀에 복수의 데이타를 저장할 수 있는 다중 비트 셀에 대한 연구가 진행된다. 이러한 방식의 메모리 셀을 통상 멀티 레벨 셀(Multi-Level Cell;MLC)이라고 하고, 이와 대비되는 단일 비트의 메모리 셀을 싱글 레벨 셀(Single-Level Cell;SLC)이라 한 다. 일반적으로, 멀티 레벨 셀(MLC)은 일반적으로 2개 이상의 드레솔드(Threshold) 전압분포를 가진다.
본 발명의 목적은 오버 프로그램을 방지하는 데 있다.
본 발명의 실시예에 따른 불휘발성 메모리 장치는 워드라인들과 비트 라인들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이; 상기 워드라인들 중 선택 워드라인에 인가되는 프로그램 전압 및 비선택 워드라인들에 인가되는 패스 전압을 생성하는 고전압 발생기; 및 프로그램 동작 동안, 상기 프로그램 전압을 단계적으로 증가하도록 제어하는 제어 로직을 포함하되, 상기 제어 로직은 프로그램 동작 동안, 상기 선택 워드라인의 위치를 판단하고, 상기 고전압 발생기는 상기 판단된 선택 워드라인의 위치에 따라 패스 전압의 전압 레벨을 조절한다.
실시 예로서, 상기 고전압 발생기는 상기 선택 워드라인에 인접한 비선택 워드라인에는 소정 레벨의 패스 전압을 인가한다.
실시 예로서, 상기 고전압 발생기는 상기 나머지 비선택 워드라인에는 상기 워드라인의 위치에 따른 다이나믹 패스 전압을 인가한다.
실시 예로서, 상기 다이나믹 패스 전압은 프로그램 동작 동안, 전압 레벨이 변동한다.
본 발명의 또 다른 실시예에 따른 불휘발성 메모리 장치는 워드라인들과 비 트 라인들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이; 상기 워드라인들 중 선택 워드라인에 인가되는 프로그램 전압 및 비선택 워드라인에 인가되는 패스 전압을 생성하는 고전압 발생기; 및 프로그램 동작 동안, 상기 프로그램 전압을 단계적으로 증가하도록 제어하는 제어 로직을 포함하되, 상기 제어 로직은 프로그램 동작 동안, 상기 선택 워드라인의 위치를 판단하고, 상기 고전압 발생기는 상기 판단된 선택 워드라인의 위치에 따라 상기 프로그램 전압의 초기 전압의 레벨을 조절한다.
실시 예로서, 상기 고전압 발생기는 상기 비선택 워드라인에는 상기 워드라인의 위치에 따른 다이나믹 패스 전압을 인가한다.
실시 예로서, 상기 다이나믹 패스 전압은 프로그램 동작 동안, 전압 레벨이 변동한다.
본 발명은 오버 프로그램을 방지하여 패스 전압 윈도우를 개선하는 효과가 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 본 발명의 실시예를 첨부된 도면을 참조하여 설명한다.
최근의 플래시 메모리 장치는 디자인 룰(Design Rule)이 계속 감소됨에 따라 패스 전압 윈도우(Vpass Window) 확보가 큰 이슈(issue)가 되고 있다. 예를 들면, 플래시 메모리의 프로그램 동작에 있어서 선택된 워드라인(Word Line)에는 프로그 램 전압(Vpgm)이 인가되고, 비선택된 워드라인에는 패스 전압(Vpass)이 인가된다. 패스 전압이 낮아서 발생하는 프로그램 전압 디스터브(Vpgm Disturb)는 프로그램 전압(Vpgm)이 인가되는 워드라인에 연결된 복수의 메모리 셀들 중 프로그램 금지된 셀들이 프로그래밍(Programming)되어 페일(fail) 현상이 발생되는 것이다. 패스 전압(Vpass)이 높아서 발생하는 패스 전압 디스터브(Vpass Disturb)는 동일한 셀 스트링에 연결된 메모리 셀들 중 패스 전압(Vpass)이 인가되는 셀들이 프로그래밍(Programming)되어 페일(fail) 현상이 발생되는 것이다. 즉, 패스 전압 원도우(PASS VOLTAGE WINDOW)란 패스 전압 디스터브 및 프로그램 전압 디스터브가 발생하지 않는 패스 전압(Vpass)의 범위를 의미한다. 따라서, 패스 전압 원도우가 크면 클수록 플래시 메모리 장치의 신뢰성은 향상될 것이다.
따라서, 본 발명은 패스 전압 윈도우를 개선하기 위하여 프로그램 동작 동안, ISPP에 따라 증가되는 프로그램 전압에 응답하여 패스 전압을 제어하되, 프로그램 전압의 증가 폭을 일정하게 유지하여 정확한 프로그램 동작을 수행한다.
도 1은 본 발명의 바람직한 실시예에 따른 메모리 시스템(100)을 도시한 블록도이다.
도 1을 참조하면, 본 발명의 실시예에 따른 메모리 시스템(100)은 메모리 장치(110)와 메모리 컨트롤러(또는 플래시 컨트롤러)(120)를 포함한다.
바람직한 실시 예로서, 메모리 장치(110)는 플래시 메모리 장치일 것이다. 또는, 메모리 장치(110)는 PRAM, MRAM(Magneto-resistive Random-Access Memory), RRAM(Resistive Random-Access Memory) 중 어느 하나를 포함할 것이다.
메모리 장치(110)는 M-비트 데이터 정보(M은 1 또는 그보다 큰 정수)를 저장하기 위한 메모리 셀 어레이(111)를 포함한다. 메모리 셀 어레이(111)는 복수의 영역들로 구분될 수 있다. 그러한 영역들은 일반 데이터를 저장하는 데이터 영역과 스페어 영역을 포함한다. 메모리 셀 어레이(111)의 영역들 각각은 복수의 메모리 블록들로 구성될 것이다. 메모리 블록의 구성은 이 분야의 통상적인 지식을 습득한 자들에게 잘 알려져 있으며, 그것에 대한 설명은 그러므로 생략될 것이다.
본 발명에 따른 메모리 장치(110)는 페이지 버퍼 회로(112), 디코더 회로(113), 전압 발생 회로(114), 제어 회로(115), 그리고 입출력 인터페이스 회로(116)를 더 포함한다. 페이지 버퍼 회로(112)는 제어 회로(115)의 제어에 따라 메모리 셀 어레이(111)로부터/에 데이터를 읽도록/프로그램하도록 구성될 것이다. 디코더 회로(113)는 제어 회로(115)에 의해서 제어되며, 메모리 셀 어레이(111)의 메모리 블록을 선택하도록 그리고 선택된 메모리 블록의 워드라인을 선택하도록 구성될 것이다. 선택된 워드라인은 전압 발생 회로(114)로부터의 워드라인 전압으로 구동될 것이다. 전압 발생 회로(114)는 제어 회로(115)에 의해서 제어되며, 메모리 셀 어레이(111)에 공급될 워드라인 전압(예를 들면, 읽기 전압, 프로그램 전압, 패스 전압, 로컬 전압, 검증 전압 등)을 발생하도록 구성될 것이다. 제어 회로(115)는 플래시 메모리 장치(100)의 전반적인 동작을 제어하도록 구성될 것이다.
계속해서 도 1을 참조하면, 본 발명에 따른 메모리 컨트롤러(120)는 외부(예를 들면, 호스트)로부터의 요청에 응답하여 메모리 장치(110)를 제어하도록 구성될 것이다. 비록 도면에는 도시되지 않았지만, 메모리 컨트롤러(120)는 중앙처리장치 또는 마이크로프로세서와 같은 프로세싱 유니트, ECC, 버퍼 메모리 등을 포함하며, 이는 이 분야에 잘 알려져 있다.
본 발명의 실시예에 따른 메모리 장치는 패스 전압 윈도우를 개선하기 위하여 프로그램 동작 동안, 증가형 스텝 펄스 프로그램(ISPP)에 따라 증가되는 프로그램 전압에 응답하여 패스 전압은 단계적으로 증가시킬 것이다. 상술한 본 발명의 특징은 도 2를 통하여 상세히 설명된다.
도 2는 워드라인에 따라 서로 다른 패스 전압이 인가되는 셀 스트링을 도시한 개념도이다.
도 2에 도시된 바와 같이, 제1 내지 제3 영역(Region1-3)은 셀 스트링 내 워드라인의 위치에 따라 나눈다. 예를 들면, 셀 스트링의 워드라인이 64개인 경우 제1 영역(Region1)은 0 워드라인부터 19 워드라인으로 설정되고, 제2 영역(Region2)은 20 워드라인부터 43 워드라인으로 설정되고, 그리고 제3 영역(Region3)은 44 워드라인부터 63 워드라인으로 설정된다. 또는 제1 내지 제3 영역(Region1-3)은 임의적으로 설정될 수 있다.
또한, 제1 영역(Region1)의 워드라인의 메모리 셀에는 8V의 패스 전압(Vpass)이 인가된다. 제2 영역(Region2)의 워드라인의 메모리 셀에는 9V의 패스 전압(Vpass)이 인가된다. 그리고 제3 영역(Region3)의 워드라인의 메모리 셀에는 10V의 패스 전압(Vpass)이 인가된다. 이 경우 본 발명의 실시예에 따른 패스 전압의 인가 방법은 도 3 내지 도 5를 통하여 상세히 설명된다.
도 3는 본 발명의 실시예에 따른 프로그램 전압 및 패스 전압의 인가를 설명 하기 위한 개념도이다.
도 3를 참조하면, 도 1에 도시된 메모리 셀 어레이(111)은 복수의 셀 스트링들을 포함한다. 셀 스트링은 상기 복수의 셀 스트링들 중 하나이다.
선택된 워드라인에 프로그램 전압(Vpgm)이 인가된다. 선택된 워드라인에 인접한 워드라인에는 일정한 전압 레벨의 패스 전압(Constant Vpass)이 인가된다. 그리고, 나머지 비선택된 워드라인에는 제1 내지 제3 영역(Region1-3)에 따른 다이나믹 패스 전압(Dynamic Vpass)이 인가된다. 상술한 다이나믹 패스 전압(Dynamic Vpass)은 도 2에서 설명된 바와 동일하다. 제1 내지 제3 영역(Region1-3)에 따른 패스 전압(Vpass)은 도 4를 통하여 상세히 설명될 것이다.
도 4은 도 3에 도시된 패스 전압의 전압 레벨을 도시한 그래프이다.
도 4을 참조하면, 그래프의 가로축은 셀 스트링의 워드라인이고, 세로축은 패스 전압(Vpass)이다. A 및 B 패스 전압(Vpass)은 비선택 워드라인에 연결된 메모리 셀에 인가된다. A 패스 전압(Vpass)은 프로그램 전압(Vpgm)이 인가되는 메모리 셀에 인접하는 메모리 셀에 인가된다. B 패스 전압(Vpass)은 그 외 메모리 셀에 인가된다.
선택 워드라인에 연결된 메모리 셀에 인접하는 메모리 셀에 인가되는 A 패스 전압(Vpass)은 제1 내지 제3 영역(Region1-3)에서 일정하게 유지된다. 이에 반하여, 그 외 메모리 셀에 인가되는 B 패스 전압(Vpass)는 제1 내지 제3 영역(Region1-3)에서 점진적으로 증가된다. 예를 들면, B 패스 전압(Vpass)은 제1 영역(Region1)에서 8V이고, 제2 영역(Region2)에서 9V이고, 그리고 제3 영 역(Region3)에서 10V이다.
즉, 프로그램 동작이 0 워드라인부터 63 워드라인까지 진행될 때, 선택 워드라인에 연결된 메모리 셀에 인접한 메모리 셀의 패스 전압(Vpass)은 8V를 유지한다. 그 외 비선택 워드라인에 연결된 메모리 셀들에는 제1 내지 제3 영역(Region1-3)에 따른 패스 전압이 인가된다.
즉, 패스 전압의 변동으로 인한 오버 프로그램 현상을 차단하기 위하여 프로그램 전압이 인가되는 메모리 셀에 인접한 메모리 셀은 일정한 패스 전압(Constant Vpass)이 인가된다. 본 발명에 따른 프로그램 동작의 결과는 도 8에 도시된다.
또한, 본 발명의 실시예에 따른 패스 전압의 인가 방법은 도 5에 도시된 순서도를 통하여 상세히 설명된다.
도 5는 도 3에 도시된 패스 전압의 인가 방법을 도시한 순서도이다.
도 1 내지 도 5를 참조하면, S11 단계에서, 컨트롤 로직(115)은 선택 워드라인(WL)이 제1 영역(Region1)인가를 판단한다. 만약 그렇다면, S12 단계를 진행하고, 그렇지 않다면, S13 단계를 진행한다.
S12 단계에서, 전압 발생기(114)는 제1 영역(Region1)에 따른 다이나믹 패스 전압(Dynamic Vpass)을 제1 영역(Region1)의 워드라인에 인가한다.
S13 단계에서, 컨트롤 로직(115)은 선택 워드라인(WL)이 제2 영역(Region2)인가를 판단한다. 만약 그렇다면, S14 단계를 진행하고, 그렇지 않다면, S15 단계를 진행한다.
S14 단계에서, 전압 발생기(114)는 제2 영역(Region2)에 따른 다이나믹 패스 전압(Dynamic Vpass)을 인가하고, 그리고 전압 발생기(114)는 선택 워드라인(WL)의 인접한 워드라인(WL-1, WL+1)에 일정한 레벨의 패스 전압(Constant Vpass)을 인가한다.
S15 단계에서, 전압 발생기(114)는 제3 영역(Region3)에 따른 다이나믹 패스 전압(Dynamic Vpass)을 인가하고, 그리고 전압 발생기(114)는 선택 워드라인(WL)의 인접한 워드라인(WL-1, WL+1)에 일정한 레벨의 패스 전압(Constant Vpass)을 인가하고, S16 단계를 진행한다. 그리고 S16 단계에서, 전압 발생기(114)는 선택 워드라인(WL)에 프로그램 전압(Vpgm)을 인가하고, 컨트롤 로직(115)은 프로그램 동작을 진행한다.
본 발명은 프로그램 동작시 선택 워드라인에 인접하는 비선택 워드라인에 인가되는 패스 전압을 항상 일정하게 유지한다. 따라서, 본 발명은 프로그램 동작시 선택 워드라인에 인접하는 비선택 워드라인에 인가되는 패스 전압의 변동으로 인한 영향을 상쇄하여 오버 프로그램을 개선할 수 있다.
도 6는 본 발명의 제2 실시예에 따른 프로그램 전압을 도시한 타이밍도이다.
도 6를 참조하면, 그래프의 가로축은 셀 스트링의 워드라인이고, 세로축은 프로그램 시작 전압이다. A 프로그램 시작 전압(Vpgm)은 일반적으로 증가형 스텝 펄스 프로그램(ISPP)에 따라 증가되는 프로그램 전압의 시작 전압이다. B 프로그램 시작 전압(Vpgm)은 본 발명의 실시예에 따라 증가되는 프로그램 전압의 시작 전압이다. 즉, B 프로그램 시작 전압(Vpgm)은 패스 전압(Vpass)이 변동하는 시점에서 증가의 폭이 조절된다.
예를 들면, 셀 스트링의 워드라인이 64개인 경우 제1 영역(Region1)은 0 워드라인부터 19 워드라인으로 설정되고, 제2 영역(Region2)은 20 워드라인부터 43 워드라인으로 설정되고, 그리고 제3 영역(Region3)은 44 워드라인부터 63 워드라인으로 설정된다. 또는 제1 내지 제3 영역(Region1-3)은 임의적으로 설정될 수 있다. 또한, 도 10에 도시된 바와 같이, 다이나믹 패스 전압(Dynamic Vpass)은 제1 영역(Region1)에서 8V이고, 제2 영역(Region2)에서 9V이고, 그리고 제3 영역(Region3)에서 10V이다.
제1 영역(Region1)에서 프로그램 시작 전압(Vpgm start)은 제1 스타트(start1) 전압이다. 바람직한 실시 예로서, 제1 스타트(start1) 전압은 15V이다.
제2 영역(Region2)의 워드라인을 프로그램하는 경우 제1 및 제2 영역(Region1-2)의 패스 전압(Vpass)은 변동하였으므로, 선택 워드라인에 연결된 메모리 셀의 포텐셜은 기생 캐패시터에 의하여 증가된다. 따라서, 제2 영역(Region2)에서 프로그램 시작 전압(Vpgm start)은 제2 스타트(start2) 전압으로 조절된다. 바람직한 실시 예로서, 제2 스타트(start2) 전압은 제1 스타트(start1) 전압에서 기생 캐패시터에 의하여 상승된 포텐셜만큼을 차감한다.
마찬가지로, 제3 영역(Region3)의 워드라인을 프로그램하는 경우 제2 및 제3 영역(Region2-3)의 패스 전압(Vpass)은 변동하였으므로, 선택 워드라인에 연결된 메모리 셀의 포텐셜은 기생 캐패시터에 의하여 증가된다. 따라서, 제3 영역(Region3)에서 프로그램 시작 전압(Vpgm start)은 제3 스타트(start3) 전압으로 조절된다. 바람직한 실시 예로서, 제3 스타트(start3) 전압은 제2 스타트(start2) 전압에서 기생 캐패시터에 의하여 상승된 포텐셜만큼을 차감한다. 도 6에 도시된 프로그램 스타트 전압에 따른 프로그램 동작의 결과는 도 8에 도시된다.
또한, 본 발명의 실시예에 따른 프로그램 전압의 인가 방법은 도 7에 도시된 순서도를 통하여 상세히 설명된다.
도 7은 도 6에 도시된 프로그램 전압의 인가 방법을 도시한 순서도이다.
도 1, 도 6 및 도 7를 참조하면, S21 단계에서, 컨트롤 로직(115)은 선택 워드라인(WL)이 제1 영역(Region1)인가를 판단한다. 만약 그렇다면, S22 단계를 진행하고, 그렇지 않다면, S23 단계를 진행한다.
S22 단계에서, 전압 발생기(114)는 제1 영역(Region1)에 따른 다이나믹 패스 전압(Dynamic Vpass)을 제1 영역(Region1)의 워드라인들에 인가한다. 그리고, 전압 발생기(114)는 제1 영역(Region1)에 따른 프로그램 스타트(Vpgm start)을 선택 워드라인(WL)에 인가한다.
S23 단계에서, 컨트롤 로직(115)은 선택 워드라인(WL)이 제2 영역(Region2)인가를 판단한다. 만약 그렇다면, S24 단계를 진행하고, 그렇지 않다면, S25 단계를 진행한다.
S24 단계에서, 전압 발생기(114)는 제2 영역(Region2)에 따른 다이나믹 패스 전압(Dynamic Vpass)을 제2 영역(Region2)의 워드라인들에 인가한다. 그리고 전압 발생기(114)는 제2 영역(Region2)에 따른 프로그램 스타트(Vpgm start)을 선택 워드라인(WL)에 인가한다. 그리고
S25 단계에서, 전압 발생기(114)는 제3 영역(Region3)에 따른 다이나믹 패스 전압(Dynamic Vpass)을 제3 영역(Region3)의 워드라인들에 인가한다. 그리고 전압 발생기(114)는 제3 영역(Region3)에 따른 프로그램 스타트(Vpgm start)을 선택 워드라인(WL)에 인가한다.
본 발명은 프로그램 동작시 선택 워드라인에 인접하는 비선택 워드라인에 인가되는 패스 전압을 항상 일정하게 유지한다. 따라서, 본 발명은 프로그램 동작시 선택 워드라인에 인접하는 비선택 워드라인에 인가되는 패스 전압의 변동으로 인한 영향을 상쇄하여 오버 프로그램을 개선할 수 있다.
도 8은 도 4 및 도 6에 도시된 프로그램 전압에 의한 프로그램 동작의 결과를 도시한 그래프이다.
도 2에 도시된 바와 같이, 제1 영역(Region1)의 메모리 셀에는 8V의 패스 전압(Vpass)이 인가된다. 제2 영역(Region2)의 메모리 셀에는 9V의 패스 전압(Vpass)이 인가된다. 그리고 제3 영역(Region3)의 메모리 셀에는 10V의 패스 전압(Vpass)이 인가된다.
도 4 및 도 6에 도시된 방법에 따라 프로그램 동작이 수행된 경우 도 8에 도시된 바와 같이, 제1 내지 제3 영역(Region1-3) 내의 메모리 셀들은 모두 타겟 문턱 전압(Target Vth) 내에 만족하도록 프로그램될 것이다.
플래시 메모리 장치는 전력이 차단되어도 저장된 데이터를 유지할 수 있는 불휘발성 메모리 장치이다. 셀룰러 폰, PDA 디지털 카메라, 포터블 게임 콘솔, 그리고 MP3P와 같은 모바일 장치들의 사용 증가에 따라, 플래시 메모리 장치는 데이터 스토리지 뿐만 아니라 코드 스토리지로서 보다 널리 사용된다. 플래시 메모리 장치는, 또한, HDTV, DVD, 라우터, 그리고 GPS와 같은 홈 어플리케이션에 사용될 수 있다.
도 9는 본 발명의 실시예에 따른 컴퓨팅 시스템의 블록도이다.
도 9을 참조하면, 컴퓨팅 시스템(200)은 버스(210)에 전기적으로 연결된 중앙처리장치(220), 사용자 인터페이스(230), 베이스밴드 칩셋(baseband chipset)과 같은 모뎀(240), 메모리 장치(250) 및 메모리 제어기(260)를 포함한다. 메모리 제어기(250)는 메모리 장치(260)를 제어한다. 메모리 장치(260)에는 중앙처리장치(220)에 의해서 처리된/처리될 N-비트 데이터(N은 1 또는 그 보다 큰 정수)가 메모리 제어기(250)를 통해 저장될 것이다.
컴퓨팅 시스템(200)이 모바일 장치인 경우, 컴퓨팅 시스템(200)의 동작 전압을 공급하기 위한 배터리(270)가 추가적으로 제공될 것이다. 비록 도면에는 도시되지 않았지만, 본 발명에 따른 컴퓨팅 시스템에는 응용 칩셋(application chipset), 카메라 이미지 프로세서(Camera Image Processor: CIS), 모바일 디램, 등이 더 제공될 수 있음은 이 분야의 통상적인 지식을 습득한 자들에게 자명하다.
바람직한 실시 예로서, 메모리 장치(260)는 도 1 내지 도 8에 도시된 플래시 메모리 장치를 예시한다. 또한, 메모리 제어기(250)는 상기 플래시 메모리 장치를 제어하는 플래시 메모리 컨트롤러를 예시한다.
메모리 제어기(250)와 메모리 장치(260)는, 예를 들면, 데이터를 저장하는 데 불휘발성 메모리를 사용하는 SSD(Solid State Drive)를 구성할 수 있다. 또는, 메모리 제어기(250)와 메모리 장치(260)는 데이터를 저장하는 불휘발성 메모리를 메모리 카드를 구성할 수 있다.
도 10는 본 발명의 실시예들에 따른 메모리 기반 저장 장치를 보여주는 블록도이다.
도 10을 참조하면, 메모리 기반 저장 시스템(300)은 메모리 기반 저장 장치(300) 및 이에 연결되는 호스트(320)을 포함한다. 메모리 기반 저장 장치(310)는 메모리(311)와 상기 메모리를 제어하는 메모리 제어기(312)를 포함하도록 구성된다.
예를 들면, 메모리 기반 저장 장치(310)는 SD카드와 같은 플래시 메모리 카드일 것이다. 또는 메모리 기반 저장 장치(310)는 심(SIM) 또는 유심(USIM) 카드로 구성될 것이다. 즉, 메모리 기반 저장 장치(310)는 디지털, 카메라, 개인 컴퓨터 등과 같은 전자 장치를 사용하기 위한 어떤 산업 표준을 만족하는 카드일 수 있다.
바람직한 실시 예로서, 메모리(311)는 도 1 내지 도 6에 도시된 플래시 메모리 장치를 예시한다. 또한, 메모리 제어기(312)는 상기 플래시 메모리 장치를 제어하는 플래시 메모리 컨트롤러를 예시한다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정 해져야 할 것이다.
도 1은 본 발명의 바람직한 실시예에 따른 메모리 시스템(100)을 도시한 블록도이다.
도 2는 워드라인에 따라 서로 다른 패스 전압이 인가되는 셀 스트링을 도시한 개념도이다.
도 3는 본 발명의 실시예에 따른 프로그램 전압 및 패스 전압의 인가를 설명하기 위한 개념도이다.
도 4은 도 3에 도시된 패스 전압의 전압 레벨을 도시한 그래프이다.
도 5는 도 3에 도시된 패스 전압의 인가 방법을 도시한 순서도이다.
도 6는 본 발명의 제2 실시예에 따른 프로그램 전압을 도시한 타이밍도이다.
도 7은 도 6에 도시된 프로그램 전압의 인가 방법을 도시한 순서도이다.
도 8은 도 4 및 도 6에 도시된 프로그램 전압에 의한 프로그램 동작의 결과를 도시한 그래프이다.
도 9는 본 발명의 실시예에 따른 컴퓨팅 시스템의 블록도이다.
도 10는 본 발명의 실시예들에 따른 메모리 기반 저장 장치를 보여주는 블록도이다.
* 도면의 주요 부분에 대한 부호 설명 *
100; 메모리 시스템 110; 메모리 장치
111; 메모리 셀 어레이 112; 페이지 버퍼
113; 디코더 114; 전압 발생기
115; 컨트롤 로직 120; 메모리 컨트롤러

Claims (7)

  1. 워드라인들과 비트 라인들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이;
    상기 워드라인들 중 선택 워드라인에 인가되는 프로그램 전압 및 비선택 워드라인들에 인가되는 패스 전압을 생성하는 고전압 발생기; 및
    프로그램 동작 동안, 상기 프로그램 전압을 단계적으 로 증가하도록 고전압 발생기를 제어하는 제어 로직을 포함하되,
    상기 제어 로직은 프로그램 동작 동안, 상기 선택 워드라인의 위치를 판단하고, 상기 고전압 발생기는 상기 판단된 선택 워드라인의 위치에 따라 패스 전압의 전압 레벨을 조절하는 불휘발성 메모리 장치.
  2. 제 1 항에 있어서,
    상기 고전압 발생기는,
    상기 선택 워드라인에 인접한 비선택 워드라인에는 소정 레벨의 패스 전압을 인가하는 불휘발성 메모리 장치.
  3. 제 2 항에 있어서,
    상기 고전압 발생기는,
    상기 나머지 비선택 워드라인에 상기 워드라인의 위치에 따른 다이나믹 패스 전압을 인가하는 불휘발성 메모리 장치.
  4. 제 3 항에 있어서,
    상기 다이나믹 패스 전압의 전압 레벨은
    프로그램 동작 동안, 변동하는 불휘발성 메모리 장치.
  5. 워드라인들과 비트 라인들로 배열된 메모리 셀들을 갖는 메모리 셀 어레이;
    상기 워드라인들 중 선택 워드라인에 인가되는 프로그램 전압 및 비선택 워드라인에 인가되는 패스 전압을 생성하는 고전압 발생기; 및
    프로그램 동작 동안, 상기 프로그램 전압을 단계적으로 증가하도록 고전압 발생기 를 제어하는 제어 로직을 포함하되,
    상기 제어 로직은 프로그램 동작 동안, 상기 선택 워드라인의 위치를 판단하고, 상기 고전압 발생기는 상기 판단된 선택 워드라인의 위치에 따라 상기 프로그램 전압의 초기 전압의 레벨을 조절하는 불휘발성 메모리 장치.
  6. 제 5 항에 있어서,
    상기 고전압 발생기는,
    상기 비선택 워드라인에 상기 워드라인의 위치에 따른 다이나믹 패스 전압을 인가하는 불휘발성 메모리 장치.
  7. 제 6 항에 있어서,
    상기 다이나믹 패스 전압의 전압 레벨은 프로그램 동작 동안, 변동하는 불휘발성 메모리 장치.
KR1020090056149A 2008-11-17 2009-06-23 불휘발성 메모리 장치 KR20100137896A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090056149A KR20100137896A (ko) 2009-06-23 2009-06-23 불휘발성 메모리 장치
US12/608,384 US8238161B2 (en) 2008-11-17 2009-10-29 Nonvolatile memory device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090056149A KR20100137896A (ko) 2009-06-23 2009-06-23 불휘발성 메모리 장치

Publications (1)

Publication Number Publication Date
KR20100137896A true KR20100137896A (ko) 2010-12-31

Family

ID=43511428

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090056149A KR20100137896A (ko) 2008-11-17 2009-06-23 불휘발성 메모리 장치

Country Status (1)

Country Link
KR (1) KR20100137896A (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160035443A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 가변적 ispp 방식을 이용하여 프로그램을 수행하는 3차원 비휘발성 반도체 메모리 장치, 데이터 저장 장치 및 사용자 장치
KR20180013111A (ko) * 2016-07-28 2018-02-07 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20180065268A (ko) * 2016-12-07 2018-06-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20200036946A (ko) * 2017-10-06 2020-04-07 샌디스크 테크놀로지스 엘엘씨 프로그래밍 동안 사전충전 후 더미 워드 라인의 지연된 램프업에 의한 교란들의 감소

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160035443A (ko) * 2014-09-23 2016-03-31 에스케이하이닉스 주식회사 가변적 ispp 방식을 이용하여 프로그램을 수행하는 3차원 비휘발성 반도체 메모리 장치, 데이터 저장 장치 및 사용자 장치
KR20180013111A (ko) * 2016-07-28 2018-02-07 에스케이하이닉스 주식회사 메모리 장치 및 이의 동작 방법
KR20180065268A (ko) * 2016-12-07 2018-06-18 에스케이하이닉스 주식회사 반도체 메모리 장치 및 그 동작 방법
KR20200036946A (ko) * 2017-10-06 2020-04-07 샌디스크 테크놀로지스 엘엘씨 프로그래밍 동안 사전충전 후 더미 워드 라인의 지연된 램프업에 의한 교란들의 감소

Similar Documents

Publication Publication Date Title
US8238161B2 (en) Nonvolatile memory device
US8254181B2 (en) Nonvolatile memory device and programming method
KR101468097B1 (ko) 메모리 장치 및 그것의 프로그램 방법
KR101391362B1 (ko) 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR100660544B1 (ko) 신뢰성을 향상시킬 수 있는 플래시 메모리 장치
US7274599B2 (en) NOR flash memory device using bit scan method and related programming method
JP5413697B2 (ja) メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム
US8117375B2 (en) Memory device program window adjustment
KR101391356B1 (ko) 플래시 메모리 장치 및 그것의 읽기 동작 방법
US9355738B2 (en) Nonvolatile memory system and operating method of memory controller
US20160099068A1 (en) Nonvolatile memory device and program method thereof
CN109872761B (zh) 用于提高数据可靠性的非易失性存储器件及其操作方法
US20160078966A1 (en) Method of performing wear management in non-volatile memory devices
JP2009043391A (ja) フラッシュメモリ素子のプログラム方法
JP5545552B2 (ja) メモリ・デバイスにおけるデータ転送およびプログラミング
US20090225584A1 (en) Random access memory with cmos-compatible nonvolatile storage element in series with storage capacitor
KR20210010755A (ko) 메모리 셀의 멀티-턴 온을 방지하기 위한 메모리 장치 및 그것의 동작 방법
KR102040904B1 (ko) 반도체 메모리 장치 및 이의 동작 방법
KR20140026150A (ko) 반도체 메모리 장치 및 그것의 동작 방법
KR20100137896A (ko) 불휘발성 메모리 장치
US9361983B2 (en) Semiconductor device and method of refresh thereof
US8000140B2 (en) Random access memory with CMOS-compatible nonvolatile storage element
KR101354608B1 (ko) 플래시 메모리 장치 및 그것의 프로그램 방법
US8625343B2 (en) Method and apparatus for reducing read disturb in memory
KR101495789B1 (ko) 불휘발성 메모리 장치 및 그것의 프로그램 방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination