JP5413697B2 - メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム - Google Patents
メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム Download PDFInfo
- Publication number
- JP5413697B2 JP5413697B2 JP2012526715A JP2012526715A JP5413697B2 JP 5413697 B2 JP5413697 B2 JP 5413697B2 JP 2012526715 A JP2012526715 A JP 2012526715A JP 2012526715 A JP2012526715 A JP 2012526715A JP 5413697 B2 JP5413697 B2 JP 5413697B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- state
- memory
- sensed
- distribution
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 19
- 230000010485 coping Effects 0.000 title description 4
- 230000015654 memory Effects 0.000 claims description 192
- 238000009826 distribution Methods 0.000 claims description 128
- 238000012937 correction Methods 0.000 claims description 49
- 238000012360 testing method Methods 0.000 claims description 4
- 230000007423 decrease Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 6
- 230000003247 decreasing effect Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 3
- 238000013459 approach Methods 0.000 description 2
- 238000004242 micellar liquid chromatography Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000012552 review Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 230000001960 triggered effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5642—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/26—Sensing or reading circuits; Data output circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
- G11C16/349—Arrangements for evaluating degradation, retention or wearout, e.g. by counting erase cycles
- G11C16/3495—Circuits or methods to detect or delay wearout of nonvolatile EPROM or EEPROM memory devices, e.g. by counting numbers of erase or reprogram cycles, by using multiple memory areas serially or cyclically
Description
Q((d/2)/σ)
式中、Qは標準的なガウス分布の裾確率である。
Q(((d/2)−Δ)/σ)
式中、Qは標準的なガウス分布の裾確率であり、d、Δ、およびσは図2Bと関連付けられたd、Δ、およびσである。このエラーレートは、メモリセルの状態が感知される回数の合計に対する、Vt分布の変化のためにメモリセルの感知状態がセルのプログラム状態以外の状態である回数の比を表し得る。加えて、変化が生じたVt分布と関連付けられたトラッキングゲインは、次式によって求めることができる。
20×log10((d/2)/((d/2)−Δ))
式中、dは図2Aと関連付けられたdであり、Δは図2Bと関連付けられたΔである。トラッキングゲインを使用して、Vt分布の変化のために感知状態がセルのプログラム状態でないメモリセルの数を判断することができる。したがって、Vt分布の変化と関連付けられた平均VtレベルΔの変化が大きく、かつ/または、Vt分布の変化と関連付けられたVt分布幅σが大きいと、変化したVt分布と関連付けられたメモリセルの感知動作のエラーレートが大きくなり、かつ/または、セルのプログラム状態でない感知状態を有する変化したVt分布と関連付けられたメモリセルの数が大きくなることがある。
set x0=0 Volts,xM=5 Volts;
set ym,m=1…M
Mは、メモリセルと関連付けられたプログラム状態の数であり、ymは、各プログラム状態に対応する平均VtレベルなどのVtレベルである。例えば、メモリセルが、8つのプログラム状態を格納できるMLCである場合、Mは8であり、8つのym値は、これら8つのプログラム状態に対応する平均Vtレベルなど8つのVtレベルである。
この繰り返しにおいて、ymは、判断された平均Vtレベルなど、判断されたVtレベルであり、xmは、決定領域の境界など、2つのVt分布間の境界Vtである。Smは、2つの隣接するVt間の領域など、判断されたVtレベルymの決定領域であり、E[Sm]は、決定領域SmのVtレベルの期待される平均値である。加えて、tは繰り返しインデックスであり、例えば第1の繰り返しであればt=1、第2の繰り返しであればt=2である。
本開示は、メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステムを含む。いくつかの実施形態は、メモリセルの配列と、その配列に連結された感知回路を有する制御回路とを含む。制御回路は、メモリセルと関連付けられたしきい値電圧(Vt)の変化を、基準セルを使用せずに判断し、判断した変化に基づき、基準セルを使用せずに感知回路を調整するように構成されている。
Claims (13)
- メモリセルのアレイと、
前記アレイに結合された感知回路、及び、エラー訂正コード(ECC)デコーダ、を有する制御回路と、
を備えたメモリ装置であって、
前記制御回路は、基準セルを使用せずに、前記メモリセルと関連付けられたしきい値電圧(Vt)の変化を判断し、かつ、基準セルを使用せずに、前記判断した変化に基づいて前記感知回路を調整するように構成されており、
前記感知回路は、第1の電圧を使用して前記メモリセルの状態を感知するように構成されており、
前記ECCデコーダは、前記感知された状態に対してエラー訂正動作を実行するように構成されており、
前記感知回路は、前記エラー訂正動作が失敗した場合に、第2の電圧を使用して前記メモリセルの状態を感知するように構成されており、
前記制御回路は、前記第1の電圧を使用して感知された前記状態に対する前記エラー訂正動作が失敗する可能性が最も低い電圧を判断するように構成されており、
前記感知回路は、前記判断された電圧を前記第1の電圧として使用するように構成されている、メモリ装置。 - 前記ECCデコーダが、前記第2の電圧を使用して感知した前記状態に対してエラー訂正動作を実行するように構成されており、
前記感知回路は、前記第2の電圧を使用して感知した前記状態に対する前記エラー訂正動作が失敗した場合に、第3の電圧を使用して前記メモリセルの状態を感知するように構成されている、請求項1に記載のメモリ装置。 - 前記ECCデコーダが、前記第1の電圧を使用して感知した前記状態と関連付けられたエラーを訂正できない場合に、前記第1の電圧を使用して感知した前記状態における前記エラー訂正動作が失敗する、請求項2に記載のメモリ装置。
- 前記第1の電圧を使用して感知した前記状態と関連付けられたいくつかのエラーが前記ECCデコーダの訂正能力を超えた場合に、前記第1の電圧を使用して感知した前記状態における前記エラー訂正動作が失敗する、請求項3に記載のメモリ装置。
- 前記第1の電圧を使用して感知した前記状態と関連付けられたエラーレートが、
Q((d/2)/σ)
によって求められ、式中Qが標準的なガウス分布の裾確率であり、dが第2の状態と関連付けられた平均Vtと第1の状態と関連付けられた平均Vtとの間の電圧差であり、σが前記第1の状態および前記第2の状態と関連付けられたVt分布と関連付けられた幅である、請求項4に記載のメモリ装置。 - 前記制御回路が、特定の状態にプログラムされた一定量のメモリセルと、前記メモリセルに対して以前に実行された一定量のプログラミングおよび感知動作とを使用して、前記エラー訂正動作が失敗する可能性が最も低い前記電圧を判断するように構成されている、請求項1乃至5のうちのいずれか1項に記載のメモリ装置。
- 前記メモリ装置がテストモードにあるときに、前記制御回路が前記Vtの前記変化を判断するように構成されている、請求項1乃至5のうちのいずれか1項に記載のメモリ装置。
- いくつかのメモリセルと関連付けられたしきい値電圧(Vt)の変化を、基準セルを使用せずに判断することと、
前記いくつかのメモリセルの状態を感知するために使用される電圧を、基準セルを使用せずに、前記判断した変化に基づき調整することと、
第1の電圧を使用して前記いくつかのメモリセルの状態を感知することと、
前記感知された状態に対してエラー訂正動作を実行することと、
前記エラー訂正動作が失敗した場合に、第2の電圧を使用して前記いくつかのメモリセルの状態を感知することと、
前記第1の電圧を使用して感知された前記状態に対する前記エラー訂正動作が失敗する可能性が最も低い電圧を判断することと、
前記判断された電圧を前記第1の電圧として使用することと、
を含む、メモリ装置を作動させるための方法。 - 前記いくつかのメモリセルと関連付けられた前記Vtの変化を判断することが、
前記いくつかのメモリセルと関連付けられたVtを感知することと、
前記感知したVtを使用して、前記いくつかのメモリセルと関連付けられたいくつかの状態に対応するいくつかの電圧を判断することと、
を含み、判断された各々の電圧が前記いくつかの状態のそれぞれに対応する、請求項8に記載の方法。 - 前記感知したVtを使用して、前記いくつかの状態のそれぞれに各々対応するいくつかの平均Vtを判断することと、
前記平均Vtを使用して、前記いくつかの状態に対応する前記いくつかの電圧を判断することと、
を含む、請求項9に記載の方法。 - 前記感知したVtを使用して、前記いくつかの状態のそれぞれに各々対応するいくつかのVt分布を判断することと、
前記Vt分布を使用して、前記いくつかの状態に対応する前記いくつかの電圧を判断することと、
を含む、請求項9又は10に記載の方法。 - 前記感知したVtを使用して、前記いくつかの状態のそれぞれに各々対応するいくつかのVt分布幅を判断することと、
前記Vt分布幅を使用して、前記いくつかの状態に対応する前記いくつかの電圧を判断することと、
を含む、請求項9又は10に記載の方法。 - エラー訂正コード(ECC)デコーダに前記感知したVtと前記判断されたいくつかの電圧とを出力することを含む、請求項9又は10に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US12/547,280 US8077515B2 (en) | 2009-08-25 | 2009-08-25 | Methods, devices, and systems for dealing with threshold voltage change in memory devices |
US12/547,280 | 2009-08-25 | ||
PCT/US2010/002266 WO2011028235A1 (en) | 2009-08-25 | 2010-08-18 | Methods, devices, and systems for dealing with threshold voltage change in memory devices |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013503410A JP2013503410A (ja) | 2013-01-31 |
JP5413697B2 true JP5413697B2 (ja) | 2014-02-12 |
Family
ID=43624704
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012526715A Active JP5413697B2 (ja) | 2009-08-25 | 2010-08-18 | メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム |
Country Status (7)
Country | Link |
---|---|
US (4) | US8077515B2 (ja) |
EP (1) | EP2471069B1 (ja) |
JP (1) | JP5413697B2 (ja) |
KR (2) | KR20140112576A (ja) |
CN (1) | CN102483955B (ja) |
TW (1) | TWI455127B (ja) |
WO (1) | WO2011028235A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014502773A (ja) * | 2011-01-14 | 2014-02-03 | マイクロン テクノロジー, インク. | デバイス内の検知電圧を調節するための方法、デバイス、およびシステム |
Families Citing this family (88)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8245101B2 (en) | 2007-12-27 | 2012-08-14 | Sandisk Enterprise Ip Llc | Patrol function used in flash storage controller to detect data errors |
EP2364168A1 (en) | 2008-12-04 | 2011-09-14 | Botulinum Toxin Research Associates, Inc. | Extended length botulinum toxin formulation for human or mammalian use |
US8077515B2 (en) | 2009-08-25 | 2011-12-13 | Micron Technology, Inc. | Methods, devices, and systems for dealing with threshold voltage change in memory devices |
US8503242B2 (en) | 2011-04-14 | 2013-08-06 | Micron Technology, Inc. | Methods and devices for determining sensing voltages |
CN102841831A (zh) * | 2011-06-24 | 2012-12-26 | 鸿富锦精密工业(深圳)有限公司 | 服务器的内存测试系统及方法 |
WO2013048467A1 (en) | 2011-09-30 | 2013-04-04 | Intel Corporation | Generation of far memory access signals based on usage statistic tracking |
CN103946826B (zh) | 2011-09-30 | 2019-05-31 | 英特尔公司 | 用于在公共存储器通道上实现多级存储器层级的设备和方法 |
EP3382556A1 (en) | 2011-09-30 | 2018-10-03 | INTEL Corporation | Memory channel that supports near memory and far memory access |
EP3712774B1 (en) | 2011-09-30 | 2023-02-15 | Tahoe Research, Ltd. | Apparatus and method for implementing a multi-level memory hierarchy |
US9058289B2 (en) | 2011-11-07 | 2015-06-16 | Sandisk Enterprise Ip Llc | Soft information generation for memory systems |
US8954822B2 (en) | 2011-11-18 | 2015-02-10 | Sandisk Enterprise Ip Llc | Data encoder and decoder using memory-specific parity-check matrix |
US8797805B2 (en) | 2011-12-22 | 2014-08-05 | Micron Technology, Inc. | Methods and apparatuses for determining threshold voltage shift |
US9190162B2 (en) * | 2012-03-13 | 2015-11-17 | Micron Technology, Inc. | Nonconsecutive sensing of multilevel memory cells |
US9268631B2 (en) * | 2012-03-29 | 2016-02-23 | Intel Corporation | Adaptive moving read references for memory cells |
US9699263B1 (en) | 2012-08-17 | 2017-07-04 | Sandisk Technologies Llc. | Automatic read and write acceleration of data accessed by virtual machines |
US8793558B2 (en) * | 2012-08-27 | 2014-07-29 | Freescale Semiconductor, Inc. | Adaptive error correction for non-volatile memories |
US8848453B2 (en) | 2012-08-31 | 2014-09-30 | Micron Technology, Inc. | Inferring threshold voltage distributions associated with memory cells via interpolation |
US9501398B2 (en) | 2012-12-26 | 2016-11-22 | Sandisk Technologies Llc | Persistent storage device with NVRAM for staging writes |
US9239751B1 (en) | 2012-12-27 | 2016-01-19 | Sandisk Enterprise Ip Llc | Compressing data from multiple reads for error control management in memory systems |
US9612948B2 (en) | 2012-12-27 | 2017-04-04 | Sandisk Technologies Llc | Reads and writes between a contiguous data block and noncontiguous sets of logical address blocks in a persistent storage device |
US9003264B1 (en) | 2012-12-31 | 2015-04-07 | Sandisk Enterprise Ip Llc | Systems, methods, and devices for multi-dimensional flash RAID data protection |
US9454420B1 (en) | 2012-12-31 | 2016-09-27 | Sandisk Technologies Llc | Method and system of reading threshold voltage equalization |
US8879324B2 (en) * | 2013-02-01 | 2014-11-04 | Lsi Corporation | Compensation loop for read voltage adaptation |
US9870830B1 (en) | 2013-03-14 | 2018-01-16 | Sandisk Technologies Llc | Optimal multilevel sensing for reading data from a storage medium |
US9367246B2 (en) * | 2013-03-15 | 2016-06-14 | Sandisk Technologies Inc. | Performance optimization of data transfer for soft information generation |
US9236886B1 (en) | 2013-03-15 | 2016-01-12 | Sandisk Enterprise Ip Llc | Universal and reconfigurable QC-LDPC encoder |
US9136877B1 (en) | 2013-03-15 | 2015-09-15 | Sandisk Enterprise Ip Llc | Syndrome layered decoding for LDPC codes |
KR102081415B1 (ko) * | 2013-03-15 | 2020-02-25 | 삼성전자주식회사 | 비휘발성 메모리 장치의 llr 최적화 방법 및 비휘발성 메모리 장치의 에러 정정 방법 |
US9092350B1 (en) | 2013-03-15 | 2015-07-28 | Sandisk Enterprise Ip Llc | Detection and handling of unbalanced errors in interleaved codewords |
US9244763B1 (en) | 2013-03-15 | 2016-01-26 | Sandisk Enterprise Ip Llc | System and method for updating a reading threshold voltage based on symbol transition information |
US9013920B2 (en) * | 2013-04-03 | 2015-04-21 | Western Digital Technologies, Inc. | Systems and methods of write precompensation to extend life of a solid-state memory |
CN104167220B (zh) * | 2013-05-16 | 2018-06-15 | 群联电子股份有限公司 | 数据读取方法、控制电路、存储器模块与存储器存储装置 |
US20140359202A1 (en) * | 2013-05-31 | 2014-12-04 | Western Digital Technologies, Inc. | Reading voltage calculation in solid-state storage devices |
US9159437B2 (en) | 2013-06-11 | 2015-10-13 | Sandisk Enterprise IP LLC. | Device and method for resolving an LM flag issue |
CN104282339B (zh) * | 2013-07-08 | 2018-12-14 | 群联电子股份有限公司 | 读取电压设定方法、控制电路与存储器储存装置 |
KR102076231B1 (ko) * | 2013-07-09 | 2020-02-12 | 에스케이하이닉스 주식회사 | 데이터 저장 장치, 그것의 동작 방법 및 그것을 포함하는 데이터 처리 시스템 |
US9524235B1 (en) | 2013-07-25 | 2016-12-20 | Sandisk Technologies Llc | Local hash value generation in non-volatile data storage systems |
US9043517B1 (en) | 2013-07-25 | 2015-05-26 | Sandisk Enterprise Ip Llc | Multipass programming in buffers implemented in non-volatile data storage systems |
US9384126B1 (en) | 2013-07-25 | 2016-07-05 | Sandisk Technologies Inc. | Methods and systems to avoid false negative results in bloom filters implemented in non-volatile data storage systems |
US9639463B1 (en) | 2013-08-26 | 2017-05-02 | Sandisk Technologies Llc | Heuristic aware garbage collection scheme in storage systems |
US9235509B1 (en) | 2013-08-26 | 2016-01-12 | Sandisk Enterprise Ip Llc | Write amplification reduction by delaying read access to data written during garbage collection |
US9442670B2 (en) | 2013-09-03 | 2016-09-13 | Sandisk Technologies Llc | Method and system for rebalancing data stored in flash memory devices |
US9519577B2 (en) | 2013-09-03 | 2016-12-13 | Sandisk Technologies Llc | Method and system for migrating data between flash memory devices |
US9147486B2 (en) | 2013-09-05 | 2015-09-29 | Micron Technology, Inc. | Continuous adjusting of sensing voltages |
US9158349B2 (en) | 2013-10-04 | 2015-10-13 | Sandisk Enterprise Ip Llc | System and method for heat dissipation |
US9298608B2 (en) | 2013-10-18 | 2016-03-29 | Sandisk Enterprise Ip Llc | Biasing for wear leveling in storage systems |
US9442662B2 (en) | 2013-10-18 | 2016-09-13 | Sandisk Technologies Llc | Device and method for managing die groups |
US9436831B2 (en) | 2013-10-30 | 2016-09-06 | Sandisk Technologies Llc | Secure erase in a memory device |
US9263156B2 (en) | 2013-11-07 | 2016-02-16 | Sandisk Enterprise Ip Llc | System and method for adjusting trip points within a storage device |
US9244785B2 (en) | 2013-11-13 | 2016-01-26 | Sandisk Enterprise Ip Llc | Simulated power failure and data hardening |
US9703816B2 (en) | 2013-11-19 | 2017-07-11 | Sandisk Technologies Llc | Method and system for forward reference logging in a persistent datastore |
US9520197B2 (en) | 2013-11-22 | 2016-12-13 | Sandisk Technologies Llc | Adaptive erase of a storage device |
US9520162B2 (en) | 2013-11-27 | 2016-12-13 | Sandisk Technologies Llc | DIMM device controller supervisor |
US9582058B2 (en) | 2013-11-29 | 2017-02-28 | Sandisk Technologies Llc | Power inrush management of storage devices |
US9235245B2 (en) | 2013-12-04 | 2016-01-12 | Sandisk Enterprise Ip Llc | Startup performance and power isolation |
US9129665B2 (en) | 2013-12-17 | 2015-09-08 | Sandisk Enterprise Ip Llc | Dynamic brownout adjustment in a storage device |
US9549457B2 (en) | 2014-02-12 | 2017-01-17 | Sandisk Technologies Llc | System and method for redirecting airflow across an electronic assembly |
US9703636B2 (en) | 2014-03-01 | 2017-07-11 | Sandisk Technologies Llc | Firmware reversion trigger and control |
US9448876B2 (en) | 2014-03-19 | 2016-09-20 | Sandisk Technologies Llc | Fault detection and prediction in storage devices |
US9454448B2 (en) | 2014-03-19 | 2016-09-27 | Sandisk Technologies Llc | Fault testing in storage devices |
US9390814B2 (en) | 2014-03-19 | 2016-07-12 | Sandisk Technologies Llc | Fault detection and prediction for data storage elements |
US9626399B2 (en) | 2014-03-31 | 2017-04-18 | Sandisk Technologies Llc | Conditional updates for reducing frequency of data modification operations |
US9626400B2 (en) | 2014-03-31 | 2017-04-18 | Sandisk Technologies Llc | Compaction of information in tiered data structure |
US9390021B2 (en) | 2014-03-31 | 2016-07-12 | Sandisk Technologies Llc | Efficient cache utilization in a tiered data structure |
US9697267B2 (en) | 2014-04-03 | 2017-07-04 | Sandisk Technologies Llc | Methods and systems for performing efficient snapshots in tiered data structures |
US9070481B1 (en) | 2014-05-30 | 2015-06-30 | Sandisk Technologies Inc. | Internal current measurement for age measurements |
US10114557B2 (en) | 2014-05-30 | 2018-10-30 | Sandisk Technologies Llc | Identification of hot regions to enhance performance and endurance of a non-volatile storage device |
US9703491B2 (en) | 2014-05-30 | 2017-07-11 | Sandisk Technologies Llc | Using history of unaligned writes to cache data and avoid read-modify-writes in a non-volatile storage device |
US10146448B2 (en) | 2014-05-30 | 2018-12-04 | Sandisk Technologies Llc | Using history of I/O sequences to trigger cached read ahead in a non-volatile storage device |
US10656840B2 (en) | 2014-05-30 | 2020-05-19 | Sandisk Technologies Llc | Real-time I/O pattern recognition to enhance performance and endurance of a storage device |
US9093160B1 (en) | 2014-05-30 | 2015-07-28 | Sandisk Technologies Inc. | Methods and systems for staggered memory operations |
US10372613B2 (en) | 2014-05-30 | 2019-08-06 | Sandisk Technologies Llc | Using sub-region I/O history to cache repeatedly accessed sub-regions in a non-volatile storage device |
US10162748B2 (en) | 2014-05-30 | 2018-12-25 | Sandisk Technologies Llc | Prioritizing garbage collection and block allocation based on I/O history for logical address regions |
US10656842B2 (en) | 2014-05-30 | 2020-05-19 | Sandisk Technologies Llc | Using history of I/O sizes and I/O sequences to trigger coalesced writes in a non-volatile storage device |
US9652381B2 (en) | 2014-06-19 | 2017-05-16 | Sandisk Technologies Llc | Sub-block garbage collection |
US9443601B2 (en) | 2014-09-08 | 2016-09-13 | Sandisk Technologies Llc | Holdup capacitor energy harvesting |
US9607692B2 (en) | 2014-10-03 | 2017-03-28 | Micron Technology, Inc. | Threshold voltage distribution determination |
KR102014624B1 (ko) | 2014-12-19 | 2019-11-04 | 마이크론 테크놀로지, 인크. | 오류 정정 코딩이 있는 메모리 연산을 파이프라이닝하기 위한 방법 및 장치 |
US20160203877A1 (en) | 2015-01-08 | 2016-07-14 | Delphi Technologies, Inc. | Memory device with data validity check |
US9952925B2 (en) * | 2016-01-06 | 2018-04-24 | Micron Technology, Inc. | Error code calculation on sensing circuitry |
US20170277629A1 (en) * | 2016-03-25 | 2017-09-28 | Alibaba Group Holding Limited | Extending the useful lifespan of nonvolatile memory |
KR102589259B1 (ko) * | 2016-06-20 | 2023-10-12 | 에스케이하이닉스 주식회사 | 데이터 저장 장치 및 그것의 동작 방법 |
KR20180062513A (ko) * | 2016-11-30 | 2018-06-11 | 에스케이하이닉스 주식회사 | 반도체 장치, 그를 포함하는 반도체 시스템 및 그 반도체 시스템의 구동 방법 |
JP2018163707A (ja) | 2017-03-24 | 2018-10-18 | 東芝メモリ株式会社 | 半導体記憶装置及びそのリード制御方法 |
CN109584935A (zh) * | 2017-09-29 | 2019-04-05 | 大心电子(英属维京群岛)股份有限公司 | 数据读取方法以及存储控制器 |
US10658054B2 (en) | 2018-08-22 | 2020-05-19 | International Business Machines Corporation | Methods for read threshold voltage shifting in non-volatile memory |
US11270771B2 (en) * | 2019-01-29 | 2022-03-08 | Silicon Storage Technology, Inc. | Neural network classifier using array of stacked gate non-volatile memory cells |
US11842786B1 (en) | 2022-06-29 | 2023-12-12 | Apple Inc. | Tracking of read voltages while reading memory cells |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2000900A (en) * | 1934-02-24 | 1935-05-14 | Tubize Chatillon Corp | Yarn support |
US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
JPH11213691A (ja) * | 1998-01-20 | 1999-08-06 | Toshiba Corp | 不揮発性半導体記憶装置 |
JP3905990B2 (ja) * | 1998-12-25 | 2007-04-18 | 株式会社東芝 | 記憶装置とその記憶方法 |
JP4138173B2 (ja) * | 1999-08-26 | 2008-08-20 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置およびその消去方法 |
US6791555B1 (en) * | 2000-06-23 | 2004-09-14 | Micron Technology, Inc. | Apparatus and method for distributed memory control in a graphics processing system |
US6963343B1 (en) * | 2000-06-23 | 2005-11-08 | Micron Technology, Inc. | Apparatus and method for dynamically disabling faulty embedded memory in a graphic processing system |
US6396742B1 (en) * | 2000-07-28 | 2002-05-28 | Silicon Storage Technology, Inc. | Testing of multilevel semiconductor memory |
US6734865B1 (en) * | 2000-12-13 | 2004-05-11 | Micron Technology, Inc. | Method and system for mapping various length data regions |
US6784889B1 (en) * | 2000-12-13 | 2004-08-31 | Micron Technology, Inc. | Memory system and method for improved utilization of read and write bandwidth of a graphics processing system |
US6646646B2 (en) * | 2000-12-13 | 2003-11-11 | Micron Technology, Inc. | Memory system having programmable multiple and continuous memory regions and method of use thereof |
US6816165B1 (en) * | 2000-12-13 | 2004-11-09 | Micron Technology, Inc. | Memory system having multiple address allocation formats and method for use thereof |
KR100390943B1 (ko) * | 2000-12-29 | 2003-07-10 | 주식회사 하이닉스반도체 | 비휘발성 메모리 소자의 센싱 회로 |
US6741253B2 (en) * | 2001-10-09 | 2004-05-25 | Micron Technology, Inc. | Embedded memory system and method including data error correction |
JP4004811B2 (ja) * | 2002-02-06 | 2007-11-07 | 株式会社東芝 | 不揮発性半導体記憶装置 |
US7372731B2 (en) * | 2003-06-17 | 2008-05-13 | Sandisk Il Ltd. | Flash memories with adaptive reference voltages |
US6955967B2 (en) * | 2003-06-27 | 2005-10-18 | Freescale Semiconductor, Inc. | Non-volatile memory having a reference transistor and method for forming |
US20060203529A1 (en) * | 2003-09-05 | 2006-09-14 | William Radke | Cutting CAM peak power by clock regioning |
US7389465B2 (en) * | 2004-01-30 | 2008-06-17 | Micron Technology, Inc. | Error detection and correction scheme for a memory device |
JP2005222625A (ja) * | 2004-02-06 | 2005-08-18 | Sharp Corp | 不揮発性半導体記憶装置 |
US7322002B2 (en) * | 2004-05-26 | 2008-01-22 | Micron Technology, Inc. | Erasure pointer error correction |
JP4410188B2 (ja) * | 2004-11-12 | 2010-02-03 | 株式会社東芝 | 半導体記憶装置のデータ書き込み方法 |
US7257025B2 (en) * | 2004-12-09 | 2007-08-14 | Saifun Semiconductors Ltd | Method for reading non-volatile memory cells |
US7187585B2 (en) * | 2005-04-05 | 2007-03-06 | Sandisk Corporation | Read operation for non-volatile storage that includes compensation for coupling |
US7196946B2 (en) * | 2005-04-05 | 2007-03-27 | Sandisk Corporation | Compensating for coupling in non-volatile storage |
US7444579B2 (en) * | 2005-04-28 | 2008-10-28 | Micron Technology, Inc. | Non-systematic coded error correction |
US7523381B2 (en) * | 2005-09-01 | 2009-04-21 | Micron Technology, Inc. | Non-volatile memory with error detection |
US7954037B2 (en) * | 2005-10-25 | 2011-05-31 | Sandisk Il Ltd | Method for recovering from errors in flash memory |
JP4660353B2 (ja) * | 2005-11-01 | 2011-03-30 | 株式会社東芝 | 記憶媒体再生装置 |
US7453723B2 (en) * | 2006-03-01 | 2008-11-18 | Micron Technology, Inc. | Memory with weighted multi-page read |
US7810017B2 (en) * | 2006-03-20 | 2010-10-05 | Micron Technology, Inc. | Variable sector-count ECC |
US7773421B2 (en) * | 2006-05-08 | 2010-08-10 | Macronix International Co., Ltd. | Method and apparatus for accessing memory with read error by changing comparison |
US7369434B2 (en) * | 2006-08-14 | 2008-05-06 | Micron Technology, Inc. | Flash memory with multi-bit read |
US7739576B2 (en) * | 2006-08-31 | 2010-06-15 | Micron Technology, Inc. | Variable strength ECC |
US7512909B2 (en) * | 2006-08-31 | 2009-03-31 | Micron Technology, Inc. | Read strobe feedback in a memory system |
US7561465B2 (en) * | 2006-12-28 | 2009-07-14 | Advanced Micro Devices, Inc. | Methods and systems for recovering data in a nonvolatile memory array |
US7861139B2 (en) * | 2007-01-26 | 2010-12-28 | Micron Technology, Inc. | Programming management data for NAND memories |
US7849383B2 (en) * | 2007-06-25 | 2010-12-07 | Sandisk Corporation | Systems and methods for reading nonvolatile memory using multiple reading schemes |
US8051358B2 (en) * | 2007-07-06 | 2011-11-01 | Micron Technology, Inc. | Error recovery storage along a nand-flash string |
US7747903B2 (en) * | 2007-07-09 | 2010-06-29 | Micron Technology, Inc. | Error correction for memory |
US8103936B2 (en) * | 2007-10-17 | 2012-01-24 | Micron Technology, Inc. | System and method for data read of a synchronous serial interface NAND |
US7848142B2 (en) * | 2007-10-31 | 2010-12-07 | Micron Technology, Inc. | Fractional bits in memory cells |
US8046542B2 (en) * | 2007-11-21 | 2011-10-25 | Micron Technology, Inc. | Fault-tolerant non-volatile integrated circuit memory |
US8499229B2 (en) * | 2007-11-21 | 2013-07-30 | Micro Technology, Inc. | Method and apparatus for reading data from flash memory |
US8327245B2 (en) * | 2007-11-21 | 2012-12-04 | Micron Technology, Inc. | Memory controller supporting rate-compatible punctured codes |
KR101406279B1 (ko) | 2007-12-20 | 2014-06-13 | 삼성전자주식회사 | 반도체 메모리 장치 및 그것의 읽기 페일 분석 방법 |
KR101466698B1 (ko) | 2008-02-19 | 2014-11-28 | 삼성전자주식회사 | 메모리 장치 및 메모리 데이터 읽기 방법 |
US8077515B2 (en) * | 2009-08-25 | 2011-12-13 | Micron Technology, Inc. | Methods, devices, and systems for dealing with threshold voltage change in memory devices |
-
2009
- 2009-08-25 US US12/547,280 patent/US8077515B2/en active Active
-
2010
- 2010-08-18 WO PCT/US2010/002266 patent/WO2011028235A1/en active Application Filing
- 2010-08-18 CN CN201080037508.9A patent/CN102483955B/zh active Active
- 2010-08-18 JP JP2012526715A patent/JP5413697B2/ja active Active
- 2010-08-18 KR KR1020147024288A patent/KR20140112576A/ko not_active Application Discontinuation
- 2010-08-18 EP EP10814052.6A patent/EP2471069B1/en active Active
- 2010-08-18 KR KR1020127007493A patent/KR101532819B1/ko active IP Right Grant
- 2010-08-25 TW TW099128524A patent/TWI455127B/zh active
-
2011
- 2011-11-28 US US13/305,164 patent/US8305809B2/en active Active
-
2012
- 2012-11-02 US US13/667,414 patent/US8576632B2/en active Active
-
2013
- 2013-10-17 US US14/056,713 patent/US8830762B2/en active Active
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014502773A (ja) * | 2011-01-14 | 2014-02-03 | マイクロン テクノロジー, インク. | デバイス内の検知電圧を調節するための方法、デバイス、およびシステム |
US8797803B2 (en) | 2011-01-14 | 2014-08-05 | Micron Technology, Inc. | Methods, devices, and systems for adjusting sensing voltages in devices |
US9269450B2 (en) | 2011-01-14 | 2016-02-23 | Micron Technology, Inc. | Methods, devices, and systems for adjusting sensing voltages in devices |
Also Published As
Publication number | Publication date |
---|---|
KR20120062818A (ko) | 2012-06-14 |
US20120069658A1 (en) | 2012-03-22 |
EP2471069A1 (en) | 2012-07-04 |
US20140098614A1 (en) | 2014-04-10 |
CN102483955B (zh) | 2015-11-25 |
KR101532819B1 (ko) | 2015-06-30 |
WO2011028235A1 (en) | 2011-03-10 |
CN102483955A (zh) | 2012-05-30 |
TWI455127B (zh) | 2014-10-01 |
JP2013503410A (ja) | 2013-01-31 |
KR20140112576A (ko) | 2014-09-23 |
US8830762B2 (en) | 2014-09-09 |
US8576632B2 (en) | 2013-11-05 |
US20110051513A1 (en) | 2011-03-03 |
EP2471069A4 (en) | 2013-06-12 |
US8077515B2 (en) | 2011-12-13 |
US20130058168A1 (en) | 2013-03-07 |
US8305809B2 (en) | 2012-11-06 |
EP2471069B1 (en) | 2015-11-25 |
TW201115575A (en) | 2011-05-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5413697B2 (ja) | メモリ装置におけるしきい値電圧の変化に対応するための方法、装置、およびシステム | |
US9293214B2 (en) | Determining and using soft data in memory devices and systems | |
KR101545796B1 (ko) | 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템 | |
US11170848B2 (en) | Determining soft data |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130402 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20130618 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130618 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20131008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20131030 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5413697 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |