KR101545796B1 - 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템 - Google Patents

디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템 Download PDF

Info

Publication number
KR101545796B1
KR101545796B1 KR1020137021303A KR20137021303A KR101545796B1 KR 101545796 B1 KR101545796 B1 KR 101545796B1 KR 1020137021303 A KR1020137021303 A KR 1020137021303A KR 20137021303 A KR20137021303 A KR 20137021303A KR 101545796 B1 KR101545796 B1 KR 101545796B1
Authority
KR
South Korea
Prior art keywords
amount
memory cell
sensing voltage
difference
sensing
Prior art date
Application number
KR1020137021303A
Other languages
English (en)
Other versions
KR20130116927A (ko
Inventor
윌리엄 에이치. 라드케
젠레이 셴
피터 필레이
Original Assignee
마이크론 테크놀로지, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 마이크론 테크놀로지, 인크. filed Critical 마이크론 테크놀로지, 인크.
Publication of KR20130116927A publication Critical patent/KR20130116927A/ko
Application granted granted Critical
Publication of KR101545796B1 publication Critical patent/KR101545796B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

본 발명은 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템을 포함한다. 하나 이상의 실시예는 메모리 셀 및 제어기를 포함하며, 상기 제어기는 센싱 전압을 사용해서 상기 메모리 셀에 센스 동작을 수행하여 센싱 전압을 초과하는 임계 전압(Vt)을 가지는 메모리 셀의 양을 결정하고, 상기 메모리 셀의 결정된 양에 적어도 부분적으로 기초하여 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성된다.

Description

디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템{METHODS, DEVICES, AND SYSTEMS FOR ADJUSTING SENSING VOLTAGES IN DEVICES}
본 발명은 일반적으로 반도체 메모리 디바이스, 방법 및 시스템에 관한 것으로, 보다 상세하게는 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템에 관한 것이다.
메모리 디바이스는 일반적으로 컴퓨터 또는 다른 전자 디바이스에서 내부, 반도체, 집적 회로 및/또는 외부 이동식 디바이스로 제공된다. 여기에는 특히, 랜덤 액세스 메모리(RAM), 판독 전용 메모리(ROM), 동적 랜덤 액세스 메모리(DRAM), 동기 동적 랜덤 액세스 메모리(SDRAM), 위상 변화 랜덤 액세스 메모리(PCRAM) 및 플래시 메모리를 포함하는 많은 상이한 유형의 메모리가 있다.
플래시 메모리 디바이스는 광범위한 전자 애플리케이션을 위한 휘발성 및 비휘발성 메모리로 사용될 수 있다. 플래시 메모리 디바이스는 일반적으로 높은 메모리 밀도, 고신뢰성 및 저전력 소비를 가능하게 하는 하나의 트랜지스터 메모리 셀을 사용한다. 플래시 메모리의 사용은 다른 전자 디바이스 중에서 특히 고체 상태 드라이브(solid state drive)(SSD), 퍼스널 컴퓨터, 퍼스널 디지털 어시스턴트(personal digital assistant)(PDA), 디지털 카메라, 셀룰러 전화, 휴대용 음악 플레이어, 예를 들어, MP3 플레이어 및 영화 플레이어를 위한 메모리를 포함한다. 프로그램 코드, 유저 데이터와 같은 데이터 및/또는 기본 입력/출력 시스템(basic input/output system)(BIOS)과 같은 시스템 데이터는 일반적으로 플래시 메모리 디바이스에 저장된다.
2개의 일반적인 유형의 플래시 메모리 어레이 아키텍처는 소위 각각의 기본 메모리 셀 구성이 배열된 논리적 형태를 위한 "NAND" 및 "NOR" 아키텍처이다. NAND 어레이 아키텍처는 어레이의 "행(row)"으로 각 메모리 셀의 제어 게이트가 "워드 라인"이라고 이 기술 분야에서 일반적으로 지칭되는 액세스 라인(및 일부 경우 형태)에 연결되도록 매트릭스에 메모리 셀의 어레이를 배열한다. 그러나, 각 메모리 셀은 드레인에 의해 (이 기술 분야에 디지트 라인, 예를 들어, 비트 라인이라고 일반적으로 지칭되는) 데이터 라인에 직접 연결되지는 않는다. 대신에, 어레이의 메모리 셀은 서로 직렬로 연결된다.
NAND 어레이 아키텍처에서 메모리 셀은 타깃 상태, 예를 들어, 원하는 상태로 프로그래밍될 수 있다. 예를 들어, 전기 전하는 메모리 셀의 전하 저장 구조에 배치되거나 이로부터 제거되어 다수의 프로그래밍된 상태 중 하나로 셀을 배치할 수 있다. 예를 들어, 단일 레벨 셀(single level cell)(SLC)은 2개의 상태, 예를 들어, 1 또는 0을 나타낼 수 있다. 플래시 메모리 셀은 2개를 초과하는 상태, 예를 들어, 1111, 0111, 0011, 1011, 1001, 0001, 0101, 1101, 1100, 0100, 0000, 1000, 1010, 0010, 0110 및 1110을 또한 저장할 수 있다. 이 셀은 다중 레벨 셀(multilevel cell: MLC)이라고 지칭될 수 있다. MLC는 각 셀이 하나를 초과하는 디지트, 예를 들어, 하나를 초과하는 비트를 나타낼 수 있으므로 다수의 메모리 셀을 증가시킴이 없이 더 높은 밀도 메모리를 제조할 수 있다. 예를 들어, 4개의 디지트를 나타낼 수 있는 셀은 16개의 프로그래밍된 상태를 가질 수 있다.
센싱 동작, 예를 들어, 판독 및/또는 프로그램 검증 동작은 센싱 전압을 사용해서 플래시 메모리 셀의 상태를 결정할 수 있다. 그러나, 판독 교란, 프로그램 교란 및/또는 전하 손실, 예를 들어, 전하 누설과 같은 다수의 메커니즘은 전하 저장 구조에 저장된 전하, 예를 들어, 메모리 셀의 임계 전압(Vt)을 변화시킬 수 있게 한다. 저장된 전하가 변화된 결과, 이전에 사용된 센싱 전압, 예를 들어, 저장된 전하의 변화 이전에 사용된 센싱 전압이 더 이상 메모리 셀에 정확한 및/또는 신뢰성있는 센싱을 제공하지 않을 수 있다. 즉, 이전에 사용된 센싱 전압은 후속하는 센싱 동작 동안 사용될 때 메모리 셀의 에러 센싱을 초래할 수 있다. 예를 들어, 이전의 센싱 전압의 사용은 메모리 셀이 타깃 상태와는 다른 상태, 예를 들어 메모리 셀이 프로그래밍된 타깃 상태와는 다른 상태에 있는 결정을 초래할 수 있다.
도 1은 본 발명의 하나 이상의 실시예에 따른 비휘발성 메모리 어레이의 일부 개략도;
도 2는 본 발명의 하나 이상의 실시예에 따른 다수의 임계 전압 분배 및 센싱 전압의 다이어그램;
도 3은 본 발명의 하나 이상의 실시예에 따른 다수의 임계 전압 분배 및 센싱 전압의 다이어그램;
도 4는 본 발명의 하나 이상의 실시예에 따른 다수의 임계 전압 분배 및 센싱 전압의 다이어그램;
도 5는 본 발명의 하나 이상의 실시예에 따른 메모리 디바이스의 블록도.
본 발명은 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템을 포함한다. 하나 이상의 실시예는 메모리 셀과 제어기를 포함하며, 상기 제어기는 센싱 전압을 사용해서 메모리 셀에 센스 동작을 수행하여 센싱 전압을 초과하는 임계 전압(Vt)을 가지는 메모리 셀의 양을 결정하고 결정된 양의 메모리 셀에 적어도 부분적으로 기초하여 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성된다.
본 발명의 실시예는 메모리 디바이스 및/또는 시스템에서 임계 전압(Vt)의 변화, 예를 들어, 시프트(shift)를 추적하고/하거나 보상하는데 사용될 수 있다. Vt 변화를 추적하고/하거나 보상하는 것은 특히 증가된 정밀도 및/또는 신뢰성, 예를 들어, 감소된 에러율, 및/또는 증가된 메모리 디바이스 및/또는 시스템 수명과 같은 이점을 제공할 수 있다.
본 발명의 이하 상세한 설명에서는, 본 발명의 다수의 실시예를 실시할 수 있는 방법을 예를 들어 도시하고 본 명세서의 일부를 형성하는 첨부 도면을 참조한다. 이들 실시예는 이 기술 분야에 통상의 지식을 가진 자라면 본 발명의 실시예를 실시할 수 있을 만큼 충분히 상세히 설명되고, 다른 실시예들이 사용될 수도 있으며 본 발명의 범위를 벗어남이 없이 공정, 전기적 및/또는 구조적 변경이 이루어질 수 있는 것으로 이해된다.
본 명세서에 사용된 바와 같이, "다수의" 것이란 하나 이상의 것을 말할 수 있다. 예를 들어, 다수의 메모리 디바이스는 하나 이상의 메모리 디바이스를 말할 수 있다.
본 명세서에 있는 도면은 첫 번째 숫자 또는 숫자들이 도면 번호에 대응하고 나머지 숫자는 도면에서 요소 또는 성분을 식별하는 도면 부호 부여 규정을 따른다. 상이한 도면들 사이에서 유사한 요소 또는 성분은 유사한 숫자를 사용하여 식별될 수 있다. 예를 들어, (100)은 도 1에서 요소 "00"를 나타낼 수 있고, 도 4에 있는 유사한 요소는 (400)으로 표시될 수 있다. 이해되는 바와 같이, 본 명세서에서 여러 실시예에 도시된 요소는 본 발명의 다수의 추가적인 실시예를 제공하도록 추가, 교환 및/또는 제거될 수 있다. 나아가, 이해되는 바와 같이, 도면에 제공된 요소의 비율과 상대적인 축척은 본 발명의 특정 실시예를 예시하려고 의도된 것이므로 발명을 제한하는 것으로 해석되어서는 안 된다.
도 1은 본 발명의 하나 이상의 실시예에 따른 비휘발성 메모리 어레이(100)의 일부 개략도이다. 도 1의 실시예는 NAND 아키텍처 비휘발성 메모리 어레이를 도시한다. 그러나, 본 명세서에 설명된 실시예는 이 예로 제한되지 않는다. 도 1에 도시된 바와 같이, 메모리 어레이(100)는 액세스 라인, 예를 들어, 워드 라인(105-1, ... , 105-N) 및 교차하는 데이터 라인, 예를 들어, 국부 비트 라인(107-1, 107-2, 107-3, ... , 107-M)을 포함한다. 디지털 환경에서 어드레싱을 용이하게 하기 위하여, 다수의 워드 라인(105-1, ... , 105-N)과 다수의 국부 비트 라인(107-1, 107-2, 107-3, ... , 107-M)은 2의 멱수(power), 예를 들어, 256워드 라인에 4,096개의 비트 라인일 수 있다.
메모리 어레이(100)는 NAND 스트링(string)(109-1, 109-2, 109-3, ... , 109-M)을 포함한다. 각 NAND 스트링은 비휘발성 메모리 셀(111-1, ... , 111-N)을 포함하며, 각 메모리 셀은 각 워드 라인(105-1, ... , 105-N)에 통신가능하게 연결된다. 각 NAND 스트링(및 그 구성 메모리 셀)은 국부 비트 라인(107-1, 107-2, 107-3, ... , 107-M)과 또한 연관된다. 각 NAND 스트링(109-1, 109-2, 109-3, ... , 109-M)의 비휘발성 메모리 셀(111-1, ... , 111-N)은 소스 선택 게이트(source select gate: SGS), 예를 들어, 전계 효과 트랜지스터(field-effect transistor: FET)(113) 및 드레인 선택 게이트(drain select gate: SGD), 예를 들어, FET(119) 사이에 소스 대 드레인이 직렬 연결된다.
도 1에 도시된 실시예에 도시된 바와 같이 소스 선택 게이트(113)의 소스는 공통 소스 라인(123)에 연결된다. 소스 선택 게이트(113)의 드레인은 대응하는 NAND 스트링(109-1)의 메모리 셀(111-1)의 소스에 연결된다. 드레인 선택 게이트(119)의 드레인은 드레인 접점(121-1)에서 대응하는 NAND 스트링(109-1)의 비트 라인(107-1)에 연결된다. 드레인 선택 게이트(119)의 소스는 마지막 메모리 셀(111-N)의 드레인, 예를 들어, 대응하는 NAND 스트링(109-1)의 플로우팅 게이트 트랜지스터에 연결된다.
하나 이상의 실시예에서, 비휘발성 메모리 셀(111-1, ... , 111-N)의 구성은 소스, 드레인, 플로우팅 게이트, 또는 다른 전하 저장 구조 및 제어 게이트를 포함한다. 비휘발성 메모리 셀(111-1, ... , 111-N)은 워드 라인(105-1, ... , 105-N)에 각각 연결된 제어 게이트를 구비한다. 비휘발성 메모리 셀(111-1, ... , 111-N)의 "열"은 NAND 스트링(109-1, 109-2, 109-3, ... , 109-M)을 구성하고, 주어진 국부 비트 라인(107-1, 107-2, 107-3, ... , 107-M)에 각각 연결된다. 비휘발성 메모리 셀의 "행"은 주어진 워드 라인(105-1, ... , 105-N)에 공통적으로 연결된 메모리 셀이다. "열"과 "행"이라는 단어의 사용은 비휘발성 메모리 셀의 특정 선형 배향, 예를 들어, 수직 및/또는 수평 배향을 의미하는 것은 아니다. NOR 어레이 아키텍처는 메모리 셀의 스트링이 선택 게이트 사이에 병렬로 연결될 수 있는 것을 제외하고는 유사하게 레이아웃될 수 있다.
이 기술 분야에 통상의 지식을 가진 자라면 이해할 수 있는 바와 같이 선택된 워드 라인(예를 들어, 105-1, ... , 105-N)에 연결된 셀의 서브세트는 서로 그룹으로 프로그래밍되거나 및/또는 센싱되거나 예를 들어 판독될 수 있다. 프로그래밍 동작, 예를 들어, 기록 동작은 타깃 프로그램 상태에 대응하는 원하는 프로그램 전압 레벨로 선택된 액세스 라인에 연결된 선택된 셀의 임계 전압(Vt)을 증가시키기 위하여 선택된 워드 라인에 예를 들어 16V 내지 20V의 다수의 프로그램 펄스를 적용하는 단계를 포함할 수 있다.
판독 또는 프로그램 검증 동작과 같은 센싱 동작은 비트 라인의 전압 및/또는 전류 변화를 센싱하는 단계를 포함할 수 있다.
선택된 셀의 상태를 센싱하는 것은 비선택된 셀의 임계 전압에 상관없이 비선택 셀을 도통 상태에 두기에 충분한 다수의 센싱 전압, 예를 들어, 판독 패스 전압(pass voltage)을 스트링의 비선택 셀에 연결된 워드 라인에 제공하면서 다수의 센싱 전압, 예를 들어, 판독 전압을 선택된 워드 라인에 제공하는 것을 포함할 수 있다. 판독되고 및/또는 검증되는 선택된 셀에 대응하는 비트 라인은 선택된 워드 라인에 적용된 특정 센싱 전압에 응답하여 선택된 셀이 도통하는지 여부를 결정하기 위해 센싱될 수 있다. 예를 들어, 선택된 셀의 상태는 비트 라인 전류가 특정 상태와 연관된 특정 참조 전류에 도달하는 워드 라인 전압에 의해 결정될 수 있다.
이 기술 분야에 통상의 지식을 가진 자라면 이해할 수 있는 바와 같이 NAND 스트링에서 선택된 메모리 셀에 수행된 센싱 동작에서 스트링의 비선택된 메모리 셀은 도통 상태에 있도록 바이어스된다. 이 센싱 동작에서, 선택된 셀의 상태는 스트링에 대응하는 비트 라인에서 센싱된 전류 및/또는 전압에 기초하여 결정될 수 있다. 예를 들어, 선택된 셀의 상태는 비트 라인 전류가 특정 양만큼 변화되는지 또는 주어진 시간 기간에 특정 레벨에 도달되는지 여부에 기초하여 결정될 수 있다.
선택된 셀이 도통 상태에 있을 때에는 스트링의 일 단부의 소스 라인 접점과 스트링의 타단부의 비트 라인 접점 사이에 전류가 흐른다. 그리하여, 선택된 셀을 센싱하는 것과 연관된 전류는 스트링에서 다른 셀 각각을 통해, 셀 스택 사이 확산된 영역 및 선택 트랜지스터를 통해 운반된다.
도 2는 본 발명의 하나 이상의 실시예에 따른 다수의 임계 전압 분배 및 센싱 전압의 다이어그램(201)을 도시한다. 도 2에 도시된 예는, 예를 들어, 메모리 셀(111-1, ... , 111-N)을 나타낼 수 있다.
도 2에 도시된 바와 같이 임계 전압(Vt) 분배(225-0, 225-1, 225-2 및 225-3)는 메모리 셀이 프로그래밍될 수 있는 4개의 타깃 상태(예를 들어, L0, L1, L2 및 L3)를 각각 나타낸다. 도 2에 도시된 예에서, Vt 분배(225-3)는 최대 크기를 가지는 Vt를 포함하는 범위이므로 셀이 프로그래밍될 수 있는 최대 Vt, 예를 들어, "Vt최대"라고 지칭될 수 있다. 동작시, 선택된 블록에서 메모리 셀은 프로그래밍되기 전에 Vt 분배(225-0) 내 Vt 레벨을 가지도록 서로 소거될 수 있다. 그리하여, 분배(225-0)는 소거된 상태라고 지칭될 수 있고, 특정 저장된 데이터 상태(타깃 상태 L0), 예를 들어, 바이너리(binary) "11"와 같은 저장된 데이터를 나타낼 수 있다. 타깃 상태(L1)는 데이터(01)에 대응할 수 있고, 타깃 상태(L2)는 데이터(00)에 대응할 수 있고, 타깃 상태(L3)는 데이터(10)에 대응할 수 있다. 그러나, 실시예는 이들 데이터 할당으로 제한되지 않는다.
Vt 분배(225-0, 225-1, 225-2 및 225-3)는 대응하는 타깃 상태로 프로그래밍되는 다수의 메모리 셀을 나타낼 수 있고, 여기서 Vt 분배 곡선의 높이는 평균적으로 Vt 분배 내 특정 전압으로 프로그래밍된 다수의 셀을 나타낸다. Vt 분배 곡선의 폭(227)은 특정 타깃 상태를 나타내는 전압 범위를 나타내며, 예를 들어, L2에 대해 Vt 분배 곡선(225-2)의 폭은 데이터(00)에 대응하는 전압 범위를 나타낸다.
다수의 센싱 전위는 도 2에 도시된다. 이 센싱 전압은 다른 센싱 전압 중에서 특히 프로그램 검증 전압 및/또는 판독 전압을 포함할 수 있다. 예를 들어, 프로그램 검증 전압(PV1, PV2 및 PV3) 및 판독 전압(R1, R2, R3)이 예시된다. 프로그램 검증 동작은 메모리 셀이 원하는 Vt 범위 내에서 프로그래밍되었는지 여부를 결정하는 것을 도와주어 메모리 셀이 추가적인 프로그래밍 펄스를 수신하는 것, 예를 들어 셀을 "오버 프로그래밍(over programming)"하는 것을 방지하는 것을 도와주는 하나 이상의 프로그래밍 펄스 후에 수행될 수 있다. 예를 들어, L1 타깃 상태로 프로그래밍되는 메모리 셀은 전압(PV1)으로 프로그램 검증될 수 있다.
도 2에 도시된 예에서, 전압 레벨(R1, R2, R3)은 센싱 동작 동안 상태(L0, L1, L2, L3) 사이를 구분하는데 사용될 수 있는 센싱 전압, 예를 들어, 판독 전압을 나타낸다. NAND 스트링에서 선택된 메모리 셀에 수행되는 센싱 동작에서, 스트링의 비선택된 메모리 셀은 도통 상태에 있도록 패스 전압 "V패스"(229)로 바이어스될 수 있다.
메모리 셀의 Vt는 다수의 메커니즘으로 인해 시간에 따라 변하고 예를 들어 시프트(shift)될 수 있다. 예를 들어, 메모리 셀의 전하 저장 구조, 예를 들어, 플로우팅 게이트는 시간에 따라 전하를 손실할 수 있다. 이 전하 손실은 셀의 Vt가 변화될 수 있게, 예를 들어 감소될 수 있게 한다. 추가적으로, 메모리 셀이 시간에 따라 프로그래밍 및/또는 센싱 동작을 받을 때 프로그램 교란 및/또는 판독 교란 메커니즘이 셀의 Vt이 변화, 예를 들어, 증가될 수 있게 한다. 다른 메커니즘은 이 기술 분야에 통상의 지식을 가진 자라면 이해할 수 있는 바와 같이 또한 메모리 셀의 Vt가 시간에 따라 변화될 수 있게 한다.
일부 경우에 이 Vt의 변화는 메모리 셀의 상태를 변경시킬 수 있다. 예를 들어, 메모리 셀이 타깃 상태(L2), 예를 들어, 데이터(00)로 프로그래밍되는 경우, 전하 손실은 메모리 셀의 Vt가 R2 미만의 레벨로 또는 아마도 상태(L1), 예를 들어, 데이터(01)에 대응하는 Vt(225-1) 내 레벨로 감소될 수 있게 할 수 있다.
따라서, 이 Vt의 변화는 도 2에 도시된 센싱 전압, 예를 들어, 판독 전압(R1, R2, R3) 및/또는 프로그램 검증 전압(PV1, PV2, PV3)을 사용하여 메모리 셀에 수행된 센싱 동작 동안 에러 데이터가 센싱될 수 있게 초래할 수 있다. 예를 들어, 도 2에 도시된 센싱 전압을 사용해서 센싱 동작을 수행하는 것은 메모리 셀이 프로그래밍된 타깃 상태와는 다른 상태를 메모리 셀이 나타내는 것을 초래할 수 있다. 예를 들어, 타깃 상태(L2)로 프로그래밍되고 전하 손실을 받은 메모리 셀에 수행된 센싱 동작은 판독 전압(R2)이 센싱 동작에 사용된 경우 셀은 상태(L1)를 나타낸다고 결정할 수 있다. 즉, 판독 전압(R2)을 사용하는 것은 데이터(00)를 저장하도록 프로그래밍된 셀이 데이터(01)를 저장하는 것으로 에러 있게 센싱되는 것을 초래할 수 있다.
도 3은 본 발명의 하나 이상의 실시예에 따른 임계 전압(Vt) 분배(325-1 및 325-2) 및 센싱 전압(S0(327-0), S1(327-1), S2(327-2), S3 (327-3) 및 S4(327-4))의 다이어그램(301)을 도시한다. 도 3에 도시된 예는 예를 들어 전하 손실, 프로그램 교란 및/또는 판독 교란과 같은 메커니즘으로 인해 Vt의 변화, 예를 들어, 시프트를 받은 메모리 셀을 나타낼 수 있다. Vt 분배(325-1 및 325-2)는 Vt 분배(225-1 및 225-2)로 표시된 메모리 셀이 Vt 변화를 겪은 후에 도 2와 관련하여 전술된 Vt 분배(225-1 및 225-2)에 각각 대응할 수 있다. 나아가, 간략화를 위해 도 3에는 도시되지 않았으나, 다이어그램(301)은 Vt 분배(225-0 및/또는 225-3)로 표시된 메모리 셀이 Vt 변화를 받은 후에 도 2와 관련하여 전술된 Vt 분배(225-0 및/또는 225-3)에 대응하는 추가적인 Vt 분배를 더 포함할 수 있다.
도 3에 도시된 바와 같이, Vt 분배(325-1 및 325-2)는 예를 들어 내부에 표시된 메모리 셀의 Vt 시프트로 인해 도 2에 도시된 Vt 분배(225-1 및 225-2)에 대해 시프트된다. 예를 들어, Vt 분배(325-1 및 325-2)의 일부는 도 3에 도시된 바와 같이 중첩된다. 따라서, Vt 변화가 발생하기 전에 메모리 셀의 상태를 결정하는데 사용된 센싱 전압, 예를 들어, 도 2에 도시된 센싱 전압은 본 명세서에 전술된 바와 같이 메모리 셀에 정확한 및/또는 신뢰성있는 센싱을 더 이상 제공하지 않을 수 있다. 예를 들어, 타깃 상태(L2)로 프로그래밍된 메모리 셀은 상태(L1)에 있는 것으로 센싱될 수 있다.
그러나, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 상이한 센싱 전압으로, 예를 들어, 도 2에 예시된 것과는 다른 센싱 전압으로 조절하는 것은 Vt의 변화를 추적하고/하거나 보상하는데 사용될 수 있고 이에 의해 정확한 및/또는 신뢰성있는 센싱을 제공할 수 있다.
메모리 셀에 정확한 및/또는 신뢰성있는 센싱을 제공하는 센싱 전압(들), 예를 들어, 최소 양의 에러 데이터를 센싱하는 센싱 전압(들)은 센싱 전압(들)을 초과하는 Vt를 가지는 메모리 셀의 양에 적어도 부분적으로 기초하여 결정될 수 있다. 즉, 메모리 셀의 상태를 결정하는데 사용되는 센싱 전압을 조절하는 것은 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 양에 적어도 부분적으로 기초할 수 있다.
예를 들어, 다수의 센싱 동작, 예를 들어, 5개의 센싱 동작이 다수의 상이한 센싱 전압, 예를 들어, 센싱 전압(S0, S1, S2, S3 및/또는 S4)을 사용하여 메모리 셀에 수행되어 각 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 양을 결정할 수 있다. 메모리 셀의 상태를 결정하는데 사용되는 센싱 전압, 예를 들어, 도 2와 관련하여 전술된 판독 전압(R2)은 메모리 셀의 결정된 양에 적어도 부분적으로 기초하여 조절될 수 있다.
일례로서, 센싱 전압(S0)을 사용하여 메모리 셀에 수행되는 센스 동작은 7000개의 셀이 센싱 전압(S0)을 초과하는 Vt를 가지는 것으로 결정할 수 있고, 센싱 전압(S1)을 사용하여 메모리 셀에 수행되는 센스 동작은 7200개의 셀이 센싱 전압(S1)을 초과하는 Vt를 가지는 것으로 결정할 수 있고, 센싱 전압(S2)을 사용하여 수행된 센스 동작은 7300개의 셀이 센싱 전압(S2)을 초과하는 Vt를 가지는 것으로 결정할 수 있고, 센싱 전압(S3)을 사용하여 수행된 센스 동작은 7400개의 셀이 센싱 전압(S3)을 초과하는 Vt를 가지는 것으로 결정할 수 있고, 센싱 전압(S4)을 사용하여 수행된 센스 동작은 7600개의 셀이 센싱 전압(S4)을 초과하는 Vt를 가지는 것으로 결정할 수 있다.
메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 각 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양에 적어도 부분적으로 기초하여 조절될 수 있다. 예를 들어, 각 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양 사이의 차이가 결정될 수 있다. 일례로, 센싱 전압(S1)을 초과하는 Vt를 가지는 메모리 셀의 양 및 센싱 전압(S0)을 초과하는 Vt를 가지는 메모리 셀의 양 사이의 차이가 결정될 수 있고, 센싱 전압(S2)을 초과하는 Vt를 가지는 메모리 셀의 양 및 센싱 전압(S1)을 초과하는 Vt를 가지는 메모리 셀의 양 사이의 차이가 결정될 수 있고, 센싱 전압(S3)을 초과하는 Vt를 가지는 메모리 셀의 양 및 센싱 전압(S2)를 초과하는 Vt를 가지는 메모리 셀의 양 사이의 차이가 결정될 수 있고/있거나, 센싱 전압(S4)을 초과하는 Vt를 가지는 메모리 셀의 양 및 센싱 전압(S3)을 초과하는 Vt를 가지는 메모리 셀의 양 사이의 차이가 결정될 수 있다. 이 예에서, 이 차이는 각각 200, 100, 100 및 200이다. 메모리 셀의 상태를 결정하는데 사용되는 센싱 전압은 결정된 차이에 적어도 부분적으로 기초하여 조절될 수 있다.
예를 들어, 결정된 차이와 연관된 트렌드(trend)가 결정될 수 있고, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 트렌드에 적어도 부분적으로 기초하여 조절될 수 있다.
메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 최소 결정된 차이가 교차되는 지점에 적어도 부분적으로 기초하여 조절될 수 있다. 즉, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 결정된 최소 차이에 적어도 부분적으로 기초하여 조절될 수 있다. 예를 들어, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 최소 결정된 차이가 그 사이에서 교차되는 센싱 전압들 사이의 전압으로 조절될 수 있다. 즉, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 결정된 최소 차이와 연관된 센싱 전압들 사이의 전압으로 조절될 수 있다. 이전 예에서, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 센싱 전압(S1) 및 센싱 전압(S3) 사이의 전압, 예를 들어 센싱 전압(S2)으로 조절될 수 있다.
추가적인 예로서, 제1 센스 동작이 제1 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제1 양을 결정하기 위해 제1 센싱 전압, 예를 들어, 센싱 전압(S0)을 사용하여 메모리 셀에 수행될 수 있다. 제2 센스 동작이 제2 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제2 양을 결정하기 위해 제1 센싱 전압 미만인 제2 센싱 전압, 예를 들어, 센싱 전압(S1)을 사용하여 메모리 셀에 수행될 수 있다. 제3 센스 동작은 제3 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제3 양을 결정하기 위해 제2 센싱 전압 미만인 제3 센싱 전압, 예를 들어, 센싱 전압(S2)을 사용하여 메모리 셀에 수행될 수 있다.
메모리 셀의 제3 양과 제2 양 사이의 차이 및 메모리 셀의 제2 양과 제1 양 사이의 차이가 결정되고 비교될 수 있다.
메모리 셀의 제3 양과 제2 양 사이의 차이가 메모리 셀의 제2 양과 제1 양 사이의 차이를 초과하면, 제4 센스 동작이 제4 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제4 양을 결정하기 위해 제1 센싱 전압을 초과하는 제4 센싱 전압을 사용해서 메모리 셀에 수행될 수 있다. 메모리 셀의 제1 양과 제4 양 사이의 차이가 결정되고 메모리 셀의 제2 양과 제1 양 사이의 차이와 비교될 수 있다. 메모리 셀의 제1 양과 제4 양 사이의 차이가 메모리 셀의 제2 양과 제1 양 사이의 차이와 동일하다면, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압, 예를 들어, 판독 전압(R2)이 제1 센싱 전압으로, 예를 들어, 판독 전압(R2)으로부터 센싱 전압(S0)으로 조절될 수 있다.
메모리 셀의 제1 양과 제4 양 사이의 차이가 메모리 셀의 제2 양과 제1 양 사이의 차이를 초과하는 경우, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 제1 및 제2 센싱 전압 사이의 전압으로 조절될 수 있다. 일례로서, 하나 이상의 추가적인 센싱 동작은 제1 및 제2 센싱 전압 사이의 조절된 전압을 결정하기 위해, 예를 들어, 제1 및 제2 센싱 전압 사이의 조절된 전압을 더 정밀하게 하기 위해 수행될 수 있다. 예를 들어, 제5 센스 동작은 제5 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제5 양을 결정하기 위해 센싱 전압, 예를 들어, 제1 및 제2 센싱 전압 사이의 중간인 제5 센싱 전압을 사용해서 메모리 셀에 수행될 수 있다. 메모리 셀의 제2 양과 제5 양 사이의 차이 및 메모리 셀의 제5 양과 제1 양 사이의 차이가 결정되고 비교될 수 있다. 메모리 셀의 제2 양과 제5 양 사이의 차이가 메모리 셀의 제5 양과 제1 양 사이의 차이를 초과하는 경우, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 조절될 수 있다.
메모리 셀의 제1 양과 제4 양 사이의 차이가 메모리 셀의 제2 및 제1 양 사이의 차이 미만이라면, 제6 센스 동작이 제6 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제6 양을 결정하기 위해 제4 센싱 전압을 초과하는 제6 센싱 전압을 사용해서 메모리 셀에 수행될 수 있다. 메모리 셀의 제4 양과 제6 양 사이의 차이가 결정되고 메모리 셀의 제1 양과 제4 양 사이의 차이와 비교될 수 있고, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 본 명세서에 전술된 것과 유사한 방식으로 조절될 수 있다.
메모리 셀의 제3 양과 제2 양 사이의 차이가 메모리 셀의 제2 양과 제1 양 사이의 차이 미만이라면, 제4 센스 동작은 제4 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제4 양을 결정하기 위해 제3 센싱 전압 미만인 제4 센싱 전압, 예를 들어, 센싱 전압(S3)을 사용하여 메모리 셀에 수행될 수 있다. 메모리 셀의 제4 양과 제3 양 사이의 차이가 결정되고 메모리 셀의 제3 양과 제2 양 사이의 차이와 비교될 수 있다.
메모리 셀의 제4 양과 제3 양 사이의 차이가 메모리 셀의 제3 양과 제2 양 사이의 차이를 초과한다면, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압, 예를 들어, 판독 전압(R2)은 제2 및 제3 센싱 전압 사이의 전압으로 조절될 수 있다. 일례로서, 하나 이상의 추가적인 센싱 동작이 제2 및 제3 센싱 전압 사이의 조절된 전압을 결정하기 위해, 예를 들어, 본 명세서에 전술된 것과 유사한 방식으로 제2 및 제3 센싱 전압 사이의 조절된 전압을 더 정밀하게 하기 위해, 하나 이상의 추가적인 센싱 전압, 예를 들어, 제2 및 제3 센싱 전압 사이의 중간인 센싱 전압을 사용해서 수행될 수 있다.
메모리 셀의 제4 양과 제3 양 사이의 차이가 메모리 셀의 제3 양과 제2 양 사이의 차이 미만이라면, 제5 센스 동작은 제5 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제5 양을 결정하기 위해 제4 센싱 전압 미만인 제5 센싱 전압, 예를 들어, 센싱 전압(S4)을 사용하여 메모리 셀에 수행될 수 있다. 메모리 셀의 제5 양과 제4 양 사이의 차이가 결정되고 메모리 셀의 제4 양과 제3 양 사이의 차이와 비교될 수 있고, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 본 명세서에 전술된 것과 유사한 방식으로 조절될 수 있다.
도 4는 본 발명의 하나 이상의 실시예에 따른 임계 전압(Vt) 분배(425-1 및 425-2) 및 센싱 전압(S0(457-0), S1(457-1) 및 S2(457-2))의 다이어그램(401)을 도시한다. 도 4에 도시된 예는 예를 들어 도 3과 관련하여 전술된 바와 유사한 방식으로 전하 손실, 프로그램 교란 및/또는 판독 교란과 같은 메커니즘으로 인해 Vt의 변화, 예를 들어, 시프트를 받은 메모리 셀을 나타낼 수 있다. 즉, Vt 분배(225-1 및 225-2)로 표시된 메모리 셀이 Vt의 변화를 받은 후에 Vt 분배(425-1 및 425-2)는 도 2와 관련하여 전술된 Vt 분배(225-1 및 225-2)에 각각 대응할 수 있다.
그러나, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 상이한 센싱 전압으로, 예를 들어 도 2에 도시된 것과는 다른 센싱 전압으로 조절하는 것은 Vt의 변화를 추적하고/하거나 보상하는데 사용될 수 있으며 이에 의해 본 명세서에 전술된 메모리 셀에 정확한 및/또는 신뢰성있는 센싱을 제공할 수 있다. 메모리 셀에 정확한 및/또는 신뢰성있는 센싱을 제공하는 센싱 전압(들), 예를 들어 최소 양의 에러 데이터를 센싱할 수 있는 센싱 전압(들)은 센싱 전압(들)을 초과하는 Vt를 가지는 메모리 셀의 양에 적어도 부분적으로 기초하여 결정될 수 있다. 즉, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하는 것은 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 양에 적어도 부분적으로 기초할 수 있다.
예를 들어, 다수의 센스 동작, 예를 들어, 3개의 센스 동작이 각 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 양을 결정하기 위해 다수의 상이한 센싱 전압, 예를 들어, 센싱 전압(S0, S1 및/또는 S2)을 사용하여 메모리 셀에 수행될 수 있다. 메모리 셀의 상태를 결정하는데 사용된 센싱 전압, 예를 들어, 도 2와 관련하여 전술된 판독 전압(R2)은 메모리 셀의 결정된 양에 적어도 부분적으로 기초하여 조절될 수 있다.
일례로, 센싱 전압(S0)을 사용하여 메모리 셀에 수행된 센스 동작은 7000개의 셀이 센싱 전압(S0)을 초과하는 Vt를 가지는 것으로 결정할 수 있고, 센싱 전압(S1)을 사용하여 메모리 셀에 수행된 센스 동작은 7400개의 셀이 센싱 전압(S1)을 초과하는 Vt를 가지는 것으로 결정할 수 있고, 센싱 전압(S2)을 사용하여 메모리 셀에 수행된 센스 동작은 7300개의 셀이 센싱 전압(S2)을 초과하는 Vt를 가지는 것으로 결정할 수 있다.
센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양은 예를 들어 센싱 전압의 우측에 위치된 Vt를 가지는 모든 메모리 셀, 예를 들어, 센싱 전압의 우측에 위치된 Vt 레벨을 가지는 다이어그램(401) 내 모든 메모리 셀을 포함할 수 있다.
메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 메모리 셀의 결정된 양에 적어도 부분적으로 기초하여 조절될 수 있다. 예를 들어, 메모리 셀의 결정된 양은 각각 저장된 값과 비교될 수 있다. 저장된 값은 한정된 Vt 영역 내에서 Vt로 프로그래밍된 메모리 셀의 양에 대응할 수 있다. 한정된 Vt 영역은 예를 들어 메모리 셀의 프로그래밍된 상태에 대응하는 Vt 분배, 예를 들어, 도 2와 관련하여 전술된 Vt 분배(225-2 및/또는 225-3), 메모리 셀의 프로그래밍된 상태에 대응하는 Vt 분배의 일부, 또는 메모리 셀의 다수의 프로그래밍된 상태에 대응하는 다수의 Vt 분배일 수 있다. 일례로, 저장된 값은 7315일 수 있고, 예를 들어, 7315개의 셀은 도 2와 관련하여 전술된 Vt 분배(225-2) 또는 Vt 분배(225-3) 내 Vt로 프로그래밍될 수 있다.
메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 비교에 적어도 부분적으로 기초하여 조절될 수 있다. 예를 들어, 메모리 셀의 결정된 양은 저장된 값의 특정 범위 내에 있다면, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 저장된 값의 특정 범위 내의 메모리 셀의 양을 결정한 센싱 동작을 수행하는데 사용된 센싱 전압으로 조절될 수 있다. 저장된 값의 특정 범위는 예를 들어 에러 정정 동작, 예를 들어 조절된 센싱 전압을 사용해서 후속적으로 센싱된 데이터에 수행될 후속 에러 정정 동작의 통과(passage)와 연관된 범위일 수 있다. 즉, 저장된 값의 특정 범위는 비트의 양, 예를 들어, 60에 대응할 수 있다.
이전 예에서, S0를 초과하는 Vt를 가지는 메모리 셀의 결정된 양, 예를 들어, 7000 및 S1을 초과하는 Vt를 가지는 메모리 셀의 결정된 양, 예를 들어, 7400은 저장된 값, 예를 들어, 7315의 특정 범위, 예를 들어, 60 내에 있지 않다. 그러나, S2를 초과하는 Vt를 가지는 메모리 셀의 결정된 양, 예를 들어, 7300은 저장된 값의 특정 범위 내에 있다. 따라서, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 센싱 전압(S2)으로 조절될 수 있다.
추가적인 예로서, 제1 센스 동작은 제1 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제1 양을 결정하기 위해 제1 센싱 전압, 예를 들어, 센싱 전압(S0)을 사용하여 메모리 셀에 수행될 수 있다. 메모리 셀의 제1 양은 저장된 값과 비교될 수 있다. 저장된 값은 본 명세서에 전술된 바와 같이 한정된 Vt 영역 내의 Vt로 프로그래밍된 메모리 셀의 양에 대응할 수 있다.
메모리 셀의 제1 양이 저장된 값의 특정 범위 내에 있다면, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 제1 센싱 전압으로 조절될 수 있다. 저장된 값의 특정 범위는 예를 들어, 본 명세서에 전술된 바와 같이 에러 정정 동작의 통과와 연관된 범위일 수 있다.
메모리 셀의 제1 양이 저장된 값의 특정 범위 내에 있지 않는 경우, 제2 센스 동작은 제2 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제2 양을 결정하기 위해 제2 센싱 전압, 예를 들어, 센싱 전압(S1)을 사용하여 메모리 셀에 수행될 수 있다. 제2 센싱 전압은 메모리 셀의 제1 양이 저장된 값을 초과하면 제1 센싱 전압을 초과할 수 있고, 제2 센싱 전압은 메모리 셀의 제1 양이 저장된 값 미만이면 제1 센싱 전압 미만일 수 있다. 추가적으로, 제2 센싱 전압이 제1 센싱 전압으로부터 이격된 전압의 양은 메모리 셀의 제1 양이 저장된 값의 특정 범위 외에 있는 양에 적어도 부분적으로 기초할 수 있다.
메모리 셀의 제2 양은 저장된 값과 비교될 수 있다. 메모리 셀의 제2 양이 저장된 값의 특정 범위 내에 있다면, 메모리 셀의 상태를 결정하는데 사용된 센싱 전압은 제2 센싱 전압으로 조절될 수 있다. 메모리 셀의 제2 양이 저장된 값의 특정 범위 내에 있지 않다면, 이 공정은 하나 이상의 추가적인 센싱 전압, 예를 들어, 센싱 전압(S3)을 사용하여 반복될 수 있다.
도 5는 본 발명의 하나 이상의 실시예에 따른 메모리 디바이스(503)의 블록도를 도시한다. 도 5에 도시된 바와 같이, 메모리 디바이스(503)는 메모리 어레이(500)와, 메모리 어레이(500)에 연결된 제어기(562)를 포함한다. 메모리 어레이(500)는 도 5에 도시된 바와 같이 카운터(564)를 선택적으로 포함할 수 있다. 카운터(564)는 예를 들어 메모리 어레이(500) 내 하나 이상의 워드 라인의 종단에 위치될 수 있다.
메모리 어레이(500)는 예를 들어, 도 1과 관련하여 전술된 메모리 어레이(100)일 수 있다. 하나의 메모리 어레이가 도 5에 도시되어 있으나, 본 발명의 실시예는 이로 제한되지 않고, 예를 들어, 메모리 디바이스(503)는 제어기(562)에 연결된 하나를 초과하는 메모리 어레이를 포함할 수 있다. 제어기(562)는 예를 들어, 제어 회로 및/또는 펌웨어를 포함할 수 있고, 동일한 물리적 디바이스, 예를 들어, 동일한 다이 위에 메모리 어레이(500)로 포함될 수 있으며, 또는 메모리 어레이(500)를 포함하는 물리적 디바이스에 통신가능하게 연결된 별도의 물리적 디바이스 상에 포함될 수 있다.
제어기(562)는 메모리 셀의 상태를 결정하는데 사용된 센싱 전압, 예를 들어, 판독 전압을 조절하는 것에 의해 메모리 어레이(500)의 메모리 셀에서 임계 전압(Vt)의 변화, 예를 들어, 시프트를 추적하고/하거나 보상할 수 있다. 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하는 것은 본 명세서에 전술된 바와 같이 다수의 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 양에 적어도 부분적으로 기초할 수 있다.
예를 들어, 제어기(562)는 각 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 양을 결정하기 위해 다수의 상이한 센싱 전압을 사용해서 메모리 어레이(500) 내 다수의 메모리 셀에 다수의 센스 동작을 수행할 수 있다.
제어기(562)는 도 3 및/또는 도 4와 관련하여 전술된 것과 유사한 방식으로 메모리 셀의 결정된 양에 적어도 부분적으로 기초하여 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절할 수 있다. 예를 들어, 제어기(562)는 메모리 셀의 결정된 양들 사이의 차이를 결정하고, 결정된 차이에 적어도 부분적으로 기초하여 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절할 수 있다. 추가적으로 및/또는 대안적으로, 제어기(562)는 메모리 셀의 결정된 양을 저장된 양과 비교하고, 이 비교에 적어도 부분적으로 기초하여 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절할 수 있다.
저장된 값은 도 4와 관련하여 전술된 바와 같이 한정된 Vt 영역 내 Vt로 프로그래밍된 메모리 셀의 양에 대응할 수 있다. 한정된 Vt 영역 내 Vt로 프로그래밍된 메모리 셀의 양은 메모리 어레이(500)에 위치된 카운터(564)로 결정될 수 있다. 예를 들어, 카운터(564)는 셀이 프로그래밍되고 있을 때 한정된 Vt 영역 내 Vt로 프로그래밍된 메모리 셀의 양을 카운트할 수 있다. 추가적으로, 저장된 값은 메모리 어레이(500)에 저장될 수 있다. 즉, 메모리 어레이(500)의 하나 이상의 메모리 셀은 한정된 Vt 영역 내 Vt로 프로그래밍된 메모리 셀의 양에 대응하는 데이터를 저장할 수 있다.
제어기(562)는 조절된 센싱 전압을 사용해서 메모리 어레이(500)의 다수의 메모리 셀의 상태를 결정할 수 있다. 예를 들어, 제어기(562)는 메모리 셀의 상태를 센싱하기 위해 조절된 센싱 전압을 사용해서 메모리 셀에 센스 동작을 수행할 수 있다.
제어기(562)는 메모리 셀의 결정된, 예를 들어, 센싱된 상태와 연관된 데이터에 수행된 에러 정정 동작의 실패에 응답하여 각 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 양을 결정하기 위해 다수의 센스 동작을 예를 들어, 자동적으로 수행할 수 있다. 에러 정정 동작이 실패하는 것은 예를 들어 본 명세서에서 전술된 바와 같이 메모리 셀의 Vt 시프트에 의해 야기될 수 있다.
도 5에 도시된 실시예는 본 발명의 실시예를 불명확하게 하는 것을 방지하기 위하여 미도시된 추가적인 회로를 포함할 수 있다. 예를 들어, 메모리 디바이스(503)는 I/O 회로를 통해 I/O 커넥터 상에 제공된 어드레스 신호를 래치(latch)하는 어드레스 회로를 포함할 수 있다. 어드레스 신호는 메모리 어레이(500)에 액세스하기 위해 행 디코더와 열 디코더에 의해 수신되고 디코딩될 수 있다. 이 기술 분야에 통상의 지식을 가진 자라면 어드레스 입력 커넥터의 수는 메모리 디바이스(503) 및/또는 메모리 어레이(500)의 밀도 및 아키텍처에 따라 달라질 수 있다는 것을 이해할 수 있을 것이다.
결론
본 발명은 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템을 포함한다. 하나 이상의 실시예는 메모리 셀 및 센싱 전압을 사용해서 메모리 셀에 센스 동작을 수행하고, 센싱 전압을 초과하는 임계 전압(Vt)을 가지는 메모리 셀의 양을 결정하며, 메모리 셀의 결정된 양에 적어도 부분적으로 기초하여 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성된 제어기를 포함한다.
특정 실시예들이 본 명세서에 도시되고 설명되었으나, 이 기술 분야에 통상의 지식을 가진 자라면 동일한 결과를 달성하도록 계산된 배열이 도시된 특정 실시예 대신에 사용될 수 있다는 것을 이해할 수 있을 것이다. 본 발명은 본 발명의 다수의 실시예의 변형이나 변경을 커버하도록 의도된다. 상기 상세한 설명은 예시적인 방식으로 이루어진 것이지 발명을 제한하는 것으로 이루어진 것이 아닌 것으로 이해된다. 상기 실시예와 본 명세서에 구체적으로 설명되지 않은 다른 실시예의 조합은 상기 상세한 설명을 검토할 때 이 기술 분야에 통상의 지식을 가진 자에게는 명백할 것이다. 본 발명의 다수의 실시예의 범위는 상기 구조 및 방법이 사용되는 다른 응용을 포함한다.
상기 상세한 설명에서, 일부 특징은 본 명세서를 간결하게 하기 위하여 단일 실시예로 서로 그룹화되어 있다. 이러한 설명 방법은 본 발명의 개시된 실시예가 각 청구범위에 명시적으로 언급된 것보다 더 많은 특징을 사용하여야 하는 의도를 반영하는 것으로 해석되어서는 안 된다. 오히려, 이하 특허청구범위에서 나타나듯이, 본 발명의 주제는 단일 개시된 실시예의 모든 특징보다 더 적다. 따라서, 이하 청구범위는 본 상세한 설명에 포함되며, 각 특허청구범위는 별도의 실시예로서 각자 존재한다.

Claims (34)

  1. 디바이스로서,
    메모리 셀; 및
    제어기를 포함하되,
    상기 제어기는,
    상이한 센싱 전압들을 사용해서 상기 메모리 셀에 다수의 센스 동작을 수행하여 각각의 센싱 전압을 초과하는 임계 전압(Vt)을 가지는 상기 메모리 셀의 양을 결정하고,
    결정된 양들 사이의 차이를 결정하고,
    상기 결정된 차이에 적어도 부분적으로 기초하여 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성된 것인 디바이스.
  2. 제1항에 있어서, 상기 제어기는,
    추가적인 센싱 전압을 사용해서 상기 메모리 셀에 추가적인 센스 동작을 수행하여 상기 추가적인 센싱 전압을 초과하는 Vt를 가지는 상기 메모리 셀의 양을 결정하고,
    상기 추가적인 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양에 적어도 부분적으로 기초하여 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성된 것인 디바이스.
  3. 제2항에 있어서, 상기 제어기는,
    각각의 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양들과 상기 추가적인 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양들 사이의 차이를 결정하고,
    상기 결정된 차이에 적어도 부분적으로 기초하여 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성된 것인 디바이스.
  4. 제1항에 있어서, 상기 제어기는,
    상기 메모리 셀의 결정된 양들을 저장된 값과 비교하고,
    상기 비교에 적어도 부분적으로 기초하여 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성된 것인 디바이스.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제어기는 에러 정정 동작의 실패에 응답하여 상기 메모리 셀에 상기 다수의 센스 동작을 수행하도록 구성된 것인 디바이스.
  6. 디바이스를 동작시키는 방법으로서,
    다수의 메모리 셀에 다수의 센스 동작을 수행하는 단계 - 각 센스 동작은 상이한 센싱 전압을 사용해서 수행됨 -;
    상기 상이한 센싱 전압 각각에 대해 상기 각 센싱 전압을 초과하는 임계 전압(Vt)을 가지는 상기 다수의 메모리 셀의 양을 결정하는 단계;
    상기 메모리 셀의 결정된 양들 사이의 차이를 결정하는 단계; 및
    상기 결정된 차이에 적어도 부분적으로 기초하여 상기 다수의 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하는 단계를 포함하는 디바이스의 동작 방법.
  7. 삭제
  8. 제6항에 있어서, 상기 방법은,
    상기 메모리 셀의 결정된 양을 비교하는 단계; 및
    상기 비교에 적어도 부분적으로 기초하여 상기 다수의 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하는 단계를 포함하는, 디바이스의 동작 방법.
  9. 디바이스로서,
    메모리 셀; 및
    제어기를 포함하되,
    상기 제어기는,
    상기 메모리 셀에 다수의 센스 동작을 수행하고,
    각 센스 동작 후에 각 센스 동작에 사용된 센싱 전압을 초과하는 임계 전압(Vt)을 가지는 상기 메모리 셀의 양을 결정하며,
    상기 메모리 셀의 결정된 양들 사이의 차이를 결정하고,
    상기 결정된 차이에 적어도 부분적으로 기초하여 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성되며,
    각 센스 동작은 상이한 센싱 전압을 사용해서 수행되는 것인 디바이스.
  10. 제9항에 있어서, 상기 제어기는,
    결정된 차이와 연관된 트렌드(trend)를 결정하고,
    상기 결정된 트렌드에 적어도 부분적으로 기초하여 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성된 것인 디바이스.
  11. 제9항에 있어서, 상기 제어기는,
    상기 결정된 차이의 최소 차이를 결정하고,
    상기 결정된 최소 차이에 적어도 부분적으로 기초하여 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성된 것인 디바이스.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서, 각 센싱 전압은 특정 전압 양만큼 이격된 것인 디바이스.
  13. 디바이스를 동작시키는 방법으로서,
    제1 센싱 전압을 초과하는 임계 전압(Vt)을 가지는 메모리 셀의 제1 양, 제2 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제2 양 및 제3 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제3 양을 결정하는 단계 및
    상기 메모리 셀의 상기 제3 양과 제2 양 사이의 차이가 상기 메모리 셀의 제2 양과 제1 양 사이의 차이를 초과하는 경우 상기 메모리 셀의 상태를 결정하는 데 사용된 센싱 전압을 상기 제1 및 제2 센싱 전압 사이의 전압으로 조절하는 단계를 포함하는, 디바이스의 동작 방법.
  14. 제13항에 있어서, 상기 방법은 상기 메모리 셀의 상기 제3 양과 제2 양 사이의 차이가 상기 메모리 셀의 제2 양과 제1 양 사이의 차이와 동일한 경우 상기 메모리 셀의 상태를 결정하는 데 사용된 센싱 전압을 상기 제2 센싱 전압으로 조절하는 단계를 포함하는 방법.
  15. 제13항 또는 제14항에 있어서, 상기 제2 센싱 전압은 상기 제1 센싱 전압 미만이고,
    상기 제3 센싱 전압은 상기 제2 센싱 전압 미만인 것인 디바이스의 동작 방법.
  16. 제15항에 있어서, 상기 방법은, 상기 메모리 셀의 제3 양과 제2 양 사이의 차이가 상기 메모리 셀의 제2 양과 제1 양 사이의 차이를 초과하는 경우,
    상기 제1 센싱 전압보다 큰 제4 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제4 양을 결정하는 단계;
    상기 메모리 셀의 제1 양과 제4 양 사이의 차이가 상기 메모리 셀의 제2 양과 제1 양 사이의 차이를 초과하는 경우, 제5 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제5 양을 결정하는 단계 - 상기 제5 센싱 전압은 상기 제1 및 제2 센싱 전압 사이의 중간임 -;
    상기 메모리 셀의 제2 양과 제5 양 사이의 차이가 상기 메모리 셀의 제5 양과 제1 양 사이의 차이를 초과하는 경우, 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 상기 제1 및 제5 센싱 전압 사이의 전압으로 조절하는 단계; 및
    상기 메모리 셀의 제2 양과 제5 양 사이의 차이가 상기 메모리 셀의 제5 양과 제1 양 사이의 차이 미만인 경우, 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 상기 제5 및 제2 센싱 전압 사이의 전압으로 조절하는 단계를 포함하는, 디바이스의 동작 방법.
  17. 제16항에 있어서, 상기 방법은 상기 메모리 셀의 제2 양과 제5 양 사이의 차이가 상기 메모리 셀의 제5 양과 제1 양 사이의 차이와 동일한 경우, 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 제5 센싱 전압으로 조절하는 단계를 포함하는, 디바이스의 동작 방법.
  18. 제15항에 있어서, 상기 방법은, 상기 메모리 셀의 제3 양과 제2 양 사이의 차이가 상기 메모리 셀의 제2 양과 제1 양 사이의 차이 미만인 경우,
    상기 제3 센싱 전압보다 작은 제4 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 제4 양을 결정하는 단계; 및
    상기 메모리 셀의 제4 양과 제3 양 사이의 차이가 상기 메모리 셀의 제3 양과 제2 양 사이의 차이를 초과하는 경우 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 제2 및 제3 센싱 전압 사이의 전압으로 조절하는 단계를 포함하는, 디바이스의 동작 방법.
  19. 디바이스로서,
    메모리 셀; 및
    제어기를 포함하되,
    상기 제어기는,
    다수의 메모리 셀에 다수의 센스 동작을 수행하고,
    각 센스 동작에 사용된 각 센싱 전압을 초과하는 임계 전압(Vt)을 가지는 다수의 메모리 셀의 양을 결정하며,
    상기 메모리 셀의 결정된 양들 사이의 차이를 결정하고,
    상기 메모리 셀의 결정된 양을 저장된 값과 비교하고,
    상기 비교 및 상기 결정된 차이에 적어도 부분적으로 기초하여 상기 다수의 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성되며,
    각 센스 동작은 상이한 센싱 전압을 사용해서 수행되고, 상기 저장된 값은 한정된 Vt 영역 내 Vt로 프로그래밍된 다수의 메모리 셀의 양에 대응하는 것인 디바이스.
  20. 제19항에 있어서, 상기 한정된 Vt 영역 내의 Vt로 프로그래밍된 다수의 메모리 셀의 양을 카운트하도록 구성된 카운트를 더 포함하는 디바이스.
  21. 제19항 또는 제20항에 있어서, 상기 저장된 값은 상기 메모리 셀에 저장되는 것인 디바이스.
  22. 제19항 또는 제20항에 있어서, 상기 한정된 Vt 영역은 상기 메모리 셀의 프로그래밍된 상태에 대응하는 Vt 분배의 적어도 일부인 것인 디바이스.
  23. 제19항 또는 제20항에 있어서, 각 센싱 전압은 상이한 전압 양만큼 이격된 것인 디바이스.
  24. 제23항에 있어서, 각 센싱 전압이 이격된 전압 양은 상기 메모리 셀의 결정된 양과 상기 저장된 값의 비교에 의존하는 것인 디바이스.
  25. 제19항 또는 제20항에 있어서, 상기 제어기는 각 센스 동작 후에 각 센스 동작에 사용된 각 센싱 전압을 초과하는 Vt를 가지는 다수의 메모리 셀의 양을 결정하도록 구성된 것인 디바이스.
  26. 디바이스를 동작시키는 방법으로서,
    상이한 센싱 전압들을 사용해서 다수의 센스 동작을 수행하여 각각의 센싱 전압을 초과하는 임계 전압(Vt)을 가지는 메모리 셀의 양을 결정하는 단계;
    상기 메모리 셀의 결정된 양들 사이의 차이를 결정하는 단계;
    상기 메모리 셀의 결정된 양들을 저장된 값과 비교하는 단계; 및
    상기 메모리 셀의 결정된 양들과 상기 저장된 값과의 비교 및 상기 메모리 셀의 결정된 양들 사이의 결정된 차이에 적어도 부분적으로 기초하여 상기 메모리 셀의 상태를 결정하는데 사용된 이전의 센싱 전압을 상기 센싱 전압으로 조절하는 단계를 포함하는, 디바이스의 동작 방법.
  27. 제26항에 있어서, 상기 방법은, 상기 메모리 셀의 결정된 양들이 상기 저장된 값의 특정 범위 내에 있지 않는 경우,
    추가적인 센싱 전압을 사용해서 추가적인 센스 동작을 수행하여 상기 추가적인 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 양을 결정하는 단계;
    상기 추가적인 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양을 상기 저장된 값과 비교하는 단계; 및
    상기 추가적인 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양이 상기 저장된 값의 특정 범위 내에 있는 경우, 상기 메모리 셀의 상태를 결정하는 데 사용된 이전의 센싱 전압을 상기 추가적인 센싱 전압으로 조절하는 단계를 포함하는, 디바이스의 동작 방법.
  28. 제27항에 있어서,
    각각의 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양들이 상기 저장된 값을 초과하는 경우, 상기 추가적인 센스 동작에 사용된 상기 추가적인 센싱 전압은 상기 다수의 센스 동작에 사용된 상기 상이한 센싱 전압들을 초과하고,
    각각의 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양들이 상기 저장된 값 미만인 경우, 상기 추가적인 센스 동작에 사용된 상기 추가적인 센싱 전압은 상기 다수의 센스 동작에 사용된 상기 상이한 센싱 전압들 미만인 것인 디바이스의 동작 방법.
  29. 제27항에 있어서, 상기 추가적인 센싱 전압과 각각의 센싱 전압은, 각각의 센싱 전압을 초과하는 Vt를 가지는 메모리 셀의 결정된 양들이 상기 저장된 값의 특정 범위를 벗어나는 정도에 적어도 부분적으로 기초하는 전압 양만큼 이격된 것인 디바이스의 동작 방법.
  30. 제27항 내지 제29항 중 어느 한 항에 있어서, 상기 저장된 값의 특정 범위는 에러 정정 동작의 통과(passage)와 연관된 범위인 것인 디바이스의 동작 방법.
  31. 디바이스를 동작시키는 방법으로서,
    다수의 전압 각각에 대하여, 각각의 전압을 초과하는 임계 전압을 가지는 다수의 메모리 셀의 양을 결정하는 단계;
    결정된 양들 사이의 차이를 결정하는 단계; 및
    상기 결정된 차이에 적어도 부분적으로 기초하여 상기 다수의 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하는 단계를 포함하는, 디바이스의 동작 방법.
  32. 삭제
  33. 디바이스로서,
    메모리 셀; 및
    제어기를 포함하되,
    상기 제어기는,
    다수의 전압 각각에 대해 각 전압을 초과하는 임계 전압을 가지는 상기 메모리 셀의 양을 결정하고,
    상기 결정된 양들 사이의 차이를 결정하며,
    상기 결정된 차이에 적어도 부분적으로 기초하여 상기 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하도록 구성된 것인 디바이스.
  34. 디바이스를 동작시키는 방법으로서,
    다수의 전압 각각에 대하여, 각각의 전압을 초과하는 임계 전압을 가지는 다수의 메모리 셀의 양을 결정하는 단계;
    결정된 양들 사이의 차이를 결정하는 단계;
    상기 결정된 양들을 저장된 값과 비교하는 단계; 및
    상기 비교 및 상기 결정된 차이에 적어도 부분적으로 기초하여 상기 다수의 메모리 셀의 상태를 결정하는데 사용된 센싱 전압을 조절하는 단계를 포함하는, 디바이스의 동작 방법.
KR1020137021303A 2011-01-14 2012-01-12 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템 KR101545796B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/007,274 2011-01-14
US13/007,274 US8358542B2 (en) 2011-01-14 2011-01-14 Methods, devices, and systems for adjusting sensing voltages in devices
PCT/US2012/021054 WO2012097136A2 (en) 2011-01-14 2012-01-12 Methods, devices, and systems for adjusting sensing voltages in devices

Publications (2)

Publication Number Publication Date
KR20130116927A KR20130116927A (ko) 2013-10-24
KR101545796B1 true KR101545796B1 (ko) 2015-08-19

Family

ID=46490658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137021303A KR101545796B1 (ko) 2011-01-14 2012-01-12 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템

Country Status (7)

Country Link
US (3) US8358542B2 (ko)
EP (1) EP2663980B1 (ko)
JP (1) JP5649746B2 (ko)
KR (1) KR101545796B1 (ko)
CN (1) CN103384902B (ko)
TW (1) TWI509612B (ko)
WO (1) WO2012097136A2 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140091955A (ko) * 2013-01-14 2014-07-23 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358542B2 (en) * 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
US8503242B2 (en) 2011-04-14 2013-08-06 Micron Technology, Inc. Methods and devices for determining sensing voltages
US8687419B2 (en) * 2011-08-05 2014-04-01 Micron Technology, Inc. Adjusting operational parameters for memory cells
US8406053B1 (en) * 2011-09-21 2013-03-26 Sandisk Technologies Inc. On chip dynamic read for non-volatile storage
US8797805B2 (en) 2011-12-22 2014-08-05 Micron Technology, Inc. Methods and apparatuses for determining threshold voltage shift
US9269448B2 (en) * 2012-01-27 2016-02-23 Sk Hynix Memory Solutions Inc. Generating soft read values using multiple reads and/or bins
US8934306B2 (en) 2012-03-06 2015-01-13 Micron Technology, Inc. Memory and sense parameter determination methods
US8923062B1 (en) * 2012-07-06 2014-12-30 Sk Hynix Memory Solutions Inc. Generating read thresholds using gradient descent and without side information
KR101939234B1 (ko) * 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
US8848453B2 (en) * 2012-08-31 2014-09-30 Micron Technology, Inc. Inferring threshold voltage distributions associated with memory cells via interpolation
US9036417B2 (en) 2012-09-06 2015-05-19 Sandisk Technologies Inc. On chip dynamic read level scan and error detection for nonvolatile storage
KR102083491B1 (ko) * 2012-12-05 2020-03-02 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 이의 동작 방법
JP2014157650A (ja) 2013-02-18 2014-08-28 Toshiba Corp 半導体記憶装置
US9812193B2 (en) 2013-11-08 2017-11-07 SK Hynix Inc. Threshold estimation using bit flip counts and minimums
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
US9607692B2 (en) 2014-10-03 2017-03-28 Micron Technology, Inc. Threshold voltage distribution determination
US9472298B1 (en) 2015-05-13 2016-10-18 Sandisk Technologies Llc Dynamic read valley search in non-volatile memory
US9972383B2 (en) * 2016-03-08 2018-05-15 Macronix International Co., Ltd. Reading memory cells
CN110100236B (zh) * 2016-12-29 2021-03-23 华为技术有限公司 数据读取方法及闪存设备
US10366763B2 (en) 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
US10242747B1 (en) * 2017-12-28 2019-03-26 Micron Technology, Inc. Charge loss failure mitigation
KR102402667B1 (ko) 2018-01-10 2022-05-26 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US10872009B2 (en) * 2018-02-08 2020-12-22 Micron Technology, Inc. Mitigating a voltage condition of a memory cell in a memory sub-system
US10607664B2 (en) * 2018-03-22 2020-03-31 Micron Technology, Inc. Sub-threshold voltage leakage current tracking
CN108761170B (zh) * 2018-05-18 2020-08-11 广东工业大学 一种nand参考电压测量方法、系统、设备及存储介质
US10885975B2 (en) * 2019-03-07 2021-01-05 Micron Technology, Inc. Dragging first pass read level thresholds based on changes in second pass read level thresholds
US10950311B2 (en) 2019-06-28 2021-03-16 Sandisk Technologies Llc Boosting read scheme with back-gate bias
US11514989B2 (en) 2020-09-04 2022-11-29 Micron Technology, Inc. Dynamic adjustment of offset voltages for reading memory cells in a memory device
CN114171072A (zh) * 2021-01-15 2022-03-11 长江存储科技有限责任公司 3d存储器的配置方法、读取方法以及3d存储器
US11626160B2 (en) 2021-02-03 2023-04-11 Sandisk Technologies Llc Dynamic sense node voltage to compensate for variances when sensing threshold voltages of memory cells
US11456044B1 (en) 2021-03-11 2022-09-27 Sandisk Technologies Llc Reverse VT-state operation and optimized BiCS device structure

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100799018B1 (ko) 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
US20080123419A1 (en) 2006-11-03 2008-05-29 Yigal Brandman Methods of Varying Read Threshold Voltage in Nonvolatile Memory
US20110044101A1 (en) 2009-08-18 2011-02-24 Skymed Corporation Method and system of finding a read voltage for a flash memory

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002A (en) * 1853-09-06 Corn-sheller
US7372730B2 (en) * 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
US7535765B2 (en) * 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
US7173854B2 (en) * 2005-04-01 2007-02-06 Sandisk Corporation Non-volatile memory and method with compensation for source line bias errors
JP4268609B2 (ja) * 2005-04-12 2009-05-27 シャープ株式会社 半導体記憶装置及び電子機器
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
JP4945187B2 (ja) * 2006-07-31 2012-06-06 株式会社東芝 半導体記憶装置
US7975192B2 (en) * 2006-10-30 2011-07-05 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7835183B2 (en) 2006-12-18 2010-11-16 Spansion Llc Nonvolatile storage device and control method thereof
KR100885914B1 (ko) * 2007-02-13 2009-02-26 삼성전자주식회사 독출동작 방식을 개선한 불휘발성 메모리 장치 및 그구동방법
KR100865830B1 (ko) * 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
KR100907218B1 (ko) 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
KR100938044B1 (ko) * 2007-09-10 2010-01-21 주식회사 하이닉스반도체 불휘발성 메모리 장치 및 그 멀티 레벨 셀 프로그램 방법
US7813188B2 (en) 2007-09-10 2010-10-12 Hynix Semiconductor Inc. Non-volatile memory device and a method of programming a multi level cell in the same
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
KR101515122B1 (ko) * 2008-02-15 2015-04-27 삼성전자주식회사 저장된 데이터의 오류에 기반하여 기준 전압을 제어하는 방법과 메모리 데이터 검출 장치
US7957187B2 (en) 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
US8085591B2 (en) 2008-05-20 2011-12-27 Micron Technology, Inc. Charge loss compensation during programming of a memory device
KR101423052B1 (ko) * 2008-06-12 2014-07-25 삼성전자주식회사 메모리 장치 및 읽기 레벨 제어 방법
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
KR101391362B1 (ko) 2008-07-23 2014-05-07 삼성전자주식회사 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR101490426B1 (ko) 2008-11-14 2015-02-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US7859917B2 (en) * 2009-01-08 2010-12-28 Macronix International Co., Ltd. Voltage regulation method and memory applying thereof
KR101036720B1 (ko) * 2009-02-02 2011-05-24 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
US8077515B2 (en) 2009-08-25 2011-12-13 Micron Technology, Inc. Methods, devices, and systems for dealing with threshold voltage change in memory devices
US8451664B2 (en) 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
US8358542B2 (en) * 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
JP5404685B2 (ja) * 2011-04-06 2014-02-05 株式会社東芝 不揮発性半導体記憶装置
JP2013122804A (ja) 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置
US8773904B2 (en) 2011-12-28 2014-07-08 Apple Inc. Optimized threshold search in analog memory cells
KR101939234B1 (ko) * 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123419A1 (en) 2006-11-03 2008-05-29 Yigal Brandman Methods of Varying Read Threshold Voltage in Nonvolatile Memory
KR100799018B1 (ko) 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
US20110044101A1 (en) 2009-08-18 2011-02-24 Skymed Corporation Method and system of finding a read voltage for a flash memory

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140091955A (ko) * 2013-01-14 2014-07-23 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
KR102050475B1 (ko) 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법

Also Published As

Publication number Publication date
TWI509612B (zh) 2015-11-21
EP2663980A4 (en) 2016-03-30
US8797803B2 (en) 2014-08-05
US20130141985A1 (en) 2013-06-06
US20120182810A1 (en) 2012-07-19
US8358542B2 (en) 2013-01-22
EP2663980A2 (en) 2013-11-20
JP2014502773A (ja) 2014-02-03
US9269450B2 (en) 2016-02-23
CN103384902A (zh) 2013-11-06
CN103384902B (zh) 2016-11-16
EP2663980B1 (en) 2020-03-11
WO2012097136A2 (en) 2012-07-19
TW201243845A (en) 2012-11-01
US20140355355A1 (en) 2014-12-04
KR20130116927A (ko) 2013-10-24
JP5649746B2 (ja) 2015-01-07
WO2012097136A3 (en) 2012-10-18

Similar Documents

Publication Publication Date Title
KR101545796B1 (ko) 디바이스에서 센싱 전압을 조절하는 방법, 디바이스 및 시스템
KR101532819B1 (ko) 메모리 디바이스들에서 임계 전압 변화를 처리하는 방법들, 디바이스들, 및 시스템들
US9437316B2 (en) Continuous adjusting of sensing voltages
JP5923085B2 (ja) メモリデバイスおよびシステム内のソフトデータの決定および使用
US8743615B2 (en) Read compensation for partially programmed blocks of non-volatile storage
US9543000B2 (en) Determining soft data for combinations of memory cells
EP3152764B1 (en) Determining soft data
WO2013028769A1 (en) Memory cell coupling compensation
US9230688B2 (en) Determining an age of data stored in memory

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180801

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190813

Year of fee payment: 5