CN103384902A - 用于调整装置内感测电压的方法、装置和系统 - Google Patents

用于调整装置内感测电压的方法、装置和系统 Download PDF

Info

Publication number
CN103384902A
CN103384902A CN2012800096588A CN201280009658A CN103384902A CN 103384902 A CN103384902 A CN 103384902A CN 2012800096588 A CN2012800096588 A CN 2012800096588A CN 201280009658 A CN201280009658 A CN 201280009658A CN 103384902 A CN103384902 A CN 103384902A
Authority
CN
China
Prior art keywords
memory cell
sensing voltage
voltage
sensing
state
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012800096588A
Other languages
English (en)
Other versions
CN103384902B (zh
Inventor
威廉·H·拉德克
沈震雷
彼得·菲利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN103384902A publication Critical patent/CN103384902A/zh
Application granted granted Critical
Publication of CN103384902B publication Critical patent/CN103384902B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明包含用于调整装置内感测电压的方法、装置和系统。一个或一个以上实施例包含存储器单元和控制器，所述控制器经配置以使用感测电压而对所述存储器单元执行感测操作以确定具有大于所述感测电压的阈值电压(Vt)的所述存储器单元的数量，且至少部分地基于存储器单元的所述经确定数量而调整用以确定所述存储器单元的状态的感测电压。

Description

用于调整装置内感测电压的方法、装置和系统
技术领域
本发明大体上涉及半导体存储器装置、方法和系统，且更特定来说，涉及用于调整装置内感测电压的方法、装置和系统。
背景技术
存储器装置通常作为内部电路、半导体电路、集成电路和/或外部可移除装置而提供于计算机或其它电子装置中。存在许多不同类型的存储器，尤其包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)、相变随机存取存储器(PCRAM)，和快闪存储器。
快闪存储器装置可作为易失性和非易失性存储器而用于各种各样的电子应用。快闪存储器装置通常使用允许高存储密度、高可靠性和低功率消耗的单晶体管存储器单元。针对快闪存储器的使用包含用于以下各者的存储器：固态驱动器(SSD)、个人计算机、个人数字助理(PDA)、数码相机、蜂窝式电话、便携式音乐播放器(例如，MP3播放器)，和电影播放器，以及其它电子装置。例如程序代码、用户数据和/或系统数据(例如，基本输入/输出系统(BIOS))等数据通常存储于快闪存储器装置中。
两种普通类型的快闪存储器阵列架构为“NAND”架构和“NOR”架构(针对每一架构的基本存储器单元配置被布置的逻辑形式而如此称呼)。NAND阵列架构以矩阵来布置其存储器单元阵列，使得所述阵列的“行”中每一存储器单元的控制栅极耦合到(且在一些状况下形成)存取线，存取线在此项技术中通常被称作“字线”。然而，每一存储器单元未通过其漏极直接耦合到数据线(其在此项技术中通常被称作数字线，例如，位线)。取而代之，阵列的存储器单元串联地耦合在一起，源极到
NAND阵列架构中的存储器单元可经编程到目标(例如，所要)状态。举例来说，可将电荷放置在存储器单元的电荷存储结构上或可从存储器单元的电荷存储结构移除电荷以将所述存储器单元置于数个经编程状态中的一者。举例来说，单层存储器单元(SLC)可表示两个状态，例如，1或0。快闪存储器单元也可存储两个以上状态，例如，1111、0111、0011、1011、1001、0001、0101、1101、1100、0100、0000、1000、1010、0010、0110和1110。这些存储器单元可被称作多层存储器单元(MLC)。MLC可在不增加存储器单元数目的情况下允许制造较高密度存储器，这是因为每一存储器单元可表示一个以上数字，例如，一个以上位。举例来说，能够表示四个数字的存储器单元可具有十六个经编程状态。
感测操作(例如，读取和/或程序验证操作)可使用感测电压以确定快闪存储器单元的状态。然而，数个机制(例如，读取干扰、程序干扰和/或电荷损失(例如，电荷泄漏))可造成存储器单元的电荷存储结构上的所存储电荷(例如，阈值电压(Vt))改变。由于所存储电荷的改变，先前所使用的感测电压(例如，在发生所存储电荷的改变之前所使用的感测电压)可不再提供存储器单元的准确和/或可靠的感测。也就是说，先前所使用的感测电压在后续感测操作期间使用时可引起存储器单元的错误感测。举例来说，先前感测电压的使用可引起存储器单元处于不同于目标状态的状态(例如，不同于所述存储器单元被编程到的目标状态的状态)下的确定。
发明内容
附图说明
图1为根据本发明的一个或一个以上实施例的非易失性存储器阵列的部分的示意图。
图2说明根据本发明的一个或一个以上实施例的数个阈值电压分布和感测电压的图式。
图3说明根据本发明的一个或一个以上实施例的数个阈值电压分布和感测电压的图式。
图4说明根据本发明的一个或一个以上实施例的数个阈值电压分布和感测电压的图式。
图5说明根据本发明的一个或一个以上实施例的存储器装置的框图。
具体实施方式
本发明包含用于调整装置内感测电压的方法、装置和系统。一个或一个以上实施例包含存储器单元和控制器，所述控制器经配置以使用感测电压而对所述存储器单元执行感测操作以确定具有大于所述感测电压的阈值电压(Vt)的所述存储器单元的数量，且至少部分地基于存储器单元的所述经确定数量而调整用以确定所述存储器单元的状态的感测电压。
本发明的实施例可用以跟踪和/或补偿存储器装置和/或系统中的阈值电压(Vt)改变(例如，偏移)。跟踪和/或补偿Vt改变可提供益处，例如，增加准确性和/或可靠性(例如，减小错误率)，和/或增加存储器装置和/或系统寿命，以及其它益处。
在本发明的以下详细描述中，参看附图，附图形成本发明的部分，且其中通过说明来展示可如何实践本发明的数个实施例。足够详细地描述这些实施例以使所属领域的技术人员能够实践本发明的实施例，且应理解，可利用其它实施例，且可在不脱离本发明的范围的情况下进行过程改变、电改变和/或结构改变。
如本文所使用，“数个”某物可指代一个或一个以上此类事物。举例来说，数个存储器装置可指代一个或一个以上存储器装置。另外，如本文所使用的指定符“N”和“M”，
本文的诸图遵循一编号惯例，其中第一数字对应于图号且剩余数字识别图式中的元件或组件。可通过使用相似数字来识别不同图之间的相似元件或组件。举例来说，100可参考图1中的元件“00”，且图4中可将相似元件参考为400。应了解，可添加、交换和/或消除本文的各种实施例所示的元件，以便提供本发明的数个额外实施例。此外，应了解，诸图所提供的元件的比例和相对尺度既定说明本发明的实施例，且不应被视为限制性意义。
图1为根据本发明的一个或一个以上实施例的非易失性存储器阵列100的部分的示意图。图1的实施例说明NAND架构非易失性存储器阵列。然而，本文所描述的实施例不限于此实例。如图1所示，存储器阵列100包含存取线(例如，字线105-1、…、105-N)和相交数据线(例如，局部位线107-1、107-2、107-3、…、107-M)。出于在数字环境中寻址的简易性起见，字线105-1、…、105-N的数目和局部位线107-1、107-2、107-3、…、107-M的数目可为二的某个幂，例如，256个字线乘4,096个位线。
存储器阵列100包含NAND串109-1、109-2、109-3、…、109-M。每一NAND串包含非易失性存储器单元111-1、…、111-N，每一非易失性存储器单元以通信方式耦合到相应字线105-1、…、105-N。每一NAND串(和其组成存储器单元)也与局部位线107-1、107-2、107-3、…、107-M相关联。每一NAND串109-1、109-2、109-3、…、109-M的非易失性存储器单元111-1、…、111-N从源极到漏极串联地连接在源极选择栅极(SGS)(例如，场效应晶体管(FET)113)与漏极选择栅极(SGD)(例如，FET 119)之间。每一源极选择栅极113经配置以选择性地耦合相应
如图1所说明的实施例所示，源极选择栅极113的源极连接到共同源极线123。源极选择栅极113的漏极连接到对应NAND串109-1的存储器单元111-1的源极。漏极选择栅极119的漏极在漏极接点121-1处连接到对应NAND串109-1的位线107-1。漏极选择栅极119的源极连接到对应NAND串109-1的最后存储器单元111-N(例如，浮动栅极晶体管)的漏极。
在一个或一个以上实施例中，非易失性存储器单元111-1、…、111-N的构造包含源极、漏极、浮动栅极或其它电荷存储结构，和控制栅极。非易失性存储器单元111-1、…、111-N使其控制栅极分别耦合到字线105-1、…、105-N。非易失性存储器单元111-1、…、111-N的“列”分别构成NAND串109-1、109-2、109-3、…、109-M，且分别耦合到给定局部位线107-1、107-2、107-3、…、107-M。非易失性存储器单元的“行”为共同地耦合到给定字线105-1、…、105-N的那些存储器单元。术语“列”和“行”的使用不希望暗示非易失性存储器单元的特定线性(例如，垂直和/或水平)定向。除了存储器单元串将并联地耦合在选择栅极之间以外，将相似地布置NOR阵列架构。
所属领域的技术人员应了解，耦合到选定字线(例如，105-1、…、105-N)的存储器单元子集可作为群组而被一起编程和/或感测(例如，读取)。编程操作(例如，写入操作)可包含将数个程序脉冲(例如，16V到20V)施加到选定字线，以便将耦合到那个选定存取线的选定存储器单元的阈值电压(Vt)增加到对应于目标程序状态的所要程序电压电平。
例如读取或程序验证操作等感测操作可包含感测位线的电压和/或电流改变，所述位线耦合到
感测选定存储器单元的状态可包含将数个感测电压(例如，读取电压)提供到选定字线，同时将数个电压(例如，读取通过电压)提供到耦合到串的未选定存储器单元的字线，所述数个电压足以独立于所述未选定存储器单元的阈值电压而将所述未选定存储器单元置于传导状态下。可感测对应于所读取和/或验证的选定存储器单元的位线以确定所述选定存储器单元是否响应于施加到选定字线的特定感测电压而传导。举例来说，可通过字线电压来确定选定存储器单元的状态，位线电流在所述字线电压下达到与特定状态相关联的特定参考电流。
所属领域的技术人员应了解，在对NAND串中的选定存储器单元所执行的感测操作中，加偏压于所述串的未选定存储器单元，以便使其处于传导状态下。在此感测操作中，可基于在对应于串的位线上所感测的电流和/或电压而确定选定存储器单元的状态。举例来说，可基于在给定时间周期内位线电流改变是否达特定量或达到特定电平而确定选定存储器单元的状态。
当选定存储器单元处于传导状态下时，电流在串的一个末端处的源极线接点与串的另一末端处的位线接点之间流动。因而，与感测选定存储器单元相关联的电流经载运通过串中的其它存储器单元中的每一者、存储器单元堆叠之间的扩散区域，和选择晶体管。
图2说明根据本发明的一个或一个以上实施例的数个阈值电压分布和感测电压的图式201。图2所示的实例可表示(例如)先前描述的存储器单元111-1、…、111-N
如图2所示，阈值电压(Vt)分布225-0、225-1、225-2和225-3分别表示存储器单元可被编程到的四个目标状态，例如，L0、L1、L2和L3。在图2所说明的实例中，Vt分布225-3可被称作存储器单元可被编程到的最大Vt(例如，“Vtmax”)，这是因为其为包含具有最大量值的Vt的范围。在操作中，可一起擦除选定块中的存储器单元，使得所述存储器单元在经编程之前具有在Vt分布225-0内的Vt电平。因而，分布225-0可被称作经擦除状态且可表示特定所存储数据状态(目标状态L0)，例如，例如二进制“11”等所存储数据。目标状态L1可对应于数据01，目标状态L2可对应于数据00，且目标状态L3可对应于数据10。然而，实施例不限于这些数据指派。
Vt分布225-0、225-1、225-2和225-3可表示编程到对应目标状态的存储器单元的数目，其中平均起来，Vt分布曲线的高度指示编程到在Vt分布内的特定电压的存储器单元的数目。Vt分布曲线的宽度227指示表示特定目标状态的电压的范围，例如，针对L2的Vt分布曲线225-2的宽度表示对应于数据00的电压的范围。
图2中说明数个感测电压。这些感测电压可包含程序验证电压和/或读取电压，以及其它感测电压。举例来说，说明程序验证电压PV1、PV2和PV3，以及读取电压R1、R2和R3。可在一个或一个以上编程脉冲之后执行程序验证操作以帮助确定存储器单元是否已经编程于所要Vt范围内，以帮助防止存储器单元接收其它编程脉冲(例如，“过度编程”所述存储器单元)。举例来说，可用电压PV1来对待编程到L1目标状态的存储器单元进行程序验证。
在图2所说明的实例中，电压电平R1、R2和R3表示可用以在感测操作期间区分状态L0、L1、L2和L3的感测电压(例如，读取电压)。在对NAND串中的选定存储器单元所执行的感测操作中，可用通过电压“Vpass”229来加偏压于所述串的未选定存储器单元，以便使其处于传导状态下。
存储器单元的Vt可归因于数个机制而随时间而改变(例如，偏移)。举例来说，存储器单元的电荷存储结构(例如，浮动栅极)可随时间而损失电荷。此电荷损失可造成存储器单元的Vt改变(例如，降低)。另外，随着存储器单元随时间而经历编程和/或感测操作，程序干扰和/或读取干扰机制可造成所述存储器单元的Vt改变(例如，增加)。所属领域的技术人员应了解，其它机制也可造成存储器单元的Vt随时间而改变。
在一些例子中，此Vt改变可变更存储器单元的状态。举例来说，如果存储器单元经编程到目标状态L2(例如，数据00)，那么电荷损失可造成存储器单元的Vt降低到小于R2的电平，或可能降低到在对应于状态L1的Vt 225-1内的电平(例如，数据01)。
因此，此Vt改变可引起在使用图2所说明的感测电压(例如，读取电压R1、R2和R3，和/或程序验证电压PV1、PV2和PV3)而对存储器单元所执行的感测操作期间感测错误数据。举例来说，使用图2所说明的感测电压来执行感测操作可引起存储器单元表示不同于所述存储器单元被编程到的目标状态的状态的确定。举例来说，对编程到目标状态L2且已经历电荷损失的存储器单元所执行的感测操作可确定所述存储器单元表示状态L1(如果在所述感测操作中使用读取电压R2)。也就是说，使用读取电压R2可引起经编程以存储数据00的存储器单元被错误地感测为存储数据01。
因而，在发生Vt改变之前所执行的感测操作期间所使用的感测电压(例如，读取和/或程序验证
图3说明根据本发明的一个或一个以上实施例的阈值电压(Vt)分布325-1和325-2以及感测电压S0(327-0)、S1(327-1)、S2(327-2)、S3(327-3)和S4(327-4)的图式301。举例来说，图3所示的实例可表示已归因于例如电荷损失、程序干扰和/或读取干扰等机制而经历Vt改变(例如，偏移)的存储器单元。在通过Vt分布225-1和225-2表示的存储器单元已经历Vt改变之后，Vt分布325-1和325-2可分别对应于如先前结合图2所描述的Vt分布225-1和225-2。另外，尽管图3中出于简单性起见而未图示，但图式301也可包含在通过Vt分布225-0和/或225-3表示的存储器单元已经历Vt改变之后对应于先前结合图2所描述的Vt分布225-0和/或225-3的额外Vt分布。
如图3所示，Vt分布325-1和325-2已相对于图2所示的Vt分布225-1和225-2而偏移，例如，归因于在Vt分布325-1和325-2中所表示的存储器单元的Vt偏移。举例来说，如图3所示，Vt分布325-1和325-2的部分重叠。因此，如本文中先前所描述，用以确定在发生Vt改变之前存储器单元的状态的感测电压(例如，图2所说明的感测电压)可不再提供存储器单元的准确和/或可靠的感测。举例来说，编程到目标状态L2的存储器单元可被感测为处于状态L1下。
然而，将用以确定存储器单元的状态的感测电压调整到不同感测电压(例如，到不同于图2所说明的感测电压的感测电压)可用以跟踪和/或补偿Vt改变，进而提供准确和/或可靠的感测
将提供存储器单元的准确和/或可靠的感测的感测电压(例如，将感测最少量错误数据的感测电压)可至少部分地基于具有大于所述感测电压的Vt的存储器单元的数量而确定。也就是说，用以确定存储器单元的状态的感测电压的调整可至少部分地基于具有大于所述感测电压的Vt的存储器单元的数量。
举例来说，可使用数个不同感测电压(例如，感测电压S0、S1、S2、S3和/或S4)而对存储器单元执行数个感测操作(例如，五)以确定具有大于每一感测电压的Vt的存储器单元的数量。可接着至少部分地基于存储器单元的经确定数量而调整用以确定存储器单元的状态的感测电压(例如，先前结合图2所描述的读取电压R2)。
作为实例，使用感测电压S0而对存储器单元所执行的感测操作可确定7,000个存储器单元具有大于感测电压S0的Vt，使用感测电压S1而对存储器单元所执行的感测操作可确定7,200个存储器单元具有大于感测电压S1的Vt，使用感测电压S2所执行的感测操作可确定7,300个存储器单元具有大于感测电压S2的Vt，使用感测电压S3所执行的感测操作可确定7,400个存储器单元具有大于感测电压S3的Vt，且使用感测电压S4所执行的感测操作可确定7,600个存储器单元具有大于感测电压S4的Vt。
具有大于感测电压的Vt的经确定数量的存储器单元可包含(例如)具有位于的Vt的所有存储器单元
可接着至少部分地基于具有大于每一感测电压的Vt的存储器单元的经确定数量而调整用以确定存储器单元的状态的感测电压。举例来说，可确定具有大于每一感测电压的Vt的存储器单元的经确定数量之间的差。作为实例，可确定具有大于感测电压S 1的Vt的存储器单元的数量与具有大于感测电压S0的Vt的存储器单元的数量之间的差，可确定具有大于感测电压S2的Vt的存储器单元的数量与具有大于感测电压S1的Vt的存储器单元的数量之间的差，可确定具有大于感测电压S3的Vt的存储器单元的数量与具有大于感测电压S2的Vt的存储器单元的数量之间的差，和/或可确定具有大于感测电压S4的Vt的存储器单元的数量与具有大于感测电压S3的Vt的存储器单元的数量之间的差。在此实例中，这些差分别为200、100、100和200。可接着至少部分地基于经确定差而调整用以确定存储器单元的状态的感测电压。
举例来说，可确定与经确定差相关联的趋势，且可接着至少部分地基于经确定而调整用以确定存储器单元的状态的感测电压。
可接着至少部分地基于最小经确定差交叉的点而调整用以确定存储器单元的状态的感测电压。也就是说，可接着至少部分地基于经确定最小差而调整用以确定存储器单元的状态的感测电压。举例来说，可将用以确定存储器单元的状态的感测电压调整到在如下感测电压之间的电压：在所述感测电压之间，最小经确定差交叉。也就是说，可将用以确定存储器单元的状态的感测电压调整到在与经确定最小差相关联的感测电压之间的电压。在先前实例中，可将用以确定存储器单元的状态的感测电压调整到在感测电压S1与S3之间的电压，例如，感测电压S2。
作为额外实例，可使用第一感测电压(例如，感测电压S0)而对存储器单元执行第一感测操作以确定具有大于第一感测电压的Vt的存储器单元的第一数量。也可使用小于第一感测电压的第二感测电压(例如，感测电压S1)而对存储器单元执行第二感测操作以确定具有大于第二感测电压的Vt的存储器单元的第二数量。也可使用小于第二感测电压的第三感测电压(例如，感测电压S2)而对存储器单元执行第三感测操作以确定具有大于第三感测电压的Vt的存储器单元的第三数量。
可接着确定和比较存储器单元的第三数量和第二数量之间的差与存储器单元的第二数量和第一数量之间的差。如果之间的差
如果存储器单元的第三数量与第二数量之间的差大于存储器单元的第二数量与第一数量之间的差，那么可使用大于第一感测电压的第四感测电压而对存储器单元执行第四感测操作以确定具有大于第四感测电压的Vt的存储器单元的第四数量。可接着确定存储器单元的第一数量与第四数量之间的差且将其与存储器单元的第二数量与第一数量之间的差相比较。如果存储器单元的第一数量与第四数量之间的差等于存储器单元的第二数量与第一数量之间的差，那么可将用以确定存储器单元的状态的感测电压(例如，读取电压R2)调整到第一感测电压，例如，从读取电压R2调整到感测电压S0。
如果存储器单元的第一数量与第四数量之间的差大于存储器单元的第二数量与第一数量之间的差，那么可将用以确定存储器单元的状态的感测电压调整到在第一感测电压与第二感测电压之间的电压。作为实例，可执行一个或一个以上额外感测操作以确定在第一感测电压与第二感测电压之间的经调整电压，例如，以使在第一感测电压与第二感测电压之间的经调整电压进一步精确。举例来说，可使用在第一感测电压与第二感测电压中间的感测电压(例如，第五感测电压)而对存储器单元执行第五感测操作以确定具有大于第五感测电压的Vt的存储器单元的第五数量。可接着确定和比较存储器单元的第二数量和第五数量之间的差与存储器单元的第五数量和第一数量之间的差。如果存储器单元的第二数量与第五数量之间的差大于存储器单元的第五数量与第一数量之间的差，那么可将用以确定存储器单元的状态的感测电压调整到在之间的电压
如果存储器单元的第一数量与第四数量之间的差小于存储器单元的第二数量与第一数量之间的差，那么可使用大于第四感测电压的第六感测电压而对存储器单元执行第六感测操作以确定具有大于第六感测电压的Vt的存储器单元的第六数量。以类似于本文中先前所描述的方式，可接着确定存储器单元的第四数量与第六数量之间的差且将其与存储器单元的第一数量与第四数量之间的差相比较，且可调整用以确定存储器单元的状态的感测电压。
如果存储器单元的第三数量与第二数量之间的差小于存储器单元的第二数量与第一数量之间的差，那么可使用小于第三感测电压的第四感测电压(例如，感测电压S3)而对存储器单元执行第四感测操作以确定具有大于第四感测电压的Vt的存储器单元的第四数量。可接着确定存储器单元的第四数量与第三数量之间的差且将其与存储器单元的第三数量与第二数量之间的差相比较。如果存储器单元的第四数量与第三数量之间的差等于
如果存储器单元的第四数量与第三数量之间的差大于存储器单元的第三数量与第二数量之间的差，那么可将用以确定存储器单元的状态的感测电压(例如，读取电压R2)调整到在第二感测电压与第三感测电压之间的电压。作为实例，以类似于本文中先前所描述的方式的方式，可使用一个或一个以上额外感测电压(例如，在第二感测电压与第三感测电压中间的感测电压)来执行一个或一个以上额外感测操作以确定在第二感测电压与第三感测电压之间的经调整电压，例如，以使在第二感测电压与第三感测电压之间的经调整电压进一步精确。
如果存储器单元的第四数量与第三数量之间的差小于存储器单元的第三数量与第二数量之间的差，那么可使用小于第四感测电压的第五感测电压(例如，感测电压S4)而对存储器单元执行第五感测操作以确定具有大于第五感测电压的Vt的存储器单元的第五数量。以类似于本文中先前所描述的方式的方式，可接着确定存储器单元的第五数量与第四数量之间的差且将其与存储器单元的第四数量与第三数量之间的差相比较，且可调整用以确定存储器单元的状态的感测电压。
图4说明根据本发明的一个或一个以上实施例的阈值电压(Vt)分布425-1和425-2以及感测电压S0(457-0)、S1(457-1)和S2(457-2)的图式401。举例来说，以类似于先前结合图3所描述的方式的方式，图4所示的实例可表示已归因于例如电荷损失、程序干扰和/或读取干扰等机制而经历Vt改变(例如，偏移)的存储器单元。也就是说，在通过Vt分布225-1和225-2表示的存储器单元已经历Vt改变之后，Vt分布425-1和425-2可分别对应于先前结合图2所描述的Vt分布225-1和225-2，
然而，如本文中先前所描述，将用以确定存储器单元的状态的感测电压调整到不同感测电压(例如，到不同于图2所说明的感测电压的感测电压)可用以跟踪和/或补偿Vt改变，进而提供存储器单元的准确和/或可靠的感测。将提供存储器单元的准确和/或可靠的感测的感测电压(例如，将感测最少量错误数据的感测电压)可至少部分地基于具有大于所述感测电压的Vt的存储器单元的数量而确定。也就是说，用以确定存储器单元的状态的感测电压的调整可至少部分地基于具有大于所述感测电压的Vt的存储器单元的数量。
举例来说，可使用数个不同感测电压(例如，感测电压S0、S1和/或S2)而对存储器单元执行数个感测操作(例如，三)以确定具有大于每一感测电压的Vt的存储器单元的数量。可接着至少部分地基于存储器单元的经确定数量而调整用以确定存储器单元的状态的感测电压，例如，先前结合图2所描述的读取电压R2。
作为实例，使用感测电压S0而对存储器单元所执行的感测操作可确定7,000个存储器单元具有大于感测电压S0的Vt，使用感测电压S1而对存储器单元所执行的感测操作可确定7,400个存储器单元具有大于感测电压S1的Vt，且使用感测电压S2而对存储器单元所执行的感测操作可确定7,300个存储器单元具有大于感测电压S2的Vt。
具有大于感测电压的Vt的经确定数量的存储器单元可包含(例如)具有位于感测电压右侧的Vt的所有存储器单元，例如，在图式401中Vt电平位于感测电压右侧的所有存储器单元，不论哪一Vt
可至少部分地基于存储器单元的经确定数量而调整用以确定存储器单元的状态的感测电压。举例来说，可将存储器单元的经确定数量各自与所存储值相比较。所存储值可对应于编程到在经界定Vt区域内的Vt的存储器单元的数量。经界定Vt区域可为(例如)对应于存储器单元的经编程状态的Vt分布(例如，先前结合图2所描述的Vt分布225-2和/或225-3)、对应于存储器单元的经编程状态的Vt分布的一部分，或对应于存储器单元的多个经编程状态的多个Vt分布。作为实例，所存储值可为7,315，例如，7,315个存储器单元可能已经编程到在先前结合图2所描述的Vt分布225-2或Vt分布225-3内的Vt。
可接着至少部分地基于所述比较而调整用以确定存储器单元的状态的感测电压。举例来说，如果存储器单元的经确定数量处于所存储值的特定范围内，那么可将用以确定存储器单元的状态的感测电压调整到用以执行确定处于所存储值的特定范围内的存储器单元的数量的感测操作的感测电压。所存储值的特定范围可为(例如)与错误校正操作(例如，将要对随后使用经调整感测电压所感测的数据执行的后续错误校正操作)的通过相关联的范围。也就是说，所存储值的特定范围可对应于可通过校正的位的数量(例如，60)
在先前实例中，具有大于S0的Vt的存储器单元的经确定数量(例如，7,000)和具有大于S1的Vt的存储器单元的经确定数量(例如，7,400)不处于所存储值(例如，7,315)的特定范围(例如，60)内。然而，具有大于S2的Vt的存储器单元的经确定数量(例如，7,300)处于所存储值的特定范围内。因此，可将用以确定存储器单元的状态的感测电压调整到感测电压S2。
作为额外实例，可使用第一感测电压(例如，感测电压S0)而对存储器单元执行第一感测操作以确定具有大于第一感测电压的Vt的存储器单元的第一数量。可接着比较存储器单元的第一数量与所存储值。如本文中先前所描述，所存储值可对应于编程到在经界定Vt区域内的Vt的存储器单元的数量。
如果存储器单元的第一数量处于所存储值的特定范围内，那么可将用以确定存储器单元的状态的感测电压调整到第一感测电压。如本文中先前所描述，所存储值的特定范围可为(例如)与错误校正操作的通过相关联的范围。
如果存储器单元的第一数量不处于所存储值的特定范围内，那么可使用第二感测电压(例如，感测电压S1)而对存储器单元执行第二感测操作以确定具有大于第二感测电压的Vt的存储器单元的第二数量。如果存储器单元的第一数量大于所存储值，那么第二感测电压可大于第一感测电压，且如果存储器单元的第一数量小于所存储值，那么第二感测电压可小于第一感测电压。另外，第二感测电压与第一感测电压被隔开所达的电压量可至少部分地基于存储器单元的第一数量处于所存储值的特定范围外所达的量。举例来说，第二感测电压与第一之间的间隔
可接着比较存储器单元的第二数量与所存储值。如果存储器单元的第二数量处于所存储值的特定范围内，那么可将用以确定存储器单元的状态的感测电压调整到第二感测电压。如果存储器单元的第二数量不处于所存储值的特定范围内，那么可使用一个或一个以上感测电压(例如，感测电压S3)来重复此过程。
图5说明根据本发明的一个或一个以上实施例的存储器装置503的框图。如图5所示，存储器装置503包含存储器阵列500，和耦合到存储器阵列500的控制器562。如图5所示，存储器阵列500可任选地包含计数器564。计数器564可位于(例如)存储器阵列500中的一个或一个以上字线的末端处。
存储器阵列500可为(例如)先前结合图1所描述的存储器阵列100。尽管图5中展示一个存储器阵列，但本发明的实施例不受此限制，例如，存储器装置503可包含耦合到控制器562的一个以上存储器阵列。控制器562可包含(例如)控制电路和/或固件，且可包含于与存储器阵列500相同的物理装置(例如，相同的裸片)上，或可包含于以通信方式耦合到包含存储器阵列500的物理装置的单独物理装置上。
控制器562可通过调整用以确定存储器单元的状态的感测电压(例如，读取电压)来跟踪和/或补偿存储器阵列500中的存储器单元中的阈值电压(Vt)改变(例如，偏移)。如本文中先前所描述，用以确定存储器单元的状态的感测电压的调整可至少部分地基于具有大于数个感测电压的Vt的存储器单元的数量。
举例来说，以类似于的方式，控制器562可使用数个不同感测电压而对存储器阵列500中的数个存储器单元执行数个感测操作以确定具有大于每一相应感测电压的Vt的存储器单元的数量
以类似于先前结合图3和/或4所描述的方式，控制器562可接着至少部分地基于存储器单元的经确定数量而调整用以确定存储器单元的状态的感测电压。举例来说，控制器562可确定存储器单元的经确定数量之间的差，且至少部分地基于经确定差而调整用以确定存储器单元的状态的感测电压。或者和/或另外，控制器562可比较存储器单元的经确定数量与所存储值，且至少部分地基于所述比较而调整用以确定存储器单元的状态的感测电压。
如先前结合图4所描述，所存储值可对应于编程到在经界定Vt区域内的Vt的存储器单元的数量。可通过位于存储器阵列500中的计数器564来确定编程到在经界定Vt区域内的Vt的存储器单元的数量。举例来说，计数器564可随着编程到在经界定Vt区域内的Vt的存储器单元被编程而计数所述存储器单元的数量。另外，所存储值可存储于存储器阵列500中。也就是说，存储器阵列500中的一个或一个以上存储器单元可存储对应于编程到在经界定Vt区域内的Vt的存储器单元的数量的数据。
控制器562可使用经调整感测电压来确定存储器阵列500中的数个存储器单元的状态。举例来说，控制器562可使用经调整感测电压而对存储器单元执行感测操作以感测存储器单元的状态。
控制器562可响应于对与存储器单元的经确定(例如，经感测)状态相关联的数据所执行的错误校正操作的失败而执行(例如，自动地)数个感测操作以确定具有大于每一感测电压的Vt的存储器单元的数量。如本文中先前所描述，错误校正操作的失败可由(例如)存储器单元的Vt偏移造成。错误校正操作可通过(例如)错误执行
图5所说明的实施例可包含未经说明以便不混淆本发明的实施例的额外电路。举例来说，存储器装置503可包含用以锁存通过I/O电路在I/O连接器上提供的地址信号的地址电路。可通过行解码器和列解码器来接收和解码地址信号以存取存储器阵列500。所属领域的技术人员应了解，地址输入连接器的数目可取决于存储器装置503和/或存储器阵列500的密度和架构。
结论
本发明包含用于调整装置内感测电压的方法、装置和系统。一个或一个以上实施例包含存储器单元和控制器，所述控制器经配置以使用感测电压而对所述存储器单元执行感测操作以确定具有大于所述感测电压的阈值电压(Vt)的所述存储器单元的数量，且至少部分地基于存储器单元的所述经确定数量而调整用以确定所述存储器单元的状态的感测电压。
尽管本文已说明和描述特定实施例，但所属领域的技术人员应了解，可用经计算以达成相同结果的布置来取代所示的特定实施例。本发明希望涵盖本发明的数个实施例的调适或变化。应理解，已以说明性方式而非以限制性方式进行以上描述。在审阅以上描述后，以上实施例的组合和本文中未特定地描述的其它实施例对于所属领域的技术人员将显而易见。本发明的数个实施例的范围包含供使用以上结构和方法的其它应用。因此，应确定本发明的数个实施例的范围
在前述详细描述中，出于使本发明流畅的目的而在单一实施例中将一些特征分组在一起。本发明的此方法不应被解释为反映本发明的所揭示实施例必须使用比每一权利要求中明确地叙述的特征多的特征的意图。相反地，如所附权利要求书所反映，本发明的标的在于比单一所揭示实施例的所有特征少的特征。因此，所附权利要求特此并入到详细描述中，其中每一权利要求作为单独实施例而独自地有效。

Claims (34)

1.一种装置，其包括：
存储器单元；以及
控制器，其经配置以：
使用感测电压而对所述存储器单元执行感测操作以确定具有大于所述感测电压的阈值电压(Vt)的所述存储器单元的数量；且
至少部分地基于存储器单元的所述经确定数量而调整用以确定所述存储器单元的状态的感测电压。
2.根据权利要求1所述的装置，其中所述控制器经配置以：
使用额外感测电压而对所述存储器单元执行额外感测操作以确定具有大于所述额外感测电压的Vt的所述存储器单元的数量；且
至少部分地基于具有大于所述额外感测电压的Vt的存储器单元的所述经确定数量而调整用以确定所述存储器单元的所述状态的所述感测电压。
3.根据权利要求2所述的装置，其中所述控制器经配置以：
确定具有大于所述感测电压的Vt的存储器单元的所述经确定数量与具有大于所述额外感测电压的Vt的存储器单元的所述经确定数量之间的差；且
至少部分地基于所述经确定差而调整用以确定所述存储器单元的所述状态的所述感测电压。
4.根据权利要求1所述的装置，其中所述控制器经配置以：
比较存储器单元的所述经确定数量与所存储值；且
至少部分地基于所述比较而调整用以确定所述存储器单元的所述状态的所述感测电压。
5.根据权利要求1到4中任一权利要求所述的装置，其中所述控制器经配置以响应于错误校正操作的失败而对所述存储器单元执行所述感测操作。
6.一种用于操作装置的方法，其包括：
对数个存储器单元执行数个感测操作，其中使用不同感测电压来执行每一感测操作；
对于所述不同感测电压中的每一者，确定具有大于所述相应感测电压的阈值电压(Vt)的所述数个存储器单元的数量；以及
至少部分地基于存储器单元的所述经确定数量而调整用以确定所述数个存储器单元的状态的感测电压。
7.根据权利要求6所述的方法，其中所述方法包含：
确定存储器单元的所述经确定数量之间的差；以及
至少部分地基于所述经确定差而调整用以确定所述数个存储器单元的所述状态的所述感测电压。
8.根据权利要求6所述的方法，其中所述方法包含：
比较存储器单元的所述经确定数量；以及
至少部分地基于所述比较而调整用以确定所述数个存储器单元的所述状态的所述感测电压。
9.根据权利要求8所述的方法，其中比较存储器单元的所述经确定数量包含比较存储器单元的所述经确定数量与所存储值。
10.根据权利要求6到9中任一权利要求所述的方法，其中所述方法包含使用所述经调整感测电压来确定所述存储器单元中的每一者的状态。
11.一种装置，其包括：
存储器单元；以及
控制器，其经配置以：
对所述存储器单元执行数个感测操作，其中使用不同感测电压来执行每一感测操作；
在每一感测操作之后，确定具有大于在所述相应感测操作中所使用的所述感测电压的阈值电压(Vt)的所述存储器单元的数量；
确定存储器单元的所述经确定数量之间的差；以及
至少部分地基于所述经确定差而调整用以确定所述存储器单元的状态的感测电压。
12.根据权利要求11所述的装置，其中所述控制器经配置以：
确定与所述经确定差相关联的趋势；且
至少部分地基于所述经确定趋势而调整用以确定所述存储器单元的所述状态的所述感测电压。
13.根据权利要求11所述的装置，其中所述控制器经配置以：
确定所述经确定差中的最小差；且
至少部分地基于所述经确定最小差而调整用以确定所述存储器单元的所述状态的所述感测电压。
14.根据权利要求11到13中任一权利要求所述的装置，其中每一感测电压被隔开达特定电压量。
15.根据权利要求11到13中任一权利要求所述的装置，其中：
所述存储器单元为两位存储器单元；且
每一感测电压被隔开达大约50毫伏特到100毫伏特。
16.根据权利要求11到13中任一权利要求所述的装置，其中感测操作的所述数目为至少三。
17.一种用于操作装置的方法，其包括：
确定具有大于第一感测电压的阈值电压(Vt)的存储器单元的第一数量、具有大于第二感测电压的Vt的存储器单元的第二数量，和具有大于第三感测电压的Vt的存储器单元的第三数量；以及
如果存储器单元的所述第三数量与所述第二数量之间的差大于存储器单元的所述第二数量与所述第一数量之间的差，那么将用以确定所述存储器单元的状态的感测电压调整到在所述第一感测电压与所述第二感测电压之间的电压。
18.根据权利要求17所述的方法，其中所述方法包含：如果存储器单元的所述第三数量与所述第二数量之间的所述差等于存储器单元的所述第二数量与所述第一数量之间的所述差，那么将用以确定所述存储器单元的所述状态的所述感测电压调整到所述第二感测电压。
19.根据权利要求17到18中任一权利要求所述的方法，其中：
所述第二感测电压小于所述第一感测电压；且
所述第三感测电压小于所述第二感测电压。
20.根据权利要求19所述的方法，其中所述方法包含：如果存储器单元的所述第三数量与所述第二数量之间的所述差大于存储器单元的所述第二数量与所述第一数量之间的差，那么：
确定具有大于第四感测电压的Vt的存储器单元的第四数量，其中所述第四感测电压大于所述第一感测电压；
如果存储器单元的所述第一数量与所述第四数量之间的差大于存储器单元的所述第二数量与所述第一数量之间的差，那么确定具有大于第五感测电压的Vt的存储器单元的第五数量，其中所述第五感测电压在所述第一感测电压与所述第二感测电压中间；
如果存储器单元的所述第二数量与所述第五数量之间的差大于存储器单元的所述第五数量与所述第一数量之间的差，那么将用以确定所述存储器单元的所述状态的所述感测电压调整到在所述第一感测电压与所述第五感测电压之间的电压；且
如果存储器单元的所述第二数量与所述第五数量之间的所述差小于存储器单元的所述第五数量与所述第一数量之间的所述差，那么将用以确定所述存储器单元的所述状态的所述感测电压调整到在所述第五感测电压与所述第二感测电压之间的电压。
21.根据权利要求20所述的方法，其中所述方法包含：如果存储器单元的所述第二数量与所述第五数量之间的所述差等于存储器单元的所述第五数量与所述第一数量之间的所述差，那么将用以确定所述存储器单元的所述状态的所述感测电压调整到所述第五感测电压。
22.根据权利要求19所述的方法，其中所述方法包含：如果存储器单元的所述第三数量与所述第二数量之间的所述差小于存储器单元的所述第二数量与所述第一数量之间的所述差，那么：
确定具有大于第四感测电压的Vt的存储器单元的第四数量，其中所述第四感测电压小于所述第三感测电压；且
如果存储器单元的所述第四数量与所述第三数量之间的差大于存储器单元的所述第三数量与所述第二数量之间的差，那么将用以确定所述存储器单元的所述状态的所述感测电压调整到在所述第二感测电压与所述第三感测电压之间的电压。
23.一种装置，其包括：
存储器单元；以及
控制器，其经配置以：
对数个所述存储器单元执行数个感测操作，其中使用不同感测电压来执行每一感测操作；
确定具有大于在所述相应感测操作中所使用的所述相应感测电压的阈值电压(Vt)的所述数个存储器单元的数量；
比较存储器单元的所述经确定数量与所存储值，其中所述所存储值对应于编程到在经界定Vt区域内的Vt的所述数个存储器单元的数量；且
至少部分地基于所述比较而调整用以确定所述数个存储器单元的状态的感测电压。
24.根据权利要求23所述的装置，其进一步包含计数器，所述计数器经配置以计数编程到在所述经界定Vt区域内的Vt的所述数个存储器单元的所述数量。
25.根据权利要求23到24中任一权利要求所述的装置，其中所述所存储值存储于所述存储器单元中。
26.根据权利要求23到24中任一权利要求所述的装置，其中所述经界定Vt区域为对应于所述存储器单元的经编程状态的Vt分布的至少一部分。
27.根据权利要求23到24中任一权利要求所述的装置，其中每一感测电压被隔开达不同电压量。
28.根据权利要求27所述的装置，其中每一感测电压被隔开所达的所述电压量取决于存储器单元的所述经确定数量与所述所存储值的所述比较。
29.根据权利要求23到24中任一权利要求所述的装置，其中所述控制器经配置以在每一感测操作之后确定具有大于在所述相应感测操作中所使用的所述相应感测电压的Vt的所述数个存储器单元的所述数量。
30.一种用于操作装置的方法，其包括：
使用感测电压来执行感测操作以确定具有大于所述感测电压的阈值电压(Vt)的存储器单元的数量；
比较存储器单元的所述经确定数量与所存储值；以及
如果存储器单元的所述经确定数量处于所述所存储值的特定范围内，那么将用以确定所述存储器单元的状态的先前感测电压调整到所述感测电压。
31.根据权利要求30所述的方法，其中所述方法包含：如果存储器单元的所述经确定数量不处于所述所存储值的所述特定范围内，那么：
使用额外感测电压来执行额外感测操作以确定具有大于所述额外感测电压的Vt的存储器单元的数量；
比较具有大于所述额外感测电压的Vt的存储器单元的所述经确定数量与所述所存储值；且
如果具有大于所述额外感测电压的Vt的存储器单元的所述经确定数量处于所述所存储值的所述特定范围内，那么将用以确定所述存储器单元的所述状态的所述先前感测电压调整到所述额外感测电压。
32.根据权利要求31所述的方法，其中：
如果具有大于所述感测电压的Vt的存储器单元的所述经确定数量大于所述所存储值，那么在所述额外感测操作中所使用的所述额外感测电压大于在所述感测操作中所使用的所述感测电压；且
如果具有大于所述感测电压的Vt的存储器单元的所述经确定数量小于所述所存储值，那么在所述额外感测操作中所使用的所述额外感测电压小于在所述感测操作中所使用的所述感测电压。
33.根据权利要求31所述的方法，其中所述额外感测电压与所述感测电压被隔开达一电压量，所述电压量至少部分地基于具有大于所述感测电压的Vt的存储器单元的所述经确定数量处于所述所存储值的所述特定范围外所达的量。
34.根据权利要求30到33中任一权利要求所述的方法，其中所述所存储值的所述特定范围为与错误校正操作的通过相关联的范围。
CN201280009658.8A 2011-01-14 2012-01-12 用于调整装置内感测电压的方法、装置和系统 Active CN103384902B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/007,274 2011-01-14
US13/007,274 US8358542B2 (en) 2011-01-14 2011-01-14 Methods, devices, and systems for adjusting sensing voltages in devices
PCT/US2012/021054 WO2012097136A2 (en) 2011-01-14 2012-01-12 Methods, devices, and systems for adjusting sensing voltages in devices

Publications (2)

Publication Number Publication Date
CN103384902A true CN103384902A (zh) 2013-11-06
CN103384902B CN103384902B (zh) 2016-11-16

Family

ID=46490658

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280009658.8A Active CN103384902B (zh) 2011-01-14 2012-01-12 用于调整装置内感测电压的方法、装置和系统

Country Status (7)

Country Link
US (3) US8358542B2 (zh)
EP (1) EP2663980B1 (zh)
JP (1) JP5649746B2 (zh)
KR (1) KR101545796B1 (zh)
CN (1) CN103384902B (zh)
TW (1) TWI509612B (zh)
WO (1) WO2012097136A2 (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170482A (zh) * 2016-03-08 2017-09-15 旺宏电子股份有限公司 存储器读取方法及存储器装置
WO2018119900A1 (zh) * 2016-12-29 2018-07-05 华为技术有限公司 数据读取方法及闪存设备
CN108761170A (zh) * 2018-05-18 2018-11-06 广东工业大学 一种nand参考电压测量方法、系统、设备及存储介质
CN110010177A (zh) * 2017-12-28 2019-07-12 美光科技公司 操作存储器的方法
CN112820328A (zh) * 2021-01-15 2021-05-18 长江存储科技有限责任公司 3d存储器的配置方法、读取方法以及3d存储器

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8358542B2 (en) * 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
US8503242B2 (en) 2011-04-14 2013-08-06 Micron Technology, Inc. Methods and devices for determining sensing voltages
US8687419B2 (en) 2011-08-05 2014-04-01 Micron Technology, Inc. Adjusting operational parameters for memory cells
US8406053B1 (en) * 2011-09-21 2013-03-26 Sandisk Technologies Inc. On chip dynamic read for non-volatile storage
US8797805B2 (en) 2011-12-22 2014-08-05 Micron Technology, Inc. Methods and apparatuses for determining threshold voltage shift
US9269448B2 (en) * 2012-01-27 2016-02-23 Sk Hynix Memory Solutions Inc. Generating soft read values using multiple reads and/or bins
US8934306B2 (en) 2012-03-06 2015-01-13 Micron Technology, Inc. Memory and sense parameter determination methods
US8923062B1 (en) * 2012-07-06 2014-12-30 Sk Hynix Memory Solutions Inc. Generating read thresholds using gradient descent and without side information
KR101939234B1 (ko) * 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법
US8848453B2 (en) * 2012-08-31 2014-09-30 Micron Technology, Inc. Inferring threshold voltage distributions associated with memory cells via interpolation
US9036417B2 (en) * 2012-09-06 2015-05-19 Sandisk Technologies Inc. On chip dynamic read level scan and error detection for nonvolatile storage
KR102083491B1 (ko) * 2012-12-05 2020-03-02 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 이의 동작 방법
KR102050475B1 (ko) * 2013-01-14 2020-01-08 삼성전자주식회사 플래시 메모리, 플래시 메모리 장치 및 이의 동작 방법
JP2014157650A (ja) * 2013-02-18 2014-08-28 Toshiba Corp 半導体記憶装置
US9812193B2 (en) 2013-11-08 2017-11-07 SK Hynix Inc. Threshold estimation using bit flip counts and minimums
US9251909B1 (en) 2014-09-29 2016-02-02 International Business Machines Corporation Background threshold voltage shifting using base and delta threshold voltage shift values in flash memory
US9607692B2 (en) 2014-10-03 2017-03-28 Micron Technology, Inc. Threshold voltage distribution determination
US9472298B1 (en) 2015-05-13 2016-10-18 Sandisk Technologies Llc Dynamic read valley search in non-volatile memory
US10366763B2 (en) 2017-10-31 2019-07-30 Micron Technology, Inc. Block read count voltage adjustment
KR102402667B1 (ko) 2018-01-10 2022-05-26 삼성전자주식회사 비휘발성 메모리 장치 및 이의 동작 방법
US10872009B2 (en) * 2018-02-08 2020-12-22 Micron Technology, Inc. Mitigating a voltage condition of a memory cell in a memory sub-system
US10607664B2 (en) 2018-03-22 2020-03-31 Micron Technology, Inc. Sub-threshold voltage leakage current tracking
US10885975B2 (en) * 2019-03-07 2021-01-05 Micron Technology, Inc. Dragging first pass read level thresholds based on changes in second pass read level thresholds
US10950311B2 (en) * 2019-06-28 2021-03-16 Sandisk Technologies Llc Boosting read scheme with back-gate bias
US11514989B2 (en) 2020-09-04 2022-11-29 Micron Technology, Inc. Dynamic adjustment of offset voltages for reading memory cells in a memory device
US11626160B2 (en) 2021-02-03 2023-04-11 Sandisk Technologies Llc Dynamic sense node voltage to compensate for variances when sensing threshold voltages of memory cells
US11456044B1 (en) 2021-03-11 2022-09-27 Sandisk Technologies Llc Reverse VT-state operation and optimized BiCS device structure

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176164A (zh) * 2005-04-01 2008-05-07 桑迪士克股份有限公司 具有源极线偏置误差补偿的非易失性存储器及方法
US20080144388A1 (en) * 2006-12-18 2008-06-19 Minoru Yamashita Nonvolatile storage device and control method thereof
CN101246744A (zh) * 2007-02-13 2008-08-20 三星电子株式会社 具有监视存储器单元的非易失性存储器设备及其驱动方法
US20080313387A1 (en) * 2006-07-31 2008-12-18 Noboru Shibata Semiconductor memory device capable of reading data reliably
CN101388249A (zh) * 2007-09-10 2009-03-18 海力士半导体有限公司 非易失性存储器件和对其中的多级单元进行编程的方法
US20090290426A1 (en) * 2008-05-20 2009-11-26 Violante Moschiano Charge loss compensation during programming of a memory device

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002A (en) * 1853-09-06 Corn-sheller
US7372730B2 (en) * 2004-01-26 2008-05-13 Sandisk Corporation Method of reading NAND memory to compensate for coupling between storage elements
US7535765B2 (en) * 2004-12-09 2009-05-19 Saifun Semiconductors Ltd. Non-volatile memory device and method for reading cells
JP4268609B2 (ja) * 2005-04-12 2009-05-27 シャープ株式会社 半導体記憶装置及び電子機器
US7954037B2 (en) * 2005-10-25 2011-05-31 Sandisk Il Ltd Method for recovering from errors in flash memory
WO2008053472A2 (en) * 2006-10-30 2008-05-08 Anobit Technologies Ltd. Reading memory cells using multiple thresholds
US7904788B2 (en) 2006-11-03 2011-03-08 Sandisk Corporation Methods of varying read threshold voltage in nonvolatile memory
KR100799018B1 (ko) 2006-12-27 2008-01-28 주식회사 하이닉스반도체 불휘발성 메모리 소자 및 자기 보상 방법
KR100865830B1 (ko) 2007-02-22 2008-10-28 주식회사 하이닉스반도체 메모리 소자의 독출 방법
KR100907218B1 (ko) 2007-03-28 2009-07-10 삼성전자주식회사 읽기 레벨 제어 장치 및 그 방법
US7813188B2 (en) 2007-09-10 2010-10-12 Hynix Semiconductor Inc. Non-volatile memory device and a method of programming a multi level cell in the same
US8068360B2 (en) 2007-10-19 2011-11-29 Anobit Technologies Ltd. Reading analog memory cells using built-in multi-threshold commands
KR101515122B1 (ko) * 2008-02-15 2015-04-27 삼성전자주식회사 저장된 데이터의 오류에 기반하여 기준 전압을 제어하는 방법과 메모리 데이터 검출 장치
US7957187B2 (en) 2008-05-09 2011-06-07 Sandisk Corporation Dynamic and adaptive optimization of read compare levels based on memory cell threshold voltage distribution
KR101423052B1 (ko) 2008-06-12 2014-07-25 삼성전자주식회사 메모리 장치 및 읽기 레벨 제어 방법
KR101413137B1 (ko) 2008-07-04 2014-07-01 삼성전자주식회사 메모리 장치 및 메모리 프로그래밍 방법
KR101391362B1 (ko) 2008-07-23 2014-05-07 삼성전자주식회사 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
KR101490426B1 (ko) 2008-11-14 2015-02-06 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 읽기 방법
US7859917B2 (en) * 2009-01-08 2010-12-28 Macronix International Co., Ltd. Voltage regulation method and memory applying thereof
KR101036720B1 (ko) * 2009-02-02 2011-05-24 주식회사 하이닉스반도체 불휘발성 메모리 소자의 동작 방법
US8072805B2 (en) 2009-08-18 2011-12-06 Skymedi Corporation Method and system of finding a read voltage for a flash memory
US8077515B2 (en) * 2009-08-25 2011-12-13 Micron Technology, Inc. Methods, devices, and systems for dealing with threshold voltage change in memory devices
US8451664B2 (en) 2010-05-12 2013-05-28 Micron Technology, Inc. Determining and using soft data in memory devices and systems
US8358542B2 (en) * 2011-01-14 2013-01-22 Micron Technology, Inc. Methods, devices, and systems for adjusting sensing voltages in devices
JP5404685B2 (ja) 2011-04-06 2014-02-05 株式会社東芝 不揮発性半導体記憶装置
JP2013122804A (ja) * 2011-12-12 2013-06-20 Toshiba Corp 半導体記憶装置
US8773904B2 (en) 2011-12-28 2014-07-08 Apple Inc. Optimized threshold search in analog memory cells
KR101939234B1 (ko) 2012-07-23 2019-01-16 삼성전자 주식회사 메모리 장치, 메모리 시스템 및 상기 메모리 장치의 독출 전압의 제어 방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101176164A (zh) * 2005-04-01 2008-05-07 桑迪士克股份有限公司 具有源极线偏置误差补偿的非易失性存储器及方法
US20080313387A1 (en) * 2006-07-31 2008-12-18 Noboru Shibata Semiconductor memory device capable of reading data reliably
US20080144388A1 (en) * 2006-12-18 2008-06-19 Minoru Yamashita Nonvolatile storage device and control method thereof
CN101246744A (zh) * 2007-02-13 2008-08-20 三星电子株式会社 具有监视存储器单元的非易失性存储器设备及其驱动方法
CN101388249A (zh) * 2007-09-10 2009-03-18 海力士半导体有限公司 非易失性存储器件和对其中的多级单元进行编程的方法
US20090290426A1 (en) * 2008-05-20 2009-11-26 Violante Moschiano Charge loss compensation during programming of a memory device

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107170482A (zh) * 2016-03-08 2017-09-15 旺宏电子股份有限公司 存储器读取方法及存储器装置
US10650887B2 (en) 2016-03-08 2020-05-12 Macronix International Co., Ltd. Reading memory cells
CN107170482B (zh) * 2016-03-08 2020-05-26 旺宏电子股份有限公司 存储器读取方法及存储器装置
WO2018119900A1 (zh) * 2016-12-29 2018-07-05 华为技术有限公司 数据读取方法及闪存设备
CN110100236A (zh) * 2016-12-29 2019-08-06 华为技术有限公司 数据读取方法及闪存设备
CN110010177A (zh) * 2017-12-28 2019-07-12 美光科技公司 操作存储器的方法
CN108761170A (zh) * 2018-05-18 2018-11-06 广东工业大学 一种nand参考电压测量方法、系统、设备及存储介质
CN108761170B (zh) * 2018-05-18 2020-08-11 广东工业大学 一种nand参考电压测量方法、系统、设备及存储介质
CN112820328A (zh) * 2021-01-15 2021-05-18 长江存储科技有限责任公司 3d存储器的配置方法、读取方法以及3d存储器
CN112820328B (zh) * 2021-01-15 2021-11-16 长江存储科技有限责任公司 3d存储器的配置方法、读取方法以及3d存储器

Also Published As

Publication number Publication date
US8358542B2 (en) 2013-01-22
CN103384902B (zh) 2016-11-16
US20130141985A1 (en) 2013-06-06
JP5649746B2 (ja) 2015-01-07
JP2014502773A (ja) 2014-02-03
US20120182810A1 (en) 2012-07-19
US9269450B2 (en) 2016-02-23
TWI509612B (zh) 2015-11-21
US20140355355A1 (en) 2014-12-04
TW201243845A (en) 2012-11-01
WO2012097136A3 (en) 2012-10-18
EP2663980A2 (en) 2013-11-20
KR20130116927A (ko) 2013-10-24
US8797803B2 (en) 2014-08-05
EP2663980B1 (en) 2020-03-11
EP2663980A4 (en) 2016-03-30
WO2012097136A2 (en) 2012-07-19
KR101545796B1 (ko) 2015-08-19

Similar Documents

Publication Publication Date Title
CN103384902A (zh) 用于调整装置内感测电压的方法、装置和系统
CN102884585B (zh) 在存储器装置及系统中确定及使用软数据
CN101849263B (zh) 减少编程期间的干扰冲击
CN102483955B (zh) 用于处理存储器装置中的阈值电压改变的方法、装置及系统
CN102985976B (zh) 包括减小其他存储单元的影响的对非易失性存储器的编程
CN110232942B (zh) 存储装置及其控制方法
CN109599140B (zh) 用于存储设备的状态相关的感测电路和预充电操作
CN107112047A (zh) 用于在非易失性存储器中区块编程的部分区块擦除
CN102906820A (zh) 用同步耦合编程非易失性存储器
US20150063026A1 (en) Continuous adjusting of sensing voltages
CN105340019A (zh) 基于nand串电流检测编程字线
TW201324512A (zh) 用於非揮發性儲存之部份程式化區塊之讀取補償
CN101889314A (zh) 感测存储器单元
KR20120031111A (ko) 반도체 기억 장치
CN104662612A (zh) 经由内插推断与存储器单元相关的阈值电压分布
CN106463176B (zh) 确定软数据
CN101802925B (zh) 控制门线架构
US9230688B2 (en) Determining an age of data stored in memory
US8654590B2 (en) Nonvolatile memory device performing a program verification with sense signals based on program data of adjacent memory cells and program method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant