CN110010177A - 操作存储器的方法 - Google Patents

操作存储器的方法 Download PDF

Info

Publication number
CN110010177A
CN110010177A CN201811542095.4A CN201811542095A CN110010177A CN 110010177 A CN110010177 A CN 110010177A CN 201811542095 A CN201811542095 A CN 201811542095A CN 110010177 A CN110010177 A CN 110010177A
Authority
CN
China
Prior art keywords
memory cell
memory
subset
voltage level
cells
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811542095.4A
Other languages
English (en)
Inventor
维普·帕特尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN110010177A publication Critical patent/CN110010177A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5642—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G11C16/28—Sensing or reading circuits; Data output circuits using differential sensing or reference cells, e.g. dummy cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Read Only Memory (AREA)

Abstract

本申请案涉及操作存储器的方法。操作存储器的方法包含：使用具有特定电压电平的读取电压读取特定存储器单元群组；确定所述特定存储器单元群组的存储器单元子集的具有特定数据状态的存储器单元的数目；及如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于特定阈值，那么响应于所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目而调整所述读取电压的电压电平且使用具有所述经调整电压电平的所述读取电压读取所述特定存储器单元群组。

Description

操作存储器的方法
技术领域
本发明一般来说涉及存储器，且特定来说在一或多个实施例中，本发明涉及操作存储器以减轻电荷损失失效的方法。
背景技术
集成电路装置横跨宽广范围的电子装置。一种特定类型包含存储器装置，通常简单地称为存储器。存储器装置通常经提供作为计算机或其它电子装置中的内部半导体集成电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)及快闪存储器。
快闪存储器已发展成用于宽广范围的电子应用的非易失性存储器的普遍来源。快闪存储器通常使用允许高存储器密度、高可靠性及低电力消耗的单晶体管存储器单元。通过电荷存储结构(例如，浮动栅极或电荷陷阱)的编程(其通常称为写入)或其它物理现象(例如，相变或极化)，所述存储器单元的阈值电压(Vt)的改变确定每一存储器单元的数据状态(例如，数据值)。快闪存储器及其它非易失性存储器的常见使用包含：个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、交通工具、无线装置、移动电话及可装卸式存储器模块，且非易失性存储器的使用不断扩大。
NAND快闪存储器是一种常见类型的快闪存储器装置，如此称谓是针对其中布置基本存储器单元配置的逻辑形式。通常，NAND快闪存储器的存储器单元阵列经布置使得所述阵列的行的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。所述阵列的列包含共同串联连接于一对选择栅极(例如，源极选择晶体管与漏极选择晶体管)之间的存储器单元串(通常称作NAND串)。每一源极选择晶体管可连接到源极，而每一漏极选择晶体管可连接到数据线，例如列位线。存储器单元串与源极之间及/或存储器单元串与数据线之间使用多于一个选择栅极的变化形式是已知的。
在将存储器编程时，通常可将存储器单元编程为通常称作单层单元(SLC)或多层单元(MLC)的存储器单元。SLC可使用单个存储器单元来表示数据的一个数字(例如，位)。举例来说，在SLC中，2.5V的Vt可指示经编程存储器单元(例如，表示逻辑0)，而-0.5V的Vt可指示经擦除单元(例如，表示逻辑1)。MLC使用多于两个Vt范围，其中每一Vt范围指示不同数据状态。多层单元可通过将位模式指派给特定Vt范围来利用传统电荷存储单元的模拟性质。虽然MLC通常使用存储器单元来表示二进制数目的数据状态(例如，4、8、16、…)中的一个数据状态，但作为MLC操作的存储器单元可用于表示非二进制数目的数据状态。举例来说，在MLC使用三个Vt范围的情况下，两个存储器单元可用于共同表示八个数据状态中的一者。
在一些情形中，存储器的存储器单元可在将所述存储器连接到其它电路之前利用数据预编程。将存储器连接到其它电路可对所述存储器造成热应力。举例来说，在使用回流焊接技术来将存储器连接到电路板的情况下，电路板及存储器将通常经受高热等级以便使焊接接头熔化(即，回流)以做出所要连接。热应力可通过电荷损失致使经预编程存储器单元的阈值电压改变，这可导致存储器单元的表示各种数据状态的阈值电压分布移位及/或变宽。类似地，存储器的延长使用也可导致电荷损失。举例来说，存储器越来越多地用于预期展现显著长于典型固态驱动器或移动电话应用的使用寿命的嵌入式应用中，例如在其中娱乐信息节目、仪表板、引擎控制及驾驶员辅助系统越来越依赖于此类存储器的汽车工业中。在阈值电压分布移位及/或变宽太多的情况下，存储器单元可指示除其既定数据状态之外的数据状态。在某一点，此电荷损失可导致终端用户的读取错误，且可最终导致存储器变得或被视为不可用。
发明内容
在一个方面中，本申请案提供一种操作存储器的方法，其包括：使用具有特定电压电平的读取电压读取特定存储器单元群组；确定所述特定存储器单元群组的存储器单元子集的具有特定数据状态的存储器单元的数目；如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于特定阈值，那么进行以下操作：响应于所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目而调整所述读取电压的电压电平；及使用具有所述经调整电压电平的所述读取电压读取所述特定存储器单元群组。
在另一方面中，本申请案提供一种操作存储器的方法，其包括：开始所述存储器的初始化例程；使用具有特定电压电平的读取电压读取所述存储器的特定存储器单元群组；确定所述特定存储器单元群组的第一存储器单元子集的具有特定数据状态的存储器单元的数目；如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于特定阈值，那么进行以下操作：响应于所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目而调整所述读取电压的电压电平；及使用具有所述经调整电压电平的所述读取电压读取所述特定存储器单元群组；确定所述特定存储器单元群组的第二存储器单元子集的存储器单元是否含有有效数据，其中所述第二存储器单元子集与所述第一存储器单元子集互斥；及如果确定所述第二存储器单元子集的所述存储器单元含有有效数据，那么继续所述初始化例程。
在另一方面中，本申请案提供一种操作存储器的方法，其包括：开始所述存储器的初始化例程；使用具有默认电压电平的读取电压读取所述存储器的存储器单元页；确定所述存储器单元页的第一存储器单元子集的具有特定数据状态的存储器单元的数目；如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目大于或等于第一阈值，那么继续所述初始化例程；如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于比所述第一阈值小的第二阈值且大于或等于比所述第二阈值小的第三阈值，那么进行以下操作：将所述读取电压的所述电压电平调整为小于所述默认电压电平的第一经调整电压电平；使用具有所述第一经调整电压电平的所述读取电压读取所述存储器单元页；确定所述存储器单元页的第二存储器单元子集的存储器单元是否含有有效数据，其中所述第二存储器单元子集与所述第一存储器单元子集互斥；及如果确定所述第二存储器单元子集的所述存储器单元含有有效数据，那么继续所述初始化例程；如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第三阈值且大于或等于比所述第三阈值小的第四阈值，那么进行以下操作：将所述读取电压的所述电压电平调整为小于所述第一经调整电压电平的第二经调整电压电平；使用具有所述第二经调整电压电平的所述读取电压读取所述存储器单元页；确定所述第二存储器单元子集的所述存储器单元是否含有有效数据；及如果确定所述第二存储器单元子集的所述存储器单元含有有效数据，那么继续所述初始化例程。
附图说明
图1是根据实施例的作为电子系统的部分与处理器通信的存储器的简化框图。
图2A到2B是可用于参考图1所描述的类型的存储器中的存储器单元阵列的部分的示意图。
图3A图解说明单层存储器单元群体的阈值电压分布的实例。
图3B图解说明多层存储器单元群体的阈值电压分布的实例。
图4A到4B图解说明可与实施例一起使用的数据结构的实例。
图5A到5D描绘根据实施例的操作存储器的方法的流程图。
图6图解说明根据实施例的对读取电压电平的调整。
具体实施方式
在以下详细描述中，参考形成本文的一部分的附图，且附图中以图解说明的方式展示特定实施例。在图式中，相似参考编号遍及数个视图描述基本上类似组件。可利用其它实施例，且可在不背离本发明的范围的情况下做出结构、逻辑及电改变。因此，不应在限制意义上理解以下详细描述。
举例来说，本文中所使用的术语“半导体”可指材料层、晶片或衬底，且包含任何基底半导体结构。“半导体”应理解为包含蓝宝石上硅(SOS)技术、绝缘体上硅(SOI)技术、薄膜晶体管(TFT)技术、掺杂及未掺杂半导体、由基底半导体结构支撑的硅的外延层以及所属领域的技术人员众所周知的其它半导体结构。此外，当在以下描述中提及半导体时，可利用先前过程步骤来形成基底半导体结构中的区域/结，且术语半导体可包含含有此类区域/结的下伏层。
如本文中所使用的术语“导电(conductive)”以及其各种相关形式(例如，导电(conduct)、导电地(conductively)，导电(conducting)、导电(conduction)、导电性(conductivity)等)指导电(electrically conductive)，除非从上下文另外显而易见。类似地，如本文中所使用的术语“连接(connecting)”以及其各种相关形式(例如，连接(connect)、经连接(connected)、连接(connection)等)指电连接，除非从上下文另外显而易见。
图1是根据实施例的作为第三设备(呈电子系统的形式)的部分与第二设备(呈处理器130的形式)通信的第一设备(例如，集成电路装置)(呈存储器装置(例如，存储器装置)100的形式)的简化框图。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电器、交通工具、无线装置、蜂窝式电话等等。处理器130(例如，存储器装置100外部的控制器)可为存储器控制器或其它外部主机装置。
存储器装置100包含在逻辑上布置成若干行及若干列的存储器单元阵列104。逻辑行的存储器单元通常连接到相同存取线(共同称为字线)，而逻辑列的存储器单元通常选择性地连接到相同数据线(共同称为位线)。单个存取线可与多于一个存储器单元逻辑行相关联，且单个数据线可与多于一个逻辑列相关联。存储器单元阵列104的至少一部分的存储器单元(图1中未展示)能够经编程为至少两个数据状态中的一者。
行解码电路108及列解码电路110经提供以解码地址信号。地址信号经接收及解码以存取存储器单元阵列104。存储器装置100还包含输入/输出(I/O)控制电路112以管理命令、地址及数据到存储器装置100的输入以及数据及状态信息从存储器装置100的输出。地址寄存器114与I/O控制电路112及行解码电路108以及列解码电路110通信以在进行解码之前锁存地址信号。命令寄存器124与I/O控制电路112及控制逻辑116通信以锁存传入命令。修整寄存器128可与控制逻辑116通信以存储修整设定。尽管描绘为单独存储寄存器，但修整寄存器128可表示存储器单元阵列104的一部分。修整设定通常是由集成电路装置用于定义待在所述集成电路装置的操作期间使用的电压电平、控制信号、时序参数、数量、选项等值的值。
控制器(例如，存储器装置100内部的控制逻辑116)响应于命令而控制对存储器单元阵列104的存取且产生用于外部处理器130的状态信息，即，控制逻辑116经配置以执行存取操作(例如，读取操作、编程操作及/或擦除操作)及根据本文中所描述的实施例的其它操作。控制逻辑116与行解码电路108及列解码电路110通信以响应于地址而控制行解码电路108及列解码电路110。
控制逻辑116还可与高速缓冲存储器寄存器118通信。高速缓冲存储器寄存器118如控制逻辑116所引导而锁存传入或传出数据以在存储器单元阵列104正忙于分别写入或读取其它数据时暂时地存储数据。在编程操作(例如，写入操作)期间，可将数据从高速缓冲存储器寄存器118传递到数据寄存器120以供传送到存储器单元阵列104；然后可将来自I/O控制电路112的新数据锁存于高速缓冲存储器寄存器118中。在读取操作期间，可将数据从高速缓冲存储器寄存器118传递到I/O控制电路112以供输出到外部处理器130；然后可将新数据从数据寄存器120传递到高速缓冲存储器寄存器118。状态寄存器122与I/O控制电路112及控制逻辑116通信以锁存状态信息以供输出到处理器130。
存储器装置100经由控制链路132在控制逻辑116处从处理器130接收控制信号。所述控制信号可包含芯片启用CE#、命令锁存启用CLE、地址锁存启用ALE、写入启用WE#、读取启用RE#及写入保护WP#。取决于存储器装置100的性质，可经由控制链路132进一步接收额外或替代控制信号(未展示)。存储器装置100经由多路复用输入/输出(I/O)总线134从处理器130接收命令信号(其表示命令)、地址信号(其表示地址)及数据信号(其表示数据)且经由I/O总线134将数据输出到处理器130。
举例来说，命令可在I/O控制电路112处经由I/O总线134的输入/输出(I/O)引脚[7:0]接收且可写入到命令寄存器124中。地址可在I/O控制电路112处经由I/O总线134的输入/输出(I/O)引脚[7:0]接收且可写入到地址寄存器114中。数据可在I/O控制电路112处针对8位装置经由输入/输出(I/O)引脚[7:0]或针对16位装置经由输入/输出(I/O)引脚[15:0]接收且可写入到高速缓冲存储器寄存器118中。数据可随后写入到数据寄存器120中以用于将存储器单元阵列104编程。针对另一实施例，可省略高速缓冲存储器寄存器118，且数据可直接写入到数据寄存器120中。数据还可针对8位装置经由输入/输出(I/O)引脚[7:0]或针对16位装置经由输入/输出(I/O)引脚[15:0]输出。I/O总线134可进一步包含可提供数据输入及输出的同步参考的互补数据选通DQS及DQSN。尽管可参考I/O引脚，但其可包含通过外部装置(例如，处理器130)提供到存储器装置100的电连接的任何导电节点，例如常用的导电垫或导电凸块。
所属领域的技术人员将了解，可提供额外电路及信号，且图1的存储器装置100已经简化。应认识到，可能未必需要将参考图1所描述的各种块组件的功能性隔离以区分集成电路装置的组件或组件部分。举例来说，集成电路装置的单个组件或组件部分可适于执行图1的多于一个块组件的功能性。或者，可组合集成电路装置的一或多个组件或组件部分以执行图1的单个块组件的功能性。
另外，虽然根据用于各种信号的接收及输出的通俗惯例而描述特定I/O引脚，但应注意，可在各种实施例中使用I/O引脚的其它组合或数目。
图2A是可用于参考图1所描述的类型的存储器中(例如，作为存储器单元阵列104的一部分)的存储器单元阵列200A的一部分的示意图。存储器阵列200A包含存取线(例如字线2020到202N)及数据线(例如位线2040到204M)。字线202可以多对一关系连接到图2A中未展示的全局存取线(例如，全局字线)。针对一些实施例，存储器阵列200A可形成于半导体上方，举例来说，所述半导体可经导电掺杂为具有例如p型导电性的导电性类型例如以形成p阱，或例如n型导电性的导电性类型例如以形成n阱。
存储器阵列200A可布置成若干行(各自对应于字线202)及若干列(各自对应于位线204)。每一列可包含串联连接的存储器单元(例如，非易失性存储器单元)串，例如NAND串2060到206M中的一者。每一NAND串206可连接(例如，选择性地连接)到共同源极(SRC)216且可包含存储器单元2080到208N。存储器单元208可表示用于存储数据的非易失性存储器单元。每一NAND串206的存储器单元208可串联连接于选择栅极210(例如，场效应晶体管)(例如选择栅极2100到210M(例如，其可为源极选择晶体管，共同称为选择栅极源极)中的一者)与选择栅极212(例如，场效应晶体管)(例如选择栅极2120到212M(例如，其可为漏极选择晶体管，共同称为选择栅极漏极)中的一者)之间。选择栅极2100到210M可共同连接到选择线214，例如源极选择线(SGS)，且选择栅极2120到212M可共同连接到选择线215，例如漏极选择线(SGD)。尽管描绘为传统场效应晶体管，但选择栅极210及212可利用类似于(例如，相同于)存储器单元208的结构。选择栅极210及212可表示串联连接的多个选择栅极，其中串联的每一选择栅极经配置以接收相同或独立控制信号。
每一选择栅极210的源极可连接到共同源极216。每一选择栅极210的漏极可连接到对应NAND串206的存储器单元2080。举例来说，选择栅极2100的漏极可连接到对应NAND串2060的存储器单元2080。因此，每一选择栅极210可经配置以将对应NAND串206选择性地连接到共同源极216。每一选择栅极210的控制栅极可连接到选择线214。
每一选择栅极212的漏极可连接到对应NAND串206的位线204。举例来说，选择栅极2120的漏极可连接到对应NAND串2060的位线2040。每一选择栅极212的源极可连接到对应NAND串206的存储器单元208N。举例来说，选择栅极2120的源极可连接到对应NAND串2060的存储器单元208N。因此，每一选择栅极212可经配置以将对应NAND串206选择性地连接到对应位线204。每一选择栅极212的控制栅极可连接到选择线215。
图2A中的存储器阵列可为三维存储器阵列，例如，其中NAND串206可基本上垂直于含有共同源极216的平面且垂直于含有多个位线204的平面延伸，所述含有多个位线204的平面可基本上平行于所述含有共同源极216的平面。
存储器单元208的典型构造包含可确定存储器单元的数据状态(例如，通过阈值电压的改变)的数据存储结构234(例如，浮动栅极、电荷陷阱等)及控制栅极236，如图2A中所展示。数据存储结构234可包含导电及电介质结构两者，而控制栅极236通常由一或多种导电材料形成。在一些情形中，存储器单元208可进一步具有经界定源极/漏极(例如，源极)230及经界定源极/漏极(例如，漏极)232。存储器单元208使其控制栅极236连接到(且在一些情形中形成)字线202。
存储器单元208的列可为选择性地连接到给定位线204的一NAND串206或多个NAND串206。存储器单元208的行可为共同连接到给定字线202的存储器单元208。存储器单元208的行可但不必包含共同连接到给定字线202的所有存储器单元208。存储器单元208的行可通常划分为存储器单元208的物理页的一或多个群组，且存储器单元208的物理页通常包含共同连接到给定字线202的每隔一个存储器单元208。举例来说，共同连接到字线202N且选择性地连接到偶数位线204(例如，位线2040、2042、2044等)的存储器单元208可为存储器单元208的一个物理页(例如，偶数存储器单元)，而共同连接到字线202N且选择性地连接到奇数位线204(例如，位线2041、2043、2045等)的存储器单元208可为存储器单元208的另一物理页(例如，奇数存储器单元)。尽管图2A中未明确描绘位线2043到2045，但从所述图显而易见，存储器单元阵列200A的位线204可从位线2040连续地编号到位线204M。共同连接到给定字线202的存储器单元208的其它群组也可界定存储器单元208的物理页。针对某些存储器装置，共同连接到给定字线的所有存储器单元均可视为存储器单元物理页。在单个读取操作期间读取或在单个编程操作期间编程的存储器单元物理页的部分(其在某些实施例中仍可为整个行)(例如，存储器单元的上部或下部页)可视为存储器单元逻辑页。存储器单元的块可包含经配置以共同擦除的那些存储器单元，例如连接到字线2020到202N的所有存储器单元(例如，共享共同字线202的所有NAND串206)。除非明确区分，否则本文中对存储器单元页的提及指存储器单元逻辑页中的存储器单元。
图2B是可用于参考图1所描述的类型的存储器中(例如，作为存储器单元阵列104的一部分)的存储器单元阵列200B的一部分的另一示意图。图2B中相似编号的元件对应于如关于图2A所提供的描述。图2B提供三维NAND存储器阵列结构的一个实例的额外细节。三维NAND存储器阵列200B可并入有可包含半导体柱的垂直结构，其中柱的一部分可充当NAND串206的存储器单元的通道区域。NAND串206可各自通过选择晶体管212(例如，其可为漏极选择晶体管，共同称为选择栅极漏极)选择性地连接到位线2040到204M且通过选择晶体管210(例如，其可为源极选择晶体管，共同称为选择栅极源极)选择性地连接到共同源极216。多个NAND串206可选择性地连接到相同位线204。NAND串206的子集可通过偏置选择线2150到215K而连接到其相应位线204以选择性地激活各自位于NAND串206与位线204之间的特定选择晶体管212。选择晶体管210可通过偏置选择线214而激活。每一字线202可连接到存储器阵列200B的存储器单元的多个行。通过特定字线202彼此共同连接的存储器单元的行可统称为层级。
图3A图解说明1位SLC存储器单元群体的阈值电压分布的实例。尽管通常称为单层存储器单元，但此存储器单元可被编程为落在两个不同阈值电压分布301或302中的一者内的阈值电压(Vt)，阈值电压分布301或302各自用于表示对应于数据的1位的数据状态。阈值电压分布301通常具有大于阈值电压分布302的宽度，因为存储器单元通常全部被置于对应于阈值电压分布301的数据状态中，然后那些存储器单元的子集随后被编程为具有在阈值电压分布302中的阈值电压。由于编程操作通常比擦除操作更加递增地受控制，因此阈值电压分布302可趋向于具有较紧密分布。死空间(dead space)303(例如，有时称为边限，且可为2V或更大)通常维持于邻近阈值电压分布301与302之间以防止所述阈值电压分布重叠。作为实例，如果存储器单元的阈值电压在阈值电压分布301内，那么在此情形中所述存储器单元存储逻辑‘1’数据状态且通常称为存储器单元的经擦除状态。如果阈值电压在阈值电压分布302内，那么在此情形中存储器单元存储逻辑‘0’数据状态。
图3B图解说明四层(例如，2位)MLC存储器单元群体的阈值电压分布的实例。举例来说，此存储器单元可被编程为落在四个不同阈值电压分布304到307中的一者内的阈值电压(Vt)，阈值电压分布304到307各自用于表示对应于由两个位构成的位模式的数据状态。阈值电压分布304通常具有大于其余阈值电压分布305到307的宽度，因为存储器单元通常全部被置于对应于阈值电压分布304的数据状态中，然后那些存储器单元的子集随后被编程为具有在阈值电压分布305到307中的一者中的阈值电压。由于编程操作通常比擦除操作更加递增地受控制，因此这些阈值电压分布305到307可趋向于具有较紧密分布。
阈值电压分布305到307可各自具有宽度308，例如，750mV的宽度。另外，死空间309(例如，有时称为边限，且可为大约500mV或更大)通常维持于邻近阈值电压分布304到307之间以防止所述阈值电压分布重叠。作为实例，如果存储器单元的阈值电压在四个阈值电压分布中的第一者304内，那么在此情形中所述存储器单元存储逻辑‘11’数据状态且通常称为存储器单元的经擦除状态。如果阈值电压在四个阈值电压分布中的第二者305内，那么在此情形中存储器单元存储逻辑‘10’数据状态。第三阈值电压分布306中的阈值电压将指示在此情形中存储器单元存储逻辑‘00’数据状态。最后，存在于第四阈值电压分布307中的阈值电压指示存储器单元中存储逻辑‘01’数据状态。
如先前所述，存储器的存储器单元阵列的一部分可在将所述存储器连接到其它电路(例如，将存储器装置100连接到处理器130(如图1中所描绘)或将存储器装置100连接到电路板(未展示))之前利用数据预编程。此数据可倾向于由于暴露于高热等级(例如在回流焊接技术期间经历)或由于延长的使用周期(例如在经设计以实现延长的使用寿命的嵌入式系统中经历)而经历电荷损失。电荷损失可导致终端用户的读取错误。
用于改善此数据的可靠性的一种方法是利用经编程为SLC存储器单元的存储器单元，这归因于其通常具有相对于MLC存储器单元较大的死空间。用于改善此经预编程数据的可靠性的另一方法是利用经编程为MLC存储器单元的存储器单元，但针对存储所述数据的存储器单元利用少于既定数目的数据状态。举例来说，例如图3B中所描述的四层MLC的存储器单元可使用通常称为填充(padding)的存储方法来操作，所述存储方法将存储器单元编程为对应于与经擦除状态对应的阈值电压分布304的数据状态以表示一个数据值(例如，逻辑‘1’数据状态)，或编程为对应于阈值电压分布307(例如，最高阈值电压分布)的数据状态以表示不同数据值(例如，逻辑‘0’数据状态)。相比于将存储器单元作为标准SLC来操作，此填充可提供数据状态之间的更大的边限。
用于改善此经预编程数据的可靠性的另一技术是将数据/数据补数对的多个副本编程。举例来说，一字节的数据(例如，01100101)及其补数(例如，10011010)两者均可编程为存储器单元页。在读取存储器单元页后，数据及其补数可即刻经受XOR运算以确定读取数据字节的每一位是否为读取数据补数字节的其对应位的补数。如果XOR运算确认读取数据字节的每一位是读取数据补数字节的其对应位的补数，那么所述数据字节可被视为有效。否则，其可被视为无效。此类数据/数据补数对的多个副本可存储到存储器单元页或存储到额外存储器单元页，以增加可找出有效数据/数据补数对的概率。
尽管使用改善可靠性的此类技术中的一或多者，但电荷损失仍可导致针对经预编程数据的每一字节识别有效数据的失败。此经预编程数据通常含有存储器的初始化参数，例如配置数据，包含电压电平、控制信号、时序参数、数量、选项等。在未识别出配置数据的有效副本的情况下，存储器可被视为不可用或可能根本无法操作。各种实施例通过以下操作而寻求减轻此类电荷损失失效：从存储器单元群组(例如，在也含有配置数据或供存储器装置使用或者供存储器装置的主机或用户使用的其它数据的存储器单元页中)读取数据，及对所述存储器单元群组的具有特定数据状态的读取存储器单元的数目相对于所述存储器单元群组的经编程为具有所述特定数据状态的存储器单元的预期数目之间的差(如果有的话)做出响应。
存储器的典型数据结构(例如，存储器单元逻辑页的典型数据结构)包含用于不同类型的数据的存储区。举例来说，数据结构可包含用于存储用户数据(例如，经配置以由存储器的用户写入到存储器及从存储器读取的数据)的存储器单元，及用于存储开销数据(例如，经配置以由存储器在内部使用且通常不可用于使用标准读取操作的存储器的用户的数据)的存储器单元。与用户数据相关联的开销数据可包含由存储器响应于存储器接收的写入命令而产生的数据。举例来说，开销数据可包含状态指示符、错误校正码数据、映射信息等等。作为一个实例，数据结构可含有用户数据部分中的16KB的存储器单元及开销数据部分中的2KB的存储器单元。尽管存储器可经配置以提供对经预编程数据(例如对应于配置参数的数据)的有限存取或不提供对经预编程数据的存取，但此经预编程数据可使用存储器中用于存储用户数据的相同类型的数据结构(例如，相同数据结构)来存储到存储器。通常，仅数据结构的用户数据部分用于存储此经预编程数据，而开销数据部分可不被使用。
图4A到4B图解说明可与实施例一起使用的数据结构的实例。图4A可表示供与实施例一起使用的存储器单元群组400A(例如，存储器单元逻辑页，其还可为含有所述存储器单元逻辑页的存储器单元物理页)的数据结构。存储器单元群组400A包含存储器单元子集440。存储器单元子集440可对应于存储器单元页的用户数据部分。存储器单元子集440可存储配置数据(例如，针对含有存储器单元群组400A的存储器)、供存储器的用户使用的数据及/或供外部装置(例如，主机或存储器的其它外部控制器)使用的数据。尽管存储到存储器单元子集440的数据可在将数据编程到那些存储器单元时是已知的，但含有存储器单元群组400A的存储器将通常不具有关于所述数据的值的指示，除来自存储器单元子集440的存储器单元自身或来自含有存储器单元群组400A的存储器单元阵列的经编程为含有所述数据或其补数的复制复本的存储器单元外。
存储器单元群组400A进一步包含例如与存储器单元子集440互斥的存储器单元子集442。存储器单元子集442可对应于存储器单元页的开销数据部分。不同于存储器单元子集440，存储器单元子集442存储具有预定(例如，已知)数目个已经编程为含有特定数据状态的存储器单元的数据。含有存储器单元群组400A的存储器的控制电路可经配置以响应于存储器单元子集442的具有特定数据状态的存储器单元的数目(例如，响应于对存储器单元群组400A的读取操作而确定)相对于小于或等于预定数目的阈值(例如，对应于存储器单元的数目)而做出决策。存储器单元子集440及/或存储器单元子集442的存储器单元可经编程为SLC或MLC存储器单元。
图4B可表示供与实施例一起使用的存储器单元群组400B(例如，存储器单元逻辑页，其还可为含有所述存储器单元逻辑页的存储器单元物理页)的数据结构。尽管存储器单元群组400A描绘一个连续(例如，存储器单元页的连续地址空间)存储器单元子集440，但存储器单元群组400B包含可共同对应于存储器单元子集440的多个存储器单元子集4400到440S。多个存储器单元子集4400到440S可对应于存储器单元页的用户数据部分。多个存储器单元子集4400到440S可共同存储配置数据(例如，针对含有存储器单元群组400B的存储器)、供存储器的用户使用的数据及/或供外部装置(例如，主机或存储器的其它外部控制器)使用的数据。尽管存储到多个存储器单元子集4400到440S的数据可在将数据编程到那些存储器单元时是已知的，但含有存储器单元群组400B的存储器将通常不具有关于所述数据的值的指示，除来自多个存储器单元子集4400到440S的存储器单元自身或来自含有存储器单元群组400B的存储器单元阵列的经编程为含有所述数据或其补数的复制副本的存储器单元外。
尽管存储器单元群组400A描绘一个连续(例如，存储器单元页的连续地址空间)存储器单元子集442，但存储器单元群组400B包含可共同对应于存储器单元子集442的多个存储器单元子集4420到442S。多个存储器单元子集4420到442S可对应于存储器单元页的开销数据部分。不同于多个存储器单元子集4400到440S，多个存储器单元子集4420到442S存储具有预定(例如，已知)数目个已经编程为含有特定数据状态的存储器单元的数据。含有存储器单元群组400B的存储器的控制电路可经配置以响应于多个存储器单元子集4420到442S的具有特定数据状态的存储器单元的数目(例如，响应于对存储器单元群组400B的读取操作而确定)相对于小于或等于预定数目的阈值(例如，对应于存储器单元的数目)而做出决策。多个存储器单元子集4400到440S及/或多个存储器单元子集4420到442S的存储器单元可经编程为SLC或MLC存储器单元。存储器单元子集442的数据的分布可提供对存储器单元子集440的数据的预期行为的更佳表示。
尽管存储器单元群组400A及400B各自被描绘为在其相应群组内针对每一类型的数据含有相同数目个存储器单元子集(例如，针对存储器单元群组400A为1，且针对存储器单元群组400B为S+1)，但可使用不同数目，因为本文中所描述的实施例不取决于针对任一类型数据存储器单元子集的数目。类似地，可更改针对不同类型的数据个别存储器单元子集的相对位置及/或大小，因为本文中所描述的实施例不取决于针对任一类型的数据存储器单元的位置且不取决于针对任一类型的数据存储器单元子集的大小。
图5A到5D描绘根据实施例的操作存储器的方法的流程图。在图5A中，在551处，使用具有特定电压电平的读取电压读取特定存储器单元群组。特定存储器单元群组可对应于存储器单元页的数据结构(例如，分别地图4A或4B的数据结构400A或400B)的存储器单元，且读取电压电平(例如，默认读取电压电平)可用于确定存储器单元页的存储器单元是否具有特定数据状态。作为实例参考图3A，死空间303内的读取电压电平可用于确定存储器单元是否具有对应于阈值电压范围302的数据状态(例如，逻辑‘0’数据状态)。作为另一实例参考图3B，所标记死空间309内的读取电压电平可用于确定存储器单元是否具有对应于阈值电压范围307的数据状态(例如，逻辑‘01’数据状态或(在使用填充的情况下)逻辑‘0’数据状态)。尽管图5A到5D的方法适用于使用SLC或MLC存储器单元(使用或不使用填充)，但对图5A到5C的其余论述将为了简化起见而参考图3A的实例。
在553处，确定特定存储器单元群组的存储器单元子集(例如，第一子集)的具有特定数据状态的存储器单元的数目。举例来说，第一存储器单元子集可对应于存储器单元页的具有数据结构400A(例如，存储器单元子集442)或400B(例如，存储器单元子集4420到442S)的开销数据部分的那些存储器单元。再次参考图3A的实例，可确定第一存储器单元子集的具有逻辑‘0’数据状态的存储器单元的数目。或者，可确定第一存储器单元子集的具有除特定数据状态外的任何数据状态的存储器单元的数目，这将因此确定具有特定数据状态的存储器单元的数目。针对一些实施例，第一存储器单元子集的每一存储器单元可经编程为具有特定数据状态。
在555处，做出第一存储器单元子集的具有特定数据状态的存储器单元的数目是否小于第一阈值(例如，小于第一整数值)的决策。如果第一存储器单元子集的具有特定数据状态的存储器单元的数目不小于第一阈值，那么所述方法可在557处结束。或者，所述方法可继续进行到点B，且因此继续进行到将在下文描述的图5C的569。第一阈值可等于第一存储器单元子集的应具有特定数据状态的存储器单元的预期数目。此值可等于第一存储器单元子集中的存储器单元的数目，或其可小于第一存储器单元子集中的存储器单元的数目。另外，在通过确定第一存储器单元子集的具有除特定数据状态外的任何数据状态的存储器单元的数目而确定第一存储器单元子集的具有特定数据状态的存储器单元的数目的情况下，确定第一存储器单元子集的具有特定数据状态的存储器单元的数目是否小于第一阈值可必须确定第一存储器单元子集的具有除特定数据状态外的任何数据状态的存储器单元的数目是否大于或等于对应于第一存储器单元子集的存储器单元的数目(例如，总数目)减去与第一阈值对应的整数值(例如，第一整数值)的某一阈值。
如果在555处第一存储器单元子集的具有特定数据状态的存储器单元的数目小于第一阈值，那么所述方法可继续进行到559，其中做出第一存储器单元子集的具有特定数据状态的存储器单元的数目是否小于第二阈值(例如，小于第二整数值)的决策，所述第二阈值小于第一阈值(例如，小于第一整数值)。如果第一存储器单元子集的具有特定数据状态的存储器单元的数目不小于第二阈值，那么所述方法可继续进行到561以设定状态指示符。状态指示符可用于向外部装置(例如，主机装置或其它外部控制器)提供存储器的数据被视为经历由电荷损失导致的某一等级(例如，最小等级)的错误(例如，一或多个错误)的指示。所述方法可然后在557处结束，或其可替代地继续进行到点B，且因此继续进行到图5C的569。在通过确定第一存储器单元子集的具有除特定数据状态外的任何数据状态的存储器单元的数目而确定第一存储器单元子集的具有特定数据状态的存储器单元的数目的情况下，确定第一存储器单元子集的具有特定数据状态的存储器单元的数目是否小于第二阈值可必须确定第一存储器单元子集的具有除特定数据状态外的任何数据状态的存储器单元的数目是否大于或等于对应于第一存储器单元子集的存储器单元的数目(例如，总数目)减去与第二阈值对应的整数值(例如，第二整数值)的某一阈值。
如果第一存储器单元子集的具有特定数据状态的存储器单元的数目小于第二阈值，那么所述方法可继续进行到561以设定状态指示符，且还可继续进行到563。尽管无论第一存储器单元子集的具有特定数据状态的存储器单元的数目是否仅小于第一阈值还是第一存储器单元子集的具有特定数据状态的存储器单元的数目是否还小于第二阈值，状态指示符的值可相同，但状态指示符的不同值可用于提供关于存储器的数据被视为经历电荷损失错误的程度的不同警告等级。
在563处，响应于第一存储器单元子集的具有特定数据状态的存储器单元的数目而调整读取电压的电压电平。一般来说，将针对第一存储器单元子集的具有特定数据状态的存储器单元的减小的数目而选择读取电压的减小的电压电平。举例来说，如果第一存储器单元子集的具有特定数据状态的存储器单元的数目小于第二阈值但大于或等于第三阈值(例如，第三整数值)，那么可将读取电压的电压电平调整为第一经调整电压电平(例如，小于特定(例如，默认)电压电平的电压电平)。如果第一存储器单元子集的具有特定数据状态的存储器单元的数目小于第三阈值但大于或等于第四阈值(例如，第四整数值)，那么可将读取电压的电压电平调整为第二经调整电压电平(例如，小于第一经调整电压电平的电压电平)。如果第一存储器单元子集的具有特定数据状态的存储器单元的数目小于第四阈值但大于或等于第五阈值(例如，第五整数值)，那么可将读取电压的电压电平调整为第三经调整电压电平(例如，小于第二经调整电压电平的电压电平)。这可针对额外阈值重复，从而针对每一阈值选择相继较低的经调整电压电平。针对一些实施例，如果第一存储器单元子集的具有特定数据状态的存储器单元的数目小于特定阈值，那么可指示失效状态。在565处，使用具有经调整电压电平的读取电压读取(例如，重新读取)特定存储器单元群组。所述方法可任选地继续进行到点B，且因此继续进行到图5C的569。
参考图5A所描述的方法可为存储器的初始化例程的部分。因此，参考图5B，存储器的初始化例程可在567处开始，且然后继续进行到点A，且因此继续进行到图5A的551。举例来说，可响应于存储器的复位或启动而执行初始化例程。
另外，参考图5A所描述的方法经描述为任选地继续进行到点B，且因此继续进行到图5C的569以继续存储器的初始化例程，其中可确定特定存储器单元群组的第二存储器单元子集(例如，与第一存储器单元子集互斥)的存储器单元是否含有有效数据。举例来说，第二存储器单元子集可对应于存储器单元页的具有数据结构400A(例如，存储器单元子集440)或400B(例如，存储器单元子集4400到440S)的用户数据部分的那些存储器单元。这可包含使用数据/数据补数对且执行如上文所描述的XOR运算，其中如果针对每一数字或其它数据单位(例如，字节)，识别出有效数据/数据补数对(例如，在分别地数据/数据补数对的数据的读取数字具有数据状态0或1且数据/数据补数对的数据补数的其对应读取数字具有数据状态1或0情况下)，那么第二存储器单元子集的存储器单元可被视为含有有效数据。
在571处，如果第二存储器单元子集的存储器单元被视为不含有有效数据，那么存储器可在573处指示失效状态且初始化例程可结束。注意，如果第二存储器单元子集的数据(例如，数据/数据补数对)的副本也存储到额外存储器单元群组(例如，一或多个额外存储器单元页)，那么存储器可不在573处指示失效状态，除非不可识别出数据的有效副本。如果在571处第二存储器单元子集的存储器单元被视为含有有效数据，那么初始化例程可继续，例如，以在575处完成且在577处结束。类似地，如果特定存储器单元群组是含有由初始化例程使用的数据的多个存储器单元群组中的一者，那么初始化例程可不继续到完成直到已处理多个存储器单元群组中的每一存储器单元群组为止。针对一些实施例，在初始化例程完成之后，所述方法可继续进行到点C，且因此继续进行到图5D的581。
在图5D的581处，可使用具有经调整电压电平的读取电压读取(例如，重新读取)特定存储器单元群组。然后在583处可使用从特定存储器单元群组读取的数据来将特定存储器单元群组重新编程。这可促进将所损失电荷重新存储到打算具有特定数据状态的那些存储器单元，使得使用默认读取电压电平的后续读取操作可更加成功。第一存储器单元子集的存储器单元可经编程使得第一存储器单元子集的打算具有特定数据状态的每一存储器单元可经重新编程为具有特定数据状态，而无论所述存储器单元的读取数据是指示特定数据状态还是另一数据状态。这可包含将第一存储器单元子集的每一存储器单元重新编程为具有特定数据状态而无论其读取数据状态如何。由于可使用重新编程来将所损失电荷重新存储到指示低于其既定数据状态的数据状态的存储器单元，因此可在不在重新编程之前对那些存储器单元执行擦除操作的情况下执行重新编程。
虽然图5D的方法被展示为从图5C的575处的初始化例程完成之后开始，但此方法还可响应于从外部装置(例如，主机装置或其它外部控制器)接收的命令而起始。类似地，在583处开始的方法可直接从图5A的565继续进行。针对一些实施例，图5D的方法可仅在经调整电压电平对应于所述方法的特定(例如，最低)经调整电压电平的情况下执行。举例来说，如果第一存储器单元子集的具有特定数据状态的存储器单元的数目大于或等于特定阈值(例如，低于其可指示存储器的失效状态的阈值)但小于下一较高阈值，那么可在583处执行将特定存储器单元群组重新编程，但如果第一存储器单元子集的具有特定数据状态的存储器单元的数目大于或等于所述下一较高阈值，那么可不执行重新编程。
特定存储器单元群组可为存储经预编程数据(例如配置数据)的多个存储器单元群组中的一者。举例来说，多个存储器单元页可用于存储此数据。图5A到5D的方法可针对这些存储器单元群组中的每一者执行且各自可针对所述存储器单元群组具有读取电压的相应经调整电压电平(例如，在一个存储器单元群组的电荷损失程度不同于另一存储器单元群组的电荷损失程度的情况下)。类似地，第一存储器单元子集可经编程为含有多于一个经编程数据状态。在此实施例中，每一数据状态可具有用于识别其对应数据状态的对应电压电平(例如，默认电压电平)。类似地，可针对每一数据状态使用不同阈值及读取电压的经调整电压电平的不同电平。
可以实验方式、以经验方式或通过仿真而确定阈值的值。举例来说，可将存储器暴露于不同温度及/或其它应力以模仿终端用户的预期使用模型。在每一应力之后，可测量且表征存储器单元的阈值电压分布。然后可使用此数据来识别阈值及将预期产生有效数据的其对应经调整电压电平。作为实例，可将经调整电压电平设定为标称电平，例如，将第一经调整电压电平设定为比默认读取电压电平低100mV，将第二经调整电压电平设定为比第一经调整电压电平低100mV，将第三经调整电压电平设定为比第二经调整电压电平低100mV等。然后可基于对阈值电压分布的何种等级的移位可产生使用默认读取电压电平读取的第一存储器单元子集的特定数据状态的不同数目个错误指示的表征而设定阈值。举例来说，可使用此数据来确定使用默认读取电压电平的特定数据状态的何种数目的错误指示将产生可使用经调整电压电平中的每一者可靠地读取的移位(例如，最大移位)。
图6图解说明根据实施例的对读取电压电平的调整。阈值电压分布301可对应于图3A的阈值电压分布301。阈值电压分布3020可对应于图3A的阈值电压分布302，例如，经编程。阈值电压分布3021可对应于响应于一个应力等级而移位的阈值电压分布3020。阈值电压分布302T可对应于响应于不同应力等级而移位的阈值电压分布3020。可表征较少或较多阈值电压分布。
阈值电压分布3020到302T中的每一者可具有预期可靠地读取具有所述阈值电压分布的存储器单元的对应读取电压电平。举例来说，如果T＝2，那么读取电压电平L0可对应于默认读取电压电平，读取电压电平L1可对应于第一经调整电压电平，且读取电压电平LT可对应于第二经调整电压电平。在此实例中，第一阈值可等于预期具有对应于阈值电压分布3020的特定数据状态的存储器单元的数目，第二阈值可等于在使用默认读取电压电平L0读取时具有阈值电压分布3021且具有特定数据状态的存储器单元的数目，且第三阈值可等于在使用默认读取电压电平L0读取时具有阈值电压分布302T且具有特定数据状态的存储器单元的数目。
总结
尽管本文中已图解说明及描述特定实施例，但所属领域的技术人员将了解，经计算以实现相同目的的任何布置均可替代所展示的特定实施例。所属领域的技术人员将明了实施例的许多更改形式。因此，本申请案打算涵盖实施例的任何更改形式或变化形式。

Claims (28)

1.一种操作存储器的方法，其包括：
使用具有特定电压电平的读取电压读取特定存储器单元群组；
确定所述特定存储器单元群组的存储器单元子集的具有特定数据状态的存储器单元的数目；
如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于特定阈值，那么进行以下操作：
响应于所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目而调整所述读取电压的电压电平；及
使用具有所述经调整电压电平的所述读取电压读取所述特定存储器单元群组。
2.根据权利要求1所述的方法，其中所述特定阈值是小于第一阈值的第二阈值，且所述方法进一步包括：
如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第一阈值且大于或等于所述第二阈值，那么设定所述存储器的状态指示符。
3.根据权利要求2所述的方法，其中设定所述状态指示符包括设定指示所述存储器的数据被视为经历由电荷损失导致的错误的状态指示符。
4.根据权利要求2所述的方法，其中所述第一阈值等于所述存储器单元子集的预期具有所述特定数据状态的存储器单元的数目。
5.根据权利要求1所述的方法，其中响应于所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目而调整所述读取电压的所述电压电平包括：
如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述特定阈值且大于或等于比所述特定阈值小的不同阈值，那么将所述读取电压的所述电压电平调整为小于所述特定电压电平的第一经调整电压电平；及
如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述不同阈值且大于或等于比所述不同阈值小的额外阈值，那么将所述读取电压的所述电压电平调整为小于所述第一经调整电压电平的第二经调整电压电平。
6.根据权利要求1所述的方法，其中所述特定阈值是第二阈值，且其中响应于所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目而调整所述读取电压的所述电压电平包括：
如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第二阈值且大于或等于比所述第二阈值小的第三阈值，那么将所述读取电压的所述电压电平调整为小于所述特定电压电平的第一经调整电压电平；及
针对X＝2到Y的每一值，其中X及Y各自是整数且Y大于或等于2：
如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于第(X+1)阈值且大于或等于比所述第(X+1)阈值小的第(X+2)阈值，那么将所述读取电压的所述电压电平调整为小于第(X-1)经调整电压电平的第X经调整电压电平。
7.根据权利要求6所述的方法，其进一步包括：当X＝Y时，如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第(X+2)阈值，那么指示所述存储器的失效状态。
8.根据权利要求6所述的方法，其进一步包括：如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于第Z阈值，其中Z是小于或等于Y+1的整数值，那么响应于使用具有所述经调整电压电平的所述读取电压从所述特定存储器单元群组读取的数据而将所述特定存储器单元群组重新编程。
9.根据权利要求8所述的方法，其中响应于使用具有所述经调整电压电平的所述读取电压从所述特定存储器单元群组读取的所述数据而将所述特定存储器单元群组重新编程包括：将所述存储器单元子集的所述存储器单元重新编程为具有所述特定数据状态而无论其读取数据的数据状态如何。
10.根据权利要求1所述的方法，其中确定所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目包括：确定所述存储器单元子集的具有对应于最高阈值电压分布的数据状态的存储器单元的数目，那些存储器单元经配置以被编程为所述最高阈值电压分布。
11.根据权利要求1所述的方法，其进一步包括：作为所述存储器的初始化例程的部分，使用具有所述特定电压电平的所述读取电压读取所述特定存储器单元群组，及在使用具有所述经调整电压电平的所述读取电压读取所述特定存储器单元群组之后继续所述初始化例程。
12.根据权利要求1所述的方法，其中确定所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目包括：确定所述存储器单元子集的具有除所述特定数据状态外的任何数据状态的存储器单元的数目。
13.根据权利要求12所述的方法，其进一步包括：通过确定第一存储器单元子集的具有除所述特定数据状态外的任何数据状态的存储器单元的所述数目是否大于或等于对应于所述第一存储器单元子集的存储器单元的数目减去与所述特定阈值对应的整数值的阈值，而确定所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目是否小于所述特定阈值。
14.一种操作存储器的方法，其包括：
开始所述存储器的初始化例程；
使用具有特定电压电平的读取电压读取所述存储器的特定存储器单元群组；
确定所述特定存储器单元群组的第一存储器单元子集的具有特定数据状态的存储器单元的数目；
如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于特定阈值，那么进行以下操作：
响应于所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目而调整所述读取电压的电压电平；及
使用具有所述经调整电压电平的所述读取电压读取所述特定存储器单元群组；
确定所述特定存储器单元群组的第二存储器单元子集的存储器单元是否含有有效数据，其中所述第二存储器单元子集与所述第一存储器单元子集互斥；及
如果确定所述第二存储器单元子集的所述存储器单元含有有效数据，那么继续所述初始化例程。
15.根据权利要求14所述的方法，其中所述第一存储器单元子集包括第一多个互斥存储器单元子集，其中所述第二存储器单元子集包括第二多个互斥存储器单元子集，且其中所述第一多个互斥存储器单元子集中的存储器单元子集位于所述第二多个互斥存储器单元子集中的两个邻近存储器单元子集之间的地址空间中。
16.根据权利要求14所述的方法，其进一步包括：如果确定所述第二存储器单元子集的所述存储器单元不含有有效数据，那么指示所述存储器的失效状态。
17.根据权利要求16所述的方法，其进一步包括：仅当所述存储器的存储器单元群组均不含有存储于所述第二存储器单元子集中的数据的有效副本时，如果确定所述第二存储器单元子集的所述存储器单元不含有有效数据，那么指示所述存储器的所述失效状态。
18.根据权利要求14所述的方法，其进一步包括：
在完成所述初始化例程之后，使用具有所述经调整电压电平的所述读取电压读取所述特定存储器单元群组；及
利用使用具有所述经调整电压电平的所述读取电压从所述特定存储器单元群组读取的数据将所述第二存储器单元子集重新编程。
19.根据权利要求18所述的方法，其进一步包括使用从所述特定存储器单元群组读取的所述数据将所述第一存储器单元子集重新编程。
20.根据权利要求18所述的方法，其进一步包括将所述第一存储器单元子集重新编程为具有所述特定数据状态。
21.根据权利要求14所述的方法，其中所述特定阈值是第二阈值，且其中响应于所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目而调整所述读取电压的所述电压电平包括：
如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第二阈值且大于或等于比所述第二阈值小的第三阈值，那么将所述读取电压的所述电压电平调整为小于所述特定电压电平的第一经调整电压电平；及
如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第三阈值且大于或等于比所述第三阈值小的第四阈值，那么将所述读取电压的所述电压电平调整为小于所述第一经调整电压电平的第二经调整电压电平。
22.根据权利要求21所述的方法，其中所述特定阈值是第二阈值，且其中响应于所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目而调整所述读取电压的所述电压电平包括：
如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第二阈值且大于或等于比所述第二阈值小的第三阈值，那么将所述读取电压的所述电压电平调整为小于所述特定电压电平的第一经调整电压电平；及
如果所述存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第三阈值且大于或等于比所述第三阈值小的第四阈值，那么将所述读取电压的所述电压电平调整为小于所述第一经调整电压电平的第二经调整电压电平。
23.一种操作存储器的方法，其包括：
开始所述存储器的初始化例程；
使用具有默认电压电平的读取电压读取所述存储器的存储器单元页；
确定所述存储器单元页的第一存储器单元子集的具有特定数据状态的存储器单元的数目；
如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目大于或等于第一阈值，那么继续所述初始化例程；
如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于比所述第一阈值小的第二阈值且大于或等于比所述第二阈值小的第三阈值，那么进行以下操作：
将所述读取电压的所述电压电平调整为小于所述默认电压电平的第一经调整电压电平；
使用具有所述第一经调整电压电平的所述读取电压读取所述存储器单元页；
确定所述存储器单元页的第二存储器单元子集的存储器单元是否含有有效数据，其中所述第二存储器单元子集与所述第一存储器单元子集互斥；及
如果确定所述第二存储器单元子集的所述存储器单元含有有效数据，那么继续所述初始化例程；
如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第三阈值且大于或等于比所述第三阈值小的第四阈值，那么进行以下操作：
将所述读取电压的所述电压电平调整为小于所述第一经调整电压电平的第二经调整电压电平；
使用具有所述第二经调整电压电平的所述读取电压读取所述存储器单元页；
确定所述第二存储器单元子集的所述存储器单元是否含有有效数据；及
如果确定所述第二存储器单元子集的所述存储器单元含有有效数据，那么继续所述初始化例程。
24.根据权利要求23所述的方法，其进一步包括：如果确定所述第二存储器单元子集的所述存储器单元不含有有效数据，那么指示失效状态。
25.根据权利要求23所述的方法，其进一步包括：
如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第四阈值且大于或等于比所述第四阈值小的第五阈值，那么进行以下操作：
将所述读取电压的所述电压电平调整为小于所述第二经调整电压电平的第三经调整电压电平；
使用具有所述第三经调整电压电平的所述读取电压读取所述存储器单元页；
确定所述第二存储器单元子集的所述存储器单元是否含有有效数据；及
如果确定所述第二存储器单元子集的所述存储器单元含有有效数据，那么继续所述初始化例程。
26.根据权利要求23所述的方法，其进一步包括：
在完成所述初始化过程之后，如果使用具有所述默认电压电平的所述读取电压的所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于特定阈值，那么进行以下操作：使用具有特定电压电平的所述读取电压读取所述存储器单元页的所述存储器单元，所述特定电压电平对应于使用具有所述默认电压电平的所述读取电压的所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目大于或等于所述特定阈值且小于下一较高阈值；及利用使用具有所述特定电压电平的所述读取电压从所述存储器单元页读取的数据将所述第二存储器单元子集重新编程。
27.根据权利要求23所述的方法，其进一步包括：如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第一阈值，那么设定指示所述存储器的数据被视为经历由电荷损失导致的错误的状态指示符。
28.根据权利要求23所述的方法，其进一步包括：
如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第一阈值且大于或等于所述第二阈值，那么设定指示所述存储器的数据被视为经历由电荷损失导致的第一等级的错误的第一状态指示符；
如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第二阈值且大于或等于所述第三阈值，那么设定指示所述存储器的数据被视为经历由电荷损失导致的第二等级的错误的第二状态指示符；及
如果所述第一存储器单元子集的具有所述特定数据状态的存储器单元的所述数目小于所述第三阈值且大于或等于所述第四阈值，那么设定指示所述存储器的数据被视为经历由电荷损失导致的第三等级的错误的第三状态指示符。
CN201811542095.4A 2017-12-28 2018-12-17 操作存储器的方法 Pending CN110010177A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/856,132 2017-12-28
US15/856,132 US10242747B1 (en) 2017-12-28 2017-12-28 Charge loss failure mitigation

Publications (1)

Publication Number Publication Date
CN110010177A true CN110010177A (zh) 2019-07-12

Family

ID=65811917

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811542095.4A Pending CN110010177A (zh) 2017-12-28 2018-12-17 操作存储器的方法

Country Status (2)

Country Link
US (3) US10242747B1 (zh)
CN (1) CN110010177A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447242A (zh) * 2019-08-28 2021-03-05 美光科技公司 对可用电源的改变的响应
CN113628663A (zh) * 2020-05-07 2021-11-09 美光科技公司 计算经优化读取电压

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10242747B1 (en) 2017-12-28 2019-03-26 Micron Technology, Inc. Charge loss failure mitigation
FR3089680B1 (fr) 2018-12-10 2022-12-23 Proton World Int Nv Mémoire à lecture unique
FR3089681B1 (fr) * 2018-12-10 2021-08-06 Proton World Int Nv Mémoire à lecture unique
US11081189B1 (en) 2020-02-25 2021-08-03 Micron Technology, Inc. Charge loss compensation
US11915772B1 (en) * 2022-09-02 2024-02-27 Western Digital Technologies, Inc. Data storage device and method for power on reset and read error handling

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080253217A1 (en) * 2007-04-12 2008-10-16 Andreas Taeuber Method for accessing a memory cell in an integrated circuit, method of determining a set of word line voltage identifiers in an integrated circuit, method for classifying memory cells in an integrated circuit, method for determining a word line voltage for accessing a memory cell in an integrated circuit and integrated circuits
KR20130087737A (ko) * 2012-01-30 2013-08-07 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
CN103384902A (zh) * 2011-01-14 2013-11-06 美光科技公司 用于调整装置内感测电压的方法、装置和系统
US20140016410A1 (en) * 2012-07-10 2014-01-16 Samsung Electronics Co., Ltd. Memory device and method adjusting read voltage according to varying threshold voltage distributions
CN103928055A (zh) * 2013-01-14 2014-07-16 三星电子株式会社 闪速存储器、闪速存储器系统及其操作方法
US20160306693A1 (en) * 2015-04-14 2016-10-20 Phison Electronics Corp. Read voltage level estimating method, memory storage device and memory control circuit unit
CN107170482A (zh) * 2016-03-08 2017-09-15 旺宏电子股份有限公司 存储器读取方法及存储器装置
CN107492391A (zh) * 2016-06-13 2017-12-19 桑迪士克科技有限责任公司 基于单元电流的位线电压

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8904250B2 (en) 2013-02-14 2014-12-02 Micron Technology, Inc. Autorecovery after manufacturing/system integration
US9342401B2 (en) * 2013-09-16 2016-05-17 Sandisk Technologies Inc. Selective in-situ retouching of data in nonvolatile memory
US10242747B1 (en) * 2017-12-28 2019-03-26 Micron Technology, Inc. Charge loss failure mitigation

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080253217A1 (en) * 2007-04-12 2008-10-16 Andreas Taeuber Method for accessing a memory cell in an integrated circuit, method of determining a set of word line voltage identifiers in an integrated circuit, method for classifying memory cells in an integrated circuit, method for determining a word line voltage for accessing a memory cell in an integrated circuit and integrated circuits
CN103384902A (zh) * 2011-01-14 2013-11-06 美光科技公司 用于调整装置内感测电压的方法、装置和系统
KR20130087737A (ko) * 2012-01-30 2013-08-07 삼성전자주식회사 비휘발성 메모리 장치의 데이터 독출 방법
US20140016410A1 (en) * 2012-07-10 2014-01-16 Samsung Electronics Co., Ltd. Memory device and method adjusting read voltage according to varying threshold voltage distributions
CN103928055A (zh) * 2013-01-14 2014-07-16 三星电子株式会社 闪速存储器、闪速存储器系统及其操作方法
US20160306693A1 (en) * 2015-04-14 2016-10-20 Phison Electronics Corp. Read voltage level estimating method, memory storage device and memory control circuit unit
CN107170482A (zh) * 2016-03-08 2017-09-15 旺宏电子股份有限公司 存储器读取方法及存储器装置
CN107492391A (zh) * 2016-06-13 2017-12-19 桑迪士克科技有限责任公司 基于单元电流的位线电压

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112447242A (zh) * 2019-08-28 2021-03-05 美光科技公司 对可用电源的改变的响应
CN113628663A (zh) * 2020-05-07 2021-11-09 美光科技公司 计算经优化读取电压
CN113628663B (zh) * 2020-05-07 2024-04-02 美光科技公司 计算经优化读取电压

Also Published As

Publication number Publication date
US20200312411A1 (en) 2020-10-01
US10242747B1 (en) 2019-03-26
US20190206499A1 (en) 2019-07-04
US10692580B2 (en) 2020-06-23
US11133071B2 (en) 2021-09-28

Similar Documents

Publication Publication Date Title
CN110010177A (zh) 操作存储器的方法
US7474560B2 (en) Non-volatile memory with both single and multiple level cells
US8902657B2 (en) Semiconductor memory device and controller
EP2529375B1 (en) Multibit programming method in a non-volatile memory allowing a number of data state-fails and data recovery method in case of programming fail
CN101128883B (zh) 闪存装置、电子系统及用于编程多级非易失性存储器装置的方法
CN104064219B (zh) 半导体存储装置、控制器、和存储器系统
US9218890B2 (en) Adaptive operation of three dimensional memory
US9092363B2 (en) Selection of data for redundancy calculation in three dimensional nonvolatile memory
US20100074014A1 (en) Data state-based temperature compensation during sensing in non-volatile memory
US20180350446A1 (en) Dynamic Read Table Block Filter
US20100322005A1 (en) Reduced programming pulse width for enhanced channel boosting in non-volatile storage
TWI502593B (zh) 具有分享支持電路之記憶體裝置及系統以及操作該記憶體裝置及系統之方法
WO2013181591A1 (en) Memory cell sensing
CN106920570A (zh) 存储器系统及其操作方法
CN105719698A (zh) 熔丝单元电路、熔丝单元阵列及包括其的存储器件
CN110880346A (zh) 半导体存储装置
US11309039B2 (en) Apparatus for determining a pass voltage of a read operation
CN109524043A (zh) 半导体存储装置
US10014061B1 (en) Methods and apparatus having multiple select gates of different ranges of threshold voltages connected in series with memory cells
CN111341366B (zh) 用于存储器装置的种子操作
US20230325085A1 (en) Apparatus having segmented data lines and methods of their operation

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20190712

WD01 Invention patent application deemed withdrawn after publication