CN112447242A - 对可用电源的改变的响应 - Google Patents

对可用电源的改变的响应 Download PDF

Info

Publication number
CN112447242A
CN112447242A CN202010884705.XA CN202010884705A CN112447242A CN 112447242 A CN112447242 A CN 112447242A CN 202010884705 A CN202010884705 A CN 202010884705A CN 112447242 A CN112447242 A CN 112447242A
Authority
CN
China
Prior art keywords
memory cells
pool
memory
value
threshold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010884705.XA
Other languages
English (en)
Inventor
A·F·特里维迪
T·D·埃万斯
C·L·克里斯滕森
T·O·伊瓦萨基
A·U·利马耶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Micron Technology Inc
Original Assignee
Micron Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Micron Technology Inc filed Critical Micron Technology Inc
Publication of CN112447242A publication Critical patent/CN112447242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
    • G11C11/5628—Programming or writing circuits; Data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/10—Programming or data input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/143—Detection of memory cassette insertion or removal; Continuity checks of supply or ground lines; Detection of supply variations, interruptions or levels ; Switching between alternative supplies
    • G11C5/144—Detection of predetermined disconnection or reduction of power supply, e.g. power down or power standby
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Read Only Memory (AREA)

Abstract

本申请涉及对可用电源的改变的响应。本公开提供操作存储器的方法以及经配置以执行类似方法的设备，所述存储器含有具有第一存储密度的第一存储器单元池和具有大于所述第一存储密度的第二存储密度的第二存储器单元池，所述方法可包含：确定可用电力指示的值是否小于阈值；且响应于确定所述可用电力指示的所述值小于所述阈值：增加所述第一存储器单元池的大小；将所述存储器的写入操作限于所述第一存储器单元池；且推迟将数据从所述第一存储器单元池移动到所述第二存储器单元池。

Description

对可用电源的改变的响应
技术领域
本公开大体上涉及存储器，且确切地说，在一或多个实施例中，本公开涉及响应于可用电源的改变来操作存储器的方法。
背景技术
存储器(例如，存储器装置)通常在计算机或其它电子装置中提供为内部半导体集成 电路装置。存在许多不同类型的存储器，包含随机存取存储器(RAM)、只读存储器(ROM)、动态随机存取存储器(DRAM)、同步动态随机存取存储器(SDRAM)和快闪存储器。
快闪存储器已发展成用于广泛范围的电子应用的广受欢迎的非易失性存储器源。快 闪存储器通常使用允许高存储器密度、高可靠性和低功耗的单晶体管存储器单元。通过对电荷存储结构(例如，浮动栅极或电荷陷阱)或其它物理现象(例如，相变或偏振)进行编程(通常被称为写入)，存储器单元的阈值电压(Vt)的改变决定每一存储器单元的数据状态(例如，数据值)。快闪存储器和其它非易失性存储器的常见用途包含个人计算机、个人 数字助理(PDA)、数码相机、数字媒体播放器、数字记录器、游戏、电气设备、车辆、 无线装置、移动电话和可拆卸式存储器模块，且非易失性存储器的用途在持续扩大。
NAND快闪存储器是常用类型的快闪存储器装置，如此称谓的原因在于布置基本存储器单元配置的逻辑形式。通常，用于NAND快闪存储器的存储器单元阵列布置成使得 阵列中的一行中的每一存储器单元的控制栅极连接在一起以形成存取线，例如字线。阵 列中的列包含在一对选择栅极之间，例如在源极选择晶体管与漏极选择晶体管之间，串 联连接在一起的存储器单元串(常常被称为NAND串)。每一源极选择晶体管可连接到源 极，而每一漏极选择晶体管可连接到数据线，例如列位线。使用存储器单元串与源极之 间和/或存储器单元串与数据线之间的多于一个选择栅极的变型是已知的。
许多使用非易失性存储器的装置在本质上是便携的，且实现独立电源，例如电池。虽然独立电源实现移动性，例如与线连接的电源分离，但独立电源也具有有限量的可用 电力，其可表达为电量。通常需要增加独立电源的可用使用期限来改进其对应装置的移 动性。
发明内容
在一个方面中，本公开涉及一种操作存储器的方法，所述存储器含有具有第一存储 密度的第一存储器单元池和具有大于所述第一存储密度的第二存储密度的第二存储器单元池，所述方法包括：确定用于所述存储器的电源的可用电力指示的值是否小于阈值；响应于确定所述可用电力指示的所述值小于所述阈值：增加所述第一存储器单元池的大小；将所述存储器的写入操作限于所述第一存储器单元池；且推迟将数据从所述第一存 储器单元池移动到所述第二存储器单元池。
在另一方面中，本公开涉及一种操作存储器的方法，所述存储器含有具有第一存储 密度的第一存储器单元池和具有大于所述第一存储密度的第二存储密度的第二存储器单元池，所述方法包括：确定用于所述存储器的电源的可用电力指示的值是否小于阈值 且线连接的电力是否可用于所述电源；响应于确定所述可用电力指示的所述值小于所述 阈值且线连接的电力不可用：增加所述第一存储器单元池的大小；将所述存储器的写入 操作限于所述第一存储器单元池；且推迟将数据从所述第一存储器单元池移动到所述第 二存储器单元池。
在另一方面中，本公开涉及一种设备，其包括：电源；第一控制器，其经配置以从所述电源接收电力，且经配置以接收所述电源的可用电力指示的值；以及存储器，其与 所述第一控制器通信且经配置以从所述电源接收电力，其中所述存储器包括存储器单元 阵列和用于存取所述存储器单元阵列的第二控制器；其中所述设备经配置以：使用第一 存储密度来存取所述存储器单元阵列的第一存储器单元池；使用大于所述第一存储密度 的第二存储密度来存取所述存储器单元阵列的第二存储器单元池；确定所述可用电力指 示的所述值是否小于阈值；且响应于确定所述可用电力指示的所述值小于所述阈值：增 加所述第一存储器单元池的大小；将所述存储器的写入操作限于所述第一存储器单元 池；且推迟将数据从所述第一存储器单元池移动到所述第二存储器单元池。
在另一方面中，本公开涉及一种设备，其包括：电源；第一控制器，其经配置以从所述电源接收电力，且经配置以接收所述电源的可用电力指示的值；以及存储器，其与 所述第一控制器通信且经配置以从所述电源接收电力，其中所述存储器包括存储器单元 阵列和用于存取所述存储器单元阵列的第二控制器；其中所述设备经配置以：使用第一 存储密度来存取所述存储器单元阵列的第一存储器单元池；使用大于所述第一存储密度 的第二存储密度来存取所述存储器单元阵列的第二存储器单元池；确定所述可用电力指 示的所述值是否小于阈值且线连接的电力是否可用于所述电源；且响应于确定所述可用 电力指示的所述值小于所述阈值且所述线连接的电力不可用：增加所述第一存储器单元 池的大小；将所述存储器的写入操作限于所述第一存储器单元池；且推迟将数据从所述 第一存储器单元池移动到所述第二存储器单元池。
附图说明
图1是根据一实施例的作为电子系统的部分与处理器通信的存储器的简化框图。
图2A到2C是如可在参考图1描述的类型的存储器中使用的存储器单元阵列的部分的示意图。
图3是如可在参考图1描述的类型的存储器中使用的存储器单元阵列的一部分的示 意框图。
图4A到4B是展示根据实施例的操作存储器的态样的概念框图。
图5是根据一实施例的操作存储器的方法的流程图。
图6是根据一实施例的操作存储器的方法的流程图。
图7是根据一实施例的操作存储器的方法的流程图，所述方法提供对图5和6的方法的态样的选择。
图8是根据一实施例的操作存储器的方法的流程图，所述方法提供对图7的方法的态样的选择。
具体实施方式
在以下详细描述中，参考附图，所述附图形成本发明的一部分，且其中借助于说明示出特定实施例。在图式中，在若干视图中相同的附图标记始终描述大体上类似的组件。在不脱离本公开的范围的情况下，可以利用其它实施例，并且可以作出结构、逻辑和电 性改变。因此，不应将以下详细描述视为具有限制意义。
举例来说，本文所使用的术语“半导体”可以指材料层、晶圆或衬底，且包含任何基底半导体结构。“半导体”应理解为包含蓝宝石上硅(silicon-on-sapphire；SOS)技术、绝缘体上硅(silicon-on-insulator；SOI)技术、薄膜晶体管(thin film transistor；TFT)技术、 掺杂和未掺杂半导体、由基底半导体结构支撑的外延硅层以及所属领域的技术人员熟知 的其它半导体结构。此外，当在以下描述中参考半导体时，可能已利用先前处理步骤在 基底半导体结构中形成区/接面，且术语半导体可包含含有此类区/接面的下伏层。除非另外根据上下文显而易见，否则如本文所使用的术语导电(conductive)以及其各种相关形式(例如conduct、conductively、conducting、conduction、conductivity等)是指电学上的导电。类似地，除非另外根据上下文显而易见，否则如本文所使用的术语连接(connecting)以及其各种相关形式(例如connect、connected、connection等)是指电连接。
在本文中认识到，即使在值可能意图相等的情况下，工业加工和操作的可变性和精 确度仍可能会导致与其既定值的差异。这些可变性和精确度通常取决于在集成电路装置 的制造和操作中使用的技术。因而，如果值意图相等，那么将那些值视为相等而不考虑其所得值。
各种实施例可通过对指示设备中的独立电源的可用电力的信息作出响应，且修改所 述设备的存储器的操作以促进所述存储器的用电量减少而有助于增加所述独立电源的使用期限。
图1是根据一实施例的呈存储器(例如，存储器装置)100形式的第一设备的简化框图，所述第一设备作为呈电子系统形式的第三设备的部分与呈处理器130形式的第二设 备通信。电子系统的一些实例包含个人计算机、个人数字助理(PDA)、数字相机、数字 媒体播放器、数字记录器、游戏、电气设备、车辆、无线装置、移动电话等。例如存储 器装置100外部的控制器的处理器130可以是存储器控制器或其它外部主机装置。
存储器装置100包含以行和列逻辑地布置的存储器单元阵列104。逻辑行中的存储器单元通常连接到同一存取线(通常被称为字线)，而逻辑列中的存储器单元通常选择性地连接到同一数据线(通常被称为位线)。单个存取线可与多于一个逻辑行的存储器单元相关联，且单个数据线可与多于一个逻辑列相关联。存储器单元阵列104的至少一部分 的存储器单元(图1中未示出)能够被编程为至少两个数据状态中的一个。
提供行解码电路108和列解码电路110以对地址信号进行解码。接收地址信号并对地址信号进行解码，以存取存储器单元阵列104。存储器装置100还包含输入/输出(I/O) 控制电路112，其用以管理命令、地址和数据到存储器装置100的输入以及数据和状态 信息从存储器装置100的输出。地址寄存器114与I/O控制电路112以及行解码电路108 和列解码电路110通信以在解码之前锁存地址信号。命令寄存器124与I/O控制电路112 和控制逻辑116通信以锁存传入命令。
控制器(例如，存储器装置100内部的控制逻辑116)响应于命令而控制对存储器单元阵列104的存取，且产生外部处理器130的状态信息，即，控制逻辑116经配置以对 存储器单元阵列104执行存取操作(例如，读取操作、编程操作和/或擦除操作)。控制逻 辑116可经配置以执行根据实施例的操作存储器的方法。控制逻辑116与行解码电路108 和列解码电路110通信，以响应于地址而控制行解码电路108和列解码电路110。
控制逻辑116还与高速缓冲寄存器118通信。高速缓冲寄存器118锁存如由控制逻辑116引导的传入或传出数据以暂时存储数据，而存储器单元阵列104忙于分别写入或 读取其它数据。在编程操作(例如，写入操作)期间，可将数据从高速缓冲寄存器118传 递到数据寄存器120以传送到存储器单元阵列104；接着可将新数据从I/O控制电路112 锁存于高速缓冲寄存器118中。在读取操作期间，可将数据从高速缓冲寄存器118传递 到I/O控制电路112以输出到外部处理器130；接着可将新数据从数据寄存器120传递 到高速缓冲寄存器118。高速缓冲寄存器118和/或数据寄存器120可形成存储器装置100 的数据缓冲器(例如，页缓冲器)(例如，可形成其一部分)。数据缓冲器可进一步包含感 测装置(图1中未示出)，其用以例如通过感测连接到存储器单元阵列104的存储器单元 的数据线的状态来感测所述存储器单元的数据状态。状态寄存器122可与I/O控制电路 112和控制逻辑116通信，以锁存状态信息以供输出到处理器130。
存储器装置100在控制逻辑116处经由控制链路132从处理器130接收控制信号。控制信号可包含晶片启用CE#、命令锁存启用CLE、地址锁存启用ALE、写入启用WE#、 读取启用RE#和写入保护WP#。取决于存储器装置100的性质，可进一步经由控制链路 132接收额外或替代的控制信号(未示出)。存储器装置100经由多路复用的输入/输出(I/O) 总线134从处理器130接收命令信号(其表示命令)、地址信号(其表示地址)和数据信号(其 表示数据)且经由I/O总线134将数据输出到处理器130。
举例来说，可经由I/O控制电路112处的I/O总线134的输入/输出(I/O)引脚[7:0]接 收命令，且接着可将命令写入到命令寄存器124中。可经由I/O控制电路112处的I/O 总线134的输入/输出(I/O)引脚[7:0]接收地址，且接着可将地址写入到地址寄存器114中。可经由I/O控制电路112处用于8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的 输入/输出(I/O)引脚[15:0]接收数据，且接着可将数据写入到高速缓冲寄存器118中。随 后可将数据写入到数据寄存器120中以用于编程存储器单元阵列104。对于另一实施例， 可省略高速缓冲寄存器118，且可将数据直接写入到数据寄存器120中。还可经由用于 8位装置的输入/输出(I/O)引脚[7:0]或用于16位装置的输入/输出(I/O)引脚[15:0]输出数 据。尽管可参考I/O引脚，但其可包含实现通过外部装置(例如，处理器130)电连接到存 储器装置100的任何导电节点，例如普遍使用的导电垫或导电凸块。
存储器装置100和/或处理器130可从电源136接收电力。电源136可表示用于向存储器装置100和/或处理器130提供电力的电路的任何组合。举例来说，电源136可包含 单独电源(例如，电池)、线连接的电源(例如，台式计算机和服务器中常见的开关模式电 源或对便携式电子装置常见的AC适配器)或两种的组合。通常使用两个或更多个电压供 应节点137从电源136接收电力，所述电压供应节点例如供电电压节点(例如，Vcc或Vccq)和参考电压节点(例如，Vss或Vssq，例如接地或0V)。提供多于两个电压供应节 点137对电源136来说不常见。为简单起见，不描绘将电力从电压供应节点137分配到 存储器装置100和处理器130内的组件。
电源136可经由状态链路135将状态信息提供到处理器130。状态信息可包含电源136的独立电源的可用电力的指示。举例来说，此类状态信息可包含独立电源的电量的 指示、独立电源的剩余使用期限百分比的指示或独立电源的可用操作时间的指示等。状 态信息可进一步包含电源136的线连接的电源是否连接到通电外部电源138的指示，所 述通电外部电源例如电力网(例如AC(交流电)电力线)或其它外部电源(例如外部电池组 或感应式充电装置)。虽然将状态链路135描绘为连接到处理器130，但替代地或另外， 状态链路135可连接到存储器装置100以将状态信息直接提供到存储器装置100。
所属领域的技术人员应了解，可提供额外的电路和信号，且已简化图1的存储器装置100。应认识到，参考图1描述的各种块组件的功能性可能不一定与集成电路装置的 相异组件或组件部分分离。举例来说，集成电路装置的单个组件或组件部分可用于执行 图1的多于一个块组件的功能性。替代地，可组合集成电路装置的一或多个组件或组件 部分，以执行图1的单个块组件的功能性。
此外，尽管根据各种信号的接收和输出的流行惯例而描述特定I/O引脚，但应注意， 可在各种实施例中使用其它I/O引脚(或其它I/O节点结构)的组合或其它数目个I/O引脚 (或其它I/O节点结构)。
图2A是如可例如作为存储器单元阵列104的一部分在参考图1描述的类型的存储器中使用的例如NAND存储器阵列的存储器单元阵列200A的一部分的示意图。存储器 阵列200A包含存取线(例如字线2020到202N)和数据线(例如位线2040到204M)。字线 202可以多对一关系连接到图2A中未示出的全局存取线(例如，全局字线)。对于一些实 施例，存储器阵列200A可形成于半导体上方，所述半导体例如可经导电掺杂以具有例 如p型导电性的导电性类型以例如形成p阱，或具有n型导电性的导电性类型以例如形 成n阱。
存储器阵列200A可以行(每行对应于字线202)和列(每列对应于位线204)布置。每列可包含串联连接的存储器单元(例如，非易失性存储器单元)串，例如NAND串2060到206M中的一个。每一NAND串206可连接(例如，选择性地连接)到共同源极(SRC)216 且可包含存储器单元2080到208N。存储器单元208可表示用于存储数据的非易失性存 储器单元。每一NAND串206中的存储器单元208可串联连接在选择栅极210(例如， 场效应晶体管)与选择栅极212(例如，场效应晶体管)之间，所述选择栅极210例如选择 栅极2100到210M中的一个(例如，其可以是源极选择晶体管，通常被称为选择栅极源极)， 所述选择栅极212例如选择栅极2120到212M中的一个(例如，其可以是漏极选择晶体管， 通常被称为选择栅极漏极)。选择栅极2100到210M可共同地连接到选择线214，例如源 极选择线(SGS)，且选择栅极2120到212M可共同地连接到选择线215，例如漏极选择线 (SGD)。虽然描绘为传统的场效应晶体管，但选择栅极210和212可利用与存储器单元 208类似(例如，相同)的结构。选择栅极210和212可表示串联连接的多个选择栅极， 其中串联的每一选择栅极经配置以接收相同或独立的控制信号。
每一选择栅极210的源极可连接到共同源极216。每一选择栅极210的漏极可连接到对应的NAND串206的存储器单元2080。举例来说，选择栅极2100的漏极可连接到 对应的NAND串2060的存储器单元2080。因此，每一选择栅极210可经配置以选择性 地将对应的NAND串206连接到共同源极216。每一选择栅极210的控制栅极可连接到 选择线214。
每一选择栅极212的漏极可连接到对应的NAND串206的位线204。举例来说，选 择栅极2120的漏极可连接到对应的NAND串2060的位线2040。每一选择栅极212的源 极可连接到对应的NAND串206的存储器单元208N。举例来说，选择栅极2120的源极 可连接到对应的NAND串2060的存储器单元208N。因此，每一选择栅极212可经配置 以将对应的NAND串206选择性地连接到对应的位线204。每一选择栅极212的控制栅 极可连接到选择线215。
图2A中的存储器阵列可能是准二维存储器阵列，且可能具有大体平面结构，例如其中共同源极216、NAND串206和位线204在大体上平行的平面中延伸。替代地，图 2A中的存储器阵列可能是三维存储器阵列，例如其中NAND串206可大体上垂直于含 有共同源极216的平面且垂直于含有位线204的平面延伸，所述位线可大体上平行于含 有共同源极216的平面。
存储器单元208的典型结构包含数据存储结构234(例如，浮动栅极、电荷阱等)和控制栅极236，所述数据存储结构可决定存储器单元的数据状态(例如，经由阈值电压的 改变)，如图2A中所示。数据存储结构234可包含导电结构和介电结构两者，而控制栅 极236通常由一或多种导电材料形成。在一些情况下，存储器单元208可进一步具有经 界定的源极/漏极(例如，源极)230和经界定的源极/漏极(例如，漏极)232。存储器单元 208的控制栅极236连接到(且在一些情况下形成)字线202。
存储器单元208的列可为选择性地连接到给定位线204的NAND串206或多个 NAND串206。存储器单元208的行可为共同地连接到给定字线202的存储器单元208。 存储器单元208的行可(但不必)包含共同地连接到给定字线202的所有存储器单元208。 存储器单元208的行常常可划分成存储器单元208的物理页的一或多个群组，且存储器 单元208的物理页常常包含共同地连接到给定字线202的每一其它存储器单元208。举 例来说，共同地连接到字线202N且选择性地连接到偶数位线204(例如，位线2040、2042、 2044等)的存储器单元208可以是存储器单元208(例如，偶数存储器单元)的一个物理页， 而共同地连接到字线202N且选择性地连接到奇数位线204(例如，位线2041、2043、2045等)的存储器单元208可以是存储器单元208(例如，奇数存储器单元)的另一物理页。尽 管在图2A中未明确地描绘位线2043到2045，但从图中显而易见，存储器单元阵列200A 的位线204可从位线2040连续编号到位线204M。共同地连接到给定字线202的存储器 单元208的其它分组还可界定存储器单元208的物理页。对于某些存储器装置，共同地 连接到给定字线的所有存储器单元可被视为存储器单元的物理页。存储器单元的物理页 (其在一些实施例中仍可为整个行)的在单个读取操作期间被读取或在单个编程操作期间 被编程的部分(例如，存储器单元的上部页或下部页)可被视为存储器单元的逻辑页。存 储器单元块可包含配置成一起被擦除的那些存储器单元，例如连接到字线2020到202N的所有存储器单元(例如，共享共同字线202的所有NAND串206)。除非明确地区分， 否则对存储器单元页的参考在本文中是指存储器单元的逻辑页的存储器单元。
尽管结合NAND闪存论述图2A的实例，但本文中所描述的实施例和概念不限于特定阵列架构或结构，且可包含其它结构(例如，SONOS、相变、铁电等)和其它架构(例如， AND阵列、NOR阵列等)。
图2B是如可作为存储器单元阵列104的一部分在参考图1描述的类型的存储器中使用的存储器单元阵列200B的一部分的另一示意图。图2B中的相同编号元件对应于如 关于图2A提供的描述。图2B提供三维NAND存储器阵列结构的一个实例的额外细节。 三维NAND存储器阵列200B可并入有可包含半导体柱的竖直结构，其中柱的一部分可 充当NAND串206的存储器单元的沟道区。NAND串206可各自通过选择晶体管212(例 如，其可以是漏极选择晶体管，通常被称为选择栅极漏极)选择性地连接到位线2040到 204M，且通过选择晶体管210(例如，其可以是源极选择晶体管，通常被称为选择栅极 源极)选择性地连接到共同源极216。多个NAND串206可选择性地连接到同一位线204。 NAND串206的子集可通过偏置选择线2150到215K而连接到其相应位线204，以选择 性地激活各自在NAND串206与位线204之间的特定选择晶体管212。可通过偏置选择 线214来激活选择晶体管210。每一字线202可连接到存储器阵列200B中的多个存储 器单元行。通过特定字线202共同地彼此连接的存储器单元行可统称为层。
三维NAND存储器阵列200B可形成于外围电路226上方。外围电路226可表示用 于存取存储器阵列200B的各种电路。根据实施例，外围电路226可包含串驱动器(图2B 中未示出)，所述串驱动器连接到存储器阵列200B的字线202且具有晶体管。外围电路 226可包含互补电路元件。举例来说，外围电路226可包含形成于同一半导体衬底上的 n沟道和p沟道晶体管两者，此工艺通常被称为CMOS或互补金属氧化物半导体。尽管 由于集成电路制造和设计的进步，CMOS常常不再利用严格的金属氧化物半导体结构， 但为了方便起见保留CMOS命名。
图2C是如可例如作为存储器单元阵列104的一部分在参考图1描述的类型的存储器中使用的存储器单元阵列200C的一部分的另一示意图。图2C中的相同编号元件对应 于如关于图2A提供的描述。存储器单元阵列200C可包含串联连接的存储器单元串(例 如，NAND串)206、存取线(例如，字线)202、数据线(例如，位线)204、选择线214(例 如，源极选择线)、选择线215(例如，漏极选择线)和源极216，如图2A中所描绘。举 例来说，存储器单元阵列200A的一部分可为存储器单元阵列200C的一部分。图2C描 绘将NAND串206分组成存储器单元块250，例如存储器单元块2500到250L。存储器 单元块250可为可在单个擦除操作中一起被擦除的存储器单元208的分组，有时被称为 擦除块。每一存储器单元块250可包含共同地与单个选择线215(例如选择线2150)相关 联的那些NAND串206。存储器单元块2500的源极216可为与存储器单元块250L的源 极216相同的源极。举例来说，每一存储器单元块2500到250L可选择性地共同连接到 源极216。一个存储器单元块250的存取线202和选择线214及215可分别与存储器单 元块2500到250L中的任何其它存储器单元块的存取线202和选择线214及215没有直 接连接。
数据线2040到204M可连接(例如，选择性地连接)到缓冲器部分240，所述缓冲器部分可以是存储器的数据缓冲器的一部分。缓冲器部分240可对应于存储器平面(例如，存 储器单元块2500到250L的集合)。缓冲器部分240可包含用于感测相应数据线204上指 示的数据值的感测电路(图2C中未示出)。
虽然图2C的存储器单元块250描绘每存储器单元块250仅一个选择线215，但存 储器单元块250可包含共同地与多于一个选择线215相关联的那些NAND串206。举例 来说，存储器单元块2500的选择线2150可对应于图2B的存储器阵列200B的选择线2150， 且图2C的存储器阵列200C的存储器单元块可进一步包含与图2B的选择线2151到215K相关联的那些NAND串206。在具有与多个选择线215相关联的NAND串206的此类 存储器单元块250中，共同地与单个选择线215相关联的那些NAND串206可被称为存 储器单元子块。每一此类存储器单元子块可选择性地连接到响应于其相应选择线215的 缓冲器部分240。
虽然存储器单元块250通常可具有相同物理结构，但一或多个存储器单元块250可以一个存储密度操作，而一或多个其它存储器单元块250可以一或多个不同存储密度操作。存储器的内部控制器(例如，控制逻辑116)可经配置而以多个不同存储密度中的一 个存储密度来存取(例如，编程、读取或验证)存储器单元。举例来说，控制器可经配置 而以SLC存储器单元形式存取一或多个存储器单元块250，且经配置而以QLC存储器 单元形式存取一或多个其它存储器单元块250。指定用于以由控制器使用或可供控制器 使用的各存储密度进行数据存储的存储器单元块250的数目可为可编程的。
图3是如可在参考图1描述的类型的存储器中使用的存储器单元阵列的一部分的示 意框图。存储器单元阵列300可描绘为具有四个存储器平面350(例如，存储器平面3500到3503)，其各自与相应缓冲器部分240通信，所述缓冲器部分可共同形成页缓冲器352。 虽然描绘了四个存储器平面350，但其它数目的存储器平面350可共同地与页缓冲器352 通信。每一存储器平面350描绘为包含L+1个存储器单元块250(例如，存储器单元块 2500到250L)。已知存储器单元块250的其它布置，且存储器单元块250可为多于一个 存储器平面的一部分。
在对存储器进行编程时，存储器单元可被编程为通常被称为单层级单元(SLC)的存 储器单元。SLC可使用单个存储器单元来表示一位数(例如，一位)数据。举例来说，在SLC中，2.5V或更高的Vt可指示经编程存储器单元(例如，表示逻辑0)，而-0.5V或更 低的Vt可指示经擦除存储器单元(例如，表示逻辑1)。此类存储器可以通过包含多层级 单元(MLC)、三层级单元(TLC)、四层级单元(QLC)等或其组合来实现较高水平的存储容 量，其中存储器单元具有使得能够将更多位数的数据存储于每一存储器单元中的多个层 级。举例来说，MLC可经配置以每个由四个Vt范围表示的存储器单元存储两个位数的 数据，TLC可经配置以每个由八个Vt范围表示的存储器单元存储三个位数的数据，QLC 可经配置以每个由十六个Vt范围表示的存储器单元存储四个位数的数据，等等。存储 器单元还可经操作以表示每个存储器单元分数位数的数据。作为实例，各自使用三个 Vt范围的两个存储器单元可一起表示三个位数的数据，或每存储器单元1.5位数的数据。 由单个存储器单元表示的位数可被视为存储器单元的存储密度，其中SLC存储器单元具 有比MLC、TLC、QLC或其它较高存储密度存储器单元更低的存储密度。
一般来说，随着存储密度增加，编程时间增加。因此，通常的情况是具有较低存储密度的存储器单元(例如，被编程为SLC存储器单元的存储器单元)可用作数据高速缓冲 存储器以接收与所接收写入命令相关联的数据，而非将所述数据直接编程到具有较高存 储密度的存储器单元中。此情形可减少用户尝试将数据写入到存储器中可经历的延迟。 在存储器具有可用时间时，此数据可移动到具有较高存储密度的存储器单元以有助于增 加存储器的存储容量。尽管此类数据高速缓冲存储可减少存储器的用户可看见的编程时 间，但数据的后续移动增加存储所述数据的能量需求。
图4A到4B是展示根据实施例的操作存储器的态样的概念框图。确切地说，图4A 到4B可表示存储器单元阵列400中的存储器单元块的分配。尽管以下论述将参考存储 器单元块，但替代地，可使用存储器单元的其它分组，例如存储器单元的逻辑页或存储 器单元的物理页。
在图4A中，存储器单元阵列400可具有第一存储器单元池460，所述第一存储器 单元池具有第一存储密度。举例来说，含有存储器单元阵列400的存储器的控制器可经 配置以将第一存储器单元池460中的存储器单元编程为SLC存储器单元。第一存储密度 可为存储器的控制器经配置以将存储器单元阵列400中的存储器单元编程到的最小存储 密度。
存储器单元阵列400可具有第二存储器单元池462，所述第二存储器单元池具有大于第一存储密度的第二存储密度。举例来说，含有存储器单元阵列400的存储器的控制 器可经配置以将第二存储器单元池462中的存储器单元编程为MLC存储器单元、TLC 存储器单元、QLC存储器单元等。第二存储器单元池462可包含多于一种存储密度的存 储器单元，各存储密度大于第一存储密度。举例来说，存储器单元池462中的一些存储 器单元可被编程为TLC存储器单元，而存储器单元池462中的其它存储器单元可被编程 为QLC存储器单元。
第一存储器单元池460的存储器单元块可用作数据高速缓冲存储器，但第一存储器 单元池460的一些存储器单元块可替代地用于存储需要较高可靠性的数据，其中不意图将所述数据移动到第二存储器单元池462。尽管未明确地描绘，但第一存储器单元池460 可包含不含有数据的存储器单元块(例如，空闲存储器单元块)以及含有有效或过时数据 的存储器单元块。
第二存储器单元池462可具有可用于接收数据的存储器单元块的第一部分464，例如空闲存储器单元块。第二存储器单元池462还可具有含有有效或过时数据的存储器单 元块的第二部分466。
对于各种实施例，可能需要以正常电力模式(例如，默认电力模式)和一不同电力模 式(例如，低电力模式)两者来操作存储器，所述不同电力模式可包含通过重新分配较高存储密度存储器单元池(例如，第二存储器单元池462)中的存储器单元而增加低存储密 度存储器单元池(例如，第一存储器单元池460)。此可包含重新分配第二存储器单元池 462的第一部分464的空闲存储器单元块。图4B可表示存储器单元的此重新分配。
在图4B中，存储器单元阵列400的第一存储器单元池460的大小增加。此大小增 加可通过减小第二存储器单元池462的第一部分464的大小而促进，如图4B中所描绘。 第二存储器单元池462的第二部分466的大小可不改变。然而，在图4B中，由于第二 存储器单元池462的第一部分464的大小减小，例如具有第二存储密度的空闲存储器单 元块的数目减少，因此第二存储器单元池462可通常较小。在退出低电力模式之后，存 储器可试图回到图4A的分配，例如将第一存储器单元池460和第二存储器单元池462 的大小恢复到其先前大小。
图5是根据一实施例的操作存储器的方法的流程图。在570处，可确定用于存储器的电源(例如，独立电源)的可用电力指示的值是否小于阈值(例如，预定阈值)。此确定操作可由存储器外部的控制器(例如，处理器130)或由存储器内部的控制器(例如，控制逻 辑116)执行。对于一些实施例，可确定可用电力指示的值是否小于或等于阈值。
阈值的值可由存储器的用户选择，或可在制造时经选择。阈值可经选择以表示独立 电源的仍足以操作存储器的低电力条件。作为实例，阈值可对应于独立电源的5％剩余使用期限。可使用阈值的其它值。然而，应注意，相对于阈值的较低值，阈值的较高值 可导致存储器的使用期限减少，因为在阈值的较高值的情况下，存储器单元块可经历较 高数目的编程-擦除循环。
如果在570处确定可用电力指示的值不小于(或等于)阈值，那么在584处，存储器可(例如继续)以正常电力模式(例如，默认电力模式)操作。如果在570处确定可用电力指示的值小于(或等于)阈值，那么方法可视情况进行到572。替代地，方法可进行到574。 在此情况下，当确定操作是由存储器外部的控制器执行时，所述控制器可向存储器发出 命令以进入不同电力模式，例如低电力模式。
在572处，可视情况确定线连接的电力是否可用于电源。同样，此确定操作可由存储器外部的控制器(例如，处理器130)或由存储器内部的控制器(例如，控制逻辑116)执行。如果线连接的电力可用，那么即使在570处确定可用电力指示的值小于(或等于)阈 值，在584处存储器仍然可(例如继续)以正常电力模式(例如，默认电力模式)操作。如果 线连接的电力不可用，那么方法可进行到574以进入低电力模式。在此情况下，当确定 操作是由存储器外部的控制器执行时，所述控制器可向存储器发出命令以进入低电力模 式。
在574处，可例如通过减小较高存储密度存储器单元池(例如，第二存储器单元池462)的大小而增加低存储密度存储器单元池(例如，第一存储器单元池460)。减小第二存储器单元池462的大小可对应于减小第二存储器单元池462的第一部分464的大小。低 存储密度存储器单元池可被替代地称作低密度池，而较高存储密度存储器单元池可被替 代地称作高密度池。
增加的幅度可响应于阈值的值而确定。举例来说，增加的幅度(例如，存储器单元块 的数目)可经选择，使得在低存储密度存储器单元池中可用于接收数据的存储器单元的数 目可被编程之前，可用电力将预期用完。以此方式，阈值的较高值可使得增加的幅度更大。增加的幅度可进一步考虑在确定可用电力指示的值是否小于阈值之前低存储密度存储器单元池中可用于接收数据的存储器单元的数目，例如已可用于接收数据的存储器单元的较高数目可使得增加的幅度较小。替代地或另外，增加的幅度可受限，使得较高存 储密度存储器单元池中可用于接收数据的存储器单元的数目在其对应的大小减小之后 能够接收存储到低存储密度存储器单元池中的每一存储器单元的数据，所述数据意图随 后移动到较高存储密度存储器单元池。
在576处，到存储器的写入操作可限于对低存储密度存储器单元池中的存储器单元 进行编程。举例来说，写入操作可限于将存储器单元编程到存储器单元阵列的最低存储密度，例如将存储器单元编程为SLC存储器单元或MLC存储器单元。可禁止对较高存 储密度存储器单元池中的存储器单元进行编程。对于一些实施例，如果低存储密度存储 器单元池中没有存储器单元可用于接收数据，那么存储器可进一步将对低存储密度存储 器单元池中的存储器单元的存取和对较高存储密度存储器单元池中的存储器单元的存 取限于只读。
在578处，可推迟数据管理操作，例如直至线连接的电源可用或独立电源另外指示大于(或等于)所述阈值的阈值。数据管理操作通常为用于改进装置操作和/或可靠性的操作，且可独立于所接收数据的存储或所请求数据的输出。如关于数据高速缓冲存储所提 及的一个数据管理操作可包含当存储器具有可用时间时将数据从较低存储密度的存储 器单元移动到较高存储密度的存储器单元。然而，此数据移动增加存储器的电力需求。 因此，在低电力模式中，可能需要限制(例如停止)此数据移动。
还可推迟其它数据管理操作以进一步减少电力需求。作为另一数据管理操作的实例，存储器可为了大体上使存储器单元的耗损均等而通过在存储器阵列内四处移动数据来执行耗损均衡操作。另一数据管理操作可为内务处理操作，其移除过时数据以便通过 擦除存储器块以供再次使用而释放所述存储器块。其它数据管理操作可包含读取干扰扫 描或用于可靠性问题的固件的扫描。这些操作通常在主机不知道的情况下在后台中执 行，且在一些实施例中，这些操作由存储器自主执行(例如，在没有主机命令的情况下起 始)。对于一些实施例，在578处所有数据管理操作(例如，所有非必需的数据管理操作) 可推迟。
在580处，可确定用于存储器的电源(例如，独立电源)的可用电力指示的值是否大于阈值。对于一些实施例，可确定可用电力指示的值是否大于或等于阈值。如果在580 处确定可用电力指示的值大于(或等于)阈值，那么方法可进行到586。当确定操作是由 存储器外部的控制器执行时，所述控制器可向存储器发出命令以退出低电力模式。如果 在580处确定可用电力指示的值不大于(或等于)阈值，那么方法可返回到576，或可视 情况进行到582。
在582处，可视情况确定线连接的电力是否可用于电源。如果线连接的电力可用，那么即使在580处确定可用电力指示的值不大于(或等于)阈值，方法仍可进行到586。 如果线连接的电力不可用，那么方法可返回到576。
在586处，可移除对于将编程限于低存储密度存储器单元池中的存储器单元的限制。 举例来说，写入操作可再次准许对以较高存储密度操作的存储器单元阵列的一或多个存 储器单元中的存储器单元进行编程，例如对第二存储器单元池462中的存储器单元进行编程。
在588处，可重新开始数据管理操作，例如在578处推迟的那些数据管理操作。重新开始数据管理操作可基于存储器的可用时间，以促进对于存储器的用户的透明度。数 据管理操作可基于所感知或预定义的优先权排队。举例来说，与存储器的可靠性相关的 数据管理操作可优先于用于合并较高存储密度存储器单元中的数据的数据管理操作排 序。重新开始用于合并较高存储密度存储器单元中的数据的数据管理操作可促进较高存 储密度存储器单元池恢复到其在增加低存储密度存储器单元池的大小之前的大小，如参 考图7将论述。方法可进一步返回到570以监测可用电力指示的值。
图6是根据另一实施例的操作存储器的方法的流程图。在671处，可确定是否用于存储器的电源(例如，独立电源)的可用电力指示的值小于阈值(例如，预定阈值)且线连接的电力不可用。此确定操作可由存储器外部的控制器(例如，处理器130)或存储器内部 的控制器(例如，控制逻辑116)执行。对于一些实施例，可确定可用电力指示的值是否 小于或等于阈值。
阈值的值可由存储器的用户选择，或可在制造时经选择。阈值可经选择以表示独立 电源的仍足以操作存储器的低电力条件。作为实例，阈值可对应于独立电源的5％剩余使用期限。可使用阈值的其它值。然而，应注意，相对于阈值的较低值，阈值的较高值 可导致存储器的使用期限减少，因为在阈值的较高值的情况下，存储器单元块可经历较 高数目的编程-擦除循环。
如果在671处确定可用电力指示的值不小于(或等于)阈值或线连接的电力可用，那 么在684处，存储器可(例如继续)以正常电力模式(例如，默认电力模式)操作。如果在671处确定可用电力指示的值小于(或等于)阈值或线连接的电力可用，那么方法可进行 到674。在此情况下，当确定操作是由存储器外部的控制器执行时，所述控制器可向存 储器发出命令以进入不同电力模式，例如低电力模式。
在674处，可例如通过减小较高存储密度存储器单元池(例如，第二存储器单元池462)的大小而增加低存储密度存储器单元池(例如，第一存储器单元池460)。在676处， 到存储器的写入操作可限于对低存储密度存储器单元池中的存储器单元进行编程。举例 来说，写入操作可限于将存储器单元编程到存储器单元阵列的最低存储密度，例如将存 储器单元编程为SLC存储器单元或MLC存储器单元。可禁止对较高存储密度存储器单 元池中的存储器单元进行编程。
在678处，可推迟数据管理操作，例如直至线连接的电源可用或独立电源另外指示大于(或等于)所述阈值的阈值。数据管理操作通常为用于改进装置操作和/或可靠性的操作，且可独立于所接收数据的存储或所请求数据的输出。如关于数据高速缓冲存储所提 及的一个数据管理操作可包含当存储器具有可用时间时将数据从较低存储密度的存储 器单元移动到较高存储密度的存储器单元。然而，此数据移动增加存储器的电力需求。 因此，在低电力模式中，可能需要限制(例如停止)此数据移动。
还可推迟其它数据管理操作以进一步减少电力需求。作为另一数据管理操作的实例，存储器可为了大体上使存储器单元的耗损均等而通过在存储器阵列内四处移动数据来执行耗损均衡操作。另一数据管理操作可为内务处理操作，其移除过时数据以便通过 擦除存储器块以供再次使用而释放所述存储器块。其它数据管理操作可包含读取干扰扫 描或用于可靠性问题的固件的扫描。这些操作通常在主机不知道的情况下在后台中执 行，且在一些实施例中，这些操作由存储器自主执行(例如，在没有主机命令的情况下起 始)。对于一些实施例，在678处所有数据管理操作(例如，非必需的数据管理操作)可推 迟。
在681处，可确定是否用于存储器的电源(例如，独立电源)的可用电力指示的值大于(或等于)阈值或线连接的电力可用。如果在681处确定可用电力指示的值大于(或等于)阈值或线连接的电力可用，那么方法可进行到686。当确定操作是由存储器外部的控制 器执行时，所述控制器可向存储器发出命令以退出低电力模式。如果在681处确定可用 电力指示的值不大于(或等于)阈值且线连接的电力不可用，那么方法可返回到676。
在686处，可移除对于将编程限于低存储密度存储器单元池中的存储器单元的限制。 举例来说，写入操作可再次准许对以较高存储密度操作的存储器单元阵列的一或多个存 储器单元中的存储器单元进行编程，例如对第二存储器单元池462中的存储器单元进行编程。
在688处，可重新开始数据管理操作，例如在678处推迟的那些数据管理操作。重新开始数据管理操作可基于存储器的可用时间，以促进对于存储器的用户的透明度。数 据管理操作可基于所感知或预定义的优先权排队。举例来说，与存储器的可靠性相关的 数据管理操作可优先于用于合并较高存储密度存储器单元中的数据的数据管理操作排 序。重新开始用于合并较高存储密度存储器单元中的数据的数据管理操作可促进较高存 储密度存储器单元池恢复到其在增加低存储密度存储器单元池的大小之前的大小，如参 考图7将论述。方法可进一步返回到671以监测可用电力指示。
图7是根据一实施例的操作存储器的方法的流程图，所述方法提供对图5和6的方法的态样的选择。确切地说，图7提供关于在图5的588处和/或在图6的688处重新开 始数据管理操作的额外细节。
在790处，存储器可重新开始将数据从较低存储密度的存储器单元(例如，第一存储 器单元池460中的存储器单元)移动到较高存储密度的存储器单元(例如，第二存储器单元池462中的存储器单元)。随着数据移动，第一存储器单元池460中的存储器单元(例 如，存储器单元块)可变空闲。随后在792处，可将此类空闲存储器单元(例如，空闲存 储器单元块)分配到第二存储器单元池462以增加第二存储器单元池462的大小，例如以 将第二存储器单元池462恢复到其在增加第一存储器单元池460的大小之前的大小。应 注意，在退出低电力模式时，空闲存储器单元(例如，空闲存储器单元块)可保持在第一 存储器单元池460中。举例来说，第一存储器单元池460中可用于接收数据的存储器单 元块在低电力模式期间可能尚未被编程。可将此类空闲存储器单元分配到第二存储器单 元池462而无需移动数据。
在794处，还可重新开始其它数据管理操作。尽管描绘794在790之后，但替代地 或另外，视可分配到特定数据管理操作的任何优先权而定，此类其它数据管理操作可在 790之前执行或与790同时执行，对于一些实施例，其它数据管理操作可延迟，直至在 790处，在低电力模式中存储到较低存储密度的存储器单元中的所有有效数据都移动到 较高存储密度的存储器单元。
图8是根据一实施例的操作存储器的方法的流程图，所述方法提供对图7的方法的态样的选择。确切地说，图8提供关于响应于从第一存储器单元池460中的存储器单元 移动数据而增加第二存储器单元池462的大小的过程的额外细节。
在801处，有效数据可从较低存储密度的存储器单元块(例如，第一存储器单元池460中的存储器单元)移动到较高存储密度的存储器单元块(例如，第二存储器单元池462中的存储器单元)。在803处，在移动有效数据之后，可擦除较低存储密度的所述存储器 单元块。
在805处，可确定第二存储器单元池462的大小是否已恢复到所要大小。如果第二存储器单元池462的大小尚未恢复到其所要大小，那么方法可进行到807。如果第二存 储器单元池462的大小已恢复到其所要大小，那么方法可进行到809。
在807处，可将经擦除的存储器单元块分配到第二存储器单元池462。在809处， 可确定是否存在要从第一存储器单元池460中的存储器单元移动的额外有效数据。如果 不存在要移动的额外有效数据，那么方法可在811处结束。如果存在要移动的额外有效 数据，那么方法可返回到801以对其对应的存储器单元块(例如，第一存储器单元池460 中的不同或下一存储器单元块)重复所述过程。
结论
尽管本文中已说明且描述特定实施例，但所属领域的一般技术人员将了解，预计实 现相同目的的任何布置可以取代所展示的特定实施例。所属领域的一般技术人员将清楚 实施例的许多调适。因此，本申请意图涵盖实施例的任何调适或变型。

Claims (25)

1.一种操作存储器的方法，所述存储器含有具有第一存储密度的第一存储器单元池和具有大于所述第一存储密度的第二存储密度的第二存储器单元池，所述方法包括：
确定用于所述存储器的电源的可用电力指示的值是否小于阈值；
响应于确定所述可用电力指示的所述值小于所述阈值：
增加所述第一存储器单元池的大小；
将所述存储器的写入操作限于所述第一存储器单元池；且
推迟将数据从所述第一存储器单元池移动到所述第二存储器单元池。
2.根据权利要求1所述的方法，其中确定所述可用电力指示的所述值是否小于所述阈值包括确定所述可用电力指示的所述值是否小于或等于所述阈值。
3.根据权利要求1所述的方法，其中将所述存储器的写入操作限于所述第一存储器单元池包括禁止到所述第二存储器单元池的所述存储器的写入操作。
4.根据权利要求1所述的方法，其中推迟将数据从所述第一存储器单元池移动到所述第二存储器单元池包括禁止将数据从所述第一存储器单元池移动到所述第二存储器单元池。
5.根据权利要求1所述的方法，其中增加所述第一存储器单元池的所述大小包括以响应于所述阈值的值所选择的幅度增加所述第一存储器单元池的所述大小。
6.根据权利要求1所述的方法，其中增加所述第一存储器单元池的所述大小包括将所述第二存储器单元池中的存储器单元重新分配到所述第一存储器单元池。
7.根据权利要求6所述的方法，其进一步包括限制所述第二存储器单元池中待进行重新分配的存储器单元的数目，使得所述第二存储器单元池保留可用于在编程后从重新分配到所述第一存储器单元池的所述数目个存储器单元接收所有数据的足够存储器单元。
8.根据权利要求1所述的方法，其进一步包括：
进一步响应于确定所述可用电力指示的所述值小于所述阈值：
监测所述可用电力指示的所述值以确定所述可用电力指示的所述值是否变得大于所述阈值；且
响应于确定所述可用电力指示的所述值变得大于所述阈值：
允许到所述第二存储器单元池的所述存储器的写入操作；且
准许将数据从所述第一存储器单元池移动到所述第二存储器单元池。
9.根据权利要求8所述的方法，其中监测所述可用电力指示的所述值以确定所述可用电力指示的所述值是否变得大于所述阈值包括监测所述可用电力指示的所述值以确定所述可用电力指示的所述值是否变得大于或等于所述阈值。
10.根据权利要求8所述的方法，其进一步包括响应于确定所述可用电力指示的所述值变得大于所述阈值而增加所述第二存储器单元池的大小。
11.根据权利要求10所述的方法，其中增加所述第二存储器单元池的所述大小包括：
将有效数据从所述第一存储器单元池中的存储器单元块移动到所述第二存储器单元池中的存储器单元块；
擦除所述第一存储器单元池中的所述存储器单元块；以及
将所述第一存储器单元池中的所述经擦除存储器单元块分配到所述第二存储器单元池。
12.根据权利要求1所述的方法，其中确定所述可用电力指示的所述值是否小于所述阈值进一步包括确定所述可用电力指示的所述值是否小于所述阈值且确定线连接的电力是否可用。
13.根据权利要求12所述的方法，其中响应于确定所述可用电力指示的所述值小于所述阈值而增加所述第一存储器单元池的所述大小、限制到所述第一存储器单元池的所述存储器的写入操作且推迟将数据从所述第一存储器单元池移动到所述第二存储器单元池包括：响应于确定所述可用电力指示的所述值小于所述阈值且确定所述线连接的电力不可用，增加所述第一存储器单元池的所述大小，限制到所述第一存储器单元池的所述存储器的写入操作，且推迟将数据从所述第一存储器单元池移动到所述第二存储器单元池。
14.根据权利要求13所述的方法，其进一步包括：
进一步响应于确定所述可用电力指示的所述值小于所述阈值且确定所述线连接的电力不可用：
监测所述可用电力指示的所述值以确定是否所述可用电力指示的所述值变得大于所述阈值或所述线连接的电力可用；且
响应于确定所述可用电力指示的所述值变得大于所述阈值或确定所述线连接的电力可用：
允许到所述第二存储器单元池的所述存储器的写入操作；且
准许将数据从所述第一存储器单元池移动到所述第二存储器单元池。
15.一种操作存储器的方法，所述存储器含有具有第一存储密度的第一存储器单元池和具有大于所述第一存储密度的第二存储密度的第二存储器单元池，所述方法包括：确定用于所述存储器的电源的可用电力指示的值是否小于阈值且线连接的电力是否可用于所述电源；
响应于确定所述可用电力指示的所述值小于所述阈值且线连接的电力不可用：
增加所述第一存储器单元池的大小；
将所述存储器的写入操作限于所述第一存储器单元池；且
推迟将数据从所述第一存储器单元池移动到所述第二存储器单元池。
16.根据权利要求15所述的方法，其中确定所述可用电力指示的所述值是否小于所述阈值包括确定所述可用电力指示的所述值是否小于或等于所述阈值。
17.根据权利要求15所述的方法，其进一步包括：
进一步响应于确定所述可用电力指示的所述值小于所述阈值且线连接的电力不可用：
监测所述可用电力指示的所述值以确定是否所述可用电力指示的所述值变得大于所述阈值或线连接的电力变得可用于所述电源；且
响应于确定所述可用电力指示的所述值变得大于所述阈值或确定所述线连接的电力变得可用：
允许到所述第二存储器单元池的所述存储器的写入操作；且
准许将数据从所述第一存储器单元池移动到所述第二存储器单元池。
18.根据权利要求17所述的方法，其中监测所述可用电力指示的所述值以确定所述可用电力指示的所述值是否变得大于所述阈值包括监测所述可用电力指示的所述值以确定所述可用电力指示的所述值是否变得大于或等于所述阈值。
19.根据权利要求17所述的方法，其进一步包括响应于确定所述可用电力指示的所述值变得大于所述阈值或确定所述线连接的电力变得可用而增加所述第二存储器单元池的大小。
20.根据权利要求19所述的方法，其中增加所述第二存储器单元池的所述大小包括将所述第二存储器单元池的所述大小恢复到其在增加所述第一存储器单元池的所述大小之前的大小。
21.一种设备，其包括：
电源；
第一控制器，其经配置以从所述电源接收电力，且经配置以接收所述电源的可用电力指示的值；以及
存储器，其与所述第一控制器通信且经配置以从所述电源接收电力，其中所述存储器包括存储器单元阵列和用于存取所述存储器单元阵列的第二控制器；
其中所述设备经配置以：
使用第一存储密度来存取所述存储器单元阵列的第一存储器单元池；
使用大于所述第一存储密度的第二存储密度来存取所述存储器单元阵列的第二存储器单元池；
确定所述可用电力指示的所述值是否小于阈值；且
响应于确定所述可用电力指示的所述值小于所述阈值：
增加所述第一存储器单元池的大小；
将所述存储器的写入操作限于所述第一存储器单元池；且
推迟将数据从所述第一存储器单元池移动到所述第二存储器单元池。
22.根据权利要求21所述的设备，其中所述设备经配置以使用所述第一存储密度来存取所述存储器单元阵列的所述第一存储器单元池且使用所述第二存储密度来存取所述存储器单元阵列的所述第二存储器单元池包括所述第二控制器经配置以使用所述第一存储密度来存取所述存储器单元阵列的所述第一存储器单元池且使用所述第二存储密度来存取所述存储器单元阵列的所述第二存储器单元池。
23.根据权利要求21所述的设备，其中所述设备经配置以确定所述可用电力指示的所述值是否小于所述阈值包括所述第一控制器经配置以确定所述可用电力指示的所述值是否小于所述阈值。
24.根据权利要求21所述的设备，其中所述设备经配置以增加所述第一存储器单元池的所述大小包括所述设备经配置以将所述第二存储器单元池中的存储器单元重新分配到所述第一存储器单元池。
25.一种设备，其包括：
电源；
第一控制器，其经配置以从所述电源接收电力，且经配置以接收所述电源的可用电力指示的值；以及
存储器，其与所述第一控制器通信且经配置以从所述电源接收电力，其中所述存储器包括存储器单元阵列和用于存取所述存储器单元阵列的第二控制器；
其中所述设备经配置以：
使用第一存储密度来存取所述存储器单元阵列的第一存储器单元池；
使用大于所述第一存储密度的第二存储密度来存取所述存储器单元阵列的第二存储器单元池；
确定所述可用电力指示的所述值是否小于阈值且线连接的电力是否可用于所述电源；且
响应于确定所述可用电力指示的所述值小于所述阈值且所述线连接的电力不可用：
增加所述第一存储器单元池的大小；
将所述存储器的写入操作限于所述第一存储器单元池；且
推迟将数据从所述第一存储器单元池移动到所述第二存储器单元池。
CN202010884705.XA 2019-08-28 2020-08-28 对可用电源的改变的响应 Pending CN112447242A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US16/553,241 2019-08-28
US16/553,241 US10950313B1 (en) 2019-08-28 2019-08-28 Responding to changes in available power supply

Publications (1)

Publication Number Publication Date
CN112447242A true CN112447242A (zh) 2021-03-05

Family

ID=74680031

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010884705.XA Pending CN112447242A (zh) 2019-08-28 2020-08-28 对可用电源的改变的响应

Country Status (2)

Country Link
US (2) US10950313B1 (zh)
CN (1) CN112447242A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11843939B2 (en) * 2020-12-16 2023-12-12 Itron, Inc. Secure messaging for outage events

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030002382A1 (en) * 2001-06-29 2003-01-02 Sudarshan Kumar Low power precharge scheme for memory bit lines
US20060146585A1 (en) * 2005-01-05 2006-07-06 Texas Instruments Inc. Low power low area precharge technique for a content addressable memory
US20120131145A1 (en) * 2010-11-18 2012-05-24 Qualcomm Innovation Center, Inc. Power based content modification, transmission, and caching
CN103444050A (zh) * 2011-03-25 2013-12-11 京瓷株式会社 电力管理系统以及电力管理方法
US20140068310A1 (en) * 2012-08-28 2014-03-06 Andrew T. Sultenfuss Systems and methods for implementing persistent battery shutdown for information handling systems
CN104137081A (zh) * 2012-02-13 2014-11-05 国际商业机器公司 偏移在先的高等待时间操作的存储器重排序队列
US8891301B1 (en) * 2013-10-24 2014-11-18 Sandisk Technologies Inc. Power drop protection for a data storage device
US20140375348A1 (en) * 2013-06-20 2014-12-25 Micron Technology, Inc. Short-checking methods
CN105138287A (zh) * 2012-07-22 2015-12-09 北京忆恒创源科技有限公司 存储设备、中断控制方法以及供电时间测量方法
CN109599138A (zh) * 2017-10-02 2019-04-09 美光科技公司 用于存储器装置存取或操作的可变调制方案
CN110010177A (zh) * 2017-12-28 2019-07-12 美光科技公司 操作存储器的方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6845053B2 (en) 2002-11-15 2005-01-18 Micron Technology, Inc. Power throughput adjustment in flash memory
US7068150B2 (en) * 2003-02-25 2006-06-27 International Business Machines Corporation UPS signaling state
US7836339B2 (en) * 2003-03-31 2010-11-16 Intel Corporation Computer memory power backup
JP3973597B2 (ja) * 2003-05-14 2007-09-12 株式会社ソニー・コンピュータエンタテインメント プリフェッチ命令制御方法、プリフェッチ命令制御装置、キャッシュメモリ制御装置、オブジェクトコードの生成方法および装置
US7725653B2 (en) * 2006-06-29 2010-05-25 Emc Corporation Method for enabling a memory as a function of estimated power source capacity
US20120108224A1 (en) * 2009-01-09 2012-05-03 Qualcomm Incorporated Using quality of service to control hardware for low battery scenarios
US8285936B2 (en) * 2009-10-20 2012-10-09 The Regents Of The University Of Michigan Cache memory with power saving state
US8886911B2 (en) 2011-05-31 2014-11-11 Micron Technology, Inc. Dynamic memory cache size adjustment in a memory device
US9489149B2 (en) * 2014-06-16 2016-11-08 Netapp, Inc. Methods and systems for using a write cache in a storage system
US10254985B2 (en) * 2016-03-15 2019-04-09 Western Digital Technologies, Inc. Power management of storage devices
US10152393B2 (en) * 2016-08-28 2018-12-11 Microsoft Technology Licensing, Llc Out-of-band data recovery in computing systems
US10503241B2 (en) 2017-05-16 2019-12-10 Micron Technology, Inc. Providing energy information to memory

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030002382A1 (en) * 2001-06-29 2003-01-02 Sudarshan Kumar Low power precharge scheme for memory bit lines
US20060146585A1 (en) * 2005-01-05 2006-07-06 Texas Instruments Inc. Low power low area precharge technique for a content addressable memory
US20120131145A1 (en) * 2010-11-18 2012-05-24 Qualcomm Innovation Center, Inc. Power based content modification, transmission, and caching
CN103444050A (zh) * 2011-03-25 2013-12-11 京瓷株式会社 电力管理系统以及电力管理方法
CN104137081A (zh) * 2012-02-13 2014-11-05 国际商业机器公司 偏移在先的高等待时间操作的存储器重排序队列
CN105138287A (zh) * 2012-07-22 2015-12-09 北京忆恒创源科技有限公司 存储设备、中断控制方法以及供电时间测量方法
US20140068310A1 (en) * 2012-08-28 2014-03-06 Andrew T. Sultenfuss Systems and methods for implementing persistent battery shutdown for information handling systems
US20140375348A1 (en) * 2013-06-20 2014-12-25 Micron Technology, Inc. Short-checking methods
US8891301B1 (en) * 2013-10-24 2014-11-18 Sandisk Technologies Inc. Power drop protection for a data storage device
CN109599138A (zh) * 2017-10-02 2019-04-09 美光科技公司 用于存储器装置存取或操作的可变调制方案
CN110010177A (zh) * 2017-12-28 2019-07-12 美光科技公司 操作存储器的方法

Also Published As

Publication number Publication date
US20210065820A1 (en) 2021-03-04
US11676668B2 (en) 2023-06-13
US10950313B1 (en) 2021-03-16
US20210202017A1 (en) 2021-07-01

Similar Documents

Publication Publication Date Title
US10490279B2 (en) Erasable block segmentation for memory
US9256530B2 (en) Nonvolatile memory device and sub-block managing method thereof
KR102301772B1 (ko) 불휘발성 메모리 장치를 포함하는 저장 장치 및 그것의 가비지 컬렉션 방법
US7949821B2 (en) Method of storing data on a flash memory device
US8990483B2 (en) Nonvolatile memory device, memory system, and program method therof
KR102274276B1 (ko) 부분 페이지 메모리 동작
US9153325B2 (en) Semiconductor storage device and controller
US10777239B2 (en) Semiconductor storage device and memory system
KR20100010746A (ko) 읽기 전압 레벨이 설정가능한 플래시 메모리 시스템 및읽기 전압 레벨의 설정방법
US11513703B2 (en) Apparatus for managing data storage among groups of memory cells of multiple reliability ranks
US11676668B2 (en) Responding to changes in available power supply
US11538535B2 (en) Apparatus for rapid data destruction
CN114694733A (zh) 分裂栅极存储器单元
CN116129965A (zh) 用于改善保留性能的半导体器件及其操作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination