KR20120068192A - 플래시 메모리 장치 및 그 동작 방법 - Google Patents

플래시 메모리 장치 및 그 동작 방법 Download PDF

Info

Publication number
KR20120068192A
KR20120068192A KR1020100129698A KR20100129698A KR20120068192A KR 20120068192 A KR20120068192 A KR 20120068192A KR 1020100129698 A KR1020100129698 A KR 1020100129698A KR 20100129698 A KR20100129698 A KR 20100129698A KR 20120068192 A KR20120068192 A KR 20120068192A
Authority
KR
South Korea
Prior art keywords
plane
block address
address
block
command
Prior art date
Application number
KR1020100129698A
Other languages
English (en)
Inventor
강원경
Original Assignee
에스케이하이닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스케이하이닉스 주식회사 filed Critical 에스케이하이닉스 주식회사
Priority to KR1020100129698A priority Critical patent/KR20120068192A/ko
Priority to US13/111,686 priority patent/US20120155175A1/en
Publication of KR20120068192A publication Critical patent/KR20120068192A/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port

Abstract

플래시 메모리 장치 및 그 동작 방법이 개시된다. 플래시 메모리 장치의 동작 방법은, 제 1 플레인에 대응되는 제 1 커맨드와 제 1 어드레스를 로딩하는 단계, 제 2 플레인에 대응되는 제 2 커맨드와 제 2 어드레스를 로딩하는 단계 및 상기 로딩된 제 1 커맨드와 제 1 어드레스를 이용하여 상기 제 1 플레인에 대한 동작을 수행하고, 상기 로딩된 제 2 커맨드와 제 2 어드레스를 이용하여 상기 제 2 플레인에 대한 동작을 수행하는 단계를 포함하고, 상기 제 1 어드레스는 상기 제 1 플레인 내의 블록을 선택하기 위한 제 1 블록 어드레스를 포함하고, 상기 제 2 어드레스는 상기 제 2 플레인 내의 블록을 선택하기 위한 제 2 블록 어드레스를 포함한다.

Description

플래시 메모리 장치 및 그 동작 방법{FLASH MEMORY DEVICE AND OPERATING METHOD THEREOF}
본 발명은 멀티 플레인 동작을 수행하는 플래시 메모리 장치 및 그 동작 방법에 관한 것이다.
반도체 메모리 장치는 전원 공급의 중단시에 데이터가 보존되는지 여부에 따라 휘발성 메모리(volatile memory)와 비휘발성 메모리(non-volatile memory)로 구분된다. 플래시 메모리(Flash Memory)는 비휘발성 메모리로서, 데이터의 기록 및 삭제가 자유로운 램(RAM)의 장점과 전원의 공급 없이도 저장된 데이터를 보존할 수 있는 롬(ROM)의 장점을 동시에 지니고 있어 최근 PDA, 스마트폰, 디지털 카메라 등 수많은 디지털 기기의 저장 매체로 널리 사용되고 있다.
이러한 플래시 메모리에서는 다른 메모리 장치와 달리, 이전에 기록된 데이터의 변경을 위해 일정 단위 메모리 셀들의 전기적 소거(Erase) 및 재기록 과정이 필요하다. 즉, 초기 상태에서 어떤 메모리 셀에 데이터를 기록한 후에 이를 변경하기 위해서는 해당 메모리 셀을 포함하는 일정량의 메모리 셀들을 전기적 소거를 통해 재초기화한 후 변경된 내용을 재기록해야 한다. 이렇게 한 번에 전기적 소거가 가능한 메모리 셀들의 단위를 블록(Block)이라고 하고, 데이터의 기록, 즉 프로그램(Program)이 가능한 메모리 셀들의 단위를 페이지(Page)라고 한다. 일반적으로 하나의 블록은 32개 또는 64개의 페이지를 포함한다.
예전에는 플래시 메모리의 모든 블록들이 하나의 플레인(Single Plane) 상에 배치되었으나, 최근에는 2 이상의 플레인 상에 블록들이 균등하게 분산 배치되어 있고, 각 플레인 당 하나씩의 블록 또는 페이지를 선택하여 동시에 전기적 소거(Erase) 또는 프로그램(Program)/리드(Read) 동작을 수행할 수 있다. 이를 멀티 플레인 동작(Multi Plane Operation)이라고 한다.
그런데, 종래 기술에 의한 플래시 메모리의 경우 여러 플레인에서 서로 같은 블록 어드레스를 가지는 블록 상에서만 멀티 플레인 동작이 가능하다. 따라서 하나의 플레인에만 배드 블록(Bad block)이 발생한 경우라도, 해당 블록 어드레스에 대해서는 멀티 플레인 동작을 수행할 수 없어, 다른 플레인의 블록까지 모두 배드 블록으로 처리하거나 싱글-플레인 동작으로 전환시켜야만 한다. 이는 플래시 메모리의 전체 성능(Performance)을 저하시키고, 가상의 배드 블록이 증가하여 메모리의 수명이 짧아지게 되는 문제점이 있다.
본 발명은 상기한 문제점을 해결하기 위해 제안된 것으로, 서로 다른 블록 어드레스 간에도 멀티 플레인 동작이 가능하도록 하는 플래시 메모리 장치 및 그 동작 방법을 제공하는 것을 목적으로 한다.
이러한 목적을 달성하기 위한 본 발명에 의한 플래시 메모리 장치의 동작 방법은, 제 1 플레인에 대응되는 제 1 커맨드와 제 1 어드레스를 로딩하는 단계, 제 2 플레인에 대응되는 제 2 커맨드와 제 2 어드레스를 로딩하는 단계 및 로딩된 상기 제 1 커맨드와 상기 제 1 어드레스를 이용하여 상기 제 1 플레인에 대한 동작을 수행하고, 로딩된 상기 제 2 커맨드와 상기 제 2 어드레스를 이용하여 상기 제 2 플레인에 대한 동작을 수행하는 단계를 포함하고, 상기 제 1 어드레스는 상기 제 1 플레인 내의 블록을 선택하기 위한 제 1 블록 어드레스를 포함하고, 상기 제 2 어드레스는 상기 제 2 플레인 내의 블록을 선택하기 위한 제 2 블록 어드레스를 포함한다.
프로그램 동작의 경우, 본 발명에 의한 플래시 메모리 장치의 동작 방법은, 제 1 플레인에 대응되는 제 1 프로그램 커맨드 및 상기 제 1 플레인 내의 블록을 선택하기 위한 제 1 블록 어드레스를 로딩하는 단계, 상기 제 1 플레인의 페이지 버퍼에 제 1 데이터를 로딩하는 단계, 제 2 플레인에 대응되는 제 2 프로그램 커맨드 및 상기 제 2 플레인 내의 블록을 선택하기 위한 제 2 블록 어드레스를 로딩하는 단계, 상기 제 2 플레인의 페이지 버퍼에 제 2 데이터를 로딩하는 단계 및 로딩된 상기 제 1 프로그램 커맨드와 상기 제 1 블록 어드레스를 이용하여 상기 제 1 블록 어드레스에 의해 선택된 블록에 로딩된 상기 제 1 데이터를 프로그램하고, 로딩된 상기 제 2 프로그램 커맨드와 상기 제 2 블록 어드레스를 이용하여 상기 제 2 블록 어드레스에 의해 선택된 블록에 로딩된 상기 제 2 데이터를 프로그램하는 단계를 포함한다.
상기 제 1 커맨드와 상기 제 2 커맨드는 각각 상기 제 1 플레인과 상기 제 2 플레인에서 동일한 동작을 수행하도록 하는 커맨드 세트이고, 상기 제 1 블록 어드레스와 상기 제 2 블록 어드레스는 서로 다를 수 있다.
본 발명에 의한 플래시 메모리 장치는, 다수의 메모리 블록을 포함하는 제 1 플레인과 제 2 플레인, 상기 제 1 플레인과 상기 제 2 플레인에 각각 대응되는 제 1 커맨드와 제 2 커맨드가 로딩되는 커맨드 제어부 및 상기 제 1 플레인과 상기 제 2 플레인에 각각 또는 공통으로 인가되는 어드레스가 로딩되는 어드레스 제어부를 포함하고, 상기 어드레스 제어부는 상기 제 1 플레인 내의 블록을 선택하기 위한 제 1 블록 어드레스가 로딩되는 제 1 블록 어드레스 저장부 및 상기 제 2 플레인 내의 블록을 선택하기 위한 제 2 블록 어드레스가 로딩되는 제 2 블록 어드레스 저장부를 포함한다.
본 발명에 의하면, 다수의 플레인에 각각 대응하는 블록 어드레스를 별도로 로딩하여 저장하는 방식을 사용함으로써, 서로 다른 블록 어드레스 간에도 멀티 플레인 동작이 수행되도록 하고, 이를 통해 플래시 메모리 장치의 성능을 향상시킬 수 있다.
또한, 플래시 메모리의 사용 중 하나의 플레인에 배드 블록이 발생하였더라도 다른 플레인의 동일 블록 어드레스에 대해서는 배드 블록 처리를 하지 않음으로써, 가상의 배드 블록이 증가하는 것을 막아 메모리의 수명 단축을 방지할 수 있다.
도 1a는 본 발명에 의한 플래시 메모리 장치의 동작 방법의 일 실시예 순서도.
도 1b는 본 발명에 의한 플래시 메모리 장치의 프로그램 동작 방법의 일 실시예 순서도.
도 2는 본 발명에 의한 플래시 메모리 장치의 일 실시예 구성도.
도 3은 도 2의 플래시 메모리 장치에서 프로그램 동작이 수행되는 타이밍도.
도 4는 도 2의 플래시 메모리 장치에서 서로 다른 블록 어드레스 간에 멀티 플레인 동작이 수행되는 것을 나타낸 도면.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있도록 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부 도면을 참조하여 설명하기로 한다.
도 1a는 본 발명에 의한 플래시 메모리 장치의 동작 방법의 일 실시예 순서도이고, 도 1b는 본 발명에 의한 플래시 메모리 장치의 프로그램 동작 방법의 일 실시예 순서도이다.
도 1a를 참조하면, 본 발명에 의한 플래시 메모리 장치의 동작 방법은, 제 1 플레인에 대응되는 제 1 커맨드와 제 1 어드레스를 로딩하는 단계(S101), 제 2 플레인에 대응되는 제 2 커맨드와 제 2 어드레스를 로딩하는 단계(S103), 제 1 플레인의 제 1 어드레스에서 제 1 커맨드 동작을 수행하는 단계(S105) 및 제 2 플레인의 제 2 어드레스에서 제 2 커맨드 동작을 수행하는 단계(S107)를 포함한다. 제 1 커맨드 동작 수행 단계(S105)와 제 2 커맨드 동작 수행 단계(S107)는 동시에 수행될 수 있다.
여기에서 제 1 커맨드와 제 2 커맨드는 동일한 종류의 커맨드 세트이며, 각각 제 1 플레인과 제 2 플레인에서 동일한 동작을 수행하도록 할 수 있다.
또한, 제 1 어드레스는 제 1 플레인 내의 블록을 선택하기 위한 제 1 블록 어드레스를 포함하고, 제 2 어드레스는 제 2 플레인 내의 블록을 선택하기 위한 제 2 블록 어드레스를 포함한다.
도 1b를 참조하면, 본 발명에 의한 플래시 메모리 장치의 프로그램 동작 방법은, 제 1 플레인에 대응되는 제 1 프로그램 커맨드와 제 1 블록 어드레스를 로딩하는 단계(S111), 제 1 플레인의 페이지 버퍼에 제 1 데이터를 로딩하는 단계(S113), 제 2 플레인에 대응되는 제 2 프로그램 커맨드와 제 2 블록 어드레스를 로딩하는 단계(S115), 제 2 플레인의 페이지 버퍼에 제 2 데이터를 로딩하는 단계(S117), 제 1 플레인의 제 1 블록 어드레스에 대응되는 블록에 제 1 데이터를 프로그램하는 단계(S119) 및 제 2 플레인의 제 2 블록 어드레스에 대응되는 블록에 제 2 데이터를 프로그램하는 단계(S121)를 포함한다. 제 1 데이터 프로그램 단계(S119)와 제 2 데이터 프로그램 단계(S121)는 동시에 수행될 수 있다.
본 발명에서 제 1 블록 어드레스와 제 2 블록 어드레스는 서로 다를 수 있으므로, 서로 다른 블록 어드레스 간에도 멀티 플레인 동작이 가능하다. 이하 도 2 내지 도 3을 통해 상술한다.
도 2는 본 발명에 의한 플래시 메모리 장치의 일 실시예 구성도이다.
도 2를 참조하면, 플래시 메모리 장치는, 제 1, 2 플레인(203, 205)을 포함하는 메모리 영역(201), 제 1, 2플레인(203, 205)에 각각 대응되는 제 1, 2 커맨드(CMD1, CMD2)가 로딩되는 커맨드 제어부(207) 및 제 1, 2 플레인(107, 109)에 각각 또는 공통으로 인가되는 하나 이상의 어드레스(BADD1, BADD2, PADD)가 로딩되는 어드레스 제어부(209)를 포함한다.
어드레스 제어부(209)는 제 1 플레인(203) 내의 블록을 선택하기 위한 제 1 블록 어드레스(BADD1)가 로딩되는 제 1 블록 어드레스 저장부(211), 제 2 플레인(205) 내의 블록을 선택하기 위한 제 2 블록 어드레스(BADD2)가 로딩되는 제 2 블록 어드레스 저장부(213) 및 블록 내의 페이지를 선택하기 위한 페이지 어드레스 저장부(215)를 포함한다.
메모리 영역(201) 내의 제 1, 2 플레인(203, 205)은 각각 다수의 블록(BLC1,3,5,…, BLC2,4,6,…) 및 페이지 버퍼(PB1, PB2)를 포함하며, 각 블록은 다수의 페이지를 포함한다. 여기에서, 양 플레인(203, 205)의 동일 선상에 위치하는 블록 쌍들은 같은 블록 어드레스를 가진다. 즉, BLC1과 BLC2, BLC3과 BLC4는 동일한 블록 어드레스 상에 위치한다. 페이지 버퍼(PB1, PB2)는 프로그램 또는 리드 동작시에 입출력되는 데이터(DATA1, DATA2)를 임시로 저장해 두기 위한 공간이다.
커맨드 제어부(207)는 멀티 플레인 동작을 위한 제 1, 2 커맨드(CMD1, CMD2)를 로딩하는 역할을 한다. 제 1, 2 커맨드(CMD1, CMD2)는 각각 제 1, 2 플레인(203, 205)에 대응되며, 제 1, 2 플레인(203, 205)에서 동일한 동작을 수행하도록 하는 같은 종류의 커맨드 세트이다. 제 1, 2 커맨드(CMD1, CMD2)에 대응하는 제 1, 2 플레인(203, 205)에서의 동작은 동시에 이루어지는 것이 일반적이다.
플래시 메모리에서는 동작의 종류에 따라 필요로 하는 어드레스가 다르다. 예를 들어, 소거(Erase) 동작의 경우 동작이 블록 단위로 이루어지므로 블록 어드레스만 있으면 되는 반면에, 프로그램(Program) 또는 리드(Read) 동작의 경우 동작이 페이지 단위로 이루어지므로 블록 어드레스와 페이지 어드레스가 함께 입력되어야 한다.
따라서 어드레스 제어부(209)는 입출력 패드(I/O)를 통해 입력되는 어드레스 정보 중 블록 어드레스와 페이지 어드레스를 분류하여 따로 저장해 두고, 각 커맨드에 대응하여 필요한 어드레스를 메모리 영역으로 인가하는 역할을 수행한다. 종래에는 어드레스 제어부(209) 내에 블록 어드레스를 저장하는 공간이 하나 뿐이어서 하나의 블록 어드레스만을 저장할 수 있었고, 이로 인해 서로 동일한 블록 어드레스를 가지는 블록 상에서만 멀티 플레인 동작이 가능하였다. 그러나 본 발명에서는 이러한 블록 어드레스 제약을 극복하기 위해, 어드레스 제어부(209) 내에 2개의 블록 어드레스 저장부(211, 213)를 두고 각 블록 어드레스 저장부에 서로 다른 블록 어드레스(BADD1, BADD2)를 저장할 수 있도록 구현하였다. 따라서 서로 다른 블록 어드레스 간에도 멀티 플레인 동작이 가능하게 된다.
제 1, 2 블록 어드레스 저장부(211, 213)의 동작은 입력되는 커맨드에 의해 제어될 수 있다. 예를 들어, 제 1 커맨드(CMD1)가 입력되는 구간에서는 제 1 블록 어드레스 저장부(211)만 동작하도록 하여 제 1 블록 어드레스 저장부(211)에 제 1 블록 어드레스(BADD1)를 저장하고, 제 2 커맨드(CMD2)가 입력되는 구간에서는 제 2 블록 어드레스 저장부(213)만 동작하도록 하여 제 2 블록 어드레스 저장부(213)에 제 2 블록 어드레스(BADD2)가 저장되도록 구현할 수 있다.
제 1, 2 블록 어드레스 저장부(211, 213)에는 다음과 같은 방식으로 서로 다른 블록 어드레스가 저장되도록 구현할 수도 있다. 먼저 제 1 블록 어드레스 저장부(211)는 첫 번째로 입력되는 제 1 블록 어드레스(BADD1)를 저장하고, 이후 로딩되는 제 2 커맨드(CMD2)에 의해 더이상 입력되는 어드레스를 저장하지 않도록 마스킹(masking) 처리된다. 제 2 블록 어드레스 저장부(213)는 블록 어드레스가 입력될 때마다 새롭게 입력된 블록 어드레스를 저장한다. 따라서, 최종적으로는 제 1 블록 어드레스 저장부(211)에는 제 1 플레인(203)에 대응되는 제 1 블록 어드레스(BADD1)가, 제 2 블록 어드레스 저장부(213)에는 제 2 플레인(205)에 대응되는 제 2 블록 어드레스(BADD2)가 저장되어 있게 된다.
후술한 방법을 사용할 경우, 전술한 방법에 비해 어드레스 제어부(209)의 회로 구성을 보다 간단히 할 수 있어, 메모리 장치의 면적을 더 줄일 수 있는 효과가 있다.
도 3은 도 2의 플래시 메모리 장치에서 프로그램 동작이 수행되는 타이밍도이다.
먼저 제 1 플레인(203)에 대응되는 제 1 커맨드(CMD1)와 제 1 어드레스(ADD1), 제 1 데이터(DATA1)가 입출력 패드(I/O)를 통해 입력되고, 이후 제 2 플레인(205)에 대응되는 제 2 커맨드(CMD2)와 제 2 어드레스(ADD2), 제 2 데이터(DATA2)가 입출력 패드(I/O)를 통해 입력된다. 제 1, 2 커맨드(CMD1, CMD2)는 프로그램 동작을 위한 커맨드 세트이다. 제 1 어드레스(ADD1)는 제 1 블록 어드레스(BADD1)를 포함하며, 제 2 어드레스(ADD2)는 제 2 블록 어드레스(BADD2)와 페이지 어드레스(PADD)를 포함한다.
제 1 블록 어드레스 저장부(BLC_REG1)에는 제 1 어드레스(ADD1)에 포함된 제 1 블록 어드레스(BADD1)가 로딩되고, 제 2 블록 어드레스 저장부(BLC_REG2)에는 제 2 어드레스(ADD2)에 포함된 제 2 블록 어드레스(BADD2)가 로딩된다. 제 1 블록 어드레스(BADD1)와 제 2 블록 어드레스(BADD2)는 서로 다를 수 있다. 따라서 제 1, 2 플레인(203, 205)의 서로 다른 블록 어드레스 간에도 멀티 플레인 동작이 수행될 수 있다.
페이지 어드레스 저장부(PA_REG)에는 제 2 어드레스(ADD2)에 포함된 페이지 어드레스(PADD)가 로딩된다. 블록 어드레스(BADD1, BADD2)와 달리 하나의 페이지 어드레스(PADD)만 로딩되므로, 각 블록 내의 같은 페이지 어드레스 상에서 멀티 플레인 동작이 수행된다. 페이지 어드레스(PADD)는 제 2 어드레스(ADD2) 대신에 제 1 어드레스(ADD1)에 포함되어 있을 수도 있다.
제 1, 2 데이터(DATA1, DATA2)는 각각 제 1, 2 플레인(203, 205)의 페이지 버퍼(PB1, PB2)에 로딩되었다가, 로딩된 블록 어드레스(BADD1, BADD2) 및 페이지 어드레스(PADD)에 의해 선택된 각 블록의 페이지에 동시에 프로그램된다.
도 4는 도 2의 플래시 메모리 장치에서 서로 다른 블록 어드레스 간에 멀티 플레인 동작이 수행되는 것을 나타낸 도면이다.
도 4에 도시된 바와 같이, 제 1 블록 어드레스(BADD1)가 BLC1에 대응되고 제 2 블록 어드레스(BADD2)가 BLC6에 대응되는 경우, 서로 다른 블록 어드레스를 가지는 두 블록(BLC1, BLC6)에서 동시에 멀티 플레인 동작이 수행될 수 있다. 이를 통해 플래시 메모리 장치의 동작 성능을 향상시킬 수 있고, 가상의 배드 블록의 증가로 인한 수명 단축 또한 방지할 수 있게 된다.
본 명세서에서는 2개의 플레인을 가지는 플래시 메모리 장치에 한정하여 본 발명을 설명하였으나, 본 발명의 개념은 2개 이상의 플레인을 포함하는 경우에도 그대로 적용이 가능하다. 예를 들어, 메모리 영역이 4개의 플레인을 포함하고 있다면, 어드레스 제어부에는 4개의 블록 어드레스 저장부를 두고 각각 서로 다른 블록 어드레스를 저장할 수 있도록 하여 최대 4개의 서로 다른 블록 어드레스 간에도 멀티 플레인 동작이 가능하도록 할 수 있다.
전술한 본 발명은, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하므로 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니다.

Claims (14)

  1. 제 1 플레인에 대응되는 제 1 커맨드와 제 1 어드레스를 로딩하는 단계;
    제 2 플레인에 대응되는 제 2 커맨드와 제 2 어드레스를 로딩하는 단계; 및
    상기 로딩된 제 1 커맨드와 제 1 어드레스를 이용하여 상기 제 1 플레인에 대한 동작을 수행하고, 상기 로딩된 제 2 커맨드와 제 2 어드레스를 이용하여 상기 제 2 플레인에 대한 동작을 수행하는 단계
    를 포함하고,
    상기 제 1 어드레스는 상기 제 1 플레인 내의 블록을 선택하기 위한 제 1 블록 어드레스를 포함하고, 상기 제 2 어드레스는 상기 제 2 플레인 내의 블록을 선택하기 위한 제 2 블록 어드레스를 포함하는
    플래시 메모리 장치의 동작 방법.
  2. 제 1항에 있어서,
    상기 제 1 블록 어드레스와 상기 제 2 블록 어드레스는 서로 다른
    플래시 메모리 장치의 동작 방법.
  3. 제 1항에 있어서,
    상기 제 1 커맨드와 상기 제 2 커맨드는 각각 상기 제 1 플레인과 상기 제 2 플레인에서 동일한 동작을 수행하도록 하는 커맨드 세트인
    플래시 메모리 장치의 동작 방법.
  4. 제 3항에 있어서,
    상기 제 1 플레인과 상기 제 2 플레인에서의 동작은 동시에 수행되는
    플래시 메모리 장치의 동작 방법.
  5. 제 1 플레인에 대응되는 제 1 프로그램 커맨드와 제 1 블록 어드레스를 로딩하는 단계;
    상기 제 1 플레인의 페이지 버퍼에 제 1 데이터를 로딩하는 단계;
    제 2 플레인에 대응되는 제 2 프로그램 커맨드와 제 2 블록 어드레스를 로딩하는 단계;
    상기 제 2 플레인의 페이지 버퍼에 제 2 데이터를 로딩하는 단계; 및
    상기 로딩된 제 1 프로그램 커맨드와 제 1 블록 어드레스를 이용하여 상기 제 1 플레인 내의 상기 제 1 블록 어드레스에 대응되는 블록에 상기 제 1 데이터를 프로그램하고, 상기 로딩된 제 2 프로그램 커맨드와 제 2 블록 어드레스를 이용하여 상기 제 2 플레인 내의 상기 제 2 블록 어드레스에 대응되는 블록에 상기 제 2 데이터를 프로그램하는 단계
    를 포함하는 플래시 메모리 장치의 동작 방법.
  6. 제 5항에 있어서,
    상기 제 1 블록 어드레스와 상기 제 2 블록 어드레스는 서로 다른
    플래시 메모리 장치의 동작 방법.
  7. 제 5항에 있어서,
    상기 제 1 프로그램 커맨드와 상기 제 2 프로그램 커맨드는 각각 상기 제 1 플레인과 상기 제 2 플레인에서 동시에 프로그램 동작을 수행하도록 하는
    플래시 메모리 장치의 동작 방법.
  8. 다수의 메모리 블록을 포함하는 제 1 플레인과 제 2 플레인;
    상기 제 1 플레인과 상기 제 2 플레인에 각각 대응되는 제 1 커맨드와 제 2 커맨드가 로딩되는 커맨드 제어부; 및
    상기 제 1 플레인과 상기 제 2 플레인에 각각 또는 공통으로 인가되는 하나 이상의 어드레스가 로딩되는 어드레스 제어부
    를 포함하고,
    상기 어드레스 제어부는
    상기 제 1 플레인 내의 블록을 선택하기 위한 제 1 블록 어드레스가 로딩되는 제 1 블록 어드레스 저장부; 및 상기 제 2 플레인 내의 블록을 선택하기 위한 제 2 블록 어드레스가 로딩되는 제 2 블록 어드레스 저장부를 포함하는
    플래시 메모리 장치.
  9. 제 8항에 있어서,
    상기 제 1 블록 어드레스와 상기 제 2 블록 어드레스는 서로 다른
    플래시 메모리 장치.
  10. 제 9항에 있어서,
    상기 제 1 블록 어드레스와 상기 제 2 블록 어드레스는 순차적으로 상기 어드레스 제어부에 로딩되는
    플래시 메모리 장치.
  11. 제 10항에 있어서,
    먼저 로딩된 상기 제 1 블록 어드레스는 상기 제 1 블록 어드레스 저장부와 상기 제 2 블록 어드레스 저장부에 모두 저장되고, 다음으로 로딩된 상기 제 2 블록 어드레스는 상기 제 2 블록 어드레스 저장부에만 저장되는
    플래시 메모리 장치.
  12. 제 10항에 있어서,
    상기 제 1 블록 어드레스 저장부는 상기 제 1 블록 어드레스를 저장한 이후 상기 제 2 커맨드에 응답하여 상기 제 2 블록 어드레스를 저장하지 않고,
    상기 제 2 블록 어드레스 저장부는 상기 제 1 블록 어드레스를 저장하였다가 상기 제 2 블록 어드레스가 로딩되면 다시 상기 제 2 블록 어드레스를 저장하는
    플래시 메모리 장치.
  13. 제 8항에 있어서,
    상기 제 1 커맨드와 상기 제 2 커맨드는 각각 상기 제 1 플레인과 상기 제 2 플레인에서 동일한 동작을 수행하도록 하는 커맨드 세트인
    플래시 메모리 장치.
  14. 제 13항에 있어서,
    상기 제 1 플레인과 상기 제 2 플레인에서의 동작은 동시에 수행되는
    플래시 메모리 장치.
KR1020100129698A 2010-12-17 2010-12-17 플래시 메모리 장치 및 그 동작 방법 KR20120068192A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100129698A KR20120068192A (ko) 2010-12-17 2010-12-17 플래시 메모리 장치 및 그 동작 방법
US13/111,686 US20120155175A1 (en) 2010-12-17 2011-05-19 Flash memory device and operation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100129698A KR20120068192A (ko) 2010-12-17 2010-12-17 플래시 메모리 장치 및 그 동작 방법

Publications (1)

Publication Number Publication Date
KR20120068192A true KR20120068192A (ko) 2012-06-27

Family

ID=46234213

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100129698A KR20120068192A (ko) 2010-12-17 2010-12-17 플래시 메모리 장치 및 그 동작 방법

Country Status (2)

Country Link
US (1) US20120155175A1 (ko)
KR (1) KR20120068192A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140031515A (ko) * 2012-09-03 2014-03-13 삼성전자주식회사 메모리 컨트롤러 및 상기 메모리 컨트롤러를 포함하는 전자장치
US20170123994A1 (en) * 2015-10-28 2017-05-04 Sandisk Technologies Inc. Handling Of Plane Failure In Non-Volatile Storage
US11861212B2 (en) 2022-02-24 2024-01-02 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence
US11935595B2 (en) 2022-02-24 2024-03-19 Silicon Motion, Inc. Flash memory device, controller, and method capable of performing access operation upon data unit(s) of multiple planes of flash memory device in response one simplified command sequence

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3346827B2 (ja) * 1993-05-25 2002-11-18 三菱電機株式会社 同期型半導体記憶装置
US7259989B2 (en) * 2004-09-03 2007-08-21 Matsushita Electric Industrial Co., Ltd. Non-volatile memory device
KR100685638B1 (ko) * 2006-03-31 2007-02-22 주식회사 하이닉스반도체 랜덤 프로그램 기능을 가지는 듀얼 플레인 타입 플래시메모리 장치 및 그 프로그램 동작 방법

Also Published As

Publication number Publication date
US20120155175A1 (en) 2012-06-21

Similar Documents

Publication Publication Date Title
US20100161885A1 (en) Semiconductor storage device and storage controlling method
US8549214B2 (en) Protection against data corruption for multi-level memory cell (MLC) flash memory
KR100823170B1 (ko) 배드 블록을 싱글 레벨 셀 모드로 사용하는 메모리 시스템및 메모리 카드
US10241678B2 (en) Data storage device and data writing method capable of avoiding repeated write operation of a TLC block when interrupted
CN109521944B (zh) 数据储存装置以及数据储存方法
US20190043586A1 (en) Semiconductor memory device and control method therefor
US11488671B2 (en) Method, associated memory device and controller thereof for performing programming management
JP7095568B2 (ja) メモリコントローラ及びこれを備えるフラッシュメモリシステム
KR20120068192A (ko) 플래시 메모리 장치 및 그 동작 방법
CN114416147A (zh) 固件载入方法、存储器及计算机可读存储介质
KR20120069954A (ko) 블럭 보호 기능을 갖는 비휘발성 메모리 시스템 및 블럭 상태 제어 방법
US8085593B2 (en) Method of inputting address in nonvolatile memory device and method of operating the nonvolatile memory device
KR20110001098A (ko) 불휘발성 메모리 소자의 프로그램 방법
US10642509B2 (en) Method for designating specific world-lines of data storage device as reserved word-lines, and selecting a writing mode accordingly
KR20100022229A (ko) 불휘발성 메모리 소자 및 그 동작 방법
US20200310960A1 (en) Semiconductor memory device
KR20100059669A (ko) 불휘발성 반도체 기억장치
KR20090124102A (ko) 불휘발성 메모리 소자 및 그 동작 방법
KR100965079B1 (ko) 불휘발성 메모리 장치
US20150187426A1 (en) Memory system and method for operating the same
KR20110001058A (ko) 불휘발성 메모리 소자의 동작 방법
KR20110019227A (ko) 웨어-레벨링 기능을 갖는 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
JP6837419B2 (ja) 半導体記憶装置、及び半導体記憶装置のリフレッシュ方法
JP2012033045A (ja) 電子機器およびデータ読み出し方法
JP2011198409A (ja) 不揮発性メモリ

Legal Events

Date Code Title Description
A201 Request for examination
E601 Decision to refuse application