CN101471130B

CN101471130B - 相变存储器与相变存储器的控制方法

Info

Publication number: CN101471130B
Application number: CN2007101598544A
Authority: CN
Inventors: 林烈萩; 许世玄; 江培嘉; 林文斌
Original assignee: Industrial Technology Research Institute ITRI
Current assignee: Industrial Technology Research Institute ITRI
Priority date: 2007-12-25
Filing date: 2007-12-25
Publication date: 2011-08-24
Anticipated expiration: 2027-12-25
Also published as: CN101471130A

Abstract

本发明提供一种相变存储器技术，其中令多个相变储存单元串联以共享一电流源，并且以多个开关控制该电流源所提供的一输入电流的电流路径。本发明通过控制所述开关与该输入电流设定所述相变储存单元的电阻值以储存数据，其中，不同数据储存于所述相变储存单元时，所述相变储存单元具有不同的电阻和。

Description

相变存储器与相变存储器的控制方法

技术领域

本发明涉及一种相变存储器(phase change memory)以及该种相变存储器的控制方法。

背景技术

相变储存单元常用来作为存储器，称为相变存储器(Phase ChangeMemory，PCM)。通过改变输入相变储存单元的一输入电流的大小、与调整该输入电流的一导通区间，相变储存单元会在晶相(crystalline)与非晶相(amorphous)之间切换。在高输入电流、短导通区间的状态下，相变储存单元为非晶相，具有高阻值。此时，相变储存单元处于一重置模式(reset)，所记录的数据为位值‘1’。在低写入电流、长导通区间的状态下，相变储存单元为晶相状态，具有低阻值。此时，相变储存单元处于一设定模式(set)，所记录的数据为位值’0’。

图1为传统相变存储器的一种实施方式。以一个位为例，其中包括一电流源102、一相变储存单元PCR、一开关SW、一控制模块104、以及一比较器comp。该电流源102负责提供一输入电流I_s。该控制模块104负责控制该电流源102与该开关SW。在储存位值‘1’至该相变储存单元PCR时，该控制模块104导通该开关SW，并且令该输入电流I_s的大小等于一重置模式电流值。经过一重置模式时间长度后，该相变储存单元PCR转换至上述重置模式，具有高电阻值。在储存位值‘0’至该相变储存单元PCR时，该控制模块104导通该开关SW，并且令该输入电流I_s的大小等于一设定模式电流值。经过一设定模式时间长度后，该相变储存单元PCR转换至上述设定模式，具有低电阻值。在读取数据时，该控制模块104导通该开关SW、并且令该输入电流I_s的大小等于一读取值。该输入电流I_s于该相变储存单元PCR所造成的一压降将输入该比较器comp。该比较器comp负责比较该压降与一参考电压V_ref，以判断该相变储存单元PCR所储存的数据。当该压降大于该参考电压V_ref时，代表该相变储存单元PCR具有高电阻值，所储存的数据为位值‘1’。当该压降小于该参考电压V_ref时，代表该相变储存单元PCR具有低电阻值，所储存的数据为位值‘0’。上述操作中，该读取值远小于该设定模式电流值，并且该设定模式电流值小于该重置模式电流值。此外，该设定模式时间长度长于该重置模式时间长度。

然而，在上述传统相变存储器技术中，每一个位的读写都需要一组图1所示的电路；不仅占据空间，其工作效率也不高。因此，本技术领域即需一种新的相变存储器技术，以减少电路面积、增进工作效率、并且降低耗电量。

发明内容

本发明提供一种相变存储器，包括一电流源、一第一相变储存单元、一第二相变储存单元、一第一开关、一第二开关、以及一控制模块。该电流源负责提供一输入电流。该第一相变储存单元耦接该电流源。该第二相变储存单元与该第一相变储存单元串接于一第一节点。该第一开关耦接该第一节点，以提供一第一电流路径供该输入电流流经该第一相变储存单元。该第二开关串接该第二相变储存单元，以提供一第二电流路径供该输入电流流经上述第一与第二相变储存单元。该控制模块负责控制上述第一、第二开关、与该输入电流，以令不同数据储存至上述第一与第二相变储存单元时，该第一与第二相变储存单元具有不同的电阻和。

本发明提出一种相变存储器的控制方法。除了提供上述的相变存储器，此方法还通过控制上述第一、第二开关、与该输入电流储存数据至上述第一与第二相变储存单元，并且令上述第一与第二相变储存单元在储存不同数据时具有不同的电阻和。

为使本发明的上述和其它目的、特征、和优点能更明显易懂，下文特举出几个实施例，并结合附图详细说明。

附图说明

图1图解传统相变存储器；

图2为本发明的相变存储器的一种实施方式；以及

图3为流程图，图解储存不同位值至第一与第二相变储存单元时第一与第二开关的控制方式。

附图符号说明

102-电流源；

104-控制模块；

202-电流源；

204-控制模块；

206-第一节点；

S302-不导通SW₁、导通SW₂，以储存数据至PCR₂；

S304-导通SW₁、不导通SW₂，以储存数据至PCR₁；

comp、comp_1-4-比较器；

I_s-输入电流；

PCR、PCR_1，2-相变储存单元；

SW、SW_1，2-开关；以及

V_ref、V_ref1-4-参考电平。

具体实施方式

本发明提供一种相变存储器，其中令多个相变储存单元串接在一起以共享一电流源。

图2为本发明的相变存储器的一种实施方式，其中包括一电流源202、一第一相变储存单元PCR₁、一第二相变储存单元PCR₂、一第一开关SW₁、一第二开关SW₂、以及一控制模块204。该电流源202负责提供一输入电流I_s。该第一相变储存单元PCR₁耦接该电流源202。该第二相变储存单元PCR₂与该第一相变储存单元PCR₁串接于一第一节点206。该第一开关SW₁耦接该第一节点206，以提供一第一电流路径供该输入电流I_s流经该第一相变储存单元PCR₁。该第二开关SW₂串接该第二相变储存单元PCR₂，以提供一第二电流路径供该输入电流I_s流经上述第一与第二相变储存单元PCR₁与PCR₂。该控制模块204负责控制上述第一、第二开关(SW₁与SW₂)、与该输入电流I_s，以令储存不同数据至上述第一与第二相变储存单元PCR₁与PCR₂时，上述第一与第二相变储存单元PCR₁与PCR₂的电阻和不同。

图2的实施方式令两个位(第一与第二相变储存单元PCR₁与PCR₂)共享一电流源202。储存在上述第一与第二相变储存单元PCR₁与PCR₂的数据可能为‘00’、‘01’、‘10’、或‘11’四种。本发明令上述第一与第二相变储存单元PCR₁与PCR₂在储存此四种数据时具有不同的电阻和。因此，读取数据时，可通过一电流于上述第一与第二相变储存单元PCR₁与PCR₂所造成的一压降和，判断出储存于上述第一与第二相变储存单元PCR₁与PCR₂的数据为何。该控制模块204将不导通该第一开关SW₁、导通该第二开关SW₂、并且令该输入电流I_s等于一读取值，以读取该压降和。

如图所示，此实施方式还包括多个比较器comp₁-comp₄，用以比较该压降和与多个参考电平V_ref1-V_ref4，以判断上述第一与第二相变储存单元PCR₁与PCR₂所储存的数据。

相较于传统技术必须针对每一个要读取的位(相变储存单元)设置一个电流源，本实施例仅用一个电流源即可读取多个位。此技术不仅大大降低读取数据时所需要的电流量，还增加数据的读取率。

基于上述实施例所提出的相变存储器，以下还提出一种相变存储器控制方法。以图2所示的相变存储器为例，本方法通过控制上述第一、第二开关(SW₁与SW₂)、与该输入电流I_s设定上述第一与第二相变储存单元PCR₁与PCR₂的电阻值以储存数据至上述第一与第二相变储存单元PCR₁与PCR₂；其中，本方法于储存不同数据至上述第一与第二相变储存单元PCR₁与PCR₂时将令上述第一与第二相变储存单元PCR₁与PCR₂具有不同的电阻和。

本方法在读取该相变存储器时将不导通该第一开关SW₁、导通该第二开关SW₂、并且令该输入电流I_s等于一读取值，以得到上述第一与第二相变储存单元PCR₁与PCR₂的一压降和。在某些实施方式中，本方法还包括比较该压降和与多个参考电平，以判断该第一与第二相变储存单元PCR₁与PCR₂所储存的数据。

本方法还披露数种储存数据至上述第一与该第二相变储存单元PCR₁与PCR₂的技术。若所要存入该第一相变储存单元PCR₁的位值与所要存入该第二相变储存单元PCR₂的位值相同时，本方法将不导通该第一开关SW₁并且导通该第二开关SW₂，以将上述第一与该第二相变储存单元PCR₁与PCR₂同时转换成高电阻值(代表位值‘1’)、或同时转换成低电阻值(代表位值‘0’)。如此一来，不仅可令数据写入存储器的时间减半，也令写入电流减半(对照图1的传统作法)。同样地，在芯片擦除状态下(chip erase，上述第一与该第二相变储存单元PCR₁与PCR₂同时写入位值‘1’或‘0’)，本发明同样令芯片擦除的时间减半，电流量减半。

在另一种状况下，若所要存入该第一相变储存单元PCR₁的位值与所要存入该第二相变储存单元PCR₂的位值不相同时，本方法将分一第一时间区段与一第二时间区段操作上述第一与第二开关SW₁与SW₂，以分别设定上述第二与第一相变储存单元PCR₂与PCR₁的电阻值。图3为其流程图。在该第一时间区段，本方法操作步骤S302：不导通该第一开关SW₁、导通该第二开关SW₂，以设定该第二相变储存单元PCR₂的电阻值。在该第二时间区段，本方法操作步骤S304：导通该第一开关SW₁、不导通该第一开关SW₂，以设定该第一相变储存单元PCR₁的电阻值。

由于储存数据‘01’或‘10’至上述第一与第二相变储存单元PCR₁与PCR₂时，两个相变储存单元PCR₁与PCR₂必然有一个为高电阻值一个为低电阻值，其电阻和相同，无法区别。必须令两者的电阻和能有所差别才能辨识出数据‘01’与数据‘10’。本发明提出数种技术以达到此目的。

在某些实施例中，上述第一与第二相变储存单元PCR₁与PCR₂具有相同的制程参数。因此，在相同时间长度内输入相同输入电流的状况下，上述第一与第二相变储存单元PCR₁与PCR₂的电阻值相同。为了令相变储存单元PCR₁与PCR₂的电阻和有所区别，可调整该输入电流输入的时间长度、或该输入电流的大小。一种实施方式为令上述第一与第二相变储存单元PCR₁与PCR₂在储存不等位值时需要不等的设定模式时间长度。另一种实施方式为令上述第一与第二相变储存单元PCR₁与PCR₂在储存不等位值时需要不等的设定模式电流。

以一实施例说明上述调整设定模式时间长度的技术。令上述第一与第二相变储存单元PCR₁与PCR₂具有相同的设定模式电流I_set、相同的重置模式电流I_reset、以及相同的重置模式时间长度T_reset，但在储存不等位值时具有不相等的设定模式时间长度(分别为T_set1与T_set2，其中T_set1≠T_set2)。在储存数据‘00’的状况下，不导通该第一开关SW₁、导通该第二开关SW₂一段时间(T_set1或T_set2)并且令该输入电流I_s等于I_set，以同时将上述第一与第二相变储存单元PCR₁与PCR₂设定为低电阻值。在储存数据‘01’的状况下，在第一时间区段(长度等于T_reset)中不导通该第一开关SW₁、导通该第二开关SW₂、并且令该输入电流I_s等于I_reset，以设定该第二相变储存单元PCR₂具有高电阻值；并且在第二时间区段(长度等于T_set1)中导通该第一开关SW₁、不导通该第二开关SW₂、并且令该输入电流I_s等于I_set，以设定该第一相变储存单元PCR₁具有低电阻值。在储存数据‘10’的状况下，在第一时间区段(长度等于T_set2)中不导通该第一开关SW₁、导通该第二开关SW₂、并且令该输入电流I_s等于I_set，以设定该第二相变储存单元PCR₂具有低电阻值；并且在第二时间区段(长度等于T_reset)中导通该第一开关SW₁、不导通该第二开关SW₂、并且令该输入电流I_s等于I_reset，以设定该第一相变储存单元PCR₁具有高电阻值。在储存数据‘11’的状况下，不导通该第一开关SW₁、导通该第二开关SW₂一段时间(T_reset)、并且令该输入电流I_s等于I_reset，以同时将该第一与第二相变储存单元PCR₁与PCR₂设定为高电阻值。

以一实施例说明上述调整设定模式电流的技术。令上述第一与第二相变储存单元PCR₁与PCR₂具有相同的重置模式电流I_reset、相同的设定模式时间长度T_set、以及相同的重置模式时间长度T_reset，但在储存不等位值时具有不等的设定模式电流(分别为I_set1与I_set2，其中I_set1≠I_set2)。在储存数据‘00’的状况下，不导通该第一开关SW₁、导通该第二开关SW₂一段时间(T_set)、并且令该输入电流I_s等于(I_set1或I_set2)，以同时将上述第一与第二相变储存单元PCR₁与PCR₂设定为低电阻值。在储存数据‘01’的状况下，在第一时间区段(长度等于T_reset)中不导通该第一开关SW₁、导通该第二开关SW₂、并且令该输入电流I_s等于I_reset，以设定该第二相变储存单元PCR₂具有高电阻值；并且在第二时间区段(长度等于T_set)中导通该第一开关SW₁、不导通该第二开关SW₂、并且令该输入电流I_s等于I_set1，以设定该第一相变储存单元PCR₁具有低电阻值。在储存数据‘10’的状况下，在第一时间区段(长度等于T_set)中不导通该第一开关SW₁、导通该第二开关SW₂、并且令该输入电流I_s等于I_set2，以设定该第二相变储存单元PCR₂具有低电阻值；并且在第二时间区段(长度等于T_reset)中导通该第一开关SW₁、不导通该第二开关SW₂、并且令该输入电流I_s等于I_reset，以设定该第一相变储存单元PCR₁具有高电阻值。在储存数据‘11’的状况下，将不导通该第一开关SW₁、导通该第二开关SW₂一段时间(T_reset)、并且令该输入电流I_s等于I_reset，以同时将上述第一与第二相变储存单元PCR₁与PCR₂设定为高电阻值。

此外，本发明还提出另一种实施方式，其中上述第一与第二相变储存单元PCR₁与PCR₂具有不同的制程参数。在此状况下，即使在相同时间长度内输入相同输入电流也无法令相变储存单元PCR₁与PCR₂具有相同电阻值。在此实施方式中，相变储存单元PCR₁与PCR₂不需调整该输入电流输入的时间长度、或该输入电流的大小即可区别出数据‘01’与数据‘10’。

本说明书所提及的实施方式并非用来限定本发明的范围。凡是能够使上述第一与第二相变储存单元PCR₁与PCR₂在储存不同数据时具有不同电阻和的技术都属于本案所要保护范围。

本发明虽以数个实施例披露如上，但其并非用以限定本发明的范围，本领域技术人员，在不脱离本发明的精神和范围的前提下，当可做若干的更改与修饰，因此本发明的保护范围应以本申请的权利要求为准。

Claims

1.一种相变存储器，包括：

一电流源，提供一输入电流；

一第一相变储存单元，耦接该电流源；

一第二相变储存单元，与该第一相变储存单元串接于一第一节点；

一第一开关，耦接该第一节点，以提供一第一电流路径供该输入电流流经该第一相变储存单元而不流经该第二相变储存单元；

一第二开关，串接该第二相变储存单元，以提供一第二电流路径供该输入电流流经该第一与第二相变储存单元；以及

一控制模块，控制该第一、第二开关、与该输入电流，以令不同数据储存于该第一与第二相变储存单元时，该第一与第二相变储存单元具有不同的电阻和。

2.如权利要求1所述的相变存储器，其中该控制模块将不导通该第一开关、导通该第二开关、并且令该输入电流等于一读取值，以得到该第一与第二相变储存单元的一压降和。

3.如权利要求2所述的相变存储器，还包括多个比较器，用以比较该压降和与多个参考电平，以判断该第一与第二相变储存单元所储存的数据。

4.如权利要求2所述的相变存储器，其中该第一与该第二相变储存单元具有不同的制程参数。

5.一种相变存储器的控制方法，包括：

提供该相变存储器，其中该相变存储器包括：

一电流源，提供一输入电流；

一第一相变储存单元，耦接该电流源；

一第一开关，耦接该第一节点，以提供一第一电流路径供该输入电流流经该第一相变储存单元而不流经该第二相变储存单元；以及

通过控制该第一、第二开关、与该输入电流，储存数据至该第一与第二相变储存单元并且令该第一与第二相变储存单元在储存不同数据时具有不同的电阻和。

6.如权利要求5所述的相变存储器的控制方法，其中还包括不导通该第一开关、导通该第二开关、并且令该输入电流等于一读取值，以得到该第一与第二相变储存单元的一压降和。

7.如权利要求6所述的相变存储器的控制方法，还包括比较该压降和与多个参考电平，以判断该第一与第二相变储存单元所储存的数据。

8.如权利要求5所述的相变存储器的控制方法，其中上述储存数据的步骤还包括不导通该第一开关并且导通该第二开关，以储存相同的位值至该第一与第二相变储存单元。

9.如权利要求5所述的相变存储器的控制方法，其中上述储存数据的步骤还包括在一第一时间区段不导通该第一开关、导通该第二开关，在一第二时间区段导通该第一开关、不导通该第一开关，以在该第一与第二时间区段将不同的位值分别储存至该第一与第二相变储存单元。

10.如权利要求5所述的相变存储器的控制方法，其中上述储存数据的步骤还包括令上述第一与第二相变储存单元在储存不等位值时需要不同的设定模式时间长度。

11.如权利要求5所述的相变存储器的控制方法，其中上述储存数据的步骤还包括令上述第一与第二相变储存单元在储存不等位值时需要不同的设定模式电流。