CN105976857A - 一种信号建立时间控制电路及基于该电路的动态存储器 - Google Patents

一种信号建立时间控制电路及基于该电路的动态存储器 Download PDF

Info

Publication number
CN105976857A
CN105976857A CN201610339375.XA CN201610339375A CN105976857A CN 105976857 A CN105976857 A CN 105976857A CN 201610339375 A CN201610339375 A CN 201610339375A CN 105976857 A CN105976857 A CN 105976857A
Authority
CN
China
Prior art keywords
signal
refresh
dynamic memory
control circuit
path
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201610339375.XA
Other languages
English (en)
Inventor
亚历山大
段会福
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian Unilc Semiconductors Co Ltd
Original Assignee
Xian Unilc Semiconductors Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian Unilc Semiconductors Co Ltd filed Critical Xian Unilc Semiconductors Co Ltd
Priority to CN201610339375.XA priority Critical patent/CN105976857A/zh
Publication of CN105976857A publication Critical patent/CN105976857A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/406—Management or control of the refreshing or charge-regeneration cycles

Abstract

本发明涉及一种信号建立时间控制电路及基于该电路的动态存储器，包括第一延迟单元，还包括第二延迟单元和多路选择器，字线被选中信号wlmimic通过第一延迟单元分为两路，第一条路径直接输出信号SA_en1，第二条路径经过第二延迟单元输出信号SA_en2，信号SA_en1和信号SA_en2均经过多路选择器的选择输出灵敏放大器使能信号SA_en，信号refresh控制多路选择器的选通。本发明解决了现有的动态存储器在激活操作和刷新操作时均采用相同的信号建立时间，存储保持时间短的技术问题，本发明有效提高了动态存储器的数据保持时间。

Description

一种信号建立时间控制电路及基于该电路的动态存储器
技术领域
本发明涉及一种动态存储器，其改进之处在于将现有技术的动态存储器中的信号建立时间(signal develop time)在刷新状态下加长从而增加动态存储器数据保持时间。
背景技术
如图1所示，动态存储器存储单元是由一个晶体管，一个电容构成，数据存储在电容上，由于存在漏电路径，电容上的电荷会丢失，所以动态存储器必须要有刷新操作以保持电容上的数据。动态存储器的刷新操作在内部是由多个激活(ACT)操作组成。如附图2所示，激活操作原理如下：激活操作前，字线电压为低，位线(bl)及参考位线(ref_bl)电压为一个中间电压，假设存储单元存储的值为‘1’，其电压一般为位线上中间电压的两倍，激活操作后，经过地址译码，字线被选中电压升高，这时晶体管N0导通，因为电容上极板电压高于位线电压，所以电容C0上的电荷流向位线，位线电压逐渐升高，由于参考位线连接的存储单元的字线没有被选中，所以参考位线保持在中间电压，这样位线跟参考位线之间的电压差会越来越大，当这个电压差足够大时，灵敏放大器被开启，位线和参考位线被灵敏放大器放大成全摆幅，这样存储单元的值也被重新写回，刷新就是基于这个原理由多个激活操作组成的，从字线开启到灵敏放大器开始工作这段时间被称作信号建立时间(signal develop time)，在这个时间内，位线跟参考位线的电压差逐渐被建立。信号建立时间越长，电压差越大，灵敏放大器正确放大的几率越大。如果建立时间太短，电压差太小，如附图3所示，灵敏放大器会把数据错误地放大。那么要想达到相同的电压差，信号建立时间越长，需要的存储单元电容上的电压就越低；信号建立时间越短，需要的存储单元电容上的电压就越高，承受漏电的能力就越小。
如附图4所示，正常激活操作，后面会接着读操作，正常激活操作到读操作有时间限制，这个时间叫做tRCD，受限于这个时间，信号建立时间不能太长，否则就难以满足tRCD。而在刷新操作时，构成刷新操作的激活操作后面不会接读操作，所以相比正常激活操作，刷新操作时信号建立时间可以设长一点。
现有技术在正常激活操作和刷新操作时采用的信号建立时间是相同的，均受限于tRCD。在刷新操作时信号建立时间比较小，如前所述信号建立时间越小，位线与参考位线之间的电压差就越小，灵敏放大器就有越大的几率放大错误，而相同的信号建立时间下，存储单元电压越高，存储电荷越多，那么达到的位线与参考位线的电压差也越大，如前所述，漏电越多，存储单元电压降低，存储电荷变少，所以建立时间越短动态存储器能承受的漏电就越小，动态存储器的数据保持时间就越小。
附图5所示为现有动态存储器信号建立时间的控制方法，激活操作或刷新操作时，wlmimic升高标志着字线已被选中并升高，wlmimic经过延迟模块sdt timer产生SA_en信号，SA_en信号建立时间就由延迟模块sdt timer决定，激活操作和刷新操作都是用这个延迟模块决定信号建立时间。
发明内容
为了解决现有的动态存储器在激活操作和刷新操作时均采用相同的信号建立时间，存储保持时间短的技术问题，本发明目的之一提供一种信号建立时间控制电路，第二个目的为提供一种基于控制电路的动态存储器，以增加动态存储器的数据保持时间。
本发明的技术解决方案：
一种信号建立时间控制电路，包括第一延迟单元，其特殊之处在于，还包括第二延迟单元和多路选择器，字线被选中信号wlmimic通过第一延迟单元分为两路，第一条路径直接输出信号SA_en1，第二条路径经过第二延迟单元输出信号SA_en2，信号SA_en1和信号SA_en2均经过多路选择器的选择输出灵敏放大器使能信号SA_en，信号refresh控制多路选择器的选通。
当动态存储器执行激活操作时，信号refresh＝0，第一条路径选通；当动态存储器执行刷新操作时，信号refresh＝1，第二条路径选通。
动态存储器，包括存储单元和灵敏放大器，还包括控制电路，所述控制电路包括第一延迟单元、第二延迟单元和多路选择器，字线被选中信号wlmimic通过第一延迟单元分为两路，第一条路径直接输出信号SA_en1，第二条路径经过第二延迟单元输出信号SA_en2，信号SA_en1和信号SA_en2均经过多路选择器的选择输出灵敏放大器使能信号SA_en，信号refresh控制多路选择器的选通。
当动态存储器执行激活操作时，信号refresh＝0，第一条路径选通；当动态存储器执行刷新操作时，信号refresh＝1，第二条路径选通。
本发明的所具有优点：
本发明有效提高了动态存储器的数据保持时间。如附图7所示，现有技术下的动态存储器由于刷新操作和激活操作使用相同的信号建立时间，受限于激活操作时的tRCD限制，这个操作时间比较小，由于刷新操作时没有tRCD限制，本发明中的动态存储器在刷新操作时增加了信号建立时间，所以相对于现有技术的动态存储器，本发明中动态存储器的信号建立时间要长。
附图说明
图1为动态存储器存储单元的结构示意图；
图2为动态存储器激活(ACTIVE)操作原理图；
图3为动态存储器信号建立时间不足导致的灵敏放大器放大错误原理图；
图4为动态存储器tRCD示意图；
图5为现有动态存储器信号建立时间控制示意图；
图6为本发明动态存储器信号建立时间控制示意图；
图7本发明中激活操作和刷新操作信号电压差的对比示意图；
图8建立相同信号电压差时，现有技术与本发明的对比示意图。
具体实施方式
一种动态存储器信号建立时间新的控制方法。如附图6所示，激活操作或刷新操作时，wlmimic都会升高，标志着字线已被选中并升高，wlmimic到SA_en有两条路径，路径1只经过延迟模块sdt timer1,路径2经过sdt timer1后再经过sdt timer2，输出SA_en经过哪条路径由信号refresh控制的多路选择器决定，信号建立时间就由这两条路径中的延迟模块决定，当动态存储器执行激活操作时，refresh＝0，wlmimic到SA_en经过路径1，信号建立时间只有延迟模块sdt timer1的延迟，当动态存储器执行刷新操作时，refresh＝1，wlmimic到SA_en经过路径2，信号建立时间在延迟模块sdt timer1的延迟基础上又增加了延迟模块sdt timer2的延迟时间，这样就实现了动态存储器刷新时相对于正常激活操作增加了信号建立时间。如附图7所示为本案例中激活操作和刷新操作信号建立时间不同达到的效果，刷新操作信号建立时间长，达到的位线与参考位线之间的电压差就大。
如图8所示，要想达到相同的位线与参考位线之间的电压差，由于本发明动态存储器的信号建立时间比现有技术动态存储器的要长，所以如图中所示，现有技术动态存储器由于信号建立时间短，所以要想跟本发明动态存储器达到相同的位线与参考位线的电压差就必须要求其存储单元电压Vcell2大于本发明存储单元电压Vcell1，即：由于本发明动态存储器的信号建立时间长，相比现有技术动态存储器，要达到相同的位线与参考位线电压差需要的Vcell要小，如前所述，动态存储器存在漏电，漏电导致存储单元电容上的电荷减少，电压随之降低，而由于本发明动态存储器的信号建立时间长，相比现有技术动态存储器，要达到相同的位线与参考位线电压差需要的Vcell要小，所以本发明动态存储器能接受的漏电多，也即本发明动态存储器数据保持时间相比现有技术动态存储器长，所以本发明有效地改善了动态存储器的数据保持时间。
如图6所示为本发明的动态存储器信号建立时间控制结构，动态存储器激活操作(ACTIVE)或刷新操作(refresh)时，wlmimic信号都会由低变高，标志着字线(wordline)已被使能，激活操作时，refresh信号为低，refresh信号控制选择器(mux)选择path1产生灵敏放大器使能信号SA_en，即信号建立时间只由延迟电路sdt timer1决定；刷新操作时，refresh信号为高，refresh信号控制选择器(mux)选择path2产生灵敏放大器使能信号SA_en，即信号建立时间由延迟电路sdt timer1和sdt timer2决定。所以刷新操作时，信号建立时间相比激活操作时多延迟电路sdt timer2的时间。

Claims (4)

1.一种信号建立时间控制电路，包括第一延迟单元，其特征在于，还包括第二延迟单元和多路选择器，字线被选中信号wlmimic通过第一延迟单元分为两路，第一条路径直接输出信号SA_en1，第二条路径经过第二延迟单元输出信号SA_en2，信号SA_en1和信号SA_en2均经过多路选择器的选择输出灵敏放大器使能信号SA_en，信号refresh控制多路选择器的选通。
2.根据权利要求1所述的信号建立时间控制电路，其特征在于：当动态存储器执行激活操作时，信号refresh＝0，第一条路径选通；当动态存储器执行刷新操作时，信号refresh＝1，第二条路径选通。
3.基于权利要求1所述的控制电路的动态存储器，包括存储单元和灵敏放大器，其特征在于：还包括控制电路，所述控制电路包括第一延迟单元、第二延迟单元和多路选择器，字线被选中信号wlmimic通过第一延迟单元分为两路，第一条路径直接输出信号SA_en1，第二条路径经过第二延迟单元输出信号SA_en2，信号SA_en1和信号SA_en2均经过多路选择器的选择输出灵敏放大器使能信号SA_en，信号refresh控制多路选择器的选通。
4.根据权利要求3所述的动态存储器，其特征在于：当动态存储器执行激活操作时，信号refresh＝0，第一条路径选通；当动态存储器执行刷新操作时，信号refresh＝1，第二条路径选通。
CN201610339375.XA 2016-05-20 2016-05-20 一种信号建立时间控制电路及基于该电路的动态存储器 Pending CN105976857A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610339375.XA CN105976857A (zh) 2016-05-20 2016-05-20 一种信号建立时间控制电路及基于该电路的动态存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610339375.XA CN105976857A (zh) 2016-05-20 2016-05-20 一种信号建立时间控制电路及基于该电路的动态存储器

Publications (1)

Publication Number Publication Date
CN105976857A true CN105976857A (zh) 2016-09-28

Family

ID=56955455

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610339375.XA Pending CN105976857A (zh) 2016-05-20 2016-05-20 一种信号建立时间控制电路及基于该电路的动态存储器

Country Status (1)

Country Link
CN (1) CN105976857A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630258A (zh) * 2017-03-24 2018-10-09 联发科技股份有限公司 嵌入式存储器及集成电路

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1391228A (zh) * 2001-06-07 2003-01-15 三菱电机株式会社 减少了刷新工作时的功耗的半导体存储器
CN1447974A (zh) * 2000-07-07 2003-10-08 睦塞德技术公司 同步行和列存取操作的方法和装置
CN1838308A (zh) * 2005-02-02 2006-09-27 英飞凌科技股份公司 用于改变字线有效工作周期的方法和装置
CN102148614A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 脉冲产生电路及方法、基准电压产生及其推动电路及方法
US20120134222A1 (en) * 2010-11-26 2012-05-31 Elpida Memory, Inc. Semiconductor device and method of controlling the same
CN102646442A (zh) * 2010-12-20 2012-08-22 Arm有限公司 存储器内的字线电压控制
CN102682827A (zh) * 2011-03-14 2012-09-19 复旦大学 Dram的读出放大器的控制电路及包括其的dram
CN205645281U (zh) * 2016-05-20 2016-10-12 西安紫光国芯半导体有限公司 一种信号建立时间控制电路及基于该电路的动态存储器

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447974A (zh) * 2000-07-07 2003-10-08 睦塞德技术公司 同步行和列存取操作的方法和装置
CN1391228A (zh) * 2001-06-07 2003-01-15 三菱电机株式会社 减少了刷新工作时的功耗的半导体存储器
CN1838308A (zh) * 2005-02-02 2006-09-27 英飞凌科技股份公司 用于改变字线有效工作周期的方法和装置
CN102148614A (zh) * 2010-02-10 2011-08-10 上海宏力半导体制造有限公司 脉冲产生电路及方法、基准电压产生及其推动电路及方法
US20120134222A1 (en) * 2010-11-26 2012-05-31 Elpida Memory, Inc. Semiconductor device and method of controlling the same
CN102646442A (zh) * 2010-12-20 2012-08-22 Arm有限公司 存储器内的字线电压控制
CN102682827A (zh) * 2011-03-14 2012-09-19 复旦大学 Dram的读出放大器的控制电路及包括其的dram
CN205645281U (zh) * 2016-05-20 2016-10-12 西安紫光国芯半导体有限公司 一种信号建立时间控制电路及基于该电路的动态存储器

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108630258A (zh) * 2017-03-24 2018-10-09 联发科技股份有限公司 嵌入式存储器及集成电路
CN108630258B (zh) * 2017-03-24 2020-11-20 联发科技股份有限公司 嵌入式存储器及集成电路

Similar Documents

Publication Publication Date Title
KR102312178B1 (ko) 트윈 셀 모드를 가지는 메모리 장치 및 그의 리프레쉬 방법
US10880103B2 (en) SRAM-based authentication circuit
US9437275B2 (en) Memory system and method for operating the same
US8923084B1 (en) Memory and memory system including the same
JP6047844B2 (ja) 冗長型センス増幅器搭載メモリー
KR101692128B1 (ko) 리프레시 모드들 동안의 메모리 디바이스들에서의 전력 소비의 감소
CN104143355B (zh) 一种刷新动态随机存取存储器的方法和装置
US11100978B2 (en) Memory unit
CN104505117A (zh) 一种动态存储器刷新方法与刷新控制器
USRE46474E1 (en) Multiple write during simultaneous memory access of a multi-port memory device
KR20170044347A (ko) 메모리 장치 및 메모리 장치의 동작 방법
CN104134461A (zh) 一种混合存储单元的读取电路结构
CN102194513B (zh) 自动调整存储器刷新操作频率的电路、方法及其存储器
CN205645281U (zh) 一种信号建立时间控制电路及基于该电路的动态存储器
CN103426462A (zh) 刷新方法和使用刷新方法的半导体存储器件
CN105976857A (zh) 一种信号建立时间控制电路及基于该电路的动态存储器
US11176974B2 (en) Memory device with shared amplifier circuitry
US8559244B2 (en) Non-volatile storage device
US8917560B1 (en) Half bit line high level voltage genertor, memory device and driving method
US20150371700A1 (en) Semiconductor memory device and operating method thereof
US10957375B2 (en) Dynamic random access memory (DRAM) cell, DRAM device and storage method
JP2016115376A (ja) ビット線プリチャージ回路、スタティックｒａｍ、電子デバイスおよびスタティックｒａｍのビット線プリチャージ方法
US8154936B2 (en) Single-ended bit line based storage system
CN105845169B (zh) 半导体器件及其驱动方法
CN105895147A (zh) 一种基于开放位线结构的动态存储器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160928