KR101519931B1 - 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법 - Google Patents

적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법 Download PDF

Info

Publication number
KR101519931B1
KR101519931B1 KR1020090019193A KR20090019193A KR101519931B1 KR 101519931 B1 KR101519931 B1 KR 101519931B1 KR 1020090019193 A KR1020090019193 A KR 1020090019193A KR 20090019193 A KR20090019193 A KR 20090019193A KR 101519931 B1 KR101519931 B1 KR 101519931B1
Authority
KR
South Korea
Prior art keywords
signal
memory cell
cell array
control signal
layer
Prior art date
Application number
KR1020090019193A
Other languages
English (en)
Other versions
KR20100100352A (ko
Inventor
강상범
박철우
최현호
김호정
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090019193A priority Critical patent/KR101519931B1/ko
Priority to US12/714,950 priority patent/US8345464B2/en
Publication of KR20100100352A publication Critical patent/KR20100100352A/ko
Application granted granted Critical
Publication of KR101519931B1 publication Critical patent/KR101519931B1/ko

Links

Images

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C7/00Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1015Read-write modes for single port memories, i.e. having either a random port or a serial port
    • G11C7/1045Read-write mode select circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C11/00Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5678Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using amorphous/crystalline phase transition storage elements
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • G11C16/02Erasable programmable read-only memories electrically programmable
    • G11C16/06Auxiliary circuits, e.g. for writing into memory
    • G11C16/10Programming or data input circuits
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C5/00Details of stores covered by group G11C11/00
    • G11C5/02Disposition of storage elements, e.g. in the form of a matrix array
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2211/00Indexing scheme relating to digital stores characterized by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C2211/56Indexing scheme relating to G11C11/56 and sub-groups for features not covered by these groups
    • G11C2211/564Miscellaneous aspects
    • G11C2211/5641Multilevel memory having cells with different number of storage levels
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/71Three dimensional array
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/72Array wherein the access device being a diode
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C2213/00Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70Resistive array aspects
    • G11C2213/79Array wherein the access device being a transistor

Landscapes

  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Semiconductor Memories (AREA)

Abstract

적층 구조의 저항성 메모리 장치 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법이 개시된다. 적층 구조의 저항성 메모리 장치는 적층 가변저항 메모리 셀 어레이 및 제어 회로를 포함한다. 제어 회로는 어드레스 신호에 기초하여 메모리 셀 어레이 층의 프로그램 모드를 설정하고, 어드레스 신호의 타이밍과 전압 레벨을 제어하여 로우 제어신호와 칼럼 제어신호를 발생시킨다. 또한, 제어 회로는 로우 제어신호 및 상기 칼럼 제어신호에 기초하여 적층 가변저항 메모리 셀 어레이의 층들을 싱글 레벨 셀 또는 멀티 레벨 셀로 설정한다. 따라서, 적층 구조의 저항성 메모리 장치는 메모리 셀 사용 효율이 높고 신뢰도가 높다.

Description

적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법{RESISTIVE MEMORY DEVICE HAVING A STACK STRUCTURE, MEMORY SYSTEM HAVING THE RESISTIVE MEMORY DEVICE, AND METHOD OF SETTING CELL TYPE OF STACKED MEMORY CELL ARRAY LAYERS}
본 발명은 반도체 메모리 장치에 관한 것으로, 특히 가변저항 메모리 셀 어레이를 갖는 적층 구조(stack structure)의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법에 관한 것이다.
반도체 메모리 장치는 데이터를 저장하는 데 사용되며, 크게 휘발성 반도체 메모리 장치와 비휘발성 반도체 메모리 장치로 나누어진다. 휘발성 반도체 메모리 장치는 커패시터의 충전 또는 방전에 의해 데이터가 저장된다. RAM(Random Access Memory) 등의 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 데이터가 저장되고 읽혀지며, 전원이 차단되면 데이터는 손실된다. 휘발성 메모리 장치로서 주로 컴퓨터의 메인 메모리 장치로 사용된다.
비휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있 다. 비휘발성 반도체 메모리 장치는 컴퓨터, 휴대용 통신기기 등 넓은 범위의 응용에서 프로그램 및 데이터를 저장하는 데 사용된다.
반도체 메모리 장치의 고용량화 및 저전력화의 요구에 따라 비휘발성(non-volatile)이며 리프레쉬(refresh)가 필요 없는 차세대 메모리 장치들이 연구되고 있다. 현재 각광을 받고 있는 차세대 메모리 장치로서는 상변화 물질을 이용하는 PRAM(Phase Change Random Access Memory), 전이금속 산화물 등의 가변저항 특성을 갖는 물질을 이용한 RRAM(Resistive Random Access Memory)과 강자성 물질을 이용한 MRAM(Magnetic Random Access Memory) 등이 있다. 차세대 메모리 장치를 구성하는 물질들의 공통점은 전류 또는 전압에 다라 그 저항 값이 가변되며, 전류 또는 전압이 사라져도 그 저항 값을 그대로 유지하는 비휘발성 특성으로 리프레쉬가 필요 없다는 것이다.
이러한 저항성 메모리 장치에서, 단위 메모리 셀은 하나의 가변저항 소자와 하나의 스위칭 소자로 이루어지고, 가변저항 소자는 비트 라인과 스위칭 소자 사이에 연결되며, 스위칭 소자는 일반적으로 가변저항 소자와 워드 라인 사이에 연결된다. 저항성 메모리 장치는 이러한 단위 메모리 셀들로 구성된 가변 저항 메모리 셀 어레이를 포함한다.
저항성 메모리 장치는 메모리 셀을 구성하는 가변저항 소자의 종류에 따라 PRAM, RRAM, MRAM 등으로 분류될 수 있다. 예를 들어, 가변저항 소자가 상변화(phase change) 물질(GST, Ge-Sb-Te)로서 온도에 따라 저항이 변화하는 경우에는 저항성 메모리 장치는 PRAM이 될 수 있다. 가변저항 소자가 상부 전극, 하부 전극, 및 그 사이에 있는 전이금속 산화물(complex metal oxide)로 형성된 경우에는 저항성 메모리 장치는 RRAM이 될 수 있다. 가변저항 소자가 자성체의 상부 전극, 자성체의 하부 전극, 및 그 사이에 있는 유전체(dielectric material)로 형성된 경우에는 저항성 메모리 장치는 MRAM이 될 수 있다.
최근에는 칩 사이즈를 줄이기 위해 가변저항 메모리 셀 어레이를 기판 상에 적층한 적층 구조의 저항성 메모리 장치가 개발되고 있다.
본 발명의 목적은 적층 가변저항 메모리 셀 어레이 층의 셀 타입을 설정할 수 있는 적층 구조의 저항성 메모리 장치를 제공하는 것이다.
본 발명의 다른 목적은 상기 적층 구조의 저항성 메모리 장치를 포함하는 메모리 시스템을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 적층 구조의 저항성 메모리 장치를 구성하는 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법을 제공하는 것이다.
상기 목적을 달성하기 위하여 본 발명의 하나의 실시형태에 따른 적층 구조의 저항성 메모리 장치는 적층 가변저항 메모리 셀 어레이 및 제어 회로를 포함한다.
제어 회로는 어드레스 신호에 기초하여 메모리 셀 어레이 층의 프로그램 모드를 설정하고, 상기 어드레스 신호의 타이밍과 전압 레벨을 제어하여 로우 제어신 호와 칼럼 제어신호를 발생시킨다. 또한, 제어 회로는 상기 로우 제어신호 및 상기 칼럼 제어신호에 기초하여 상기 적층 가변저항 메모리 셀 어레이의 층 들을 싱글 레벨 셀 또는 멀티 레벨 셀로 설정한다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 상기 로우 제어신호 및 상기 칼럼 제어신호에 기초하여 층 선택신호를 발생시키고, 상기 로우 제어신호, 상기 칼럼 제어신호, 및 상기 층 선택신호에 기초하여 상기 적층 가변저항 메모리 셀 어레이의 층 들을 상기 싱글 레벨 셀 또는 상기 멀티 레벨 셀로 설정할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 적층 구조의 저항성 메모리 장치는 로우 디코더 및 칼럼 디코더를 더 포함할 수 있다.
로우 디코더는 상기 로우 제어신호 및 상기 층 선택신호를 디코딩하여 워드라인 구동신호를 발생시키고, 상기 워드라인 구동신호를 상기 적층 가변저항 메모리 셀 어레이에 제공한다. 칼럼 디코더는 상기 칼럼 제어신호 및 상기 층 선택신호를 디코딩하여 칼럼 선택신호를 발생시키고, 상기 칼럼 선택신호를 상기 적층 가변저항 메모리 셀 어레이에 제공한다.
본 발명의 하나의 실시예에 의하면, 상기 적층 구조의 저항성 메모리 장치는 기입(write) 동작 모드에서 상기 칼럼 제어신호 및 상기 층 선택신호에 응답하여 입력 데이터를 상기 적층 가변저항 메모리 셀 어레이에 제공하고, 독출(read) 동작 모드에서 상기 칼럼 제어신호 및 상기 층 선택신호에 응답하여 비트라인의 전압을 센싱하고 증폭하여 출력 데이터를 발생시키는 입출력 회로를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 프로그램 모드 설정 회로 및 타이밍 및 전압 레벨 제어 회로를 포함할 수 있다.
프로그램 모드 설정 회로는 어드레스 신호 및 프로그램 정보 신호에 기초하여 프로그램 모드 신호를 발생시킨다. 타이밍 및 전압 레벨 제어 회로는 상기 어드레스 신호 및 상기 프로그램 모드 신호에 기초하여 로우 제어신호와 칼럼 제어신호를 발생시킨다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 상기 로우 제어신호 및 상기 칼럼 제어신호에 기초하여 층 선택신호를 발생시키는 메모리 셀 층 선택회로를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 상기 프로그램 정보 신호를 저장하고 출력하는 레지스터를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 메모리 셀 어레이 층의 프로그램 모드의 설정은 상기 메모리 셀 어레이 층의 프로그램 방식을 싱글 레벨 셀(single level cell) 모드와 멀티 레벨 셀(multi-level cell) 모드 중에서 하나로 설정할 수 있다.
본 발명의 다른 하나의 실시형태에 따른 적층 구조의 저항성 메모리 장치는 적층 가변저항 메모리 셀 어레이 및 제어 회로를 포함한다.
제어 회로는 어드레스 신호 및 상기 적층 가변저항 메모리 셀 어레이 내에 있는 프로그램 정보 저장 영역에 저장된 프로그램 정보 신호에 기초하여 메모리 셀 어레이 층들의 프로그램 모드를 설정하고, 상기 어드레스 신호의 타이밍과 전압 레 벨을 제어하여 로우 제어신호와 칼럼 제어신호를 발생시킨다. 또한, 제어 회로는 상기 로우 제어신호 및 상기 칼럼 제어신호에 기초하여 상기 적층 가변저항 메모리 셀 어레이의 층 들을 싱글 레벨 셀 또는 멀티 레벨 셀로 설정한다.
본 발명의 하나의 실시예에 의하면, 상기 프로그램 정보 저장 영역에 저장된 상기 프로그램 정보 신호는 멀티 레벨 셀의 시작 층에 대응하는 어드레스 신호일 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 프로그램 정보 신호보다 작은 값을 갖는 어드레스 신호가 할당된 적층 가변저항 메모리 셀 어레이의 층은 싱글 레벨 셀 층으로 사용되고, 상기 프로그램 정보 신호 이상의 값을 갖는 어드레스 신호가 할당된 적층 가변저항 메모리 셀 어레이의 층은 멀티 레벨 셀 층으로 사용될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 프로그램 정보 저장 영역에 저장된 상기 프로그램 정보 신호는 입출력 회로에 구비된 센스 앰프에 의해 센싱되고 증폭되어 상기 제어 회로에 제공될 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 제어 회로는 상기 프로그램 정보 저장 영역으로부터 수신한 상기 프로그램 정보 신호를 저장하는 레지스터를 포함할 수 있다.
본 발명의 하나의 실시형태에 따른 메모리 시스템은 메모리 컨트롤러 및 적층 구조의 저항성 메모리 장치를 포함할 수 있다.
메모리 컨트롤러는 어드레스 신호 및 커맨드를 발생시킨다. 적층 구조의 저 항성 메모리 장치는 상기 어드레스 신호 및 상기 커맨드에 기초하여 수신된 데이터를 저장하거나 저장되어 있던 데이터를 출력한다. 상기 적층 구조의 저항성 메모리 장치는 상기 어드레스 신호에 기초하여 메모리 셀 어레이 층들의 프로그램 모드를 설정하고, 상기 어드레스 신호의 타이밍과 전압 레벨을 제어하여 로우 제어신호와 칼럼 제어신호를 발생시키고, 상기 로우 제어신호 및 상기 칼럼 제어신호에 기초하여 상기 적층 가변저항 메모리 셀 어레이의 층 들을 싱글 레벨 셀 또는 멀티 레벨 셀로 설정하는 제어 회로를 포함한다.
본 발명의 하나의 실시형태에 따른 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법은 적층 가변저항 메모리 셀 어레이 층의 프로그램 모드를 설정하는 단계, 어드레스 신호의 타이밍과 전압 레벨을 제어하여 로우 제어신호와 칼럼 제어신호를 발생시키는 단계, 및 상기 로우 제어신호와 상기 칼럼 제어신호에 기초하여 층 선택신호를 발생시키는 단계를 포함한다.
본 발명의 하나의 실시예에 의하면, 상기 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법은 상기 로우 제어신호와 상기 층 선택신호를 디코딩하여 워드라인 구동신호를 발생시키는 단계, 상기 칼럼 제어신호와 상기 층 선택신호를 디코딩하여 칼럼 선택신호를 발생시키는 단계, 및 상기 워드라인 구동신호와 상기 칼럼 선택신호를 적층 가변저항 메모리 셀 어레이에 제공하는 단계를 더 포함할 수 있다.
본 발명의 하나의 실시예에 의하면, 상기 적층 가변저항 메모리 셀 어레이 층의 프로그램 모드를 설정하는 단계는 적층 가변저항 메모리 셀 어레이 내에 있는 프로그램 정보 저장 영역으로부터 프로그램 정보 신호를 수신하는 단계, 및 상기 프로그램 정보 신호를 이용하여 메모리 셀 어레이 층의 프로그램 모드를 설정하는 단계를 더 포함할 수 있다.
본 발명에 따른 적층 구조의 저항성 메모리 장치는 적층 가변저항 메모리 셀 어레이 층의 셀 타입을 선택적으로 설정할 수 있기 때문에 메모리 셀의 사용 효율을 향상시킬 수 있고 제조 비용을 줄일 수 있다. 따라서, 본 발명에 따른 적층 구조의 저항성 메모리 장치는 메모리 셀의 신뢰도를 높일 수 있다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 안 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안된다. 상기 용어들은 하나 의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가지고 있다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
한편, 어떤 실시예가 달리 구현 가능한 경우에 특정 블록 내에 명기된 기능 또는 동작이 순서도에 명기된 순서와 다르게 일어날 수도 있다. 예를 들어, 연속하는 두 블록이 실제로는 실질적으로 동시에 수행될 수도 있고, 관련된 기능 또는 동작에 따라서는 상기 블록들이 거꾸로 수행될 수도 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예들을 설명한다.
도 1은 본 발명의 하나의 실시예에 따른 적층 가변저항 메모리 셀 어레이를 갖는 적층 구조의 저항성 메모리 장치(1000)를 나타내는 블록도이다.
도 1을 참조하면, 적층 구조의 저항성 메모리 장치(1000)는 입출력 회로(1100), 제어 회로(1200), 로우 디코더(1400), 칼럼 디코더(1450) 및 적층 가변저항 메모리 셀 어레이(1500)를 포함한다.
제어 회로(1200)는 어드레스 신호(ADD)에 기초하여 메모리 셀 어레이 층의 프로그램 모드를 설정하고, 어드레스 신호(ADD)의 타이밍과 전압 레벨을 제어하여 로우 제어신호(CONX)와 칼럼 제어신호(CONY)를 발생시키고, 로우 제어신호(CONX) 및 칼럼 제어신호(CONY)에 기초하여 층 선택신호(SEL_LAYER)를 발생시킨다.
로우 디코더(1400)는 로우 제어신호(CONX) 및 층 선택신호(SEL_LAYER)를 디코딩하여 워드라인 구동신호(WL0~WLm)를 발생시키고, 워드라인 구동신호(WL0~WLm) 를 적층 가변저항 메모리 셀 어레이(1500)에 제공한다. 칼럼 디코더(1450)는 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)를 디코딩하여 칼럼 선택신호(SEL_CO)를 발생시키고, 칼럼 선택신호(SEL_CO)를 적층 가변저항 메모리 셀 어레이(1500)에 제공한다. 입출력 회로(1100)는 센스 앰프 및 기입 구동회로를 포함하며, 기입(write) 동작 모드에서 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)에 응답하여 입력 데이터(DI)를 적층 가변저항 메모리 셀 어레이(1500)에 제공한다. 또한, 입출력 회로(1100)는 독출(read) 동작 모드에서 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)에 응답하여 비트라인의 전압을 센싱하고 증폭하여 출력 데이터(DO)를 발생시킨다.
메모리 셀 어레이 층의 프로그램 모드를 설정하는 것은 적층 가변저항 메모리셀 어레이를 구성하는 각 층의 프로그램 타입(type)을 설정함을 의미한다. 예를 들어, 제어 회로(1200)는 메모리 셀 어레이 층들을 싱글 레벨 셀(single level cell) 모드 또는 멀티 레벨 셀(multi-level cell) 모드로 프로그램 방식을 설정할 수 있다.
예를 들면, 싱글 레벨 셀은 데이터 "0" 또는 데이터 "1"을 저장할 수 있으며, 2 개의 전압 레벨을 갖는다. 멀티 레벨 셀은 "00", "01", "10"또는 "11"의 데이터를 저장할 수 있으며, 4 개의 전압 레벨을 갖는다.
적층 구조의 저항성 메모리 장치(1000)는 제어 회로(1200)를 구비하여 메모리 셀 어레이 층들 중 일부를 싱글 레벨 셀 모드로 프로그램할 수 있고, 나머지 메모리 셀 어레이 층들은 멀티 레벨 셀 모드로 프로그램할 수 있다. 예를 들면, 멀티 레벨 셀 모드는 각 셀이 4 개의 전압 레벨을 나타낼 수 있는 4-레벨 셀 모드일 수 있다.
예를 들어, 적층 구조의 저항성 메모리 장치(1000)가 반도체 기판의 바로 위에 적층된 4 개의 메모리 셀 어레이 층을 가지는 경우, 반도체 기판의 바로 위에 위치한 제 1 메모리 셀 어레이 층을 싱글 레벨 셀 모드로 설정하고, 제 1 메모리 셀 어레이 층 위에 적층된 3 개의 메모리 셀 어레이 층은 멀티 레벨 셀 모드로 설정할 수 있다.
도 2는 도 1에 도시된 가변저항 메모리 셀 어레이를 구성하는 단위 메모리 셀의 구조의 하나의 예를 나타내는 회로도이다.
도 2를 참조하면, 단위 메모리 셀은 비트라인(BL)에 연결된 한 단자를 갖는 저항성 소자(RESD) 및 저항성 소자(RESD)와 워드라인(WL) 사이에 결합된 다이오드(DI)를 포함한다.
도 3은 도 1에 도시된 가변저항 메모리 셀 어레이를 구성하는 단위 메모리 셀의 구조의 다른 하나의 예를 나타내는 회로도이다.
도 3을 참조하면, 단위 메모리 셀은 비트라인(BL)에 연결된 한 단자를 갖는 저항성 소자(RESD) 및 저항성 소자(RESD)와 소스라인(SL) 사이에 결합되고 워드라인(WL)에 의해 제어되는 NMOS 트랜지스터(MN1)를 포함한다.
도 4는 도 2 및 도 3에 도시된 단위 메모리 셀에 포함된 가변저항 소자(RESD)의 하나의 예를 나타내는 도면이다.
도 4를 참조하면, 가변저항 소자(RESD1)는 상부 전극(TE), 하부 전극(BE) 및 상부 전극(TE)과 하부 전극(BE) 사이에 존재하는 전이금속 산화물(VR)을 포함한다. 상부 전극(TE)으로는 탄탈(Ta) 또는 백금(Pt)이 사용될 수 있고, 전이금속 산화물(VR)로는 코발트 산화물이 사용될 수 있다.
도 5는 도 2 및 도 3에 도시된 단위 메모리 셀에 포함된 가변저항 소자(RESD)의 다른 하나의 예를 나타내는 도면이다.
도 5를 참조하면, 가변저항 소자(RESD2)는 상부 전극(UE), 하부 전극(BE) 및 상부 전극(UE)과 하부 전극(BE) 사이에 존재하는 상변화 물질(phase change material)(GST)을 포함한다. 상변화 물질(GST)은 온도 및 가열 시간에 따라 비정질 상태(AMORPHOUS STATE) 또는 결정질 상태(CRYSTALLINE STATE)가 되며, 저항 값이 변화한다. 상변화 물질(GST)의 하나의 예는 GexSbyTez 이다.
도 6은 도 4의 가변저항 소자(RESD1)를 갖는 단위 메모리 셀 양단의 전압 파형을 나타내는 도면이다.
도 6을 참조하면, 단위 메모리 셀 양단의 전압 파형, 즉 비트라인의 전압은 리셋 동작(RESET OPERATION) 모드와 셋 동작(SET OPERATION) 모드에서 다른 파형을 갖는다. 도 6의 예에서, 높은 전압 값을 갖는 상태, 즉 고 저항 상태(HIGH RESISTANCE STATE)를 리셋 동작(RESET OPERATION) 모드로 정의하고, 낮은 전압 값을 갖는 상태, 즉 저 저항 상태(LOW RESISTANCE STATE)를 셋 동작(SET OPERATION) 모드로 정의할 수 있다. 반대로, 도 4에 도시된 저항성 소자(RESD1)를 포함하는 저항성 메모리 장치의 동작 모드는 고 저항 상태를 셋 동작(SET OPERATION) 모드로 정의하고, 저 저항 상태를 리셋 동작(RESET OPERATION) 모드로 정의할 수도 있다.
도 7은 도 5의 가변저항 소자의 상변화(phase change) 특성을 나타내는 도면이다. 도 7에서, 가로축은 시간(TIME)을 나타내며, 세로축은 온도(TMP)를 나타낸다.
도 7을 참조하면, 참조 부호들(12, 10, 14)이 붙은 파형은 상변화 물질(GST)의 비정질 상태(AMORPHOUS STATE)를 나타내고, 참조 부호들(22, 20, 24)이 붙은 파형은 상변화 물질(GST)의 결정질 상태(CRYSTALLINE STATE)를 나타낸다. 상변화 물질(GST)을 용융 온도(melting temperature, Tm) 이상으로 가열한 후 급속히 냉각시키면 비정질 상태(AMORPHOUS STATE)(T0-T1)를 얻을 수 있고, 상변화 물질(GST)을 결정화 온도(crystallization temperature, Tx) 이상으로 가열한 후 냉각시키면 결정질 상태(CRYSTALLINE STATE)(T0-T2)를 얻을 수 있다. 도 5의 가변저항 소자를 갖는 저항성 메모리 장치의 비정질 상태(AMORPHOUS STATE)에서 결정질 상태(CRYSTALLINE STATE)로 바뀌는 경우를 셋 동작(SET OPERATION) 모드로 정의하고, 결정질 상태(CRYSTALLINE STATE)에서 비정질 상태(AMORPHOUS STATE)로 바뀌는 경우를 리셋 동작(RESET OPERATION) 모드로 정의할 수 있다.
도 8은 도 7의 상변화 특성을 얻기 위하여 도 5의 가변저항 소자를 갖는 단위 메모리 셀 양단에 인가하는 전류 펄스의 파형을 나타내는 도면이다. 도 8에서, 가로축은 시간(TIME)을 나타내며, 세로축은 전류(CURRENT)를 나타낸다.
도 8을 참조하면, 리셋 펄스(RESET)의 전류 레벨은 셋 펄스(SET)의 전류 레 벨보다 높고, 리셋 펄스(RESET)의 인가시간은 셋 펄스(SET)의 인가시간보다 짧다. 리셋 펄스(RESET)와 셋 펄스(SET)는 기입(write) 동작 모드에서 데이터 "1" 또는 데이터"0"을 메모리 셀에 인가해야 하는 기입 전류를 나타낸다.
저항성 메모리 장치는 인가되는 전압 또는 전류의 크기에 따라 저항값이 변하는 단방향(unidirectional) 저항성 메모리 장치와 인가되는 전압 또는 전류의 크기 및 방향에 따라 저항값이 변하는 양방향(bidirectional) 저항성 메모리 장치로 구분된다.
단방향(unidirectional) 저항성 메모리 장치의 가변저항 메모리 셀 어레이와 달리, 양방향(bidirectional) 저항성 메모리 장치의 가변저항 메모리 셀 어레이를 구성하는 메모리 셀들의 양단에 인가되는 전압은 입력되는 데이터 값에 따라 극성이 바뀔 수 있다.
도 9는 도 1에 도시된 저항성 메모리 장치(1000)의 적층 구조(stack structure)의 하나의 예를 나타내는 단면도이다.
도 9를 참조하면, 저항성 메모리 장치의 적층 구조(1510)는 반도체 기판(1511), 싱글 레벨 셀(1513), 제 1 멀티 레벨 셀(1515), 제 2 멀티 레벨 셀(1517) 및 제 3 멀티 레벨 셀(1519)을 포함한다.
본 발명의 적층 구조의 저항성 메모리 장치(1000)는 도 9에 도시된 바와 같이, 적층 구조를 가지고 있으며, 적층 가변저항 메모리 셀 어레이의 층들을 싱글 레벨 셀(SLC) 또는 상기 멀티 레벨 셀(MLC)로 설정할 수 있다.
일반적으로, 멀티 레벨 셀은 신뢰도(reliability)는 낮더라도 고집적도를 요 구하는 응용에 사용되고, 싱글 레벨 셀은 주요 코드와 주요한 데이터의 저장 등 높은 신뢰도를 요구하는 응용에 주로 사용된다. 또한, 공정 조건 등의 이유로 반도체 기판 바로 위의 가변저항 메모리 셀 어레이 층은 싱글 레벨 셀로 사용할 수 있다.
도 9에는 반도체 기판(1511) 위에 1 개의 싱글 레벨 셀(1513) 및 3 개의 멀티 레벨 셀(1515, 1517, 1519)이 적층된 메모리 셀 어레이의 구조가 도시되어 있다. 그러나, 적층 구조의 저항성 메모리 장치(1000)는 임의의 개수의 싱글 레벨 셀과 임의의 개수의 멀티 레벨 셀이 반도체 기판 위에 적층될 수 있다. 또한, 싱글 레벨 셀과 멀티 레벨 셀의 순서도 임의로 정할 수 있다.
도 10은 도 9의 적층 구조의 저항성 메모리 장치에 포함된 싱글 레벨 셀의 데이터 구성의 하나의 예를 나타내는 도면이고, 도 11은 도 9의 적층 구조의 저항성 메모리 장치에 포함된 멀티 레벨 셀의 데이터 구성의 하나의 예를 나타내는 도면이다.
상기한 바와 같이, 본 발명의 저항성 메모리 장치(1000)는 메모리 셀 어레이 층들을 싱글 레벨 셀(single level cell) 모드 또는 멀티 레벨 셀(multi-level cell) 모드로 프로그램 방식을 설정할 수 있다.
도 10을 참조하면, 싱글 레벨 셀은 "0" 또는 데이터 "1"의 1 비트의 데이터를 저장할 수 있으며, 2 개의 전압 레벨을 갖는다. 도 11을 참조하면, 멀티 레벨 셀은 "00", "01", "10"또는 "11"의 2 비트의 데이터를 저장할 수 있으며, 4 개의 전압 레벨을 갖는다. 데이터의 값은 단위 메모리 셀 양단의 전압 또는 저항 값으로 센싱할 수 있다.
도 12는 도 1의 적층 구조의 저항성 메모리 장치(1000)에 포함된 제어 회로(1200)의 하나의 예를 나타내는 블록도이다.
도 12를 참조하면, 제어 회로(1200)는 프로그램 모드 설정 회로(1210), 타이밍 및 전압 레벨 제어 회로(1220), 레지스터(1230), 및 메모리 셀 층 선택회로(1240)를 포함한다.
레지스터(1230)는 프로그램 모드 정보 신호(INFO_PRO)를 저장하고 출력한다. 프로그램 모드 설정 회로(1210)는 어드레스 신호(ADD) 및 프로그램 정보 신호(INFO_PRO)에 기초하여 프로그램 모드 신호(MODE_PRO)를 발생시킨다.
여기서, 프로그램 모드를 설정하는 것은 적층 가변저항 메모리셀 어레이를 구성하는 각 층의 프로그램 타입(type)을 설정함을 의미한다. 예를 들어, 제어 회로(1200)는 메모리 셀 어레이 층들을 싱글 레벨 셀(single level cell) 모드 또는 멀티 레벨 셀(multi-level cell) 모드로 프로그램 방식을 설정할 수 있다.
타이밍 및 전압 레벨 제어 회로(1220)는 어드레스 신호(ADD) 및 프로그램 모드 신호(MODE_PRO)에 기초하여 로우 제어신호(CONX)와 칼럼 제어신호(CONY)를 발생시킨다. 메모리 셀 층 선택회로(1240)는 로우 제어신호(CONX) 및 칼럼 제어신호(CONY)에 기초하여 층 선택신호(SEL_LAYER)를 발생시킨다.
도 12의 예에서는 레지스터(1230)가 제어 회로(1200) 내에 포함되어 있지만, 레지스터(1230)는 제어 회로(1200)와 독립적으로 존재할 수 있다.
도 13은 본 발명의 다른 하나의 실시예에 따른 적층 가변저항 메모리 셀 어레이를 갖는 적층 구조의 저항성 메모리 장치(2000)를 나타내는 블록도이다.
도 13을 참조하면, 적층 구조의 저항성 메모리 장치(2000)는 입출력 회로(2100), 제어 회로(2200), 로우 디코더(2400), 칼럼 디코더(2450) 및 적층 가변저항 메모리 셀 어레이(2500)를 포함한다. 적층 가변저항 메모리 셀 어레이(2500)는 프로그램 정보 저장 영역(2520)을 포함한다.
제어 회로(2200)는 어드레스 신호(ADD) 및 적층 가변저항 메모리 셀 어레이(2500) 내에 있는 프로그램 정보 저장 영역에 저장된 프로그램 정보에 기초하여 메모리 셀 어레이 층의 프로그램 모드를 설정하고, 어드레스 신호(ADD)의 타이밍과 전압 레벨을 제어하여 로우 제어신호(CONX)와 칼럼 제어신호(CONY)를 발생시키고, 로우 제어신호(CONX) 및 칼럼 제어신호(CONY)에 기초하여 층 선택신호(SEL_LAYER)를 발생시킨다.
로우 디코더(2400)는 로우 제어신호(CONX) 및 층 선택신호(SEL_LAYER)를 디코딩하여 워드라인 구동신호(WL0~WLm)를 발생시키고, 워드라인 구동신호(WL0~WLm)를 적층 가변저항 메모리 셀 어레이(2500)에 제공한다. 칼럼 디코더(2450)는 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)를 디코딩하여 칼럼 선택신호(SEL_CO)를 발생시키고, 칼럼 선택신호(SEL_CO)를 적층 가변저항 메모리 셀 어레이(2500)에 제공한다. 입출력 회로(2100)는 센스 앰프 및 기입 구동회로를 포함하며, 기입 동작 모드에서 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)에 응답하여 입력 데이터(DI)를 적층 가변저항 메모리 셀 어레이(2500)에 제공한다. 또한, 입출력 회로(2100)는 독출 동작 모드에서 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)에 응답하여 비트라인의 전압을 센싱하고 증폭하여 출력 데이터(DO)를 발생시킨다.
도 13에 도시된 적층 구조의 저항성 메모리 장치(2000)는 도 9에 도시된 바와 같이, 적층 구조를 갖는 가변저항 메모리 셀 어레이들을 포함한다. 적층 가변저항 메모리 셀 어레이의 층들을 싱글 레벨 셀(SLC) 또는 멀티 레벨 셀(MLC)로 설정할 수 있다.
적층 구조의 저항성 메모리 장치(2000)는 메모리 셀 어레이 층들을 싱글 레벨 셀(single level cell) 모드 또는 멀티 레벨 셀(multi-level cell) 모드로 프로그램 방식을 설정할 수 있다.
프로그램 정보 저장 영역(2520)에 저장된 프로그램 정보 신호는 멀티 레벨 셀(MLC)의 시작 층에 대응하는 어드레스 신호일 수 있다. 예를 들어, 프로그램 정보 신호보다 작은 값을 갖는 어드레스 신호가 할당된 적층 가변저항 메모리 셀 어레이(2500)의 층은 싱글 레벨 셀 층으로 사용되고, 프로그램 정보 신호 이상의 값을 갖는 어드레스 신호가 할당된 적층 가변저항 메모리 셀 어레이의 층은 멀티 레벨 셀 층으로 사용될 수 있다.
도 13의 적층 구조의 저항성 메모리 장치(2000)에서 제어 회로(2200)는 도 12에 도시된 제어 회로(1200)와 동일한 구조를 가질 수 있다.
도 14는 프로그램 정보 저장 영역으로부터 프로그램 정보 신호를 제어 회로에 읽어오는 과정을 설명하기 위한 블록도이다.
도 14를 참조하면, 메모리 셀 어레이 층을 싱글 레벨 셀(SLC) 모드로 프로그램할 것인지, 멀티 레벨 셀(MLC) 모드로 프로그램할 것인지를 나타내는 프로그램 정보 신호가 적층 가변저항 메모리 셀 어레이(2500) 내에 구비된 프로그램 정보 저 장 영역(2520)에 저장된다. 입출력 회로(2100)내에 구비된 센스 앰프(2120)는 프로그램 정보 저장 영역(2520)으로부터 프로그램 정보 신호를 읽어 내어, 프로그램 정보 신호를 기준전압(VREF)과 비교하고 증폭하여 제어 회로(2200) 내에 구비된 레지스터(2230)에 제공한다.
도 12를 참조하여 상기한 바와 같이, 제어 회로(2200)는 어드레스 신호(ADD) 및 프로그램 정보 신호(INFO_PRO)에 기초하여 프로그램 모드 신호(MODE_PRO)를 발생시킨다. 또한, 제어 회로(2200)는 어드레스 신호(ADD)와 프로그램 모드 신호(MODE_PRO)에 기초하여 로우 제어신호(CONX), 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)를 발생시킨다.
도 15 및 도 16은 본 발명의 실시예들에 따른 적층 구조의 저항성 메모리 장치의 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법을 나타내는 흐름도들이다.
도 15를 참조하면, 본 발명의 하나의 실시예에 따른 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법은 다음과 같다.
1) 적층 가변저항 메모리 셀 어레이 층의 프로그램 모드를 설정한다(S1).
2) 어드레스 신호의 타이밍과 전압 레벨을 제어하여 로우 제어신호와 칼럼 제어신호를 발생시킨다(S2).
3) 로우 제어신호와 칼럼 제어신호에 기초하여 층 선택신호를 발생시킨다(S3).
4) 로우 제어신호와 층 선택신호를 디코딩하여 워드라인 구동신호를 발생시 킨다(S4).
5) 칼럼 제어신호와 층 선택신호를 디코딩하여 칼럼 선택신호를 발생시킨다(S5).
6) 워드라인 구동신호와 칼럼 선택신호를 적층 가변저항 메모리 셀 어레이에 제공한다.
도 16을 참조하면, 본 발명의 다른 하나의 실시예에 따른 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법은 다음과 같다.
1) 적층 가변저항 메모리 셀 어레이 내에 있는 프로그램 정보 저장 영역으로부터 프로그램 정보 신호를 수신한다(S11).
2) 프로그램 정보 신호를 이용하여 적층 가변저항 메모리 셀 어레이 층의 프로그램 모드를 설정한다(S12).
3) 어드레스 신호의 타이밍과 전압 레벨을 제어하여 로우 제어신호와 칼럼 제어신호를 발생시킨다(S13).
4) 로우 제어신호와 칼럼 제어신호에 기초하여 층 선택신호를 발생시킨다(S14).
5) 로우 제어신호와 층 선택신호를 디코딩하여 워드라인 구동신호를 발생시킨다(S15).
6) 칼럼 제어신호와 층 선택신호를 디코딩하여 칼럼 선택신호를 발생시킨다(S16).
7) 워드라인 구동신호와 칼럼 선택신호를 적층 가변저항 메모리 셀 어레이에 제공한다(S17).
도 16에 도시된 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법은 비휘발성인 적층 가변저항 메모리 셀 어레이의 일부분을 프로램 정보 저장 영역으로 사용하고, 프로그램 정보 저장 영역에 메모리 셀 어레이 층에 대한 프로그램 정보 신호를 저장한다. 즉, 메모리 셀 어레이 층을 싱글 레벨 셀(SLC) 모드로 프로그램할 것인지, 멀티 레벨 셀(MLC) 모드로 프로그램할 것인지 결정한다.
도 13의 제어 회로(2200)는 도 1의 제어 회로(1200)와 마찬가지로 프로그램 정보 신호(INFO_PRO)를 이용하여 프로그램 모드 신호(MODE_PRO)를 발생시키고, 프로그램 모드 신호(MODE_PRO)에 기초하여 로우 제어신호(CONX), 칼럼 제어신호(CONY) 및 층 선택신호(SEL_LAYER)를 발생시킨다.
도 17은 본 발명의 적층 구조의 저항성 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 블록도이다.
도 17을 참조하면, 메모리 시스템(3000)은 메모리 컨트롤러(3100) 및 적층 구조의 저항성 메모리 장치(3200)를 포함한다.
메모리 컨트롤러(3100)는 어드레스 신호(ADD) 및 커맨드(CMD)를 발생시키고 버스를 통해서 적층 구조의 저항성 메모리 장치(3200)에 제공한다. 데이터(DQ)는 버스를 통해서 메모리 컨트롤러(3100)에서 적층 구조의 저항성 메모리 장치(3200)로 전송되거나, 버스를 통해서 적층 구조의 저항성 메모리 장치(3200)에서 메모리 컨트롤러(3100)로 전송된다.
적층 구조의 저항성 메모리 장치(3200)는 도 1 또는 도 13에 도시된 적층 구 조의 저항성 메모리 장치(1000, 3000)의 회로 구성을 가질 수 있으며, 어드레스 신호(ADD) 및 커맨드(CMD)에 기초하여 데이터(DQ)를 저장하거나 저장되어 있던 데이터를 출력한다. 상기와 같이, 적층 구조의 저항성 메모리 장치(3200)의 출력 회로는 기입(write) 동작 모드에서 기준전압을 사용하여 비트라인의 전압을 센싱하고 증폭하여 센싱 출력전압을 발생시키고, 독출(read) 동작 모드에서 비트라인의 전압을 센싱하고 증폭하여 출력한다.
도 12를 참조하여 상기한 바와 같이, 적층 구조의 저항성 메모리 장치(1000)의 제어 회로(1200)는 어드레스 신호(ADD)에 기초하여 메모리 셀 어레이 층의 프로그램 모드를 설정하고, 어드레스 신호(ADD)의 타이밍과 전압 레벨을 제어하여 로우 제어신호(CONX)와 칼럼 제어신호(CONY)를 발생시키고, 로우 제어신호(CONX) 및 칼럼 제어신호(CONY)에 기초하여 층 선택신호(SEL_LAYER)를 발생시킨다.
따라서, 본 발명에 따른 적층 구조의 저항성 메모리 장치들(1000, 2000)의 메모리 셀 어레이 층들 중 일부를 싱글 레벨 셀 모드로 프로그램할 수 있고, 나머지 메모리 셀 어레이 층들은 멀티 레벨 셀 모드로 프로그램할 수 있다.
예를 들어, 적층 구조의 저항성 메모리 장치가 반도체 기판의 바로 위에 적층된 4 개의 메모리 셀 어레이 층을 가지는 경우, 반도체 기판의 바로 위에 위치한 제 1 메모리 셀 어레이 층을 싱글 레벨 셀 모드로 설정하고, 제 1 메모리 셀 어레이 층 위에 적층된 3 개의 메모리 셀 어레이 층은 멀티 레벨 셀 모드로 설정할 수 있다.
본 발명에 따른 적층 구조의 저항성 메모리 장치는 메모리 셀 양단의 전압 또는 전류의 크기 및/또는 방향에 따라 저항 값이 변화되는 적층 가변저항 메모리 셀 어레이를 갖는 RRAM, PRAM 또는 MRAM일 수 있다.
본 발명에 따른 적층 구조의 저항성 메모리 장치는 적층 가변저항 메모리 셀 어레이 층의 셀 타입을 선택적으로 설정할 수 있기 때문에 메모리 셀의 사용 효율을 향상시킬 수 있고 제조 비용을 줄일 수 있다.
본 발명은 반도체 메모리 장치 및 이를 포함하는 메모리 시스템에 적용이 가능하며, 특히 RRAM, PRAM 등 저항성 메모리 장치 및 이를 포함하는 메모리 시스템에 적용이 가능하다.
상기에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 하나의 실시예에 따른 적층 가변저항 메모리 셀 어레이를 갖는 적층 구조의 저항성 메모리 장치를 나타내는 블록도이다.
도 2는 도 1에 도시된 적층 가변저항 메모리 셀 어레이를 구성하는 단위 메모리 셀의 구조의 하나의 예를 나타내는 회로도이다.
도 3은 도 1에 도시된 적층 가변저항 메모리 셀 어레이를 구성하는 단위 메모리 셀의 구조의 다른 하나의 예를 나타내는 회로도이다.
도 4는 도 2 및 도 3에 도시된 단위 메모리 셀에 포함된 가변저항 소자의 하나의 예를 나타내는 도면이다.
도 5는 도 2 및 도 3에 도시된 단위 메모리 셀에 포함된 가변저항 소자의 다른 하나의 예를 나타내는 도면이다.
도 6은 도 4의 가변저항 소자를 갖는 단위 메모리 셀 양단의 전압 파형을 나타내는 도면이다.
도 7은 도 5의 가변저항 소자의 상변화(phase change) 특성을 나타내는 도면이다.
도 8은 도 7의 상변화 특성을 얻기 위하여 도 5의 가변저항 소자를 갖는 단위 메모리 셀 양단에 인가하는 전류 펄스의 파형을 나타내는 도면이다.
도 9는 도 1에 도시된 저항성 메모리 장치의 적층 구조(stack structure)의 하나의 예를 나타내는 단면도이다.
도 10은 도 9의 저항성 메모리 장치에 포함된 싱글 레벨 셀의 데이터 구성의 하나의 예를 나타내는 도면이다.
도 11은 도 9의 적층 구조의 저항성 메모리 장치에 포함된 멀티 레벨 셀의 데이터 구성의 하나의 예를 나타내는 도면이다.
도 12는 도 1의 적층 구조의 저항성 메모리 장치에 포함된 제어 회로의 하나의 예를 나타내는 블록도이다.
도 13은 본 발명의 다른 하나의 실시예에 따른 적층 가변저항 메모리 셀 어레이를 갖는 적층 구조의 저항성 메모리 장치를 나타내는 블록도이다.
도 14는 프로그램 정보 저장 영역으로부터 프로그램 정보 신호를 제어 회로에 읽어오는 과정을 설명하기 위한 블록도이다.
도 15 및 도 16은 본 발명의 실시예들에 따른 적층 구조의 저항성 메모리 장치의 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법을 나타내는 흐름도들이다.
도 17은 본 발명의 저항성 메모리 장치를 포함하는 메모리 시스템의 하나의 예를 나타내는 블록도이다.
<도면의 주요부분에 대한 부호의 설명>
1000, 2000, 3200 : 적층 구조의 저항성 메모리 장치
1100, 2100 : 입출력 회로
1200, 2200 : 제어 회로
1210 : 프로그램 모드 설정 회로
1220 : 타이밍 및 전압 레벨 제어 회로
1230 : 레지스터
1240 : 메모리 셀 층 선택회로
1400 : 로우 디코더
1450 : 칼럼 디코더
1500 : 적층 가변저항 메모리 셀 어레이
3000 : 메모리 시스템
3100 : 메모리 컨트롤러
3200 : 저항성 메모리 장치

Claims (21)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 가변저항 메모리 셀들을 포함하는 복수의 메모리 셀 어레이 층들이 적층된 적층 가변저항 메모리 셀 어레이; 및
    어드레스 신호 및 상기 적층 가변저항 메모리 셀 어레이 내에 있는 프로그램 정보 저장 영역에 저장된 프로그램 정보 신호에 기초하여 상기 메모리 셀 어레이 층들 각각의 프로그램 모드를 싱글 레벨 셀 모드 또는 멀티 레벨 셀 모드로 설정하고, 상기 어드레스 신호의 타이밍과 전압 레벨을 제어하여 로우 제어신호와 칼럼 제어신호를 발생시키는 제어 회로를 포함하는 적층 구조의 저항성 메모리 장치.
  10. 제 9 항에 있어서,
    상기 프로그램 정보 저장 영역에 저장된 상기 프로그램 정보 신호는 멀티 레벨 셀의 시작 층에 대응하는 어드레스 신호인 것을 특징으로 하는 적층 구조의 저항성 메모리 장치.
  11. 제 10 항에 있어서,
    상기 메모리 셀 어레이 층들 중 상기 프로그램 정보 신호보다 작은 값을 갖는 어드레스 신호가 할당된 메모리 셀 어레이 층은 싱글 레벨 셀 층으로 사용되고, 상기 메모리 셀 어레이 층들 중 상기 프로그램 정보 신호 이상의 값을 갖는 어드레스 신호가 할당된 메모리 셀 어레이 층은 멀티 레벨 셀 층으로 사용되는 것을 특징으로 하는 적층 구조의 저항성 메모리 장치.
  12. 제 9 항에 있어서,
    상기 프로그램 정보 저장 영역에 저장된 상기 프로그램 정보 신호는 입출력 회로에 구비된 센스 앰프에 의해 센싱되고 증폭되어 상기 제어 회로에 제공되는 것을 특징으로 하는 적층 구조의 저항성 메모리 장치.
  13. 제 9 항에 있어서, 상기 제어 회로는
    상기 프로그램 정보 저장 영역으로부터 수신한 상기 프로그램 정보 신호를 저장하는 레지스터를 포함하는 것을 특징으로 하는 적층 구조의 저항성 메모리 장치.
  14. 제 9 항에 있어서, 상기 제어 회로는
    상기 로우 제어신호 및 상기 칼럼 제어신호에 기초하여 층 선택신호를 발생시키고, 상기 로우 제어신호, 상기 칼럼 제어신호, 및 상기 층 선택신호를 출력하는 것을 특징으로 하는 적층 구조의 저항성 메모리 장치.
  15. 제 14 항에 있어서, 상기 적층 구조의 저항성 메모리 장치는
    상기 로우 제어신호 및 상기 층 선택신호를 디코딩하여 워드라인 구동신호를 발생시키고, 상기 워드라인 구동신호를 상기 적층 가변저항 메모리 셀 어레이에 제공하는 로우 디코더; 및
    상기 칼럼 제어신호 및 상기 층 선택신호를 디코딩하여 칼럼 선택신호를 발생시키고, 상기 칼럼 선택신호를 상기 적층 가변저항 메모리 셀 어레이에 제공하는 칼럼 디코더를 더 포함하는 것을 특징으로 하는 적층 구조의 저항성 메모리 장치.
  16. 제 14 항에 있어서, 상기 제어 회로는
    어드레스 신호 및 프로그램 정보 신호에 기초하여 프로그램 모드 신호를 발생시키는 프로그램 모드 설정 회로; 및
    상기 어드레스 신호 및 상기 프로그램 모드 신호에 기초하여 로우 제어신호와 칼럼 제어신호를 발생시키는 타이밍 및 전압 레벨 제어 회로를 포함하는 것을 특징으로 하는 적층 구조의 저항성 메모리 장치.
  17. 삭제
  18. 어드레스 신호 및 커맨드를 발생시키는 메모리 컨트롤러; 및
    상기 어드레스 신호 및 상기 커맨드에 기초하여 수신된 데이터를 저장하거나 저장되어 있던 데이터를 출력하는 적층 구조의 저항성 메모리 장치를 포함하고,
    상기 적층 구조의 저항성 메모리 장치는
    상기 어드레스 신호에 기초하여 적층 가변저항 메모리 셀 어레이 층들 각각의 프로그램 모드를 싱글 레벨 셀 모드 또는 멀티 레벨 셀 모드로 설정하고, 상기 어드레스 신호의 타이밍과 전압 레벨을 제어하여 로우 제어신호와 칼럼 제어신호를 발생시키는 제어 회로를 포함하는 것을 특징으로 하는 메모리 시스템.
  19. 적층 가변저항 메모리 셀 어레이 층의 프로그램 모드를 설정하는 단계;
    어드레스 신호의 타이밍과 전압 레벨을 제어하여 로우 제어신호와 칼럼 제어신호를 발생시키는 단계; 및
    상기 로우 제어신호와 상기 칼럼 제어신호에 기초하여 층 선택신호를 발생시키는 단계를 포함하는 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법.
  20. 제 19 항에 있어서, 상기 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법은
    상기 로우 제어신호와 상기 층 선택신호를 디코딩하여 워드라인 구동신호를 발생시키는 단계;
    상기 칼럼 제어신호와 상기 층 선택신호를 디코딩하여 칼럼 선택신호를 발생시키는 단계; 및
    상기 워드라인 구동신호와 상기 칼럼 선택신호를 적층 가변저항 메모리 셀 어레이에 제공하는 단계를 더 포함하는 것을 특징으로 하는 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법.
  21. 제 19 항에 있어서, 상기 적층 가변저항 메모리 셀 어레이 층의 프로그램 모드를 설정하는 단계는
    적층 가변저항 메모리 셀 어레이 내에 있는 프로그램 정보 저장 영역으로부터 프로그램 정보 신호를 수신하는 단계; 및
    상기 프로그램 정보 신호를 이용하여 상기 적층 가변저항 메모리 셀 어레이 층의 프로그램 모드를 싱글 레벨 셀 모드 또는 멀티 레벨 셀 모드로 설정하는 단계를 더 포함하는 것을 특징으로 하는 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법.
KR1020090019193A 2009-03-06 2009-03-06 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법 KR101519931B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090019193A KR101519931B1 (ko) 2009-03-06 2009-03-06 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법
US12/714,950 US8345464B2 (en) 2009-03-06 2010-03-01 Resistive memory devices having a stacked structure and methods of operation thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090019193A KR101519931B1 (ko) 2009-03-06 2009-03-06 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법

Publications (2)

Publication Number Publication Date
KR20100100352A KR20100100352A (ko) 2010-09-15
KR101519931B1 true KR101519931B1 (ko) 2015-05-13

Family

ID=42678134

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090019193A KR101519931B1 (ko) 2009-03-06 2009-03-06 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법

Country Status (2)

Country Link
US (1) US8345464B2 (ko)
KR (1) KR101519931B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102671736B1 (ko) 2019-05-31 2024-06-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8266503B2 (en) 2009-03-13 2012-09-11 Fusion-Io Apparatus, system, and method for using multi-level cell storage in a single-level cell mode
US8261158B2 (en) * 2009-03-13 2012-09-04 Fusion-Io, Inc. Apparatus, system, and method for using multi-level cell solid-state storage as single level cell solid-state storage
US8135903B1 (en) * 2009-10-30 2012-03-13 Western Digital Technologies, Inc. Non-volatile semiconductor memory compressing data to improve performance
US8661184B2 (en) 2010-01-27 2014-02-25 Fusion-Io, Inc. Managing non-volatile media
US8854882B2 (en) 2010-01-27 2014-10-07 Intelligent Intellectual Property Holdings 2 Llc Configuring storage cells
US9245653B2 (en) 2010-03-15 2016-01-26 Intelligent Intellectual Property Holdings 2 Llc Reduced level cell mode for non-volatile memory
US20120134200A1 (en) * 2010-11-29 2012-05-31 Seagate Technology Llc Magnetic Memory Cell With Multi-Level Cell (MLC) Data Storage Capability
US10296480B2 (en) 2011-10-20 2019-05-21 SK Hynix Inc. Data processing system having combined memory block and stack package
KR20130043474A (ko) * 2011-10-20 2013-04-30 에스케이하이닉스 주식회사 통합 메모리 블록 및 이를 포함하는 데이터 처리 시스템
US9348741B1 (en) 2011-12-19 2016-05-24 Western Digital Technologies, Inc. Systems and methods for handling write data access requests in data storage devices
US8846484B2 (en) 2012-02-15 2014-09-30 Intermolecular, Inc. ReRAM stacks preparation by using single ALD or PVD chamber
KR20140054975A (ko) * 2012-10-30 2014-05-09 에스케이하이닉스 주식회사 가변 저항 메모리 장치
US9153672B2 (en) * 2012-12-21 2015-10-06 Taiwan Semiconductor Manufacturing Co., Ltd. Vertical BJT for high density memory
US9001546B2 (en) * 2013-08-22 2015-04-07 Taiwan Semiconductor Manufacturing Company Limited 3D structure for advanced SRAM design to avoid half-selected issue
KR102424702B1 (ko) 2015-11-19 2022-07-25 삼성전자주식회사 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
KR102388615B1 (ko) * 2017-11-13 2022-04-21 에스케이하이닉스 주식회사 메모리 시스템
DE102018103694B4 (de) * 2018-02-20 2022-08-11 Infineon Technologies Ag Leseverstärker-Schaltkreis, Speichervorrichtung, Verfahren zum Ermitteln eines Zustandswerts einer resistiven Speicherzelle und Verfahren zum Betreiben einer Speichervorrichtung

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090219750A1 (en) 2008-02-29 2009-09-03 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of controlling the same

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6882553B2 (en) * 2002-08-08 2005-04-19 Micron Technology Inc. Stacked columnar resistive memory structure and its method of formation and operation
US6954394B2 (en) * 2002-11-27 2005-10-11 Matrix Semiconductor, Inc. Integrated circuit and method for selecting a set of memory-cell-layer-dependent or temperature-dependent operating conditions
US8082382B2 (en) 2004-06-04 2011-12-20 Micron Technology, Inc. Memory device with user configurable density/performance
KR100732628B1 (ko) * 2005-07-28 2007-06-27 삼성전자주식회사 멀티-비트 데이터 및 싱글-비트 데이터를 저장하는 플래시메모리 장치
JP5073667B2 (ja) 2005-09-29 2012-11-14 トレック・2000・インターナショナル・リミテッド Slc及びmlcフラッシュメモリを使用するポータブルデータ記憶装置
DE102008003637B4 (de) * 2008-01-09 2010-05-12 Qimonda Ag Integrierter Schaltkreis, Verfahren zum Programmieren einer Speicherzellen-Anordnung eines Integrierten Schaltkreises, und Speichermodul

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090219750A1 (en) 2008-02-29 2009-09-03 Kabushiki Kaisha Toshiba Nonvolatile memory device and method of controlling the same

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102671736B1 (ko) 2019-05-31 2024-06-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법
KR102671743B1 (ko) 2019-05-31 2024-06-04 에스케이하이닉스 주식회사 메모리 시스템 및 메모리 시스템의 동작방법

Also Published As

Publication number Publication date
KR20100100352A (ko) 2010-09-15
US8345464B2 (en) 2013-01-01
US20100226165A1 (en) 2010-09-09

Similar Documents

Publication Publication Date Title
KR101519931B1 (ko) 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법
US8773892B2 (en) Method and apparatus managing worn cells in resistive memories
US7190607B2 (en) Phase-change memory element driver circuits using measurement to control current and methods of controlling drive current of phase-change memory elements using measurement
US7830705B2 (en) Multi-level phase change memory device and related methods
US8279664B2 (en) Phase change memory device, memory system, and programming method using variable verification pulses
TWI400705B (zh) 記憶體單元之電容分壓器感測
KR101068333B1 (ko) Rfid 장치
KR101736383B1 (ko) 메모리 장치, 이의 프리차지 제어 방법, 및 이를 포함하는 장치들
KR102005226B1 (ko) 저항체를 이용한 비휘발성 메모리 장치 및 그 구동 방법
CN109841248B (zh) 存储装置及其操作方法
US8050083B2 (en) Phase change memory device and write method thereof
US11120872B2 (en) Resistive memory devices and methods of operating resistive memory devices
JP5837916B2 (ja) 抵抗体を利用する不揮発性メモリ装置及びその駆動方法
US8897058B2 (en) Nonvolatile memory apparatus and method for driving the same
KR20100097407A (ko) 저항성 메모리 장치, 이를 포함하는 메모리 시스템 및 저항성 메모리 장치의 프로그램 방법
US7952908B2 (en) Apparatus and method for sensing multi-level cell data
KR101431215B1 (ko) 반도체 메모리 장치, 리프레쉬 방법 및 시스템
US9224441B2 (en) Nonvolatile memory device using variable resistive element and memory system having the same
US11238927B2 (en) Memory device having program current adjustible based on detected holding voltage
KR20150116270A (ko) 비휘발성 메모리 장치와 이를 포함하는 메모리 시스템, 및 비휘발성 메모리 장치의 구동 방법
KR20210036457A (ko) 메모리 장치 및 메모리 장치의 동작방법
US20130237019A1 (en) Stacked memory device and method of fabricating same
US7889546B2 (en) Phase-change random access memory device, system having the same, and associated methods
KR20090031128A (ko) 반도체 메모리 장치 및 그 리프레쉬 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20180430

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 5