KR102424702B1 - 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치 - Google Patents

불휘발성 메모리 모듈 및 이를 포함하는 전자 장치 Download PDF

Info

Publication number
KR102424702B1
KR102424702B1 KR1020150162601A KR20150162601A KR102424702B1 KR 102424702 B1 KR102424702 B1 KR 102424702B1 KR 1020150162601 A KR1020150162601 A KR 1020150162601A KR 20150162601 A KR20150162601 A KR 20150162601A KR 102424702 B1 KR102424702 B1 KR 102424702B1
Authority
KR
South Korea
Prior art keywords
nonvolatile memory
memory cell
cell array
array layers
module
Prior art date
Application number
KR1020150162601A
Other languages
English (en)
Other versions
KR20170058690A (ko
Inventor
이광진
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020150162601A priority Critical patent/KR102424702B1/ko
Priority to US15/298,765 priority patent/US9799399B2/en
Publication of KR20170058690A publication Critical patent/KR20170058690A/ko
Application granted granted Critical
Publication of KR102424702B1 publication Critical patent/KR102424702B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0659—Command handling arrangements, e.g. command buffers, queues, command scheduling
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/005—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor comprising combined but independently operative RAM-ROM, RAM-PROM, RAM-EPROM cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0007—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising metal oxide memory material, e.g. perovskites
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0026—Bit-line or column circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0023—Address circuits or decoders
    • G11C13/0028—Word-line or row circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0035—Evaluating degradation, retention or wearout, e.g. by counting writing cycles
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/004—Reading or sensing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0097—Erasing, e.g. resetting, circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
    • G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0061—Timing circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/71—Three dimensional array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2213/00—Indexing scheme relating to G11C13/00 for features not covered by this group
    • G11C2213/70—Resistive array aspects
    • G11C2213/72—Array wherein the access device being a diode

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Credit Cards Or The Like (AREA)

Abstract

불휘발성 메모리 모듈은 복수의 메모리 칩들 및 모듈 컨트롤러를 포함한다. 복수의 메모리 칩들은 인쇄 회로 기판(Printed Circuit Board, PCB) 상에 순차적으로 배치되고, 각각이 기판(substrate) 상에 적층되어 형성되는 복수의 불휘발성 메모리 셀 어레이 층들을 포함한다. 모듈 컨트롤러는 인쇄 회로 기판 상에 배치되고, 복수의 메모리 칩들의 동작을 제어한다. 모듈 컨트롤러는 복수의 메모리 칩들 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들 각각을 동작 메모리로 사용되는 메모리 모드 및 저장 공간으로 사용되는 저장 모드 중의 하나로 동작시킨다.

Description

불휘발성 메모리 모듈 및 이를 포함하는 전자 장치 {NON-VOLATILE MEMORY MODULE AND ELECTRONIC DEVICE HAVING THE SAME}
본 발명은 반도체 메모리 장치에 관한 것으로, 보다 상세하게는 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치에 관한 것이다.
데이터를 저장하기 위한 반도체 메모리 장치는 크게 휘발성(volatile) 반도체 메모리 장치와 비휘발성(non-volatile) 반도체 메모리 장치로 구분될 수 있다. 휘발성 반도체 메모리 장치는 커패시터의 충전 또는 방전에 의해 데이터가 저장된다. DRAM(Dynamic Random Access Memory), SRAM(Static Random Access Memory) 등의 휘발성 반도체 메모리 장치는 전원이 인가되는 동안 저장된 데이터가 유지되며, 전원이 차단되면 데이터는 손실된다. 휘발성 메모리 장치는 주로 컴퓨터 등의 메인 메모리 장치로 사용된다.
비휘발성 반도체 메모리 장치는 전원이 차단되어도 데이터를 저장할 수 있다. 플래시 메모리 등의 비휘발성 반도체 메모리 장치는 컴퓨터, 휴대용 통신기기 등 넓은 범위의 응용 기기에서 프로그램 및 데이터를 저장하는 저장 매체로서 사용된다.
반도체 메모리 장치의 고용량화, 고속화 및 저전력화의 요구에 따라, DRAM의 고집적성과 낮은 소비 전력, 플래시 메모리의 비휘발성, SRAM의 고속 동작을 모두 구현할 수 있는 차세대 메모리 장치들이 연구되고 있다. 현재 각광을 받고 있는 차세대 메모리 장치로서는 상변화 물질을 이용하는 PRAM(Phase Change Random Access Memory), 전이금속 산화물 등의 가변저항 특성을 갖는 물질을 이용한 RRAM(Resistance Random Access Memory)과 강자성 물질을 이용한 MRAM(Magnetic Random Access Memory) 등이 있다. 차세대 메모리 장치를 구성하는 물질들의 공통점은 전류 또는 전압의 크기 및/또는 방향에 따라서 그 저항값이 가변되며, 전류 또는 전압이 차단되어도 그 저항 값을 그대로 유지하는 비휘발성 특성을 가지며 리프레쉬가 필요 없다는 것이다.
이러한 저항성 메모리 장치에서, 단위 메모리 셀은 적어도 하나의 저항 소자와 적어도 하나의 스위칭 소자로 이루어질 수 있고, 메모리 셀들에 연결된 워드라인과 비트라인의 전류 또는 전압을 제어하여 각 저항 소자의 저항값을 변경함으로써 데이터를 저장한다.
이와 같은 저항성 메모리 장치의 장점으로 인해, 최근에는 저항성 메모리 장치를 이용한 불휘발성 메모리 모듈에 대한 연구가 활발히 진행되고 있다.
상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 다양한 모드로 동작할 수 있는 불휘발성 메모리 모듈을 제공하는 것이다.
본 발명의 다른 목적은 빠른 동작 속도를 가지면서 신뢰성(reliability)을 향상시킬 수 있는 불휘발성 메모리 모듈을 제공하는 것이다.
본 발명의 또 다른 목적은 빠른 상기 불휘발성 메모리 모듈을 포함하는 전자 장치를 제공하는 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 불휘발성 메모리 모듈은 복수의 메모리 칩들 및 모듈 컨트롤러를 포함한다. 상기 복수의 메모리 칩들은 인쇄 회로 기판(Printed Circuit Board, PCB) 상에 순차적으로 배치되고, 각각이 기판(substrate) 상에 적층되어 형성되는 복수의 불휘발성 메모리 셀 어레이 층들을 포함한다. 상기 모듈 컨트롤러는 상기 인쇄 회로 기판 상에 배치되고, 상기 복수의 메모리 칩들의 동작을 제어한다. 상기 모듈 컨트롤러는 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각을 동작 메모리로 사용되는 메모리 모드 및 저장 공간으로 사용되는 저장 모드 중의 하나로 동작시킨다.
일 실시예에 있어서, 상기 모듈 컨트롤러는 파워-업 초기에 외부로부터 수신되는 설정 정보에 기초하여 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 동작 모드를 결정할 수 있다.
일 실시예에 있어서, 상기 모듈 컨트롤러는 정상 동작 중에 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 내구성(endurance) 수준에 기초하여 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 동작 모드를 결정할 수 있다.
상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 수행되는 기입(write) 동작의 횟수에 기초하여 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 동작 모드를 결정할 수 있다.
상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 수행되는 기입 동작의 횟수를 카운트하여 사용 값을 생성하고, 상기 복수의 불휘발성 메모리 셀 어레이 층들 중에서 상기 사용 값이 기준 값 미만인 불휘발성 메모리 셀 어레이 층을 상기 메모리 모드로 동작시키고, 상기 사용 값이 상기 기준 값 이상인 불휘발성 메모리 셀 어레이 층을 상기 저장 모드로 동작시킬 수 있다.
상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 수행되는 소거(erase) 동작의 횟수에 기초하여 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 동작 모드를 결정할 수 있다.
상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 수행되는 소거 동작의 횟수를 카운트하여 사용 값을 생성하고, 상기 복수의 불휘발성 메모리 셀 어레이 층들 중에서 상기 사용 값이 기준 값 미만인 불휘발성 메모리 셀 어레이 층을 상기 메모리 모드로 동작시키고, 상기 사용 값이 상기 기준 값 이상인 불휘발성 메모리 셀 어레이 층을 상기 저장 모드로 동작시킬 수 있다.
상기 모듈 컨트롤러는 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 초기 내구성(endurance) 값을 미리 저장하고, 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 수행되는 기입 동작 및 소거 동작 중의 적어도 하나의 횟수를 카운트하여 사용 값을 생성하고, 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 상기 초기 내구성 값과 상기 사용 값에 기초하여 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 동작 모드를 결정할 수 있다.
상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 중에서 상기 초기 내구성 값에 대한 상기 사용 값의 비율이 기준 비율 미만인 불휘발성 메모리 셀 어레이 층을 상기 메모리 모드로 동작시키고, 상기 초기 내구성 값에 대한 상기 사용 값의 비율이 상기 기준 비율 이상인 불휘발성 메모리 셀 어레이 층을 상기 저장 모드로 동작시킬 수 있다.
일 실시예에 있어서, 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각은 저장되는 데이터의 논리 레벨에 기초하여 가변되는 저항값을 갖는 복수의 저항성 메모리 셀들을 포함할 수 있다.
상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 별로 동일한 저항성 메모리 셀에 대한 기입 동작과 독출 동작 사이의 최소 시간 간격을 나타내는 동일 셀 기입-독출 액세스 시간(write to read same cell access time; tWTRSC)을 저장할 수 있다.
상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들에 포함되는 제1 저항성 메모리 셀에 대해 기입 동작을 수행한 후, 상기 제1 저항성 메모리 셀에 대한 독출 동작은 상기 제1 저항성 메모리 셀에 대해 상기 기입 동작이 수행된 시각으로부터 상기 제1 저항성 메모리 셀이 포함되는 상기 불휘발성 메모리 셀 어레이 층의 상기 동일 셀 기입-독출 액세스 시간 이후에 수행되도록 상기 복수의 불휘발성 메모리 셀 어레이 층들의 동작을 제어할 수 있다.
일 실시예에 있어서, 상기 모듈 컨트롤러는 상기 인쇄 회로 기판 상에서 상기 복수의 메모리 칩들의 중앙에 배치될 수 있다.
일 실시예에 있어서, 상기 복수의 메모리 칩들 및 상기 모듈 컨트롤러는 NVDIMM(Non-Volatile Dual In-line Memory Module) 표준에 따라 상기 인쇄 회로 기판 상에 배치될 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 불휘발성 메모리 모듈은 복수의 메모리 칩들 및 모듈 컨트롤러를 포함한다. 상기 복수의 메모리 칩들은 인쇄 회로 기판(Printed Circuit Board, PCB) 상에 순차적으로 배치되고, 각각이 기판(substrate) 상에 적층되어 형성되는 복수의 불휘발성 메모리 셀 어레이 층들을 포함한다. 상기 모듈 컨트롤러는 상기 인쇄 회로 기판 상에 배치되고, 상기 복수의 메모리 칩들의 동작을 제어한다. 상기 모듈 컨트롤러는 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 연속적으로 수행되는 기입 동작의 횟수에 기초하여 다음 기입 동작이 수행될 불휘발성 메모리 셀 어레이 층을 결정한다.
일 실시예에 있어서, 상기 모듈 컨트롤러는 외부로부터 기입 명령을 연속적으로 수신하는 경우, 상기 연속적으로 수신되는 기입 명령에 상응하는 기입 동작들을 상기 복수의 불휘발성 메모리 셀 어레이 층들 중에서 선택되는 제1 불휘발성 메모리 셀 어레이 층에 집중적으로 수행할 수 있다.
상기 모듈 컨트롤러는 상기 제1 불휘발성 메모리 셀 어레이 층에 연속적으로 수행되는 기입 동작의 횟수를 카운트하고, 상기 카운트 값이 기준 값에 도달하는 경우 상기 제1 불휘발성 메모리 셀 어레이 층에 대한 기입 동작을 중단하고, 상기 복수의 불휘발성 메모리 셀 어레이 층들 중에서 상기 제1 불휘발성 메모리 셀 어레이 층과는 다른 제2 불휘발성 메모리 셀 어레이 층에 상기 연속적으로 수신되는 기입 명령에 상응하는 기입 동작들 중의 나머지 기입 동작들을 수행할 수 있다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 일 실시예에 따른 전자 장치는 불휘발성 메모리 모듈 및 상기 불휘발성 메모리 모듈을 제어하는 중앙 처리 장치(Central Processing Unit; CPU)를 포함한다. 상기 불휘발성 메모리 모듈은, 인쇄 회로 기판(Printed Circuit Board, PCB) 상에 순차적으로 배치되고, 각각이 기판(substrate) 상에 적층되어 형성되는 복수의 불휘발성 메모리 셀 어레이 층들을 포함하는 복수의 메모리 칩들, 및 상기 인쇄 회로 기판 상에 배치되고, 상기 복수의 메모리 칩들의 동작을 제어하는 모듈 컨트롤러를 포함한다. 상기 모듈 컨트롤러는 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각을 메모리 모드 및 저장 모드 중의 하나로 동작시킨다. 상기 중앙 처리 장치는 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 중에서 상기 메모리 모드로 동작하는 불휘발성 메모리 셀 어레이 층들은 상기 중앙 처리 장치의 동작에 필요한 임시 데이터를 저장하는 동작 메모리로서 사용하고, 상기 저장 모드로 동작하는 불휘발성 메모리 셀 어레이 층들은 저장 공간으로서 사용한다.
일 실시예에 있어서, 상기 모듈 컨트롤러는 정상 동작 중에 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 내구성(endurance) 수준에 기초하여 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 동작 모드를 결정할 수 있다.
상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 수행되는 기입 동작 및 소거 동작 중의 적어도 하나의 횟수에 기초하여 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 동작 모드를 결정할 수 있다.
본 발명에 따른 불휘발성 메모리 모듈의 경우, 복수의 불휘발성 메모리 칩들 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들 각각은 동작 메모리 및 저장 공간 중의 하나로 선택적으로 사용될 수 있다. 따라서 본 발명에 따른 불휘발성 메모리 모듈의 활용성은 효과적으로 증가될 수 있다.
또한, 본 발명에 따른 불휘발성 메모리 모듈은 복수의 불휘발성 메모리 칩들 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들 각각의 동일 셀 기입-독출 액세스 시간을 개별적으로 관리하므로, 본 발명에 따른 불휘발성 메모리 모듈은 동작 안정성을 유지하면서도 동작 속도를 효과적으로 향상시킬 수 있다.
또한, 본 발명에 따른 불휘발성 메모리 모듈은 복수의 불휘발성 메모리 칩들 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 연속적으로 수행되는 기입 동작의 횟수에 기초하여 다음 기입 동작이 수행될 불휘발성 메모리 셀 어레이 층을 결정하므로, 본 발명에 따른 불휘발성 메모리 모듈은 동작 속도를 증가시키면서도 높은 신뢰성을 유지할 수 있다.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 2는 도 1의 전자 장치에 포함되는 불휘발성 메모리 모듈의 일 예를 나타내는 도면이다.
도 3은 도 2의 불휘발성 메모리 모듈에 포함되는 불휘발성 메모리 칩의 일 예를 나타내는 블록도이다.
도 4는 도 2의 불휘발성 메모리 모듈에 포함되는 불휘발성 메모리 칩의 3차원 구조의 일 예를 나타내는 도면이다.
도 5는 도 4의 불휘발성 메모리 칩에 포함되는 기판의 일 예를 나타내는 도면이다.
도 6은 도 4의 불휘발성 메모리 칩에 포함되는 불휘발성 메모리 셀 어레이 층의 일 예를 나타내는 회로도이다.
도 7은 도 6의 저항성 메모리 셀에 포함되는 저항성 소자의 일 예를 나타내는 도면이다.
도 8은 도 4의 불휘발성 메모리 칩에 포함되는 불휘발성 메모리 셀 어레이 층의 다른 예를 나타내는 회로도이다.
도 9는 도 2의 불휘발성 메모리 모듈에 포함되는 모듈 컨트롤러의 일 예를 나타내는 블록도이다.
도 10은 도 9의 모듈 컨트롤러에 포함되는 설정 정보 테이블의 일 예를 나타내는 도면이다.
도 11은 도 9의 모듈 컨트롤러에 포함되는 설정 정보 테이블의 다른 예를 나타내는 도면이다.
도 12는 도 2의 불휘발성 메모리 모듈에 포함되는 모듈 컨트롤러의 다른 예를 나타내는 블록도이다.
도 13은 상변화 물질의 상태에 따라 시간에 따른 저항 값의 변화를 나타내는 도면이다.
도 14는 도 12의 모듈 컨트롤러에 포함되는 동일 셀 기입-독출 액세스 시간 테이블의 일 예를 나타내는 도면이다.
도 15는 도 1에 도시된 전자 장치의 일 예를 나타내는 블록도이다.
도 16은 도 2의 불휘발성 메모리 모듈에 포함되는 모듈 컨트롤러의 또 다른 예를 나타내는 블록도이다.
도 17은 도 16의 모듈 컨트롤러에 포함되는 연속 기입 정보 테이블의 일 예를 나타내는 도면이다.
도 18은 도 2의 불휘발성 메모리 모듈에 포함되는 모듈 컨트롤러의 또 다른 예를 나타내는 블록도이다.
도 19는 도 1의 전자 장치가 컴퓨팅 시스템에 응용된 예를 나타내는 도면이다.
본문에 개시되어 있는 본 발명의 실시예들에 대해서, 특정한 구조적 내지 기능적 설명들은 단지 본 발명의 실시예를 설명하기 위한 목적으로 예시된 것으로, 본 발명의 실시예들은 다양한 형태로 실시될 수 있으며 본문에 설명된 실시예들에 한정되는 것으로 해석되어서는 아니 된다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
제 1, 제 2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로 사용될 수 있다. 예를 들어, 본 발명의 권리 범위로부터 이탈되지 않은 채 제 1 구성요소는 제 2 구성요소로 명명될 수 있고, 유사하게 제 2 구성요소도 제 1 구성요소로 명명될 수 있다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 다른 표현들, 즉 "~사이에"와 "바로 ~사이에" 또는 "~에 이웃하는"과 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.
본 출원에서 사용한 용어는 단지 특정한 실시예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미이다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미인 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.
도 1은 본 발명의 일 실시예에 따른 전자 장치를 나타내는 블록도이다.
도 1을 참조하면, 전자 장치(1000)는 불휘발성 메모리 모듈(10) 및 중앙 처리 장치(Central Processing Unit; CPU)(20)를 포함한다.
전자 장치(1000)는 하나 이상의 불휘발성 메모리 모듈(10)을 포함할 수 있으나, 설명의 편의를 위해 도 1에는 하나의 불휘발성 메모리 모듈(10)만이 도시된다.
불휘발성 메모리 모듈(10)은 복수의 불휘발성 메모리 칩들을 포함할 수 있다. 따라서 불휘발성 메모리 모듈(10)은 전원이 차단되는 경우에도 저장된 데이터를 유실하지 않고 유지할 수 있다.
중앙 처리 장치(20)는 불휘발성 메모리 모듈(10)의 동작을 제어하는 메모리 컨트롤러(IMC)(30)를 포함할 수 있다.
도 1에 도시된 바와 같이, 메모리 컨트롤러(30)는 중앙 처리 장치(20)에 포함될 수 있다. 중앙 처리 장치(20)에 포함된 메모리 컨트롤러(30)는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라고 불릴 수 있다.
그러나, 실시예에 따라서, 메모리 컨트롤러(30)는 중앙 처리 장치(20)와는 별도로 중앙 처리 장치(20)의 외부에 형성될 수도 있다.
메모리 컨트롤러(30)는 메모리 인터페이스(MI)를 통해 불휘발성 메모리 모듈(10)과 연결될 수 있다. 메모리 인터페이스(MI)는 복수의 신호선들을 포함하는 하나의 채널로 구현되거나, 복수의 채널들로 구현될 수 있다. 또한, 각 채널에는 하나 이상의 불휘발성 메모리 모듈(10)이 연결될 수 있다.
상술한 바와 같이, 불휘발성 메모리 모듈(10)은 복수의 불휘발성 메모리 칩들을 포함하므로, 불휘발성 메모리 모듈(10)은 중앙 처리 장치(20)의 동작에 필요한 임시 데이터를 저장하는 동작 메모리로서 사용될 수도 있고, 프로그램 및 데이터를 저장하는 저장 공간으로서 사용될 수도 있다.
불휘발성 메모리 모듈(10)의 동작에 대한 상세한 설명은 후술한다.
도 2는 도 1의 전자 장치에 포함되는 불휘발성 메모리 모듈의 일 예를 나타내는 도면이다.
도 2를 참조하면, 불휘발성 메모리 모듈(10)은 복수의 불휘발성 메모리 칩들(NVM)(100) 및 모듈 컨트롤러(NVM CTRL)(200)를 포함할 수 있다.
도 2에 도시된 바와 같이, 복수의 불휘발성 메모리 칩들(100)은 인쇄 회로 기판(Printed Circuit Board, PCB)(11) 상에 순차적으로 배치되고, 모듈 컨트롤러(200)는 인쇄 회로 기판(11) 상에서 복수의 불휘발성 메모리 칩들(100)의 중앙에 배치될 수 있다.
일 실시예에 있어서, 복수의 불휘발성 메모리 칩들(100) 및 모듈 컨트롤러(200)는 NVDIMM(Non-Volatile Dual In-line Memory Module) 표준에 따라 인쇄 회로 기판(11) 상에 배치될 수 있다.
복수의 불휘발성 메모리 칩들(100) 각각은 복수의 불휘발성 메모리 셀들을 포함할 수 있다.
일 실시예에 있어서, 복수의 불휘발성 메모리 칩들(100) 각각은 상기 복수의 불휘발성 메모리 셀들이 수직으로 적층되어 형성되는 3차원 구조를 가질 수 있다.
모듈 컨트롤러(200)는 메모리 인터페이스(MI)를 통해 메모리 컨트롤러(30)와 연결될 수 있다. 모듈 컨트롤러(200)는 메모리 인터페이스(MI)를 통해 메모리 컨트롤러(30)로부터 커맨드, 어드레스, 및 데이터를 수신하고, 복수의 불휘발성 메모리 칩들(100) 중의 적어도 하나에 상기 커맨드, 상기 어드레스, 및 상기 데이터를 제공함으로써 복수의 불휘발성 메모리 칩들(100)의 동작을 제어할 수 있다.
모듈 컨트롤러(200)와 복수의 불휘발성 메모리 칩들(100) 사이의 데이터 전송선들은 포인트-투-포인트 방식으로 연결될 수 있다. 또한, 모듈 컨트롤러(200)와 복수의 불휘발성 메모리 칩들(100) 사이의 커맨드 전송선들 및 어드레스 전송선들은 멀티-드롭 방식, 데이지-체인 방식, 또는 플라이-바이 데이지-체인 방식으로 연결될 수 있다. 실시예에 따라서, 모듈 컨트롤러(200)와 복수의 불휘발성 메모리 칩들(100) 사이의 커맨드 전송선들 및 어드레스 전송선들은 포인트-투-포인트 방식으로 연결될 수도 있다.
상술한 바와 같이, 모듈 컨트롤러(200)가 메모리 컨트롤러(30)로부터 수신되는 상기 커맨드, 상기 어드레스, 및 상기 데이터를 버퍼링하여 복수의 불휘발성 메모리 칩들(100)에 제공하므로, 메모리 컨트롤러(30)는 모듈 컨트롤러(200)의 로드만을 구동함으로써 불휘발성 메모리 모듈(10)과 인터페이스 할 수 있다. 따라서, 전자 장치(1000)는 메모리 컨트롤러(30)의 제어 하에 동작하는 복수의 불휘발성 메모리 모듈(10)들을 포함할 수 있다.
도 3은 도 2의 불휘발성 메모리 모듈에 포함되는 불휘발성 메모리 칩의 일 예를 나타내는 블록도이다.
도 2의 불휘발성 메모리 모듈(10)에 포함되는 복수의 불휘발성 메모리 칩들(100) 각각은 도 3에 도시된 불휘발성 메모리 칩(100)으로 구현될 수 있다.
도 3을 참조하면, 불휘발성 메모리 칩(100)은 불휘발성 메모리 셀 어레이 블록(110), 제어 회로(120), 행(row) 선택 회로(130), 열(column) 디코더(140), 입출력 회로(150), 및 에러 체크 및 정정(Error Check and Correction; ECC) 엔진(160)을 포함할 수 있다. 도 3에는 본 발명의 설명에 필요한 구성만을 도시하였으며, 불휘발성 메모리 칩(100)은 어드레스 버퍼, 입출력 버퍼, 프리 디코더(pre-decoder), 그 밖의 주변 회로들을 더 포함할 수 있다.
불휘발성 메모리 셀 어레이 블록(110)은 복수의 워드 라인들(WLs)을 통해 행 선택 회로(130)와 연결되고, 복수의 비트 라인들(BLs)을 통해 열 디코더(140)와 연결될 수 있다.
불휘발성 메모리 셀 어레이 블록(110)은 복수의 워드 라인들(WLs) 및 복수의 비트 라인들(BLs)에 연결되는 복수의 저항성 메모리 셀들을 포함할 수 있다. 상기 복수의 저항성 메모리 셀들 각각은 저장되는 데이터의 논리 레벨에 기초하여 가변되는 저항값을 가질 수 있다.
일 실시예에 있어서, 불휘발성 메모리 셀 어레이 블록(110)은 데이터를 저장하는 데이터 영역 및 ECC 코드를 저장하는 코드 영역으로 구분될 수 있다. 이 경우, 상기 복수의 저항성 메모리 셀들은 데이터를 저장하는 데이터 셀들 및 ECC 코드를 저장하는 ECC 코드 셀들로 구분될 수 있다.
상기 복수의 저항성 메모리 셀들은 워드 라인들(WLs)을 통하여 연결되는 행 선택 회로(130)에 의해 선택될 수 있다.
일 실시예에 있어서, 불휘발성 메모리 셀 어레이 블록(110)은 상기 복수의 저항성 메모리 셀들이 수직으로 적층되어 형성되는 3차원 구조를 가질 수 있다.
도 4는 도 2의 불휘발성 메모리 모듈에 포함되는 불휘발성 메모리 칩의 3차원 구조의 일 예를 나타내는 도면이다.
도 4에 도시된 바와 같이, 불휘발성 메모리 칩(100)은 기판(SUB) 상에 적층되어 3차원 구조로 형성되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4)을 포함할 수 있다.
복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각은 상기 복수의 저항성 메모리 셀들을 포함하는 불휘발성 메모리 셀 어레이를 포함할 수 있다. 또한, 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각에 포함되는 상기 복수의 저항성 메모리 셀들은 데이터를 저장하는 상기 데이터 셀들 및 ECC 코드를 저장하는 상기 ECC 코드 셀들로 구분될 수 있다.
도 5는 도 4의 불휘발성 메모리 칩에 포함되는 기판의 일 예를 나타내는 도면이다.
도 5에 도시된 바와 같이, 기판(SUB)에서, 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4)과 마주보는 중앙 영역은 상기 복수의 저항성 메모리 셀들을 포함하는 불휘발성 메모리 셀 어레이가 형성되는 메모리 셀 어레이 영역에 상응하고, 상기 중앙 영역을 둘러싸는 주변 영역은 불휘발성 메모리 칩(100)에 포함되는 제어 회로(120), 행 선택 회로(130), 열 디코더(140), 입출력 회로(150), 및 ECC 엔진(160) 등과 같은 주변 회로가 형성되는 주변 회로 영역에 상응할 수 있다.
불휘발성 메모리 셀 어레이 블록(110)은 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 및 기판(SUB)의 상기 중앙 영역에 형성되는 불휘발성 메모리 셀 어레이를 포함할 수 있다.
도 6은 도 4의 불휘발성 메모리 칩에 포함되는 불휘발성 메모리 셀 어레이 층의 일 예를 나타내는 회로도이다.
도 4의 불휘발성 메모리 칩(100)에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각은 도 6에 도시된 불휘발성 메모리 셀 어레이 층(MCAL)으로 구현될 수 있다.
도 6을 참조하면, 불휘발성 메모리 셀 어레이 층(MCAL)에는 복수의 비트 라인들(BL0~BLm) 및 복수의 워드 라인들(WL0~WLn)이 형성될 수 있다.
불휘발성 메모리 셀 어레이 층(MCAL)은 크로스 포인트(cross-point) 구조를 가지며, 하나의 워드 라인(WL)과 하나의 비트 라인(BL)이 교차하는 지점에 하나의 저항성 메모리 셀이 형성될 수 있다.
도 6에 도시된 바와 같이, 저항성 메모리 셀(111)은 워드 라인(WL)과 비트 라인(BL) 사이에서 서로 직렬로 연결되는 저항성 소자(RE1) 및 다이오드(D1)를 포함할 수 있다.
저항성 메모리 셀(111)은 워드 라인(WL)과 비트 라인(BL) 사이의 전압에 의해 저항성 소자(RE1)의 저항 산포를 제어할 수 있다. 일 실시예에 있어서, 워드 라인(WL)과 비트 라인(BL) 사이에 일정한 전압들을 인가하여 저항성 소자(RE1)의 양단에 걸리는 전압의 크기를 조절하거나 저항성 소자(RE1)를 통하여 흐르는 전류의 크기를 조절하여 기입 동작이 수행될 수 있다.
도 7은 도 6의 저항성 메모리 셀에 포함되는 저항성 소자의 일 예를 나타내는 도면이다.
도 7을 참조하면, 저항성 소자(RE1)는 상부 전극(E1), 하부 전극(E2) 및 상부 전극(E1)과 하부 전극(E2) 사이에 형성되는 저항성 물질을 포함할 수 있다. 상부 전극(E1) 및 하부 전극(E2)으로는 탄탈(Ta) 또는 백금(Pt) 등이 사용될 수 있다. 상기 저항성 물질은 코발트 산화물 등의 전이금속 산화물(VR) 또는 GexSbyTez 등의 상변화 물질(phase change material)(GST)을 포함할 수 있다. 상변화 물질(GST)은 온도 및 가열 시간에 따라 비정질 상태(AMORPHOUS STATE) 또는 결정질 상태(CRYSTALLINE STATE)가 되며 상변화 물질(GST)의 상태에 따라 저항 값이 변화할 수 있다.
일반적으로 상변화 물질을 이용하는 PRAM(Phase Change Random Access Memory), 전이금속 산화물 등의 가변저항 특성을 갖는 물질을 이용한 RRAM(Resistance Random Access Memory)과 강자성 물질을 이용한 MRAM(Magnetic Random Access Memory)을 구분하기도 하지만, 이를 통틀어 저항성 메모리(Resistive Memory)라 칭하기로 한다. 본 발명의 일 실시예에 따른 불휘발성 메모리 칩(100)은 PRAM, RRAM, MRAM을 포함하는 다양한 저항성 메모리를 사용하여 구현될 수 있다.
도 8은 도 4의 불휘발성 메모리 칩에 포함되는 불휘발성 메모리 셀 어레이 층의 다른 예를 나타내는 회로도이다.
도 8에는 서로 연속하여 적층되는 두 개의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2)이 도시된다.
도 8에 도시된 바와 같이, 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2) 각각은 크로스 포인트(cross-point) 구조를 가지며, 하나의 워드 라인(WL)과 하나의 비트 라인(BL)이 교차하는 지점에 하나의 저항성 메모리 셀이 형성될 수 있다.
도 8의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2) 각각에 형성되는 저항성 메모리 셀은 도 6의 불휘발성 메모리 셀 어레이 층(MCAL)에 형성되는 저항성 메모리 셀과 동일할 수 있다.
그러나, 도 8에 도시된 바와 같이, 서로 연속하여 적층되는 두 개의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2)은 하나의 비트 라인(BL)을 공유할 수 있다.
따라서 불휘발성 메모리 셀 어레이 블록(110)이 도 8에 도시된 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2)을 사용하여 구현되는 경우, 불휘발성 메모리 셀 어레이 블록(110)의 크기는 효과적으로 감소될 수 있다.
다시 도 3을 참조하면, 제어 회로(120)는 불휘발성 메모리 모듈(10)에 포함되는 모듈 컨트롤러(200)로부터 커맨드(CMD) 및 어드레스(ADDR)를 수신하고, 커맨드(CMD) 및 어드레스(ADDR)에 기초하여 불휘발성 메모리 칩(100)의 기입 동작, 독출 동작, 및 소거 동작을 제어할 수 있다.
예를 들어, 제어 회로(120)는 커맨드(CMD)에 기초하여 기입 인에이블 신호, 독출 인에이블 신호, 센스 인에이블 신호 등과 같은 타이밍 제어 신호들을 생성할 수 있다. 또한, 제어 회로(120)는 어드레스(ADDR)에 기초하여 로우 어드레스(ADDX) 및 컬럼 어드레스(ADDY)를 생성할 수 있다.
제어 회로(120)는 불휘발성 메모리 칩(100)의 기입 동작, 독출 동작, 및 소거 동작을 제어하기 위해, 상기 타이밍 제어 신호들을 행 선택 회로(130), 열 디코더(140), 및 입출력 회로(150)에 제공할 수 있다. 또한, 제어 회로(120)는 로우 어드레스(ADDX)를 행 선택 회로(130)에 제공하고, 컬럼 어드레스(ADDY)를 열 디코더(140)에 제공할 수 있다.
행 선택 회로(130)는 복수의 워드 라인들(WLs)을 통해 불휘발성 메모리 셀 어레이 블록(110)과 연결될 수 있다. 행 선택 회로(130)는 로우 어드레스(ADDX)에 기초하여 복수의 워드 라인들(WLs) 중에서 기입 동작 또는 독출 동작을 수행할 하나의 워드 라인(WL)을 선택할 수 있다.
열 디코더(140)는 복수의 비트 라인들(BLs)을 통해 불휘발성 메모리 셀 어레이 블록(110)과 연결될 수 있다. 열 디코더(140)는 컬럼 어드레스(ADDY)에 기초하여 복수의 비트 라인들(BLs) 중에서 기입 동작 또는 독출 동작을 수행할 적어도 하나의 비트 라인(BL)을 입출력 회로(150)에 연결할 수 있다.
입출력 회로(150)는 센스 증폭기 및 기입 드라이버를 포함할 수 있다.
기입 동작 시, ECC 엔진(160)은 모듈 컨트롤러(200)로부터 기입 데이터(DI)를 수신하고, 기입 데이터(DI)에 기초하여 ECC 코드를 생성할 수 있다.
상기 기입 드라이버는 ECC 엔진(160)으로부터 제공되는 기입 데이터(DI) 및 기입 데이터(DI)에 상응하는 상기 ECC 코드를 각각 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4)에 포함되는 상기 데이터 셀들 및 상기 ECC 코드 셀들에 기입할 수 있다.
한편, 독출 동작 시, 상기 센스 증폭기는 불휘발성 메모리 셀 어레이 블록(110)에 의해 형성되는 비트 라인(BL)의 전압 또는 전류를 센싱하여 독출 데이터(DO) 및 상기 ECC 코드를 생성하여 ECC 엔진(160)에 제공할 수 있다.
ECC 엔진(160)은 상기 센스 증폭기로부터 제공되는 독출 데이터(DO) 및 상기 ECC 코드에 기초하여 독출 데이터(DO)의 에러를 검출하고 정정할 수 있다. 제어 회로(120)는 ECC 엔진(160)의 코드 발생 동작, 에러 검출 동작 및 에러 정정 동작을 전반적으로 제어할 수 있다.
ECC 엔진(160)으로부터 출력되는 독출 데이터(DO)는 모듈 컨트롤러(200)에 제공될 수 있다.
일 실시예에 있어서, 상기 ECC 코드는 패러티 체크 코드, 해밍 코드 등 잘 알려진 코드들 중 하나일 수 있다. 만약, 패리티 체크 코드의 경우에는 데이터와 패리티 체크 코드의 배타적 논리합 연산, 즉 ECC 연산의 결과가 항상 일정한 값이 되도록 설정될 수 있다. 예컨대, 홀수 패리티 시스템의 경우 ECC 연산의 결과는 항상 "1"이 될 수 있고, 짝수 패리티 시스템의 경우 ECC 연산의 결과는 항상 "0"이 될 수 있다. ECC 엔진(160)은 ECC 연산의 결과가 정해진 값 이외의 값이면 독출 데이터(DO)를 결함 데이터로 인식하고, 이를 정정하여 출력할 수 있다. 에러 정정을 위하여 코드 비트수를 많이 사용할수록 정정할 수 있는 에러의 개수는 증가하지만 셀 오버헤드(cell overhead)가 커지는 점을 고려하여, ECC 연산에 사용되는 코드 비트 수는 필요한 에러 체크 및 정정 성능에 의존하여 선택될 수 있다.
도 1 내지 8을 참조하여 상술한 바와 같이, 불휘발성 메모리 모듈(10)은 복수의 저항성 메모리 셀들을 포함하는 복수의 불휘발성 메모리 칩들(100)을 포함하므로, 불휘발성 메모리 모듈(10)은 중앙 처리 장치(20)의 동작에 필요한 임시 데이터를 저장하는 동작 메모리로서 사용될 수도 있고, 프로그램 및 데이터를 저장하는 저장 공간으로서 사용될 수도 있다.
도 9는 도 2의 불휘발성 메모리 모듈에 포함되는 모듈 컨트롤러의 일 예를 나타내는 블록도이다.
도 9를 참조하면, 모듈 컨트롤러(200a)는 모듈 제어 회로(210a) 및 설정 정보 테이블(CI_TBL)(220)을 포함할 수 있다.
모듈 제어 회로(210a)는 설정 정보 테이블(220)에 기초하여 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각을 동작 메모리로 사용되는 메모리 모드 및 저장 공간으로 사용되는 저장 모드 중의 하나로 동작시킬 수 있다.
도 10은 도 9의 모듈 컨트롤러에 포함되는 설정 정보 테이블의 일 예를 나타내는 도면이다.
도 10에 도시된 바와 같이, 설정 정보 테이블(220a)은 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 동작 모드(OP_MD)를 저장할 수 있다. 도 10에는 설정 정보 테이블(220a)이 제1 내지 제q 불휘발성 메모리 칩들(NVM1~NVMq) 각각에 포함되는 제1 내지 제p 불휘발성 메모리 셀 어레이 층들(MCAL1~MCALp) 각각의 동작 모드(OP_MD)가 메모리 모드(MEM_MD)인지 저장 모드(STR_MD)인지 여부를 저장하고 있는 것을 예시적으로 나타낸다.
다시 도 9를 참조하면, 메모리 컨트롤러(30)는 불휘발성 메모리 모듈(10)을 동작 메모리로 사용하여 중앙 처리 장치(20)의 동작에 필요한 임시 데이터를 불휘발성 메모리 모듈(10)에 저장하고자 하는 경우, 메모리 컨트롤러(30)는 제1 논리 레벨을 갖는 모드 신호(MS)와 함께 커맨드(CMD), 어드레스(ADDR), 및 기입 데이터(DI)를 모듈 제어 회로(210a)에 제공할 수 있다.
모듈 제어 회로(210a)는 메모리 컨트롤러(30)로부터 상기 제1 논리 레벨을 갖는 모드 신호(MS)를 수신하는 경우, 설정 정보 테이블(220)에 기초하여 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 중에서 메모리 모드(MEM_MD)로 동작하는 불휘발성 메모리 셀 어레이 층에 기입 데이터(DI)를 기입할 수 있다.
한편, 메모리 컨트롤러(30)는 불휘발성 메모리 모듈(10)을 저장 공간으로 사용하여 프로그램 코드 또는 멀티미디어 데이터와 같은 저장 데이터를 불휘발성 메모리 모듈(10)에 저장하고자 하는 경우, 메모리 컨트롤러(30)는 제2 논리 레벨을 갖는 모드 신호(MS)와 함께 커맨드(CMD), 어드레스(ADDR), 및 기입 데이터(DI)를 모듈 제어 회로(210a)에 제공할 수 있다.
모듈 제어 회로(210a)는 메모리 컨트롤러(30)로부터 상기 제2 논리 레벨을 갖는 모드 신호(MS)를 수신하는 경우, 설정 정보 테이블(220)에 기초하여 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 중에서 저장 모드(STR_MD)로 동작하는 불휘발성 메모리 셀 어레이 층에 기입 데이터(DI)를 기입할 수 있다.
일 실시예에 있어서, 불휘발성 메모리 모듈(10)의 제조 시에 설정 정보 테이블(220)에는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각이 메모리 모드(MEM_MD)로 동작하는 것으로 저장될 수 있다.
이 경우, 모듈 제어 회로(210a)는 불휘발성 메모리 모듈(10)의 사용 초기에 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각을 메모리 모드(MEM_MD)로 동작시킬 수 있다.
이후, 모듈 제어 회로(210a)는 정상 동작 중에 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 내구성(endurance) 수준에 기초하여 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 동작 모드(OP_MD)를 메모리 모드(MEM_MD) 및 저장 모드(STR_MD) 중의 하나로 결정할 수 있다.
예를 들어, 메모리 모드(MEM_MD)로 동작하는 불휘발성 메모리 셀 어레이 층(MCAL)은 저장 모드(STR_MD)로 동작하는 불휘발성 메모리 셀 어레이 층(MCAL)에 비해 높은 내구성 수준을 필요로 하므로, 모듈 제어 회로(210a)는 내구성 수준이 상대적으로 높은 불휘발성 메모리 셀 어레이 층(MCAL)은 메모리 모드(MEM_MD)로 동작시키고, 내구성 수준이 상대적으로 낮은 불휘발성 메모리 셀 어레이 층(MCAL)은 저장 모드(STR_MD)로 동작시킬 수 있다.
일 실시예에 있어서, 모듈 제어 회로(210a)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각에 대해 수행되는 기입 동작의 횟수에 기초하여 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 동작 모드(OP_MD)를 메모리 모드(MEM_MD) 및 저장 모드(STR_MD) 중의 하나로 결정할 수 있다.
예를 들어, 도 10에 도시된 바와 같이, 모듈 제어 회로(210a)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각에 대해 수행되는 기입 동작의 횟수를 카운트하여 사용 값(USE_V)을 생성하고, 사용 값(USE_V)을 설정 정보 테이블(220a)에 저장할 수 있다.
모듈 제어 회로(210a)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 중에서 사용 값(USE_V)이 기준 값 미만인 불휘발성 메모리 셀 어레이 층은 메모리 모드(MEM_MD)로 유지하고, 사용 값(USE_V)이 상기 기준 값 이상인 불휘발성 메모리 셀 어레이 층은 저장 모드(STR_MD)로 변경할 수 있다. 일 실시예에 있어서, 상기 기준 값은 모듈 컨트롤러(200a) 내부에 미리 저장될 수 있다. 다른 실시예에 있어서, 상기 기준 값은 메모리 컨트롤러(30)로부터 제공될 수 있다.
불휘발성 메모리 셀 어레이 층(MCAL)이 메모리 모드(MEM_MD)에서 저장 모드(STR_MD)로 변경되는 경우, 모듈 제어 회로(210a)는 불휘발성 메모리 셀 어레이 층(MCAL)에 저장된 데이터를 메모리 모드(MEM_MD)로 동작하는 다른 불휘발성 메모리 셀 어레이 층(MCAL)으로 복사한 후 불휘발성 메모리 셀 어레이 층(MCAL)을 저장 모드(STR_MD)로 동작시킬 수 있다.
다른 실시예에 있어서, 모듈 제어 회로(210a)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각에 대해 수행되는 소거 동작의 횟수에 기초하여 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 동작 모드(OP_MD)를 메모리 모드(MEM_MD) 및 저장 모드(STR_MD) 중의 하나로 결정할 수 있다.
예를 들어, 도 10에 도시된 바와 같이, 모듈 제어 회로(210a)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각에 대해 수행되는 소거 동작의 횟수를 카운트하여 사용 값(USE_V)을 생성하고, 사용 값(USE_V)을 설정 정보 테이블(220a)에 저장할 수 있다.
모듈 제어 회로(210a)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 중에서 사용 값(USE_V)이 기준 값 미만인 불휘발성 메모리 셀 어레이 층은 메모리 모드(MEM_MD)로 유지하고, 사용 값(USE_V)이 상기 기준 값 이상인 불휘발성 메모리 셀 어레이 층은 저장 모드(STR_MD)로 변경할 수 있다. 일 실시예에 있어서, 상기 기준 값은 모듈 컨트롤러(200a) 내부에 미리 저장될 수 있다. 다른 실시예에 있어서, 상기 기준 값은 메모리 컨트롤러(30)로부터 제공될 수 있다.
불휘발성 메모리 셀 어레이 층(MCAL)이 메모리 모드(MEM_MD)에서 저장 모드(STR_MD)로 변경되는 경우, 모듈 제어 회로(210a)는 불휘발성 메모리 셀 어레이 층(MCAL)에 저장된 데이터를 메모리 모드(MEM_MD)로 동작하는 다른 불휘발성 메모리 셀 어레이 층(MCAL)으로 복사한 후 불휘발성 메모리 셀 어레이 층(MCAL)을 저장 모드(STR_MD)로 동작시킬 수 있다.
도 11은 도 9의 모듈 컨트롤러에 포함되는 설정 정보 테이블의 다른 예를 나타내는 도면이다.
도 11에 도시된 설정 정보 테이블(220b)은 도 10에 도시된 설정 정보 테이블(220a)에 비해 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 초기 내구성 값(END_V)을 더 저장할 수 있다.
예를 들어, 불휘발성 메모리 모듈(10)의 제조 시에 테스트 과정을 통해 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 초기 내구성 값(END_V)을 결정할 수 있다.
이 경우, 모듈 제어 회로(210a)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각에 대해 수행되는 기입 동작 및 소거 동작 중의 적어도 하나의 횟수를 카운트하여 사용 값(USE_V)을 생성하고, 사용 값(USE_V)을 설정 정보 테이블(220b)에 저장할 수 있다.
모듈 제어 회로(210a)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 초기 내구성 값(END_V)과 사용 값(USE_V)에 기초하여 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 동작 모드(OP_MD)를 메모리 모드(MEM_MD) 및 저장 모드(STR_MD) 중의 하나로 결정할 수 있다.
예를 들어, 도 11에 도시된 바와 같이, 모듈 제어 회로(210a)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 중에서 초기 내구성 값(END_V)에 대한 사용 값(USE_V)의 비율이 기준 비율 미만인 불휘발성 메모리 셀 어레이 층은 메모리 모드(MEM_MD)로 유지하고, 초기 내구성 값(END_V)에 대한 사용 값(USE_V)의 비율이 상기 기준 비율 이상인 불휘발성 메모리 셀 어레이 층은 저장 모드(STR_MD)로 변경할 수 있다. 일 실시예에 있어서, 상기 기준 비율은 모듈 컨트롤러(200a) 내부에 미리 저장될 수 있다. 다른 실시예에 있어서, 상기 기준 비율은 메모리 컨트롤러(30)로부터 제공될 수 있다.
도 1 내지 11을 참조하여 상술한 바와 같이, 본 발명의 실시예들에 따른 불휘발성 메모리 모듈(10)의 경우, 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각은 동작 메모리 및 저장 공간 중의 하나로 선택적으로 사용될 수 있다. 따라서 불휘발성 메모리 모듈(10)의 활용성은 효과적으로 증가될 수 있다.
도 12는 도 2의 불휘발성 메모리 모듈에 포함되는 모듈 컨트롤러의 다른 예를 나타내는 블록도이다.
도 12를 참조하면, 모듈 컨트롤러(200b)는 모듈 제어 회로(210b), 설정 정보 테이블(CI_TBL)(220), 및 동일 셀 기입-독출 액세스 시간 테이블(TWTRSC_TBL)(230)을 포함할 수 있다.
도 12에 도시된 모듈 컨트롤러(200b)는 동일 셀 기입-독출 액세스 시간 테이블(230)을 더 포함한다는 사항을 제외하고는 도 9에 도시된 모듈 컨트롤러(200a)와 동일하다. 따라서 동일 셀 기입-독출 액세스 시간 테이블(230)과 관련된 동작에 대해서만 설명한다.
도 7을 참조하여 상술한 바와 같이, 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각에 포함되는 저항성 소자(RE1)는 상변화 물질(GST)을 포함할 수 있다. 상변화 물질(GST)은 온도 및 가열 시간에 따라 비정질 상태(AMORPHOUS STATE) 또는 결정질 상태(CRYSTALLINE STATE)가 되며 상변화 물질(GST)의 상태에 따라 저항 값이 변화할 수 있다. 따라서 기입 데이터(DI)의 논리 레벨에 기초하여 비트 라인(BL)의 전압을 변경시켜 상변화 물질(GST)을 비정질 상태(AMORPHOUS STATE) 또는 결정질 상태(CRYSTALLINE STATE)로 설정함으로써 기입 동작을 수행할 수 있다.
도 13은 상변화 물질의 상태에 따라 시간에 따른 저항 값의 변화를 나타내는 도면이다.
도 13에서, x-축은 시간을 나타내고, y-축은 상변화 물질(GST)의 저항 값을 나타낸다.
도 13에 도시된 바와 같이, 기입 동작을 통해 상변화 물질(GST)이 결정질 상태(CRYSTALLINE STATE)로 설정된 경우, 상변화 물질(GST)의 저항 값의 시간에 따른 증가량은 상대적으로 작다. 그러나, 기입 동작을 통해 상변화 물질(GST)이 비정질 상태(AMORPHOUS STATE)로 설정된 경우, 상변화 물질(GST)의 저항 값의 시간에 따른 증가량은 상대적으로 크다.
따라서 기입 동작을 수행한 직후에는 결정질 상태(CRYSTALLINE STATE)로 설정된 상변화 물질(GST)의 저항 값과 비정질 상태(AMORPHOUS STATE)로 설정된 상변화 물질(GST)의 저항 값의 차이에 상응하는 센싱 마진(SM)은 상대적으로 작으나, 기입 동작을 수행한 시점으로부터 시간이 흐름에 따라 센싱 마진(SM)은 증가할 수 있다.
센싱 마진(SM)이 적정 수준 이하인 경우에는 독출 동작시 에러가 발생할 수 있다. 따라서 독출 에러를 방지하기 위해서는, 저항성 메모리 셀(111)에 대해 기입 동작을 수행 한 시점으로부터 동일 셀 기입-독출 액세스 시간(write to read same cell access time; tWTRSC)이 경과한 이후에 동일한 저항성 메모리 셀(111)에 대해 독출 동작을 수행해야 한다. 여기서, 동일 셀 기입-독출 액세스 시간(tWTRSC)은 동일한 저항성 메모리 셀(111)에 대한 기입 동작과 독출 동작 사이의 최소 시간 간격을 나타낸다.
도 14는 도 12의 모듈 컨트롤러에 포함되는 동일 셀 기입-독출 액세스 시간 테이블의 일 예를 나타내는 도면이다.
도 14에 도시된 바와 같이, 동일 셀 기입-독출 액세스 시간 테이블(230)은 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 동일 셀 기입-독출 액세스 시간(tWTRSC)을 저장할 수 있다.
예를 들어, 불휘발성 메모리 모듈(10)의 제조 시에 테스트 과정을 통해 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 동일 셀 기입-독출 액세스 시간(tWTRSC)을 결정할 수 있다.
모듈 제어 회로(210b)는 동일 셀 기입-독출 액세스 시간 테이블(230)에 기초하여 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각에 포함되는 동일한 저항성 메모리 셀에 대한 기입 동작과 독출 동작 사이의 시간 간격이 상기 동일한 저항성 메모리 셀이 포함되는 불휘발성 메모리 셀 어레이 층(MCAL)의 동일 셀 기입-독출 액세스 시간(tWTRSC) 이상이 되도록 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4)의 동작을 제어할 수 있다.
예를 들어, 모듈 제어 회로(210b)는 동일 셀 기입-독출 액세스 시간 테이블(230)에 기초하여 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4)에 포함되는 제1 상변화 메모리 셀에 대해 기입 동작을 수행한 후, 상기 제1 상변화 메모리 셀에 대한 독출 동작은 상기 제1 상변화 메모리 셀에 대해 상기 기입 동작이 수행된 시각으로부터 상기 제1 상변화 메모리 셀이 포함되는 불휘발성 메모리 셀 어레이 층(MCAL)의 동일 셀 기입-독출 액세스 시간(tWTRSC) 이후에 수행되도록 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4)의 동작을 제어할 수 있다.
도 12 내지 14를 참조하여 상술한 바와 같이, 모듈 컨트롤러(200b)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각의 동일 셀 기입-독출 액세스 시간(tWTRSC)을 개별적으로 관리하므로, 불휘발성 메모리 모듈(10)은 동작 안정성을 유지하면서도 동작 속도를 효과적으로 향상시킬 수 있다.
도 15는 도 1에 도시된 전자 장치의 일 예를 나타내는 블록도이다.
도 15에 도시된 전자 장치(1000a)는 도 1에 도시된 전자 장치(1000)에서 ROM(Read Only Memory)(40)을 더 포함할 수 있다.
ROM(40)은 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각을 메모리 모드(MEM_MD) 및 저장 모드(STR_MD) 중에서 어떤 모드로 동작시킬지 여부를 나타내는 설정 정보(CI)를 저장할 수 있다.
중앙 처리 장치(20)는 파워-업 초기에 ROM(40)으로부터 설정 정보(CI)를 독출하고, 메모리 컨트롤러(30)를 통해 설정 정보(CI)를 불휘발성 메모리 모듈(10)에 포함되는 모듈 컨트롤러(200)에 제공할 수 있다.
이 경우, 모듈 컨트롤러(200)는 설정 정보(CI)에 기초하여 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각을 메모리 모드(MEM_MD) 및 저장 모드(STR_MD) 중의 하나로 동작시킬 수 있다.
도 16은 도 2의 불휘발성 메모리 모듈에 포함되는 모듈 컨트롤러의 또 다른 예를 나타내는 블록도이다.
도 16을 참조하면, 모듈 컨트롤러(200c)는 모듈 제어 회로(210c) 및 연속 기입 정보 테이블(CW_TBL)(240)을 포함할 수 있다.
모듈 제어 회로(210c)가 기입 동작을 연속적으로 수행할 때, 상기 연속적인 기입 동작을 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4)에 분산하여 수행하는 경우 불휘발성 메모리 셀 어레이 층의 변경에 따른 지연 시간이 발생하는 반면에, 상기 연속적인 기입 동작을 하나의 불휘발성 메모리 셀 어레이 층(MCAL)에 집중적으로 수행하는 경우 불휘발성 메모리 셀 어레이 층의 변경에 따른 지연 시간이 발생하지 않으므로 전체적인 동작 속도는 증가할 수 있다.
따라서 모듈 제어 회로(210c)는 메모리 컨트롤러(30)로부터 기입 명령을 연속적으로 수신하는 경우, 상기 연속적으로 수신되는 기입 명령에 상응하는 기입 동작들을 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 중에서 선택되는 하나의 불휘발성 메모리 셀 어레이 층에 집중적으로 수행할 수 있다.
그러나, 동일한 불휘발성 메모리 셀 어레이 층에 대해 기입 동작이 연속적으로 수행되는 경우 열의 발생이 증가하므로, 온도 증가로 인해 기입 에러가 발생할 수 있다.
따라서 모듈 제어 회로(210c)는 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각에 대해 연속적으로 수행되는 기입 동작의 횟수에 기초하여 다음 기입 동작이 수행될 불휘발성 메모리 셀 어레이 층(MCAL)을 결정할 수 있다.
도 17은 도 16의 모듈 컨트롤러에 포함되는 연속 기입 정보 테이블의 일 예를 나타내는 도면이다.
도 17에 도시된 바와 같이, 연속 기입 정보 테이블(240)은 복수의 불휘발성 메모리 칩들(100) 각각에 포함되는 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 각각에 대해 연속적으로 수행되는 기입 동작의 횟수(CW)를 저장할 수 있다.
모듈 제어 회로(210c)는 메모리 컨트롤러(30)로부터 기입 명령을 연속적으로 수신하는 경우, 상기 연속적으로 수신되는 기입 명령에 상응하는 기입 동작들을 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 중에서 선택되는 제1 불휘발성 메모리 셀 어레이 층에 집중적으로 수행하면서, 상기 제1 불휘발성 메모리 셀 어레이 층에 연속적으로 수행되는 기입 동작의 횟수(CW)를 카운트하여 연속 기입 정보 테이블(240)에 저장할 수 있다.
모듈 제어 회로(210c)는 상기 제1 불휘발성 메모리 셀 어레이 층에 연속적으로 수행되는 기입 동작의 횟수(CW)가 기준 값에 도달하는 경우 상기 제1 불휘발성 메모리 셀 어레이 층에 대한 기입 동작을 중단하고, 복수의 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 중에서 상기 제1 불휘발성 메모리 셀 어레이 층과는 다른 제2 불휘발성 메모리 셀 어레이 층에 상기 연속적으로 수신되는 기입 명령에 상응하는 기입 동작들 중의 나머지 기입 동작들을 수행할 수 있다.
도 16 및 17을 참조하여 상술한 바와 같이, 모듈 컨트롤러(200c)는 연속적인 기입 동작을 불휘발성 메모리 셀 어레이 층들(MCAL1, MCAL2, MCAL3, MCAL4) 중에서 동일한 불휘발성 메모리 셀 어레이 층에 집중적으로 수행하고, 상기 동일한 불휘발성 메모리 셀 어레이 층에 연속적으로 수행되는 기입 동작의 횟수가 상기 기준 값 이상인 경우 상기 제1 불휘발성 메모리 셀 어레이 층과는 다른 제2 불휘발성 메모리 셀 어레이 층에 기입 동작을 연속적으로 수행할 수 있다. 따라서 불휘발성 메모리 모듈(10)은 동작 속도를 증가시키면서도 높은 신뢰성을 유지할 수 있다.
도 18은 도 2의 불휘발성 메모리 모듈에 포함되는 모듈 컨트롤러의 또 다른 예를 나타내는 블록도이다.
도 18을 참조하면, 모듈 컨트롤러(200d)는 모듈 제어 회로(210d), 설정 정보 테이블(CI_TBL)(220), 및 연속 기입 정보 테이블(CW_TBL)(240)을 포함할 수 있다.
도 18의 모듈 컨트롤러(200d)에 포함되는 모듈 제어 회로(210d)는 설정 정보 테이블(220) 및 연속 기입 정보 테이블(240)을 사용하여 도 9의 모듈 컨트롤러(200a)에 포함되는 모듈 제어 회로(210a)의 동작 및 도 16의 모듈 컨트롤러(200c)에 포함되는 모듈 제어 회로(210c)의 동작을 모두 수행할 수 있다.
도 9의 모듈 컨트롤러(200a) 및 도 16의 모듈 컨트롤러(200c)의 동작에 대해서는 상술하였으므로, 여기서는 도 18의 모듈 컨트롤러(200d)에 대한 상세한 설명은 생략한다.
도 19는 도 1의 전자 장치가 컴퓨팅 시스템에 응용된 예를 나타내는 도면이다.
도 19를 참조하면, 컴퓨팅 시스템(900)은 프로세서(910), 입출력 허브(IOH)(920), 입출력 컨트롤러 허브(ICH)(930), 적어도 하나의 메모리 모듈(940), 및 그래픽 카드(950)를 포함한다. 실시예에 따라, 컴퓨팅 시스템(900)은 개인용 컴퓨터(Personal Computer; PC), 서버 컴퓨터(Server Computer), 워크스테이션(Workstation), 노트북(Laptop), 디지털 TV(Digital Television), 셋-탑 박스(Set-Top Box), 음악 재생기(Music Player), 네비게이션(Navigation) 시스템 등과 같은 임의의 컴퓨팅 시스템일 수 있다.
프로세서(910)는 특정 계산들 또는 태스크들을 실행하는 특정 소프트웨어를 실행하는 것과 같이 다양한 컴퓨팅 기능들을 실행할 수 있다. 예를 들어, 프로세서(910)는 마이크로프로세서 또는 중앙 처리 장치(Central Processing Unit; CPU)일 수 있다. 실시예에 따라, 프로세서(910)는 하나의 프로세서 코어를 포함하거나, 복수의 프로세서 코어들을 포함할 수 있다. 예를 들어, 프로세서(910)는 듀얼 코어(Dual-Core), 쿼드 코어(Quad-Core), 헥사 코어(Hexa-Core) 등의 멀티 코어(Multi-Core)를 포함할 수 있다. 또한, 도 19에는 하나의 프로세서(910)를 포함하는 컴퓨팅 시스템(900)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(900)은 복수의 프로세서들을 포함할 수 있다.
프로세서(910)는 메모리 모듈(940)의 동작을 제어하는 메모리 컨트롤러(911)를 포함할 수 있다. 프로세서(910)에 포함된 메모리 컨트롤러(911)는 집적 메모리 컨트롤러(Integrated Memory Controller; IMC)라 불릴 수 있다. 메모리 컨트롤러(911)는 메모리 인터페이스를 통해 메모리 모듈(940)과 연결될 수 있다. 실시예에 따라, 메모리 컨트롤러(911)는 입출력 허브(920) 내에 위치할 수 있다. 메모리 컨트롤러(911)를 포함하는 입출력 허브(920)는 메모리 컨트롤러 허브(Memory Controller Hub; MCH)라 불릴 수 있다.
프로세서(910), 메모리 컨트롤러(911) 및 메모리 모듈(940)은 도 1에 도시된 전자 장치(1000)로 구현될 수 있다. 도 1에 도시된 전자 장치(1000)의 구성 및 동작에 대해서는 도 1 내지 18을 참조하여 상세히 설명하였으므로, 여기서는 프로세서(910), 메모리 컨트롤러(911) 및 메모리 모듈(940)에 대한 상세한 설명은 생략한다.
입출력 허브(920)는 그래픽 카드(950)와 같은 장치들과 프로세서(910) 사이의 데이터 전송을 관리할 수 있다. 입출력 허브(920)는 다양한 방식의 인터페이스를 통하여 프로세서(910)에 연결될 수 있다. 예를 들어, 입출력 허브(920)와 프로세서(910)는, 프론트 사이드 버스(Front Side Bus; FSB), 시스템 버스(System Bus), 하이퍼트랜스포트(HyperTransport), 라이트닝 데이터 트랜스포트(Lightning Data Transport; LDT), 퀵패스 인터커넥트(QuickPath Interconnect; QPI), 공통 시스템 인터페이스(Common System Interface; CSI) 등의 다양한 표준의 인터페이스로 연결될 수 있다. 입출력 허브(920)는 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 허브(920)는 가속 그래픽 포트(Accelerated Graphics Port; AGP) 인터페이스, 주변 구성요소 인터페이스-익스프레스(Peripheral Component Interface-Express; PCIe), 통신 스트리밍 구조(Communications Streaming Architecture; CSA) 인터페이스 등을 제공할 수 있다. 도 19에는 하나의 입출력 허브(920)를 포함하는 컴퓨팅 시스템(900)이 도시되어 있으나, 실시예에 따라, 컴퓨팅 시스템(900)은 복수의 입출력 허브들을 포함할 수 있다.
그래픽 카드(950)는 AGP 또는 PCIe를 통하여 입출력 허브(920)와 연결될 수 있다. 그래픽 카드(950)는 영상을 표시하기 위한 디스플레이 장치를 제어할 수 있다. 그래픽 카드(950)는 이미지 데이터 처리를 위한 내부 프로세서 및 내부 메모리 장치를 포함할 수 있다. 실시예에 따라, 그래픽 카드(950)는 입출력 허브(920) 외부에 위치할 수도 있고 입출력 허브(920)의 내부에 위치할 수도 있다. 입출력 허브(920)에 포함된 그래픽 장치는 집적 그래픽(Integrated Graphics)이라 불릴 수 있다. 또한, 메모리 컨트롤러 및 그래픽 장치를 포함하는 입출력 허브(920)는 그래픽 및 메모리 컨트롤러 허브(Graphics and Memory Controller Hub; GMCH)라 불릴 수 있다.
입출력 컨트롤러 허브(930)는 다양한 시스템 인터페이스들이 효율적으로 동작하도록 데이터 버퍼링 및 인터페이스 중재를 수행할 수 있다. 입출력 컨트롤러 허브(930)는 내부 버스를 통하여 입출력 허브(920)와 연결될 수 있다. 예를 들어, 입출력 허브(920)와 입출력 컨트롤러 허브(930)는 다이렉트 미디어 인터페이스(Direct Media Interface; DMI), 허브 인터페이스, 엔터프라이즈 사우스브릿지 인터페이스(Enterprise Southbridge Interface; ESI), PCIe 등을 통하여 연결될 수 있다.
입출력 컨트롤러 허브(930)는 주변 장치들과의 다양한 인터페이스들을 제공할 수 있다. 예를 들어, 입출력 컨트롤러 허브(930)는 범용 직렬 버스(Universal Serial Bus USB) 포트, 직렬ATA(Serial Advanced Technology Attachment; SATA) 포트, 범용 입출력(General Purpose Input/Output; GPIO), 로우 핀 카운트(Low Pin Count; LPC) 버스, 직렬 주변 인터페이스(Serial Peripheral Interface; SPI), PCI, PCIe 등을 제공할 수 있다.
실시예에 따라, 프로세서(910), 입출력 허브(920) 및 입출력 컨트롤러 허브(930)는 각각 분리된 칩셋들 또는 집적 회로들로 구현될 수도 있고, 프로세서(910), 입출력 허브(920) 및 입출력 컨트롤러 허브(930) 중에서 둘 이상의 구성요소들이 하나의 칩셋으로 구현될 수도 있다.
본 발명은 불휘발성 메모리를 사용하여 데이터를 저장하는 임의의 전자 장치에 유용하게 이용될 수 있다.
상술한 바와 같이, 본 발명의 바람직한 실시예를 참조하여 설명하였지만 해당 기술 분야에서 통상의 지식을 가진 자라면 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.

Claims (10)

  1. 인쇄 회로 기판(Printed Circuit Board, PCB) 상에 순차적으로 배치되고, 각각이 기판(substrate) 상에 적층되어 형성되는 복수의 불휘발성 메모리 셀 어레이 층들을 포함하는 복수의 메모리 칩들; 및
    상기 인쇄 회로 기판 상에 배치되고, 상기 복수의 메모리 칩들의 동작을 제어하는 모듈 컨트롤러를 포함하고,
    상기 모듈 컨트롤러는 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각을 동작 메모리로 사용되는 메모리 모드 및 저장 공간으로 사용되는 저장 모드 중의 하나로 동작시키고,
    상기 모듈 컨트롤러는 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 초기 내구성(endurance) 값을 미리 저장하고, 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 수행되는 기입 동작 및 소거 동작 중의 적어도 하나의 횟수를 카운트하여 사용 값을 생성하고,
    상기 모듈 컨트롤러는, 상기 초기 내구성 값 및 상기 사용 값에 기초하여, 상기 불휘발성 메모리 셀 어레이 층들 각각을 상기 메모리 모드 및 상기 저장 모드 중의 하나로 동작시키는 불휘발성 메모리 모듈.
  2. 제1 항에 있어서, 상기 모듈 컨트롤러는 파워-업 초기에 외부로부터 수신되는 설정 정보에 기초하여 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 동작 모드를 결정하는 불휘발성 메모리 모듈.
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1 항에 있어서, 상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 중에서 상기 초기 내구성 값에 대한 상기 사용 값의 비율이 기준 비율 미만인 불휘발성 메모리 셀 어레이 층을 상기 메모리 모드로 동작시키고, 상기 초기 내구성 값에 대한 상기 사용 값의 비율이 상기 기준 비율 이상인 불휘발성 메모리 셀 어레이 층을 상기 저장 모드로 동작시키는 불휘발성 메모리 모듈.
  7. 삭제
  8. 인쇄 회로 기판(Printed Circuit Board, PCB) 상에 순차적으로 배치되고, 각각이 기판(substrate) 상에 적층되어 형성되는 복수의 불휘발성 메모리 셀 어레이 층들을 포함하는 복수의 메모리 칩들; 및
    상기 인쇄 회로 기판 상에 배치되고, 상기 복수의 메모리 칩들의 동작을 제어하는 모듈 컨트롤러를 포함하고,
    상기 모듈 컨트롤러는 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각을 동작 메모리로 사용되는 메모리 모드 및 저장 공간으로 사용되는 저장 모드 중의 하나로 동작시키고,
    상기 복수의 불휘발성 메모리 셀 어레이 층들 각각은 저장되는 데이터의 논리 레벨에 기초하여 가변되는 저항값을 갖는 복수의 저항성 메모리 셀들을 포함하고,
    상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 별로 동일한 저항성 메모리 셀에 대한 기입 동작과 독출 동작 사이의 최소 시간 간격을 나타내는 동일 셀 기입-독출 액세스 시간(write to read same cell access time; tWTRSC)을 저장하고, 상기 복수의 불휘발성 메모리 셀 어레이 층들에 포함되는 제1 저항성 메모리 셀에 대해 기입 동작을 수행한 후, 상기 제1 저항성 메모리 셀에 대한 독출 동작은 상기 제1 저항성 메모리 셀에 대해 상기 기입 동작이 수행된 시각으로부터 상기 제1 저항성 메모리 셀이 포함되는 상기 불휘발성 메모리 셀 어레이 층의 상기 동일 셀 기입-독출 액세스 시간 이후에 수행되도록 상기 복수의 불휘발성 메모리 셀 어레이 층들의 동작을 제어하는 불휘발성 메모리 모듈.
  9. 인쇄 회로 기판(Printed Circuit Board, PCB) 상에 순차적으로 배치되고, 각각이 기판(substrate) 상에 적층되어 형성되는 복수의 불휘발성 메모리 셀 어레이 층들을 포함하는 복수의 메모리 칩들; 및
    상기 인쇄 회로 기판 상에 배치되고, 상기 복수의 메모리 칩들의 동작을 제어하는 모듈 컨트롤러를 포함하고,
    상기 모듈 컨트롤러는 상기 복수의 메모리 칩들 각각에 포함되는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각을 동작 메모리로 사용되는 메모리 모드 및 저장 공간으로 사용되는 저장 모드 중의 하나로 동작시키고,
    상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 수행되는 소거(erase) 동작의 횟수에 기초하여 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각의 동작 모드를 결정하고,
    상기 모듈 컨트롤러는 상기 복수의 불휘발성 메모리 셀 어레이 층들 각각에 대해 수행되는 상기 소거 동작의 횟수를 카운트하여 사용 값을 생성하고, 상기 복수의 불휘발성 메모리 셀 어레이 층들 중에서 상기 사용 값이 기준 값 미만인 불휘발성 메모리 셀 어레이 층을 상기 메모리 모드로 동작시키고, 상기 사용 값이 상기 기준 값 이상인 불휘발성 메모리 셀 어레이 층을 상기 저장 모드로 동작시키는 불휘발성 메모리 모듈.
  10. 삭제
KR1020150162601A 2015-11-19 2015-11-19 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치 KR102424702B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150162601A KR102424702B1 (ko) 2015-11-19 2015-11-19 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
US15/298,765 US9799399B2 (en) 2015-11-19 2016-10-20 Nonvolatile memory devices including controller for operating nonvolatile memory cell array layer in memory chip in one of memory mode and storage mode

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150162601A KR102424702B1 (ko) 2015-11-19 2015-11-19 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치

Publications (2)

Publication Number Publication Date
KR20170058690A KR20170058690A (ko) 2017-05-29
KR102424702B1 true KR102424702B1 (ko) 2022-07-25

Family

ID=58721829

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150162601A KR102424702B1 (ko) 2015-11-19 2015-11-19 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치

Country Status (2)

Country Link
US (1) US9799399B2 (ko)
KR (1) KR102424702B1 (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10719237B2 (en) 2016-01-11 2020-07-21 Micron Technology, Inc. Apparatuses and methods for concurrently accessing multiple partitions of a non-volatile memory
US10768847B2 (en) * 2017-07-07 2020-09-08 Dell Products, L.P. Persistent memory module and method thereof
US10824363B2 (en) 2017-07-07 2020-11-03 Dell Products, L.P. System and method of characterization of a system having persistent memory
KR20210130734A (ko) * 2019-02-22 2021-11-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 오류 검출 기능을 가지는 기억 장치, 반도체 장치, 및 전자 기기
WO2021212399A1 (en) * 2020-04-23 2021-10-28 Yangtze Memory Technologies Co., Ltd. Memory device and programming method thereof
US11145366B1 (en) * 2020-03-24 2021-10-12 Intel Corporation Techniques to mitigate error during a read operation to a memory array
US11599272B2 (en) * 2021-06-15 2023-03-07 Micron Technology, Inc. Deck based media management operations in memory devices
US11989440B2 (en) * 2021-08-11 2024-05-21 Silicon Storage Technology, Inc. Hybrid memory system configurable to store neural memory weight data in analog form or digital form

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202799A (ja) 1999-11-17 2001-07-27 Motorola Inc 回路内メモリ・アレイ・ビット・セル・スレシホルド電圧分布測定
US20080198651A1 (en) 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
JP2013114679A (ja) 2011-11-30 2013-06-10 Samsung Electronics Co Ltd ウェアレベル制御ロジックを含むメモリシステム

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519931B1 (ko) 2003-10-31 2005-10-10 주식회사고려이엔시 혼성 신축이음구조
KR101226685B1 (ko) 2007-11-08 2013-01-25 삼성전자주식회사 수직형 반도체 소자 및 그 제조 방법.
US7818523B2 (en) 2008-01-10 2010-10-19 Unity Semiconductor Corporation Securing data in memory device
KR101437123B1 (ko) * 2008-04-01 2014-09-02 삼성전자 주식회사 메모리 시스템 및 그것의 마모도 관리 방법
US8027209B2 (en) 2008-10-06 2011-09-27 Sandisk 3D, Llc Continuous programming of non-volatile memory
KR101519931B1 (ko) 2009-03-06 2015-05-13 삼성전자주식회사 적층 구조의 저항성 메모리 장치, 이를 포함하는 메모리 시스템, 및 적층 가변저항 메모리 셀 어레이 층의 셀 타입 설정 방법
US8363443B2 (en) 2010-02-01 2013-01-29 Unity Semiconductor Corporation Circuits and techniques to compensate data signals for variations of parameters affecting memory cells in cross-point arrays
KR101691092B1 (ko) 2010-08-26 2016-12-30 삼성전자주식회사 불휘발성 메모리 장치, 그것의 동작 방법, 그리고 그것을 포함하는 메모리 시스템
US8553466B2 (en) 2010-03-04 2013-10-08 Samsung Electronics Co., Ltd. Non-volatile memory device, erasing method thereof, and memory system including the same
US9536970B2 (en) 2010-03-26 2017-01-03 Samsung Electronics Co., Ltd. Three-dimensional semiconductor memory devices and methods of fabricating the same
JP2012038393A (ja) 2010-08-10 2012-02-23 Ｓｐａｎｓｉｏｎ Ｊａｐａｎ株式会社 メモリ装置
KR101682666B1 (ko) 2010-08-11 2016-12-07 삼성전자주식회사 비휘발성 메모리 장치, 그것의 채널 부스팅 방법, 그것의 프로그램 방법 및 그것을 포함하는 메모리 시스템
KR101180408B1 (ko) 2011-01-28 2012-09-10 에스케이하이닉스 주식회사 반도체 집적회로 및 그 제어 방법
KR101751506B1 (ko) 2011-03-28 2017-06-29 삼성전자주식회사 불휘발성 메모리 장치 및 그것의 배드 영역 관리 방법
US8547769B2 (en) 2011-03-31 2013-10-01 Intel Corporation Energy efficient power distribution for 3D integrated circuit stack
KR101912223B1 (ko) * 2011-08-16 2019-01-04 삼성전자주식회사 적층 자기 램 장치 및 이를 포함하는 메모리 시스템
EP2783367A4 (en) 2011-11-25 2015-07-22 Conversant Intellectual Property Man Inc STORAGE SYSTEM AND METHOD WITH STACKED STORAGE DICES
US8599595B1 (en) 2011-12-13 2013-12-03 Michael C. Stephens, Jr. Memory devices with serially connected signals for stacked arrangements

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001202799A (ja) 1999-11-17 2001-07-27 Motorola Inc 回路内メモリ・アレイ・ビット・セル・スレシホルド電圧分布測定
US20080198651A1 (en) 2007-02-16 2008-08-21 Mosaid Technologies Incorporated Non-volatile memory with dynamic multi-mode operation
JP2013114679A (ja) 2011-11-30 2013-06-10 Samsung Electronics Co Ltd ウェアレベル制御ロジックを含むメモリシステム

Also Published As

Publication number Publication date
KR20170058690A (ko) 2017-05-29
US20170148514A1 (en) 2017-05-25
US9799399B2 (en) 2017-10-24

Similar Documents

Publication Publication Date Title
KR102424702B1 (ko) 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
US11994948B2 (en) Semiconductor memory devices, memory systems including the same and methods of operating memory systems
US10198221B2 (en) Methods of operating semiconductor memory devices with selective write-back of data for error scrubbing and related devices
US9870293B2 (en) Memory device performing post package repair (PPR) operation
US10255989B2 (en) Semiconductor memory devices, memory systems including the same and methods of operating the same
KR102324769B1 (ko) 반도체 메모리 장치의 에러 정정 회로, 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US10741245B2 (en) Resistive memory device and resistive memory system including a plurality of layers, and method of operating the system
JP6228446B2 (ja) メモリシステムの動作方法及びメモリシステム
US20170308299A1 (en) Semiconductor memory devices and methods of operating the same
US9432018B2 (en) Storage controllers, methods of operating the same and solid state disks including the same
US20180150350A1 (en) Scrubbing controllers of semiconductor memory devices, semiconductor memory devices and methods of operating the same
US20140157045A1 (en) Memory controller, memory system including the memory controller, and operating method performed by the memory controller
KR102400991B1 (ko) 반도체 메모리 장치 및 이를 포함하는 메모리 시스템
US9064603B1 (en) Semiconductor memory device and memory system including the same
KR102671481B1 (ko) 메모리 셀의 멀티-턴 온을 방지하기 위한 메모리 장치 및 그것의 동작 방법
KR102406267B1 (ko) 불휘발성 메모리 모듈 및 이를 포함하는 전자 장치
KR102407437B1 (ko) 불휘발성 메모리 모듈을 포함하는 메모리 시스템 및 전자 장치
US20160154733A1 (en) Method of operating solid state drive
US20200034259A1 (en) Memory module, memory system including the same and operation method thereof
KR102674030B1 (ko) 메모리 장치 및 그 동작 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant