TWI530950B - 電阻式記憶體及其修補方法 - Google Patents

電阻式記憶體及其修補方法 Download PDF

Info

Publication number
TWI530950B
TWI530950B TW103141781A TW103141781A TWI530950B TW I530950 B TWI530950 B TW I530950B TW 103141781 A TW103141781 A TW 103141781A TW 103141781 A TW103141781 A TW 103141781A TW I530950 B TWI530950 B TW I530950B
Authority
TW
Taiwan
Prior art keywords
reset
resistive memory
voltage
time interval
enhanced
Prior art date
Application number
TW103141781A
Other languages
English (en)
Other versions
TW201621904A (zh
Inventor
林孟弘
吳伯倫
沈鼎瀛
Original Assignee
華邦電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 華邦電子股份有限公司 filed Critical 華邦電子股份有限公司
Priority to TW103141781A priority Critical patent/TWI530950B/zh
Priority to US14/729,065 priority patent/US9349451B1/en
Application granted granted Critical
Publication of TWI530950B publication Critical patent/TWI530950B/zh
Publication of TW201621904A publication Critical patent/TW201621904A/zh

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0097Erasing, e.g. resetting, circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0033Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0064Verifying circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/004Reading or sensing circuits or methods
    • G11C2013/0054Read is performed on a reference element, e.g. cell, and the reference sensed value is used to compare the sensed value of the selected cell
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021Auxiliary circuits
    • G11C13/0069Writing or programming circuits or methods
    • G11C2013/0092Write characterized by the shape, e.g. form, length, amplitude of the write pulse

Landscapes

  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)

Description

電阻式記憶體及其修補方法
本發明是有關於一種電阻式記憶體的修補方法,且特別是有關於一種電阻式記憶體發生過設定狀態(over-set issue)時的修補方法。
近年來,金氧轉換式電阻式記憶體(transition-metal-oxide based resistive memories)已具有簡單的結構並且可有效的進行量產。而操作在低操作電壓下的特性也使電阻式記憶體成為下一個世代的非揮發性記憶體中,可被實際應用在電子產品的選項之一。
在電阻式記憶體中,形成(forming)、設定(set)以及重置(reset)三個動作為確保電阻式記憶體電氣特性以及資料保存力(data retention)的三個重要步驟。對用以執行形成、設定以及重置三個動作的電壓進行最佳化的調整,為提升電阻式記憶體良率的重要因素。而在習知的電阻式記憶體中,當進行產品測試時,在進行設定-重置動作的循環後,電阻式記憶體常會發生過設定狀態(over-set issue)而導致電阻式記憶體的晶片無法通過測 試。因此,為提升電阻式記憶體的生產良率,針對發生過設定狀態的電阻式記憶體進行修補,為本領域工程師的重要課題。
本發明提供一種電阻式記憶體的修補方法,在發生過設定狀態時,對電阻式記憶體進行有效的修補動作。
本發明另提供一種電阻式記憶體,在發生過設定狀態時,可進行有效的修補動作。
本發明的電阻式記憶體的修補方法包括:對電阻式記憶體執行多數個設定-重置動作循環,各設定-重置動作循環包括設定動作以及重置動作,其中,藉由在設定時間區間中提供設定電壓至該電阻式記憶體以進行上述的設定動作,藉由在重置時間區間中提供重置電壓至電阻式記憶體以進行上述的重置動作;並且,偵測電阻式記憶體在設定-重置動作循環後是否產生過設定狀態;以及,在當過設定狀態發生時,對電阻式記憶體執行加強重置動作。其中,加強重置動作是藉由在加強重置時間區間中提供加強重置電壓來進行,加強重置時間區間與加強重置電壓的乘積大於重置時間區間與重置電壓的乘積。
本發明的電阻式記憶體包括電阻式記憶胞陣列、感測放大器以及電壓提供器。電阻式記憶胞陣列包括多數個電阻式記憶胞。感測放大器透過多數條位元線耦接電阻式記憶胞,並偵測電阻式記憶體是否發生過設定狀態。電壓提供器耦接至感測放大器 並耦接至電阻式記憶胞陣列的多數條源極線,電壓提供器在重置時間區間中藉由提供重置電壓至電阻式記憶體以進行重置動作。其中,在當過設定狀態發生時,電壓提供器在加強重置時間區間中藉由提供加強重置電壓至電阻式記憶體以進行加強重置動作,加強重置時間區間與加強重置電壓的乘積大於重置時間區間與重置電壓的乘積。
基於上述,本發明透過在對電阻式記憶體進行多數個設定-重置動作循環後,偵測電阻式記憶體有無發生過設定狀態。並且,在電阻式記憶體發生過設定狀態的情況下,透過提供較大的能量至發生過設定狀態的電阻式記憶體上以執行加強重置動作,並使電阻式記憶體的設定狀態可以被解除,使電阻式記憶體的良率可以被提升。
為讓本發明的上述特徵和優點能更明顯易懂,下文特舉實施例,並配合所附圖式作詳細說明如下。
S110~S130‧‧‧電阻式記憶體的修補方法的步驟
S210~S260‧‧‧電阻式記憶體的測試步驟
TS‧‧‧設定時間區間
CY‧‧‧設定-重置動作循環
TR‧‧‧重置時間區間
VR‧‧‧重置電壓
VS‧‧‧設定電壓
VHR1、VHR2‧‧‧加強重置電壓
THR1、THR2‧‧‧加強重置時間區間
310‧‧‧設定動作
400‧‧‧電阻式記憶體
410‧‧‧電阻式記憶體陣列
420‧‧‧感測放大器
430‧‧‧電壓提供器
BL‧‧‧位元線
SL‧‧‧源極線
REF‧‧‧參考信號
DR‧‧‧偵測信號
圖1繪示本發明一實施例的電阻式記憶體的修補方法的流程圖。
圖2繪示本發明實施例的電阻式記憶體的測試流程圖。
圖3A繪示本發明實施例的加強重置動作的一實施方式的波形示意圖。
圖3B繪示本發明實施例的加強重置動作的另一實施方式的波形示意圖。
圖4繪示本發明實施例的電阻式記憶體的示意圖。
請參照圖1,圖1繪示本發明一實施例的電阻式記憶體的修補方法的流程圖。在圖1中,在電阻式記憶體的測試流程中,步驟S110中可對電阻式記憶體執行多數個設定(set)-重置(reset)動作循環(cycle)。其中,單一次的設定-重置動作循環可由單一個的設定動作以及單一個的重置動作來完成。設定動作是藉由在一個設定時間區間中,提供一設定電壓至電阻式記憶體中各個記憶胞的位元線(bit line)來進行。相對的,重置動作則是藉由在一個重置時間區間中,提供一重置電壓至電阻式記憶體中各個記憶胞的源極線(source line)來進行。設定時間區間以及重置時間區間在一個動作循環中依序被發生。
在上述的動作中,重置電壓的電壓值可大於設定電壓的電壓值,舉例來說,在本發明實施例中,重置電壓的電壓值可以是2.6V或4.0V,設定電壓的電壓值可以是2.0V或3.3V。當然,重置電壓以及設定電壓的電壓值大小可以由設計者依據實際電阻式記憶體的特性來進行設定,沒有一定的限制。
進一步來說,透過設定狀態可以使電阻式記憶體的記憶胞的電阻值減低,相對的,透過重置狀態可以使電阻式記憶體的 記憶胞的電阻值增加。
另外,本實施例中,在多個設定-重置動作循環中,其中所施加的設定電壓是固定不變的。且在一個設定-重置動作循環中,設定動作與重置動作可以連續發生。
接著,在步驟S120中,在上述的設定-重置動作循環後,針對電阻式記憶體進行偵測,並藉以得知受測的電阻式記憶體是否產生過設定狀態(over set issue)。所謂的過設定狀態指的是,當電阻式記憶胞處在過設定狀態下,提供重置電壓對電阻式記憶胞執行重置動作也無法使電阻式記憶胞的電阻值由低電阻值轉變為高電阻值。也就是說,在過設定狀態下的電阻式記憶胞會被限制在低電阻狀態下也無法被變更為高電阻值的狀態,也因此,陷入過設定狀態下的電阻式記憶胞是無法被正常使用的。
為了對陷入過設定狀態下的電阻式記憶胞進行修補,步驟S130中在當過設定狀態發生時,對電阻式記憶體執行一加強重置動作,值得注意的是,所謂的加強重置動作,指的是在加強重置時間區間中提供加強重置電壓至電阻式記憶體的記憶胞的源極線來進行的,加強重置時間區間與加強重置電壓的乘積可大於重置時間區間與重置電壓的乘積。
簡單來說,加強重置動作相較於一般性的重置動作是提供更大的電能來對電阻式記憶體進行重置動作。在實際的實施細節上,可以透過提供電壓值可高於一般性的重置動作的重置電壓的電壓值的加強重置電壓,或者,透過提供長度長於一般性的重 置動作的重置時間區間的加強重置時間區間來進行加強重置動作。
舉例來說,加強重置電壓的電壓值可以為一般性重置動作的重置電壓的電壓值的1.5至2倍。加強重置時間區間的長度可以為一般性重置動作的重置時間區間的長度的100至1000倍。
透過上述的加強重置動作,發生過設定狀態的電阻式記憶體的記憶胞可回復為高電阻狀態,並可提供正常的讀寫動作。如此一來,電阻式記憶體的生產良率可以被提升。
以下請參照圖2,圖2繪示本發明實施例的電阻式記憶體的測試流程圖。在步驟S210中,進行電阻式記憶體的形成(forming)動作,所謂的形成動作,指的是對電阻式記憶體施加一個較高的偏壓,使其產生軟性崩潰(soft breakdown)的現象。在進行過形成動作後,電阻式記憶體中的電阻式記憶胞就可以依據設定動作以及重置動作來進行其電阻值的切換動作,執行其資料寫入及讀出的功能。
步驟S220中則進行電阻式記憶體的驗證動作,並在步驟S230中則進行電阻式記憶體的一般性重置動作。接著,步驟S240中,針對電阻式記憶體進行多個設定-重置動作循環,並同時進行電阻式記憶體的驗證動作。在驗證的過程中,可以獲知電阻式記憶體是否發生過設定狀態。若驗證的結果是失敗的,表示電阻式記憶體發生過設定狀態(步驟S250),若驗證的結果是成功的,表示電阻式記憶體並未發生過設定狀態,並表示設定-重置動作循環 有效的完成(步驟S260),並結束測試動作。
當電阻式記憶體發生過設定狀態時,為了對電阻式記憶體進行修補,可在步驟S251中,針對發生過設定狀態的電阻式記憶體的記憶胞提供加強重置電壓及/或提供加強重置時間區間以進行加強重置動作。透過步驟S251的加強重置動作,可以使發生過設定狀態的電阻式記憶胞恢復為高阻抗狀態,並完成設定-重置動作循環動作(步驟S252),且藉此完成測試動作。
以下請參照圖3A,圖3A繪示本發明實施例的加強重置動作的一實施方式的波形示意圖。在圖3A中,在設定時間區間TS中提供設定電壓VS以對電阻式記憶體進行設定動作,並在重置時間區間TR中提供重置電壓VR以對電阻式記憶體進行重置動作。連續的設定動作以及重置動作可以視為一個設定-重置動作循環CY。而在多個設定-重置動作循環後,若電阻式記憶體發生過設定現象時,在設定動作310後,可提供加強重置電壓VHR1在加強重置時間區間THR1中施加在發生過設定狀態的電阻式記憶胞的源極線上以進行加強重置動作。
其中,加強重置電壓VHR1可大於重置電壓VR,或者,加強重置時間區間THR1可大於重置時間區間TR,或者,加強重置電壓VHR1以及加強重置時間區間THR1同時分別大於重置電壓VR以及重置時間區間TR。
另外請參照圖3B,圖3B繪示本發明實施例的加強重置動作的另一實施方式的波形示意圖。在圖3B中,在多個設定-重 置動作循環後,若電阻式記憶體發生過設定現象時,可提供加強重置電壓VHR2在加強重置時間區間THR2中施加在發生過設定狀態的電阻式記憶胞的源極線上以進行加強重置動作。與圖3A的實施方式相比較,加強重置電壓VHR2可以小於加強重置電壓VHR1,甚至,加強重置電壓VHR2可以小於重置電壓VR。加強重置時間區間THR2則可以大於加強重置時間區間THR1。
接著請參照圖4,圖4繪示本發明實施例的電阻式記憶體的示意圖。電阻式記憶體400包括電阻式記憶體陣列410、感測放大器420以及電壓提供器430。電阻式記憶胞陣列410由多數個電阻式記憶胞所構成,並透過多條位元線BL耦接至感測放大器420,以及透過多數條源極線SL耦接至電壓提供器430。
在本實施例中,感測放大器420可以依據至少一條位元線BL上的電流來進行判斷電阻式記憶體陣列410中的電阻式記憶胞是否發生過設定狀態。具體來說明,當感測放大器420判斷出至少一條位元線BL上的電流小於一個預設的參考電流時,感測放大器420可判斷電阻式記憶胞發生過設定狀態。
感測放大器420可以依據參考信號REF來設定參考電流的電流值。另外,感測放大器420可透過偵測信號DR來告知電壓提供器430受測的電阻式記憶體有無發生過設定狀態。
在關於感測放大器420的實施細節方面,本領域具通常知識者所熟知的感測放大器電路都可以應用於本發明,並無一定的限制。
電壓提供器430可以依據偵測信號DR來決定是否進行加強重置動作。當偵測信號DR指示電阻式記憶體有發生過設定狀態時,電壓提供器430產生加強重置電壓,並在加強重置時間區間中,施加加強重置電壓至電阻式記憶胞的源極線SL上。
當然,當偵測信號DR指示電阻式記憶體未發生過設定狀態時,電壓提供器430則不需執行加強重置動作。
關於加強重置動作的執行細節在前述的實施例中都有詳細的說明,以下恕不多贅述。
綜上所述,本發明透過在電阻式記憶體發生過設定狀態後,對電阻式記憶體進行加強重置動作,使電阻式記憶體的過設定狀態可以被解除,有效維持電阻式記憶胞的可使用性,並有效提升電阻式記憶胞的生產良率。
S110~S130‧‧‧電阻式記憶體的修補方法的步驟

Claims (5)

  1. 一種電阻式記憶體的修補方法,包括:對該電阻式記憶體執行多數個設定-重置動作循環,各該設定-重置動作循環包括一設定動作以及一重置動作,其中,藉由在一設定時間區間中提供一設定電壓至該電阻式記憶體以進行該設定動作,藉由在一重置時間區間中提供一重置電壓至該電阻式記憶體以進行該重置動作;偵測該電阻式記憶體在該些設定-重置動作循環後是否產生一過設定狀態;以及在當該過設定狀態發生時,對該電阻式記憶體執行一加強重置動作,其中,該加強重置動作藉由在一加強重置時間區間中提供一加強重置電壓來進行,該加強重置時間區間與該加強重置電壓的乘積大於該重置時間區間與該重置電壓的乘積,且該加強重置時間區間的長度大於該重置時間區間的長度,該加強重置電壓小於該重置電壓。
  2. 如申請專利範圍第1項所述的電阻式記憶體的修補方法,其中該加強重置時間區間為該重置時間區間的100至1000倍。
  3. 如申請專利範圍第1項所述的電阻式記憶體的修補方法,其中,偵測該電阻式記憶體在該些設定-重置動作循環後是否產生該過設定狀態的步驟包括:偵測該電阻式記憶體的至少一位元線上的讀取電流是否小於 預設的一參考電流。
  4. 一種電阻式記憶體,包括:一電阻式記憶胞陣列,包括多數個電阻式記憶胞;一感測放大器,透過多數條位元線耦接該些電阻式記憶胞,並偵測該電阻式記憶體是否發生一過設定狀態;以及一電壓提供器,耦接至該感測放大器,並耦接至該電阻式記憶胞陣列的多數條源極線,該電壓提供器在一重置時間區間中藉由提供一重置電壓至該電阻式記憶體以進行該重置動作,其中,在當該過設定狀態發生時,該電壓提供器在一加強重置時間區間中藉由提供一加強重置電壓至該電阻式記憶體以進行一加強重置動作,該加強重置時間區間與該加強重置電壓的乘積大於該重置時間區間與該重置電壓的乘積,且該加強重置時間區間的長度大於該重置時間區間的長度,該加強重置電壓小於該重置電壓。
  5. 如申請專利範圍第4項所述的電阻式記憶體,其中該感測放大器偵測該些位元線的至少其中之一的讀取電流是否小於預設的一參考電流以判定該電阻式記憶體是否發生該過設定狀態。
TW103141781A 2014-12-02 2014-12-02 電阻式記憶體及其修補方法 TWI530950B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW103141781A TWI530950B (zh) 2014-12-02 2014-12-02 電阻式記憶體及其修補方法
US14/729,065 US9349451B1 (en) 2014-12-02 2015-06-03 Resistive memory and repairing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW103141781A TWI530950B (zh) 2014-12-02 2014-12-02 電阻式記憶體及其修補方法

Publications (2)

Publication Number Publication Date
TWI530950B true TWI530950B (zh) 2016-04-21
TW201621904A TW201621904A (zh) 2016-06-16

Family

ID=55969782

Family Applications (1)

Application Number Title Priority Date Filing Date
TW103141781A TWI530950B (zh) 2014-12-02 2014-12-02 電阻式記憶體及其修補方法

Country Status (2)

Country Link
US (1) US9349451B1 (zh)
TW (1) TWI530950B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170184B1 (en) 2017-07-03 2019-01-01 Winbond Electronics Corp. Resistive memory apparatus and setting method for resistive memory cell thereof

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI569271B (zh) * 2015-06-17 2017-02-01 華邦電子股份有限公司 電阻式記憶體裝置的寫入方法
TWI657457B (zh) * 2017-06-27 2019-04-21 華邦電子股份有限公司 記憶體儲存裝置及其測試方法
US10748611B2 (en) 2018-11-02 2020-08-18 Windbond Electronics Corp. Resistive random access memory device and method for performing memory operations
TWI721345B (zh) * 2018-12-14 2021-03-11 華邦電子股份有限公司 用於執行記憶體操作的可變電阻式記憶體裝置與方法
CN111383685B (zh) * 2018-12-27 2022-04-01 华邦电子股份有限公司 用于执行存储器操作的可变电阻式存储器装置与方法
US10978149B1 (en) * 2020-05-12 2021-04-13 Winbond Electronics Corp. Resistive memory apparatus and adjusting method for write-in voltage thereof
CN113903381A (zh) * 2020-06-22 2022-01-07 华邦电子股份有限公司 电阻式内存装置以及其可靠度提升方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7961495B2 (en) * 2008-10-15 2011-06-14 Ovonyx, Inc. Programmable resistance memory with feedback control
US7995381B2 (en) * 2008-10-27 2011-08-09 Infineon Technologies Ag Method of programming resistivity changing memory
JP2010283992A (ja) * 2009-06-04 2010-12-16 Elpida Memory Inc 電源電圧生成回路、及び半導体装置
US8891293B2 (en) 2011-06-23 2014-11-18 Macronix International Co., Ltd. High-endurance phase change memory devices and methods for operating the same
JP5602175B2 (ja) 2012-03-26 2014-10-08 株式会社東芝 不揮発性半導体記憶装置及びそのデータ書き込み方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10170184B1 (en) 2017-07-03 2019-01-01 Winbond Electronics Corp. Resistive memory apparatus and setting method for resistive memory cell thereof

Also Published As

Publication number Publication date
TW201621904A (zh) 2016-06-16
US9349451B1 (en) 2016-05-24
US20160155505A1 (en) 2016-06-02

Similar Documents

Publication Publication Date Title
TWI530950B (zh) 電阻式記憶體及其修補方法
US9865348B2 (en) Devices and methods for selecting a forming voltage for a resistive random-access memory
US10991427B2 (en) Memory programming methods and memory systems
JP6190903B2 (ja) 書き込みおよびベリファイ回路、ならびにその抵抗性メモリの書き込みおよびベリファイ方法
TWI612521B (zh) 用於修復電阻式記憶體單元的裝置和方法
US8441861B2 (en) Self-check calibration of program or erase and verify process using memory cell distribution
US9123414B2 (en) Memory systems and memory programming methods
US9627060B2 (en) Memory circuit and method of programming memory circuit
US9530523B2 (en) Thermal disturb as heater in cross-point memory
TWI715270B (zh) 操作非揮發性記憶體單元的方法
TWI585764B (zh) 電阻式記憶體及其記憶胞的資料寫入方法
JP6202576B2 (ja) 不揮発性記憶装置およびその制御方法
TWI608484B (zh) 電阻式記憶胞的操作方法及電阻式記憶體
US8526240B2 (en) Flash memory and memory cell programming method thereof
US20160148681A1 (en) Parallel forming of memory cells
TW201603021A (zh) 用於相變化記憶體之交錯式寫入與驗證
TWI579850B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
CN107342105B (zh) 电阻式记忆胞的写入方法及电阻式内存
KR101212745B1 (ko) 플래시 메모리 장치 및 프로그램 검증 방법
US9361980B1 (en) RRAM array using multiple reset voltages and method of resetting RRAM array using multiple reset voltages
TWI595486B (zh) 電阻式記憶胞的寫入方法及電阻式記憶體
CN105761749B (zh) 电阻式存储器及其修补方法
TWI564897B (zh) 記憶體驅動裝置以及方法
CN109427405B (zh) 一种NOR Flash的编程方法和编程装置
TWI633558B (zh) 電阻式記憶體元件的操作方法