TWI721345B

TWI721345B - 用於執行記憶體操作的可變電阻式記憶體裝置與方法

Info

Publication number: TWI721345B
Application number: TW107145179A
Authority: TW
Inventors: 科頴黃
Original assignee: 華邦電子股份有限公司
Priority date: 2018-12-14
Filing date: 2018-12-14
Publication date: 2021-03-11
Also published as: TW202022872A

Abstract

一種可變電阻式記憶體裝置，包括：可變電阻式記憶體陣列、感測放大器以及升壓電路。感測放大器耦合至可變電阻式記憶體陣列，並且被配置用以感測記憶胞的電阻值。升壓電路耦合到可變電阻式記憶體陣列的記憶胞，並且被配置用以根據記憶胞的電阻值在重置期間的升壓期間中推升重置電壓。升壓期間始於該重置期間的起點，並且記憶胞在重置期間被重置電壓偏壓以執行重置操作。另外，提出一種用於可變電阻式記憶體的重置操作方法。

Description

用於執行記憶體操作的可變電阻式記憶體裝置與方法

本發明是有關於一種非易失性半導體記憶體裝置，且特別是有關於一種用於執行記憶體操作的可變電阻式記憶體裝置與方法。

非易失性半導體記憶體(Non-volatile semiconductor memory,RRMA)裝置，尤其是應用於各種的電子設備，例如電腦、數位相機，智慧手機之類的RRAM裝置。RRAM設備包括多個RRAM胞，其被配置為根據RRAM胞的電阻值儲存信息。舉例來說，RRAM胞的低電阻狀態對應於邏輯值“1”，並且RRAM胞的高電阻狀態對應於邏輯值“0”。為了將特定RRAM胞的電阻狀態從低電阻狀態改變為高電阻狀態，RRAM裝置經由在特定RRAM胞的電阻元件上施加重置電壓來對特定RRAM胞執行重置(reset)操作。

然而，當特定RRAM胞的電阻值太小時，重置電壓可能不會大到足以觸發重置操作。結果，重置操作無法執行，並且降低了RRAM裝置的性能與可靠性。

隨著RRAM裝置的普及，期望具有能夠解決上述問題並改善RRAM裝置的性能和可靠性的RRAM裝置以及操作方法。

本發明提供一種用於可變電阻式記憶體裝置的重置操作的方法以及可變電阻式記憶體裝置，以提高RRAM裝置的性能和可靠性。

前述方法包括下列步驟：感測可變電阻式記憶體的記憶胞的電阻值；在重置期間的升壓期間依據記憶胞的電阻值推升重置電壓，以產生升壓後重置電壓，其中升壓期間是從重置期間開始；以及，在重置期間以經升壓重置電壓對記憶胞進行偏壓，以執行重置操作。

可變電阻式記憶體裝置包括可變電阻式記憶體陣列，感測放大器和升壓電路。感測放大器耦合至可變電阻式記憶體陣列，並且被配置以感測記憶胞的電阻值。升壓電路耦合到可變電阻式記憶體陣列的記憶胞，並且被配置為在重置期間的升壓期間依據記憶胞的電阻值推升重置電壓。其中升壓期間是從重置期間開始，並且記憶胞在重置期間被重置電壓偏壓，以執行重置操作。

在本發明的實施例中，依據記憶胞的電阻值來推升施加於記憶胞的用來執行重置操作的重置電壓。如此一來，即使記憶胞的電阻值是小的，重置電壓也被提升到足以觸發記憶胞的重置操作。

所包含的附圖用以提供對本發明的進一步理解，並且附圖包含在本說明書中並構成本說明書的一部分。附圖繪示出本發明的實施例，並與說明書一起用於解釋本發明的原理。

100:RRAM裝置

110:驅動電路

112:升壓電路

120:RRAM陣列

130:感測放大器

140:控制器

212:升壓電路

2121:字線升壓電路

2122:源線升壓電路

2123:位線升壓電路

BL:位線

BUFF1、BUFF2:緩衝器

C1、C2:電容器

D1、D2:二極體

MC:RRAM胞

N1、N2:連接節點

R:電阻元件

S1、S2:控制信號

S610~S630:步驟

SL:源線

SW1、SW2:開關

T:電晶體

tx1、tx2、ty1、ty2、ts、te、t2、t3:時間點

V_A1、V_A2、V_B1、V_B2、V_B3:升壓電壓

V_BL:輸出位線電壓

V_BL1:輸入位線電壓

VR1_H、VR1_L、VR2、VR3、VR4:重置電壓

V_SL:輸出源線電壓

V_SL1:輸入源線電壓

V_WL:輸出字線電壓

V_WL1:輸入字線電壓

WL:字線

圖1繪示出依據本發明實施例的RRAM裝置的示意圖。

圖2繪示出依據本發明實施例的RRAM裝置的升壓電路的示意圖。

圖3A繪示出依據本發明的實施例的RRAM裝置的字線升壓電路的示意圖。

圖3B繪示出依據本發明的實施例的如圖3A中所示的字線升壓電路的信號的示例性波形圖。

圖4A繪示出依據本發明實施例的RRAM裝置的源線升壓電路的示例性示意圖。

圖4B繪示出依據本發明實施例的如圖4A所示的源線升壓電路的信號的示例性波形圖。

圖5A至圖5D繪示出本發明的不同實施例中的重置電壓信號和相關信號的示例性波形圖。

圖6繪示出依據本發明實施例的用於可變電阻式記憶體裝置上的重置操作的方法的流程圖。

應可理解的是，在不脫離本發明的範圍的情況下，可以採用其他實施例以及變動結構。並且，本發明使用的措辭和術語是出於描述的目的，而不該被認為是限制。文中使用「包括」、「包含」或「具有」及其變化用語的目的在於涵蓋其後列出的項目以及其等同物以及附加項目。除非另有限制，否則本文中術語「連接」、「耦合」與「設置」及其變化用語被廣泛地解讀，並且包括直接和間接地連接、耦合和設置。

請參閱圖1，RRAM裝置100包括驅動電路110、RRAM陣列120、感測放大器130以及控制器140。RRAM陣列120包括多個RRAM胞MC，被配置為基於RRAM胞MC的電阻值來儲存資料。各RRAM胞MC耦接至一條位線BL、一條字線WL以及一條源線SL，在RRAM胞MC上執行的記憶體操作通過位線BL、字線WL以及源極線SL來控制。在本發明的實施例中，每個RRAM胞MC可以包括電晶體T和電阻元件R，但是本發明並不限制RRAM胞的結構。

感測放大器130耦接至RRAM陣列120，並且被配置為感測儲存在RRAM胞MC的邏輯狀態(例如，邏輯狀態“1”或邏輯狀態“0”)。舉例來說，感測放大器130可以感測儲存在每個 RRAM胞MC中的電阻值，以決定RRAM胞的邏輯狀態。

驅動電路110被配置為驅動RRAM陣列120的RRAM胞MC。為了驅動所選擇的RRAM胞，驅動電路110可以提供位線電壓、字線電壓以及源線電壓至所選擇的RRAM胞。位線電壓、字線電壓和源線電壓的值是依據執行於所選擇的RRAM胞的操作而定。驅動電路110可以包括升壓電路112，其被配置為調整施加到RRAM胞的字線電壓、位線電壓以及源線電壓中的至少一個。例如，在所選擇的RRAM胞的重置操作中，升壓電路112可以通過調整施加到所選擇的RRAM胞的字線電壓、位線電壓和源極線電壓當中的至少一個，來推升施加到所選擇的RRAM胞的重置電壓。

如圖1所示，升壓電路112包含在驅動電路110中，但是本發明不限於此。升壓電路112可以設置在驅動電路110的外部並且耦接至驅動電路110。升壓電路112可以從驅動電路110接收字線電壓、位線電壓以及源線電壓，並調整接收到的字線電壓、位線電壓以及源線電壓。

圖1僅繪示一個驅動電路110和一個升壓電路112，但是本發明並不限制驅動電路110以及升壓電路112的數量。在一實施例中，RRAM裝置100可以包括多個驅動電路110，其中每個驅動電路110包括至少一個升壓電路112。每個升壓電路112被配置為同時控制至少一個RRAM胞。如此一來，可以根據多個RRAM胞中的各RRAM胞的電阻值，以經升壓的重置電壓來同時驅動多個RRAM胞。

控制器140耦接至驅動電路110和感測放大器130，並被配置為控制施加於RRAM胞MC的記憶體操作。例如，控制器140可以控制驅動電路110以將字線電壓、位線電壓和源線電壓當中的至少一個提供給RRAM陣列120的RRAM胞。控制器140可以是可編程硬體處理器、微處理器等。

請參閱圖2，升壓電路212可以包括字線(WL)升壓電路2121、源線(SL)升壓電路2122以及位線(BL)升壓電路2123。字線升壓電路2121被配置為調整連接到字線升壓電路2121的至少一個RRAM胞的字線電壓。具體地，字線升壓電路2121依據輸入字線電壓V_WL1和輸入升壓電壓V_B1來調節字線電壓，以輸出一輸出字線電壓V_WL。輸出字線電壓V_WL被提供至至少一個RRAM胞的字線。

源線升壓電路2122被配置為調整連接到源線升壓電路2122的至少一個RRAM胞的源線電壓。源線升壓電路依據輸入源線電壓V_SL1和輸入升壓電壓V_B2來調節源線電壓，以輸出源線電壓V_SL。輸出源線電壓V_SL被提供給至少一個RRAM胞的源線。

位線升壓電路2123被配置為調整連接到位線升壓電路2123的至少一個RRAM胞的位線電壓。位線升壓電路2123依據輸入位線電壓V_BL1和輸入升壓電壓V_B3來調整位線電壓，以輸出位線電壓V_BL。輸出位線電壓V_BL被提供給至少一個RRAM胞的位線。

在本發明的實施例中，字線升壓電路2121被配置為依據所選擇的RRAM胞的電阻值來調整施加到所選擇的RRAM單元的字線電壓。源線升壓電路2122被配置為依據所選擇的RRAM胞的電阻值來調整施加到所選擇的RRAM胞的源線電壓。位線升壓電路2123被配置為依據所選擇的RRAM胞的電阻值來調整施加到所選擇的RRAM胞的位線電壓。例如，所選擇的RRAM胞的字線電壓、源線電壓與位線電壓當中的至少一個被調整，以便依據RRAM胞的電阻值來推升所選擇的RRAM胞的重置電壓。

請參閱圖3A，字線升壓電路2121可以包括二極體D1、緩衝器BUFF1、電容器C1以及開關SW1。二極體D1具有陽極端子與陰極端子，其中陽極端子被配置為接收輸入字線電壓V_WL1，陰極端子被耦接至在二極體D1，電容器C1和開關SW1之中的連接節點N1。在本發明的實施例中，二極體D1可以用類似功能的電路或例如N型金氧半導體(negative metal-oxide-semiconductor,NMOS)電晶體的部件代替，其中NMOS可具有負閾值電壓。

緩衝器BUFF1具有輸入端子和輸出端子。緩衝器BUFF1的輸入端接收升壓電壓V_B1，緩衝器BUFF1的輸出端耦接到電容器C1的一個端子。電容器C1耦接在連接節點N1與緩衝器BUFF1之間。開關SW1耦合在連接節點N1和至少一個RRAM胞的字線之間，並且開關SW1根據控制信號S1被控制為接通或斷開。控制信號S1可以由圖1中所示的控制器140提供。

緩衝器BUFF1提供電壓V_A1以對電容器C1充電，並且電容器C1可以釋放電容器C1中儲存的能量以推升字線電壓。如此一來，字線升壓電路2121可以依據輸入字線電壓V_WL1以及升壓電壓V_B1升高字線電壓的電壓電平。開關SW1可以依據控制信號S1來接通或斷開，以將經推升字線電壓V_WL提供給至少一個RRAM胞的字線。

請參閱圖3A和圖3B，其示出了圖3A中的字線升壓電路2121的輸出字線電壓V_WL以及電壓V_B1、V_A1的波形。在時間點tx1之前，電壓V_B1和V_A1處於低電壓電平，並且字線電壓還未被推升(輸出字線電壓V_WL與輸入字線電壓V_WL1相同)。在從tx1到tx2的時間區間內，電壓V_B1和V_A1上升到高電壓電平並且字線電壓被推升到一個更高的電壓電平。經推升字線電壓的電平和升壓期間的長度可以依據連接到字線升壓電路2121的RRAM胞的電阻值來決定。在時間點tx2之後，字線電壓的電壓電平降低並回到輸入字線電壓V_WL1的電平。

請參閱圖4A，源線升壓電路2122可以包括二極體D2、緩衝器BUFF2、電容器C2以及開關SW2。二極體D2、緩衝器BUFF2、電容器C2、開關SW2、連接節點N2以及控制信號S2基本上與圖3A中的二極體D1、緩衝器BUFF1、電容器C1、開關SW1、連接節點N1以及控制信號S1相同。因此，下文將省略關於二極體D2、緩衝器BUFF2、電容器C2、開關SW2、連接節點N2以及控制信號S2的詳細描述。

請參閱圖4A與圖4B，其示出了圖4A的源線升壓電路2122中的輸出源線電壓V_SL以及電壓V_B2和V_A2的波形。在時間點ty1之前，電壓V_B2和V_A2處於低電壓電平並且源線電壓還未被推升(輸出源線電壓V_SL與輸入源線電壓V_SL1相同)。在從ty1到ty2的時間區間內，電壓V_B2和V_A2上升到高電壓電平並且源線電壓被推升到一個更高的電壓電平。經推升源線電壓的電平和升壓期間的長度可以依據連接到源線升壓電路2122的RRAM胞的電阻值來決定。在時間點ty2之後，源線電壓的電壓電平降低並回到輸入源線電壓V_SL1的電平。

位線升壓電路2123的結構可以類推，以下將省略位線升壓電路2123的詳細描述。

請參閱圖5A，其示出了RRAM胞的重置期間的信號波形。在重置期間(從ts到te)當中，字線電壓、源線電壓以及位線電壓的電壓電平保持不變。如果RRAM胞的電阻值夠大(例如，RRAM胞的電阻值大於閾值)，則重置電壓VR1_H在重置期間結束時增加並幾乎達到源線的電壓電平。因此，在RRAM胞上成功地執行重置操作。然而，如果RRAM胞的電阻值太小(例如，RRAM胞的電阻值小於閾值)，則大部分重置電壓VR1_L落在RRAM胞的電阻元件上，因此剩餘的重置電壓VR1_L不足以成功地執行重置操作。

舉例來說，請參閱圖1與圖5A，根據方程式(1)計算流經RRAM胞的電流IR，並根據方程式(2)計算施加在電阻元件的端子上的重置電壓VR。如方程式(1)和(2)所示，如果RRAM胞的電阻值R(RRAM)太小(例如非常低的R(RRAM)),由於高的R(1T)，大部分的電壓會落在電晶體T上，並且重置電壓VR小到無法成功地觸發重置操作。

然而，具有相對大的電阻值的RRAM胞不會發生上述情況。因此，在本案的實施例中，首先會感測RRAM胞的電阻值。如果RRAM胞的電阻值大於閾值，則可以應用如圖5A所示的字線電壓、源線電壓以及位線電壓以對RRAM胞執行重置操作。如果RRAM胞的電阻值太小(例如，小於閾值)，則字線電壓、源線電壓或位線電壓當中的至少一個被調整以將重置電壓提升到足夠大以成功地觸發重置操作。

請參閱圖5B，通過升高施加到RRAM胞的字線電壓來升高施加到RRAM胞的重置電壓。在重置期間(從ts到te)的升壓期間(從ts到t1)中，字線電壓升高到一個更高的電平，從而推升施加到RRAM胞的重置電壓VR2。升壓期間的長度(從ts到t1)可以短於重置時段的非升壓期間(t1到te)的長度。升壓期間的起點與重置時段的起點相同，但是本發明不限於此。

請參閱圖5C，通過升高施加到RRAM胞的源線電壓來升高施加到RRAM胞的重置電壓。在重置期間(從ts到te)的升壓期間(從ts到t2)中，源線電壓升高到一個更高電平，從而推升施加到RRAM胞的重置電壓VR3。升壓期間的長度(從ts到t2)可以短於重置期間的非升壓期間(t2到te)的長度。升壓期間的起點與重置期間的起點相同，但是本發明不限於此。

請參閱圖5D，通過調節施加到RRAM胞的位線電壓來升高施加到RRAM胞的重置電壓。在重置期間(從ts到te)的升壓期間(從ts到t3)中，位線電壓被調節到一個較低的電平，從而升高施加到RRAM胞的重置電壓VR4。升壓期間的長度(從ts到t3)可以短於重置期間的非升壓期間(t3到te)的長度。升壓期間的起點與重置期間的起點相同，但是本發明不限於此。

過提升字線電壓，源線電壓和位線電壓當中的至少一個來推升施加到RRAM胞的重置電壓。如圖2和圖3A所示，可以通過使用字線升壓電路增加字線電壓的電平和升壓期間的長度當中的至少一個來推升字線電壓。如圖2和圖4A所示，可以通過使用字線升壓電路增加源線電壓的電平和升壓時段的長度當中的至少一個來推升源線電壓。而位線電壓可以經由調節位線電壓的電平和升壓時段的長度當中的至少一個來調整。

圖6繪示出依據本發明實施例的用於RRAM裝置的記憶胞上的重置操作的方法。在步驟S610中，感測記憶胞的電阻值。在步驟S620中，根據記憶胞的電阻值在重置期間的升壓期間升高重置電壓，以產生經升壓重置電壓，其中升壓期間始於重置期間的起點。在步驟S630中，在重置期間以經升壓重置電壓對記憶胞進行偏壓，以執行重置操作。

總結來說，本發明的實施例介紹了RRAM裝置以及用於對RRAM裝置的記憶胞執行記憶操作的方法。感測記憶胞的電阻值，並且根據記憶胞的電阻值對施加到記憶胞上的重置操作的重置電壓進行升壓。可以依據記憶體的電阻值來調整施加在記憶胞的字線電壓、源線電壓與位線電壓當中的至少一個，以推升重置電壓。以這種方式，重置電壓可以被提升到足夠大以成功地觸發重置操作，於是改善RRAM裝置的性能和可靠性。

對於本領域技術人員來說顯而易見的是，在不脫離本發明的範圍或精神的情況下，可以對本發明的結構進行各種修改和變化。前述內容意旨落入下面專利申請專利範圍及其均等範圍的本發明的修改和變化，皆涵蓋在本發明的範圍之內。