TWI449050B - 電阻式記憶體驗證方法及其驗證裝置 - Google Patents

Description

電阻式記憶體驗證方法及其驗證裝置

本發明是有關於一種電阻式記憶體，且特別是有關於一種用於電阻式記憶體的電阻式記憶體驗證方法及其驗證裝置。

電阻式記憶體為目前具有潛力的下世代非揮發性記憶體技術之一，其擁有低功率消耗、面積小及操作速度快等優點。除此之外，電阻式記憶體之阻抗比值甚至可以達到100倍，因此電阻式記憶體之效能好，未來將會取代Flash記憶體等技術。電阻式記憶體中的電介質在高電壓下可以形成導通路徑，在正常狀態時，則具有隔離的效果。藉由提供高低電壓的操作，電阻式記憶體的阻抗可以根據所提供之電壓的不同，而呈現高阻抗狀態或低阻抗狀態。

電阻式記憶體在操作中，會有元件無法轉態成功的現象，但幸運的是，大部份無法轉態成功之元件均屬於下次繼續操作仍有機會可以正常操作的元件，而此種可以更正之元件無法轉態成功的錯誤被稱為軟性錯誤。目前已經有電阻式記憶體寫入驗證方法被提出來驗證與更正所述軟性錯誤，以提升電阻式記憶體之良率與可靠度。

請參照圖1，圖1是單極性電阻式記憶體的電路圖。單極性電阻式記憶體100包括了單極性電阻式記憶胞110與電晶體120。單極性電阻式記憶胞110具有電介質與兩個 電極端111與112，電晶體110具有閘極、源極與汲極，其中電晶體之汲極連接於電極端112。

當要對單極性電阻式記憶胞110進行寫入動作，則需要提供閘極電壓打開電晶體120，且同時需要提供寫入電壓給單極性電阻式記憶胞110的電極端111，此時寫入電壓會將電荷載子移動至電介質而使得單極性電阻式記憶胞110呈現低阻抗狀態。待電極端111的寫入電壓被移除後，因為電荷載子移動至電介質，因此單極性電阻式記憶胞110仍然呈現低阻抗狀態。

當要對單極性電阻式記憶胞110進行抹除動作，則需要提供閘極電壓打開電晶體120，且同時需要提供抹除電壓給單極性電阻式記憶胞110的電極端111，抹除電壓會將部份電荷載子自電介質中移除，而使得單極性電阻式記憶胞11呈現高阻抗狀態。待電極端111的抹除電壓被移除後，因為部份電荷載子自電介質中被移除，因此單極性電阻式記憶胞110仍然呈現高阻抗狀態。其中抹除電壓較寫入電壓高。

在單極性電阻式記憶胞110進行抹除或寫入後，若要讀取單極性電阻式記憶胞110的狀態，則需要提供閘極電壓打開電晶體120，且同時需要提供讀取電壓給單極性電阻式記憶胞110的電極端111。此時只要對電極端112所輸出的電流進行偵測，便可以得知目前單極性電阻式記憶胞110的狀態為低阻抗狀態或高阻抗狀態。其中讀取電壓小於抹除電壓。

請參照圖2，圖2是傳統電阻式記憶體寫入驗證方法的流程圖。首先，在步驟S201中，提供電壓給電晶體120的閘極端，以使得電晶體120呈現導通狀態。接著，在步驟S202中提供初始寫入電壓給單極性電阻式記憶胞110的電極端111，並且在步驟S203時，結束提供給單極性電阻式記憶胞110的電極端111之初始寫入電壓。在步驟S204中，提供讀取電壓給單極性電阻式記憶胞110的電極端111，並在步驟S205中，偵測單極性電阻式記憶胞110的狀態，以判斷單極性電阻式記憶胞110是否順利地被寫入。若單極性電阻式記憶胞110順利地被寫入，則代表單極性電阻式記憶胞110轉態成功，接著，結束整個寫入驗證方法。

相反地，若單極性電阻式記憶胞110未順利地被寫入，則代表單極性電阻式記憶胞110轉態失敗，接著，執行步驟S206。在步驟S206中，提供一個可成功寫入電壓給單極性電阻式記憶胞110的電極端111。在步驟S207中，結束提供給單極性電阻式記憶胞110的電極端111之可成功寫入電壓。在步驟S208中，提供讀取電壓給單極性電阻式記憶胞110的電極端111，並在步驟S209中，偵測單極性電阻式記憶胞110的狀態，以判斷單極性電阻式記憶胞110是否順利地被寫入。若單極性電阻式記憶胞110順利地被寫入，則代表單極性電阻式記憶胞110轉態成功，接著，結束整個寫入驗證方法。相反地，若單極性電阻式記憶胞110未順利地被寫入，則代表單極性電阻式記 憶胞110轉態失敗，則回到步驟S206，並提供另一個與前次不同的可成功寫入電壓。

接著，請參考圖3~圖6，圖3~圖6是單極性電阻式記憶胞110的電極端111上可能之電壓的波形圖。要說明的是，單極性電阻式記憶體100採用前述的傳統寫入驗證方法，且圖3~圖6都是假設單極性電阻式記憶胞110在提供多次的寫入電壓才成功地轉態。圖3~圖5中，先提供初始電壓給電極端111，之後結束初始電壓，並提供讀取電壓給電極端111。因為單極性電阻式記憶胞111未成功地轉態，因此必須再提供另一個可成功寫入電壓給電極端111，並在結束可成功寫入電壓後，再提供讀取電壓給電極端111來判斷為單極性電阻式記憶胞111是否成功地轉態。若單極性電阻式記憶胞111仍未成功地轉態，則重複地提供可成功寫入電壓，直到單極性電阻式記憶胞111成功地轉態為止。

在圖3中，初始寫入電壓的工作週期較小，之後的可成功寫入電壓之工作週期則逐漸增大。在圖4中，初始寫入電壓與之後的可成功寫入電壓之波形相同。在圖5中，初始寫入電壓的電壓較小，之後的寫入電壓之電壓則逐漸增大。在圖6中，初始寫入電壓的電壓與工作週期較小，之後的寫入電壓之電壓與工作週期則逐漸增大

要說明的是，傳統的抹除驗證方法與上述的寫入驗證方法近似，所述寫入電壓需改成抹除電壓，且驗證單極性電阻式記憶胞110是否順利被寫入需改成驗證單極性電阻 式記憶胞110是否順利被抹除。另外，傳統的寫入/抹除驗證方法都是先寫入/抹除，再讀取驗證，若單極性電阻式記憶胞110無法順利地被寫入/抹除，則再次寫入/抹除。因此，傳統的寫入/抹除驗證方法除了多出讀取時間外，更浪費了寫入/抹除與讀取之間的設定/保持時間。

本發明之示範實施例用於電阻式記憶體的一種驗證方法，其中電阻式記憶體操作於多個阻抗狀態。持續地提供轉態信號至電阻式記憶體，並同時偵測電阻式記憶體所因此產生的偵測電流。選擇狀態信號的幅值，其中狀態信號的幅值對應於電阻式記憶體的其中一個阻抗狀態。根據偵測電流與狀態信號產生判斷結果，並根據判斷結果判斷電阻式記憶體是否轉換至狀態信號所對應的阻抗狀態。若電阻式記憶體轉換至狀態信號所對應的阻抗狀態，則結束提供轉態信號。

本發明的示範實施例提供一種驗證裝置，所述驗證裝置用以驗證電阻式記憶體，且所述驗證電路包括信號選擇器、轉態信號控制電路、電壓信號源與驗證電路。其中所述信號選擇器連接於所述電阻式記憶體之兩端，所述轉態信號控制電路連接於所述信號選擇器，所述電壓信號源連接於所述轉態信號控制電路，且所述驗證電路連接於所述轉態信號控制電路與所述信號選擇器。所述信號選擇器受控於設定/重設致能信號，用以提供轉態信號給所述電阻式 記憶體之兩端的其中一端，並接收來自於所述電阻式記憶體之兩端的另一端之偵測電流。所述轉態信號控制電路受控於判斷結果，用以透過所述信號選擇器來提供所述轉態信號給所述電阻式記憶體。所述電壓信號源用以提供設定電壓與重設電壓給所述轉態信號控制電路作為產生所述轉態信號的參考。所述驗證電路，透過所述信號選擇器接收所述偵測電流，並根據偵測電流產生判斷結果，以判斷所述電阻式記憶體是否是成功地轉換其阻抗狀態。

為讓本發明之上述特徵能更明顯易懂，下文特舉示範實施例，並配合所附圖式作詳細說明如下。

本發明之示範實施例提供了一種驗證方法，其可以用於電阻式記憶體之寫入或抹除的驗證，此驗證方法可以用於單階或多階操作之電阻式記憶體。除此之外，本發明之示範實施例亦提供對應於所述多種驗證方法的多種驗證裝置。

單階操作之電阻式記憶體的阻抗狀態具有低阻抗狀態與高阻抗狀態。低阻抗狀態表示儲存位元0，高阻抗狀態表示儲存位元1；或者低阻抗狀態表示儲存位元1，高阻抗狀態表示儲存位元0。用於單階操作之電阻式記憶體之驗證方法用於判斷所述單階操作之電阻式記憶體的阻抗狀態是否是順利地自高阻抗狀態轉換至低阻抗狀態，或者是自低阻抗狀態轉換至高阻抗狀態。

請參照圖7，圖7是本發明之示範例子所提供的電阻式記憶體之電路圖。所述電阻式記憶體700可以是單極性或雙極性元件，且電阻式記憶體700包括電晶體720與電阻式記憶胞710，其中電阻式記憶胞710包括與在電極端711、712之間的電介質，其結構如同圖7所示，由下由上包括了氮化鈦層(對應於電極端712)、二氧化鉿層(對應於電介質)、以及對應於電極端711的鈦層、氮化鈦層與銅鋁合金層。另外，所述雙極性元件是指電阻式記憶胞710的電流可以從電極端711至712流過，或從電極端712至711流過。

請參照圖7與圖8，圖8是本發明之示範例子所提供的用於單階操作之電阻式記憶體之驗證方法之流程圖。首先，在步驟S801中，提供閘極電壓給所述電晶體720，以控制所述電晶體720呈現導通狀態。接著，在步驟S802中，提供轉態信號給所述電阻式記憶胞710的電極端711或712，並同時偵測電阻式記憶胞710所產生的偵測電流。

在步驟S803中，根據所述偵測電流產生判斷結果，並在步驟S804中，根據判斷結果判斷電阻式記憶胞710是否成功地轉態(從低阻抗狀態轉換至高阻抗狀態，或從高阻抗狀態轉換至低阻抗狀態)。若電阻式記憶胞710成功地轉態，則在步驟S805中，結束提供所述轉態信號，並接著結束驗證方法。若電阻式記憶胞710未成功地轉態，則回到步驟S802中，並繼續地提供轉態信號。

前述轉態信號為寫入電壓或抹除電壓，所述轉態信號 的長度隨時間增加，且轉態信號可為方波。請參照圖9A與圖9B，圖9A是電阻式記憶胞710之電極端711的電壓與電阻式記憶胞710所產生的電流之波形圖，圖9B是電阻式記憶胞110之電極端712的電壓與電阻式記憶胞710所產生的電流之波形圖。

在圖9A中，虛線所示的電壓與電流曲線是對應於電阻式記憶胞710轉換至低阻抗狀態的狀況。請參照實線所示的電壓與電流曲線，當轉態信號順利地使電阻式記憶胞710從轉換至低阻抗狀態時，電極端712的偵測電流會逐漸變大，並維持在IL附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。之後，在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。

在圖9A中，實線所示的電壓與電流曲線是對應於電阻式記憶胞710轉換至高阻抗狀態的狀況。請參照虛線所示的電壓與電流曲線，當轉態信號順利地使電阻式記憶胞710從轉換至高阻抗狀態時，電極端712的偵測電流會逐漸變大，並維持在IH附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。之後，在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。

如同前面所述，本發明之示範實施例的驗證方法適用於雙極性元件的電阻是記憶體700，因此，轉態信號可以被提供給電極端711或712。在圖9B中，實線所示的電壓與電流曲線是對應於電阻式記憶胞710轉換至高阻抗狀態的狀況。請參照實線所示的電壓與電流曲線，當轉態信號 順利地使電阻式記憶胞710順利地轉換至高阻抗狀態時，電極端712的偵測電流會逐漸變小，並維持在IH附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。

在圖9B中，虛線所示的電壓與電流曲線是對應於電阻式記憶胞710轉換至低阻抗狀態的狀況。請參照實線所示的電壓與電流曲線，當轉態信號順利地使電阻式記憶胞710轉換至低阻抗狀態時，電極端712的偵測電流幾乎不變，並維持在IL附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。

本發明之示範實施例另提供一種驗證方法，其適合用於可操作於多階的電阻式記憶體之寫入或抹除的驗證。所述可操作於多階的電阻式記憶體的阻抗狀態可以具有多種不同的阻抗狀態，以四階的阻抗狀態為例，當電阻式記憶體儲存位元00時，其阻抗狀態可以為第一高阻抗狀態，當電阻式記憶體儲存位元01時，其阻抗狀態可以為第二高阻抗狀態，當電阻式記憶體儲存位元10時，其阻抗狀態可以為第二低阻抗狀態，當電阻式記憶體儲存位元11時，其阻抗狀態可以為第一低阻抗狀態。所述第一高阻抗狀態所對應的阻抗值大於第二高阻抗狀態，所述第二高阻抗狀態所對應的阻抗值大於第二低阻抗狀態，且所述第二低阻抗狀態所對應的阻抗值大於第一低阻抗狀態。另外，前述儲存 位元與阻抗狀態的對應關係僅是一種示範實施例，並非用以限定本發明。

請參照圖7與圖10，圖10是本發明之示範例子所提供的用於多階操作之電阻式記憶體之驗證方法之流程圖。首先，在步驟S851中，提供閘極電壓給所述電晶體720，以控制所述電晶體720呈現導通狀態。接著，在步驟S852中，選擇狀態信號的幅值，其中狀態信號的幅值與電阻式記憶胞710所要轉換的阻抗狀態相關。以上述四階的阻抗狀態為例，若電阻式記憶胞710要轉換至第一高阻抗狀態，則狀態信號的幅值可能為TH1；若電阻式記憶胞710要轉換至第二高阻抗狀態，則狀態信號的幅值可能為TH2；若電阻式記憶胞710要轉換至第一低阻抗狀態，則狀態信號的幅值可能為TL1；若電阻式記憶胞710要轉換至第二低阻抗狀態，則狀態信號的幅值可能為TL2。

接著，在步驟S853中，提供轉態信號給所述電阻式記憶胞710的電極端711或712，並同時偵測電阻式記憶胞710所產生的偵測電流。在步驟S854中，根據所述偵測電流與狀態信號產生判斷結果，並在步驟S855中，根據判斷結果判斷電阻式記憶胞710是否成功地轉換至狀態信號的幅值所對應的阻抗狀態。若電阻式記憶胞710成功地轉態，則在步驟S856中，結束提供所述轉態信號，並接著結束驗證方法。若電阻式記憶胞710未成功地轉態，則回到步驟S853中。

要說明的是，上述的轉態信號可以是用以控制電阻式 記憶胞710之阻抗狀態的寫入電壓與抹除電壓。除此之外，所述狀態信號可以狀態電流或者是狀態電壓。舉例來說，例如要驗證電阻式記憶胞710是否能轉換至第一高阻抗狀態，則可以選擇狀態電流的幅值為TIH1。接著只要判斷偵測電流是否小於狀態電流，便能夠確定電阻式記憶胞710是否成功轉態，以及決定是否要結束轉態信號。另外，前述例子中的偵測電流亦可以先經過放大後，再將放大後的偵測電流與狀態電流比較來確定電阻式記憶胞710是否成功轉態，以及決定是否要結束轉態信號。

再舉一例來說，要驗證電阻式記憶胞710是否能轉換至第一低阻抗狀態，則可以選擇狀態電壓的幅值為TVL1。接著只要放大偵測電流，將放大後的偵測電流轉換成偵測電壓，並判斷偵測電壓是否大於狀態電壓，便能夠確定電阻式記憶胞710是否成功轉態，以及決定是否要結束轉態信號。

另舉一例來說，要驗證電阻式記憶胞710是否能轉換至第二高阻抗狀態，則可以選擇狀態電壓的幅值為TVH2，其中所述狀態電壓用以控制反向器的轉換曲線。接著只要放大偵測電流，將放大後的偵測電流轉換成偵測電壓，並將所述偵測電壓送入所述反向器，便可以根據反向器所輸出的判斷結果判斷電阻式記憶胞710是否成功轉態，以及決定是否要結束轉態信號。

又舉一例來說，要驗證電阻式記憶胞710是否能轉換至第二低阻抗狀態，則可以選擇狀態電流的幅值為TIL2。 接著只要放大偵測電流，比較放大後的偵測電流與狀態電流，以及將所述比較結果送至反向器，便能夠根據所述反向器所輸出的判斷結果判斷電阻式記憶胞710是否成功轉態，以及決定是否要結束轉態信號。除此之外，上述反向器亦可以使用電壓比較器來取代，電壓比較器接收電流比較器所輸出的比較結果並產生判斷結果。如此，便能根據電壓比較器所輸出的判斷結果判斷電阻式記憶胞710是否成功轉態，以及決定是否要結束轉態信號。

前述轉態信號的長度隨時間增加，且轉態信號可為方波。請參照圖11A與11B，圖11A是電阻式記憶胞710之電極端711的電壓與電阻式記憶胞710所產生的電流之波形圖，圖11B是電晶體720之源極端的電壓與電阻式記憶胞710所產生的電流之波形圖。

在圖11A中，電壓曲線VC101與電流曲線IC101是對應於電阻式記憶胞710轉換至第一低阻抗狀態的狀況，電壓曲線VC102與電流曲線IC102是對應於電阻式記憶胞710轉換至第二低阻抗狀態的狀況，電壓曲線VC103與電流曲線IC103是對應於電阻式記憶胞710轉換至第二高阻抗狀態的狀況，電壓曲線VC104與電流曲線IC104是對應於電阻式記憶胞710轉換至第一高阻抗狀態的狀況。

當轉態信號順利地使電阻式記憶胞710從轉換至第一低阻抗狀態時，電極端712的偵測電流會逐漸變大，並維持在IL1附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。之後，在電阻式記憶胞710順利地轉 態後，便結束所述的轉態信號。當轉態信號順利地使電阻式記憶胞710從轉換至第二低阻抗狀態時，電極端712的偵測電流會逐漸變大，並維持在IL2附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。之後，在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。

當轉態信號順利地使電阻式記憶胞710從轉換至第二高阻抗狀態時，電極端712的偵測電流會逐漸變大，並維持在IH2附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。之後，在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。當轉態信號順利地使電阻式記憶胞710從轉換至第一高阻抗狀態時，電極端712的偵測電流會逐漸變大，並維持在IH1附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。之後，在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。

如同前面所述，本發明之示範實施例的驗證方法適用於雙極性元件的電阻是記憶體700，因此，轉態信號可以被提供給電極端711或712。在圖11B中，電壓曲線VC111與電流曲線IC111是對應於電阻式記憶胞710轉換至第一低阻抗狀態的狀況，電壓曲線VC112與電流曲線IC112是對應於電阻式記憶胞710轉換至第二低阻抗狀態的狀況，電壓曲線VC113與電流曲線IC113是對應於電阻式記憶胞710轉換至第二高阻抗狀態的狀況，電壓曲線VC114與電流曲線IC114是對應於電阻式記憶胞710轉換至第一高阻抗狀態的狀況。

當轉態信號順利地使電阻式記憶胞710從轉換至第一低阻抗狀態時，電極端712的偵測電流會逐漸變小，並維持在IL1附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。之後，在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。當轉態信號順利地使電阻式記憶胞710從轉換至第二低阻抗狀態時，電極端712的偵測電流會逐漸變小，並維持在IL2附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。之後，在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。

當轉態信號順利地使電阻式記憶胞710從轉換至第二高阻抗狀態時，電極端712的偵測電流會逐漸變小，並維持在IH2附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。之後，在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。當轉態信號順利地使電阻式記憶胞710從轉換至第一高阻抗狀態時，電極端712的偵測電流會逐漸變小，並維持在IH1附近，因此藉由偵測電流便可以得知電阻式記憶胞710順利地轉態。之後，在電阻式記憶胞710順利地轉態後，便結束所述的轉態信號。

接著，請參照圖12，圖12是本發明之示範實施例所提供的電阻式記憶體之驗證裝置之電路圖。電阻式記憶體700連接於驗證裝置200，驗證裝置200包括信號選擇器210、轉態信號控制電路220、電壓信號源230與驗證電路240。電壓信號源230連接於轉態信號控制電路220，轉態信號控制電路220連接於信號選擇器210，信號選擇器210 連接於電極端711與電晶體720的源極端，驗證電路240連接於轉態信號控制電路220與信號選擇器210。

在此示範實施例中，信號選擇器210包括多工器211與解多工器212。其中多工器211的第一輸入端與第二輸入端分別連接於電極端711與電晶體720的源極端，其輸出端則連接於驗證電路240；解多工器212的第一輸出端與第二輸出端分別連接於電極端711與電晶體720的源極端，其輸入端則連接於轉態信號控制電路220。

電壓信號源230用以產生提供產生轉態信號的電壓，轉態信號可能為寫入電壓或抹除電壓，其中寫入電壓與抹除電壓都是用以讓電阻式記憶胞711之阻抗狀態發生改變的電壓信號。用以產生寫入電壓與抹除電壓之電壓可以是設定電壓與重設電壓。轉態信號控制電路220用以控制設定電壓與重設電壓的週期，並據此提供寫入電壓與抹除電壓的其中之一給解多工器212。解多工器212根據設定/重設致能信號決定要提供寫入電壓給電極端711，或者要提供抹除電壓給電晶體720的源極端。多工器211根據設定/重設致能信號選擇將來自於電極端711或電晶體720的源極端其中之一的電流作為偵測電流，送至驗證電路240。

驗證電路240會根據偵測電流來判斷電阻式記憶胞710是否成功地轉態，若電阻式記憶胞710成功地轉態，則會通知轉態信號控制電路220停止提供轉態信號。更詳細地說，驗證電路240接收狀態信號，驗證電路240是根據狀態信號與偵測電流來產生判斷結果，並且根據判斷結 果來判斷電阻式記憶胞710成功地轉態。其中對於單階操作的電阻式記憶體而言，狀態信號的幅值可以是一個固定值，另外，對於多階操作的電阻式記憶體而言，狀態信號的幅值是根據所要驗證之電阻式記憶胞710的阻抗狀態來選擇。狀態信號會根據驗證電路240之實施方式，而有可能是狀態電壓或狀態電流。

請參照圖13A與圖12，圖13A是本發明之示範實施例所提供之驗證電路240的電路圖。在圖13A中，驗證電路240包括電流放大器2411、電流電壓轉換器2412、電壓比較器2413與電壓源2414，其中電流放大器2411連接於電流電壓轉換器2412，電流電壓轉換器2412連接於電壓比較器2413的第一輸入端，電壓源2414連接於電壓比較器2413的第二輸入端，電壓比較器2413的輸出端連接於轉態信號控制電路220。

電流放大器2411用以接收偵測電流，並放大偵測電流。電流電壓轉換器2412用以將放大後的偵測電流轉換為偵測電壓。電壓源2414所提供的狀態電壓之幅值為Vn，且電壓源2414所提供的狀態電壓之幅值可以根據所要驗證之電阻式記憶胞710的阻抗狀態來選擇。電壓比較器2413比較偵測電壓與電壓源2414所提供的狀態電壓，以產生判斷結果。所述判斷結果帶有電阻式記憶胞710是否成功地轉態之訊息，且所述判斷結果會被送至轉態信號控制電路220。轉態信號控制電路220會根據所述判斷結果來決定是否提供轉態信號給電阻式記憶體700。

請參照圖12與13A，以上述操作於四階的電阻式記憶體700來說明，若要驗證電阻式記憶胞710是否能夠成功地轉換至第一高阻抗狀態，且設定/重設致能信號讓解多工器212輸出寫入電壓給電極端711，則設定/重設致能信號會讓多工器211接收來自於電晶體720源極端的偵測電流。接著，電流放大器2411用以接收偵測電流，並放大偵測電流。電流電壓轉換器2412用以將放大後的偵測電流轉換為偵測電壓。電壓源2414所提供的狀態電壓之幅值為Vn被選擇為TVH1，電壓比較器2413比較偵測電壓與電壓源2414所提供的狀態電壓。若偵測電壓大於狀態電壓，則電壓比較器2413所產生的比較結果為真，亦即電阻式記憶胞710是成功地轉換至第一高阻抗狀態，且比較結果會指示轉態信號控制電路220結束提供轉態信號給電阻式記憶體700。

若要驗證電阻式記憶胞710是否能夠成功地轉換至第一高阻抗狀態，且設定/重設致能信號讓解多工器212輸出抹除電壓給電晶體720的源極端，則設定/重設致能信號會讓多工器211接收來自於電極端711的偵測電流。接著，電流放大器2411用以接收偵測電流，並放大偵測電流。電流電壓轉換器2412用以將放大後的偵測電流轉換為偵測電壓。電壓源2414所提供的狀態電壓之幅值為Vn被選擇為TVH1，電壓比較器2413比較偵測電壓與電壓源2414所提供的狀態電壓。若偵測電壓小於狀態電壓，則電壓比較器2413所產生的比較結果為真，亦即電阻式記憶胞710 是成功地轉換至第一高阻抗狀態，且比較結果會指示轉態信號控制電路220結束提供轉態信號給電阻式記憶體700。

請參照圖13B，圖13B是本發明之另一示範實施例所提供之驗證電路240的電路圖。在圖13B中，驗證電路240包括電流放大器2421、電流電壓轉換器2422與反向器2423，其中電流放大器2421連接於電流電壓轉換器2422，電流電壓轉換器2422連接於反向器2423的輸入端，反向器2423的輸出端連接於轉態信號控制電路220。

電流放大器2421用以接收偵測電流，並放大偵測電流。電流電壓轉換器2422用以將放大後的偵測電流與一基準電流相比較，此基準電流，可根據不同阻態，進行調整，經比較後轉換為一輸出電壓。反向器2423用以根據所接收到的輸出電壓產生判斷結果，其中所述判斷結果帶有電阻式記憶胞710是否成功地轉態之訊息，且所述判斷結果會被送至轉態信號控制電路220。轉態信號控制電路220會根據所述判斷結果來決定是否提供轉態信號給電阻式記憶體700。要說明的是，反向器2423更接收狀態電壓，狀態電壓可以用來控制反向器2423的轉換曲線，且所述狀態電壓之幅值可以根據所要驗證之電阻式記憶胞710的阻抗狀態來選擇。

請參照圖13C，圖13C是本發明之示範實施例所提供之驗證電路240的電路圖。在圖13C中，驗證電路240包括電流放大器2431、電流比較器2432、電壓比較器2433與電壓源2434，其中電流放大器2421連接於電流比較器 2432，電壓比較器2433的第一輸入端與第二輸入端連接於電流比較器2432與電壓源2434，電壓比較器2433的輸出端連接於轉態信號控制電路220。

電流放大器2431用以接收偵測電流，並放大偵測電流。電流比較器2432用以比較放大後的偵測電流轉換與狀態電流，以產生偵測電壓。電壓源2434所提供的狀態電壓之幅值為Vn，且電壓源2434所提供的狀態電壓之幅值可以根據所要驗證之電阻式記憶胞710的阻抗狀態來選擇。電壓比較器2433比較偵測電壓與電壓源2434所提供的狀態電壓，以產生判斷結果。所述判斷結果帶有電阻式記憶胞710是否成功地轉態之訊息，且所述判斷結果會被送至轉態信號控制電路220。轉態信號控制電路220會根據所述判斷結果來決定是否提供轉態信號給電阻式記憶體700。

請參照圖13D，圖13D是本發明之示範實施例所提供之驗證電路240的電路圖。在圖13D中，驗證電路240包括電流放大器2441、電流比較器2442與反向器2443，其中電流放大器2441連接於電流比較器2442，電流比較器2442連接於反向器2443的輸入端，反向器2443的輸出端連接於轉態信號控制電路220。

電流放大器2441用以接收偵測電流，並放大偵測電流。電流比較器2442用以比較放大後的偵測電流與狀態電流，並輸出偵測電壓。反向器2443用以根據所接收到的偵測電壓產生判斷結果，其中所述判斷結果帶有電阻式記憶 胞710是否成功地轉態之訊息，且所述判斷結果會被送至轉態信號控制電路220。轉態信號控制電路220會根據所述判斷結果來決定是否提供轉態信號給電阻式記憶體700。要說明的是，反向器2443更接收狀態電壓，狀態電壓可以用來控制反向器2443的轉換曲線，且所述狀態電壓之幅值可以根據所要驗證之電阻式記憶胞710的阻抗狀態來選擇。

接著，請參照圖14A，圖14A是圖13A之驗證電路240之細部電路圖。圖14A更包括了多工器211的細部電路圖，多工器211是由反向器INV與傳輸閘PG1、PG2所組成，其中重設致能信號RESET_EN經過反向器INV成為設定致能信號，信號RESET_In與SET_In分別是來自於解多工器212之第一輸出端與第二輸出端的信號。傳輸閘PG1與PG2的控制端分別受控於重設致能信號RESET_EN與設定致能信號，以藉此決定讓傳輸閘PG1輸出信號RESET_In，或者讓傳輸閘PG2輸出信號SET_In。

電流放大器2411是由一個電晶體M1與M2所組成的電流鏡構成，電晶體M1與M2的尺寸會有呈現一個比例，以藉此將偵測電流放大。電流電壓轉換器2412包括了由電晶體M3與M4所組成的電流鏡以及一個將電流信號I1轉換為電壓信號的電阻R1，以據此輸出偵測電壓Vp。電壓比較器2413包括了由電晶體M6~M9構成的差動放大對以及電晶體M10~M15所構成多個反向單元。差動放大對根據偵測電壓Vp與電壓源2414所提供的狀態電壓Vn之 大小決定輸出的電壓值為正值或負值。電晶體M10~M13構成的兩個串聯的反向單元形成了一個緩衝器，並用以根據差動放大對所輸出的電壓值來輸出比較結果，電晶體M14、M15所構成的反向單元則用以根據差動放大對所輸出的電壓值來輸出反向的比較結果。要說明的是，電壓源2414所提供的狀態電壓Vn之幅值可以根據所要驗證之電阻式記憶胞710的阻抗狀態來選擇，換言之，可以藉由調整狀態電壓Vn之幅值來達到多階操作。

接著，請參照圖14B，圖14B是圖13B之驗證電路240之細部電路圖。圖14B更包括了多工器211的細部電路圖，多工器211的細部電路如同前面所述，故不在此重新贅述。電流放大器2421與電流放大器2411相同，故不在此贅述，同樣地，電流電壓轉換器2422與電流電壓轉換器2412相同，亦不再贅述。反向器2423包括了電晶體M10~M13所構成的兩個反向單元，電晶體M10與M11所組成的反向單元用以根據電壓Vp的電壓值決定輸出的判斷結果，電晶體M10~M13所組成的兩個串聯之反向單元則用以根據電壓Vp的電壓值決定輸出反向的判斷結果。

接著，請參照圖14C，圖14C是圖13B之驗證電路240之另一細部電路圖。圖14C更包括了多工器211的細部電路圖，多工器211的細部電路如同前面所述，故不在此重新贅述。電流放大器2421與電流放大器2411相同，故不在此贅述，另外，反向器2423的詳細電路已經於前面介紹過，亦不再贅述。圖14C與14B不同的是，圖14C 的電流電壓轉換器2422實際上為一個由電流比較器所形成的電流電壓轉換器。電壓VCON可以控制電晶體M5的電流，並產生一基準電流I2，電流信號I1會與電流信號I2比較，而產生偵測電壓Vp。除此之外，圖14C本身亦可以是圖13D之驗證電路的詳細電路圖，換言之，圖14C的電流放大電路2421為圖13D的電流放大器2441的詳細電路，圖14C的電流比較器為圖13D的電流放大器2442的詳細電路，圖14C的反向器2423為圖13D的反向器2443的詳細電路。

接著，請參照圖14D，圖14D是圖13C之驗證電路240之細部電路圖。圖14B更包括了多工器211的細部電路圖，多工器211的細部電路如同前面所述，故不在此重新贅述。電流放大器2421與電流放大器2411相同，電流比較器2432如同前面所述，電壓比較器2433與電壓比較器2413相同，故皆不再贅述。

綜上所述，本發明之示範實施例所提供的驗證方法與驗證電路在驗證電阻式記憶體時，其驗證時間可以較傳統的驗證方法少了寫入與讀取之間的設定/保持時間與讀取時間。除此之外，驗證方法與驗證電路可以用於驗證操作於多階或單階的電阻式記憶體，且可以針對雙極性或單極性的電阻式記憶體進行驗證。

雖然本發明已以示範實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾， 故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

100‧‧‧單極性電阻式記憶體

110‧‧‧單極性電阻式記憶胞

111、112‧‧‧電極端

120‧‧‧電晶體

S201~S209‧‧‧步驟流程

700‧‧‧電阻式記憶體

710‧‧‧電阻式記憶胞

720‧‧‧電晶體

711、712‧‧‧電極端

S801~S805‧‧‧步驟流程

S851~S856‧‧‧步驟流程

VC101~VC104、VC111~VC114‧‧‧電壓曲線

IC101~IC 104、IC 111~IC 114‧‧‧電流曲線

200‧‧‧驗證裝置

210‧‧‧信號選擇器

211‧‧‧多工器

212‧‧‧解多工器

220‧‧‧轉態信號控制電路

230‧‧‧電壓信號源

240‧‧‧驗證電路

2411‧‧‧電流放大器

2412‧‧‧電流電壓轉換器

2413‧‧‧電壓比較器

2414‧‧‧電壓源

2421‧‧‧電流放大器

2422‧‧‧電流電壓轉換器

2423‧‧‧反向器

2431‧‧‧電流放大器

2432‧‧‧電流比較器

2433‧‧‧電壓比較器

2434‧‧‧電壓源

2441‧‧‧電流放大器

2442‧‧‧電流比較器

2443‧‧‧反向器

INV‧‧‧反向器

PG1、PG2‧‧‧傳輸閘

R1‧‧‧電阻

M1~M15‧‧‧電晶體

圖1是單極性電阻式記憶體的電路圖。

圖2是傳統電阻式記憶體寫入驗證方法的流程圖。

圖3~圖6是單極性電阻式記憶胞110的電極端111上可能之電壓的波形圖。

圖7是本發明之示範例子所提供的電阻式記憶體之電路圖。

圖8是本發明之示範例子所提供的用於單階操作之電阻式記憶體之驗證方法之流程圖。

圖9A是電阻式記憶胞710之電極端711的電壓與電阻式記憶胞710所產生的電流之波形圖。

圖9B是電晶體720之源極端的電壓與電阻式記憶胞710所產生的電流之波形圖。

圖10是本發明之示範例子所提供的用於多階操作之電阻式記憶體之驗證方法之流程圖。

圖11A是電阻式記憶胞710之電極端711的電壓與電阻式記憶胞710所產生的電流之波形圖。

圖11B是電晶體720之源極端之源極端的電壓與電阻式記憶胞710所產生的電流之波形圖。

圖12是本發明之示範實施例所提供的電阻式記憶體之驗證裝置之電路圖。

圖13A是本發明之示範實施例所提供之驗證電路240 的電路圖。

圖13B是本發明之另一示範實施例所提供之驗證電路240的電路圖。

圖13C是本發明之另一示範實施例所提供之驗證電路240的電路圖。

圖13D是本發明之另一示範實施例所提供之驗證電路240的電路圖。

圖14A是圖13A之驗證電路240之細部電路圖。

圖14B是圖13B之驗證電路240之細部電路圖。

圖14C是圖13B之驗證電路240之另一細部電路圖。

圖14D是圖13C之驗證電路240之細部電路圖。

S851~S856‧‧‧步驟流程

Claims (19)

1. 一種驗證方法，適用於一電阻式記憶體，其中所述電阻式記憶體操作於多個阻抗狀態，所述驗證方法包括：持續地提供一轉態信號至所述電阻式記憶體，並同時偵測所述電阻式記憶體所因此產生的一偵測電流；選擇一狀態信號的幅值，所述狀態信號的幅值對應於所述電阻式記憶體的其中一個阻抗狀態；根據所述偵測電流與所述狀態信號產生一判斷結果，其中所述狀態信號為一狀態電流，所述偵測電流經過等效映射或放大後與所述狀態電流相比較，以產生所述判斷結果；根據所述判斷結果判斷所述電阻式記憶體是否轉換至所述狀態信號所對應的阻抗狀態；以及若所述電阻式記憶體轉換至所述狀態信號所對應的阻抗狀態，結束提供所述轉態信號。
2. 如申請專利範圍第1項所述之驗證方法，其中所述狀態信號為一狀態電流，所述偵測電流經過放大後與所述狀態電流相比較，以產生一比較結果，所述比較結果經過一反向處理產生所述判斷結果。
3. 如申請專利範圍第1項所述之驗證方法，其中所述狀態信號為一狀態電壓，所述偵測電流經過放大後轉換為一偵測電壓，所述偵測電壓與所述狀態電壓相比較，以產生所述判斷結果。
4. 如申請專利範圍第1項所述之驗證方法，其中所述 狀態信號為一狀態電壓，所述偵測電流經過放大後轉換為一偵測電壓，所述偵測電壓經過一反向處理，以產生所述判斷結果，所述狀態電壓用以控制對應所述反向處理的一轉換曲線。
5. 如申請專利範圍第1項所述之驗證方法，其中所述狀態信號包括一狀態電壓與一狀態電流，所述偵測電流經過放大後與所述狀態電流比較，以產生一比較結果，所述比較結果與所述狀態電壓相比較，以產生所述判斷結果。
6. 如申請專利範圍第1項所述之驗證方法，其中所述轉態信號為一轉態電壓，其長度隨時間增加且為一方波。
7. 如申請專利範圍第1項所述之驗證方法，其中所述電阻式記憶體為單極性或雙極性電阻式記憶體。
8. 一種驗證裝置，用以驗證一電阻式記憶體，且所述驗證裝置包括：一信號選擇器，連接於所述電阻式記憶體之兩端，受控於一設定/重設致能信號，用以提供一轉態信號給所述電阻式記憶體之兩端的其中一端，並接收來自於所述電阻式記憶體之兩端的另一端之一偵測電流；一轉態信號控制電路，連接於所述信號選擇器，受控於一判斷結果，用以透過所述信號選擇器來提供所述轉態信號給所述電阻式記憶體；一電壓信號源，連接於所述轉態信號控制電路，用以提供一設定電壓與一重設電壓給所述轉態信號控制電路作為產生所述轉態信號的參考；以及 一驗證電路，連接於所述轉態信號控制電路與所述信號選擇器，透過所述信號選擇器接收所述偵測電流，並根據偵測電流產生所述判斷結果，以判斷所述電阻式記憶體是否是成功地轉換其阻抗狀態，其中所述驗證電路包括：一電流放大器，用以放大所述偵測電流；一電流比較器，連接於所述電流放大器，用以比較一狀態電流與等效映射或放大後的所述偵測電流，以產生一比較結果；一電壓放大器，連接於所述電流比較器，用以比較一狀態電壓與所述比較結果，以產生所述判斷結果。
9. 如申請專利範圍第8項所述之驗證裝置，其中所述驗證電路包括：一電流放大器，用以放大所述偵測電流；一電流電壓轉換器，連接於所述電流放大器，用以轉換放大後的所述偵測電流為一偵測電壓；以及一電壓比較器，連接於所述電流放大器，用以比較一狀態電壓與所述偵測電壓，以產生所述判斷結果。
10. 如申請專利範圍第9項所述之驗證裝置，其中所述狀態電壓的幅值之選擇是對應於所述電阻式記憶體所要轉換的阻抗狀態。
11. 如申請專利範圍第8項所述之驗證裝置，其中所述驗證電路包括：一電流放大器，用以放大所述偵測電流； 一電流電壓轉換器，連接於所述電流放大器，用以轉換放大後的所述偵測電流為一偵測電壓；以及一反向器，連接於所述電流放大器，用以對所述偵測電壓進行一反向處理，以產生所述判斷結果。
12. 如申請專利範圍第11項所述之驗證裝置，其中所述反向器接收一狀態電壓，所述狀態電壓用以控制所述反向器的一轉換曲線，且所述狀態電壓的幅值之選擇是對應於所述電阻式記憶體所要轉換的阻抗狀態。
13. 如申請專利範圍第8項所述之驗證裝置，其中所述驗證電路包括：一電流放大器，用以放大所述偵測電流；一電流比較器，連接於所述電流放大器，用以比較一狀態電流與放大後的所述偵測電流，以產生一比較結果；以及一反向器，連接於所述電流比較器，用以對所述比較結果進行一反向處理，以產生所述判斷結果。
14. 如申請專利範圍第13項所述之驗證裝置，其中所述反向器接收一狀態電壓，所述狀態電壓用以控制所述反向器的一轉換曲線，且所述狀態電壓與所述狀態電流之幅值的選擇是對應於所述電阻式記憶體所要轉換的阻抗狀態。
15. 如申請專利範圍第8項所述之驗證裝置，其中所述狀態電壓與所述狀態電流的幅值之選擇是對應於所述電阻式記憶體所要轉換的阻抗狀態。
16. 如申請專利範圍第8項所述之驗證裝置，其中所述信號選擇器包括：一解多工器，受控於所述設定/重設致能信號，其兩個輸出端連接於所述電阻式記憶體的兩端，其輸入端連接於所述轉態信號控制器；以及一多工器，受控於所述設定/重設致能信號，其兩個輸入端連接於所述電阻式記憶體的兩端，其輸出端連接於所述驗證電路。
17. 如申請專利範圍第8項所述之驗證裝置，其中所述轉態信號為一轉態電壓，其長度隨時間增加且為一方波。
18. 如申請專利範圍第8項所述之驗證裝置，其中所述電阻式記憶體為單極性或雙極性電阻式記憶體。
19. 如申請專利範圍第8項所述之驗證裝置，其中若所述電阻式記憶體成功地轉換其阻抗狀態，則所述驗證電路指示所述轉態信號控制電路結束提供所述轉態信號。