TWI450274B - 記憶體與記憶體寫入方法 - Google Patents

記憶體與記憶體寫入方法 Download PDF

Info

Publication number
TWI450274B
TWI450274B TW097120428A TW97120428A TWI450274B TW I450274 B TWI450274 B TW I450274B TW 097120428 A TW097120428 A TW 097120428A TW 97120428 A TW97120428 A TW 97120428A TW I450274 B TWI450274 B TW I450274B
Authority
TW
Taiwan
Prior art keywords
storage unit
current
range
write current
memory
Prior art date
Application number
TW097120428A
Other languages
English (en)
Other versions
TW200951981A (en
Inventor
Shyh Shyuan Sheu
Lieh Chiu Lin
Pei Chia Chiang
Wen Pin Lin
Original Assignee
Higgs Opl Capital Llc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Higgs Opl Capital Llc filed Critical Higgs Opl Capital Llc
Priority to TW097120428A priority Critical patent/TWI450274B/zh
Priority to US12/344,709 priority patent/US7889547B2/en
Publication of TW200951981A publication Critical patent/TW200951981A/zh
Application granted granted Critical
Publication of TWI450274B publication Critical patent/TWI450274B/zh

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0004—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements comprising amorphous/crystalline phase transition cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/02—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements
    • G11C11/16—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using magnetic elements using elements in which the storage effect is based on magnetic spin effect
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0064—Verifying circuits or methods
    • G11C2013/0066—Verify correct writing whilst writing is in progress, e.g. by detecting onset or cessation of current flow in cell and using the detector output to terminate writing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0076—Write operation performed depending on read result
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0078—Write using current through the cell
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C13/00—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002—Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0021—Auxiliary circuits
    • G11C13/0069—Writing or programming circuits or methods
    • G11C2013/0092—Write characterized by the shape, e.g. form, length, amplitude of the write pulse
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5006—Current

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Semiconductor Memories (AREA)
  • Mram Or Spin Memory Techniques (AREA)

Description

記憶體與記憶體寫入方法
本發明係有關於一種記憶體，特別有關於該種記憶體之寫入方法。
本發明所揭露之記憶體所使用的儲存單元可為相變化儲存單元、或磁阻式儲存單元…等。此類儲存單元乃藉由一寫入電流脈衝改變其電阻值，以設定其儲存之位元值。
以下敘述相變化儲存單元(Phase Change Memory cell，PCM cell)之特性。相變化儲存單元可在晶相(crystalline)與非晶相(amorphous)兩種狀態間切換。在寫入電流脈衝具有高振幅與短脈衝寬度的狀況下，相變化儲存單元切換至非晶相，具有高阻值；此時，相變化儲存單元處於一重置模式(reset)，所記錄的資料為位元值’1’。在寫入電流脈衝具有低振幅與長脈衝寬度的狀況下，相變化儲存單元切換至晶相狀態，具有低阻值；此時，相變化儲存單元處於一設定模式(set)，所記錄的資料為位元值’0’。
然而，在晶相/非晶相切換過程中，可能會有轉換不完全的狀況發生。美國專利公開案US2005/0068804 A1列舉一種解決方案，專門應用於切換至非晶相狀態(重置模式)之相變化儲存單元。此既有技術首先提供初步的寫入電流脈衝輸入儲存單元；接著驗證該儲存單元之電阻值是否已成功轉換；若尚未成功轉換則增加寫入電流脈衝的 振幅，並且反覆上述驗證、增加振幅以及寫入動作直到成功轉換儲存單元之電阻值為止。
然而，上述既有技術僅能應用於切換至重置模式的相變化儲存單元，並不能應用於切換至設定模式的相變化儲存單元。由於切換至設定模式所需的寫入電流脈衝之振幅較切換至重置模式所需之振幅小，在切換至設定模式的例子中，若以上述既有技術一味地增加振幅，有可能導致振幅過高，儲存單元轉而切換成重置模式。
因此，此技術領域需要一種新的記憶體技術，得以令其儲存單元正確地於晶相/非晶相間切換。
本發明提供一種記憶體，其中包括一儲存單元、一阻值判斷器以及一寫入電流脈衝產生器。該阻值判斷器負責判斷該儲存單元的電阻值範圍。該寫入電流脈衝產生器負責產生一寫入電流脈衝輸入該儲存單元以改變該儲存單元之電阻值。其中，該寫入電流脈衝產生器根據該儲存單元之電阻值範圍決定該寫入電流脈衝的脈衝寬度、或振幅、或脈衝寬度與振幅。
在同時控制該寫入電流脈衝之脈衝寬度與振幅的實施方式中，本發明之寫入電流脈衝產生器包括一振幅控制器、一脈衝寬度控制器以及一脈衝寬度控制開關。根據該儲存單元之電阻值範圍，該振幅控制器輸出一作用電流並且決定該作用電流之大小。該脈衝寬度控制器負責輸出一脈衝，並且根據該儲存單元之電阻值範圍決定該脈衝之脈衝寬度。該脈衝寬度控制開關耦接於該振幅控制 器與該儲存單元之間，其導通狀態由該脈衝控制，用以於導通時傳送該作用電流至該儲存單元。
本發明更揭露一種記憶體寫入方法，包括：判斷一儲存單元的電阻值範圍；以及根據該儲存單元之電阻值範圍決定一寫入電流脈衝的脈衝寬度、或振幅、或脈衝寬度與振幅；以及產生該寫入電流脈衝輸入該儲存單元以改變該儲存單元之電阻值。
在某些實施方式中，本發明之儲存單元為相變化儲存單元，並且，本發明應用於將相變化儲存單元準確地切換至一重置模式或一設定模式。
為讓本發明之上述和其他目的、特徵、和優點能更明顯易懂，下文特舉出數個實施例，並配合所附圖式作詳細說明。
第1圖以方塊圖圖解本發明之記憶體的一種實施方式，其中包括一儲存單元102、一阻值判斷器104以及一寫入電流脈衝產生器106。阻值判斷器104判斷儲存單元102的電阻值範圍(判斷結果由信號線108傳送)。寫入電流脈衝產生器106負責產生一寫入電流脈衝110輸入該儲存單元102以改變該儲存單元102之電阻值。其中，寫入電流脈衝110的脈衝寬度乃由寫入電流脈衝產生器106根據儲存單元102之電阻值範圍(信號線108所傳送之信號)決定。
第2圖圖解寫入電流脈衝產生器106的一種實施方式，其中包括複數個電流源I 1~I N、複數個開關S 1~S N 以及一解碼器(未顯示於第2圖)。該等電流源I 1~I N輸出具有不同脈衝寬度的複數個電流脈衝。該等開關S 1~S N對應該等電流源I 1~I N，分別耦接於該等電流源I 1~I N與該寫入電流脈衝產生器之輸出端OUT之間。開關S 1~S N之導通狀態乃由解碼器所輸出之控制信號D 1~D N控制；隨著儲存單元202之電阻值範圍不同導通不同的開關，以令適當的電流脈衝得以輸入該儲存單元202。
第2圖之實施方式所採用之儲存單元為相變化儲存單元，其中包括一相變化元件204與一字元線控制開關206。在其它實施方式中，亦可採用其他利用電流改變其電阻值的儲存單元。
第3圖圖解寫入電流脈衝產生器106的另一種實施方式，其中包括複數個電壓源V 1~V N、複數個開關S 1~S N、一電容C、一放電元件302、一放電開關S dc、一比較器cmp與一解碼器(未顯示於第3圖中)。該等電壓源V 1~V N提供具有不同電位的複數個電壓。電容C耦接於一第一節點t 1與一地端之間。該等開關S 1~S N對應該等電壓源V 1~V N，分別耦接於該等電壓源V 1~V N與該第一節點t 1之間。於一充電狀態下，解碼器輸出控制信號D 1~D N控制開關S 1~S N之導通狀態；隨著儲存單元之電阻值範圍不同導通不同之開關，以適當的電壓源對電容C充電。放電元件302耦接於一第二節點t 2與該地端之間。放電開關S dc耦接於上述第一與第二節點(t 1與t 2)之間，於一放電狀態下 導通(第3圖信號304於放電狀態下導通放電開關S dc)，以令儲存於電容C之電位經由放電元件302放電。於上述放電狀態下，第二節點t 2之電位遞減。比較器cmp將第二節點t 2之電位與一參考電位V T比較，以輸出一脈衝306決定該寫入電流脈衝110之脈衝寬度。第4圖為第二節點t 2之電位、參考電位V T、與脈衝306之波形。
在第3圖所示之實施方式中，放電元件302為一電晶體。該電晶體之啟動與否亦由信號304控制，故該電晶體於上述放電狀態時啟動。
第5圖圖解寫入電流脈衝產生器106的另一種實施方式。與第3圖相較，第5圖所採用之放電元件502包括一電流鏡504與一電阻R。電流鏡504經由電阻R耦接第二節點t 2，以提供放電電流下拉第二節點t 2之電位。與放電元件302相較，放電元件502將以較平穩的速度下拉第二節點t 2之電位且可藉由控制電流鏡的電流量，進而控制放電時間，如此經由cmp輸出的訊號會根據放電時間長短來變化pulse寬度。此外，在其他實施方式中，放電元件可僅包括電流鏡504，不包括電阻R。
第6圖圖解阻值判斷器104的一種實施方式。阻值判斷器600包括一第一電流源I a、一第二電流源I b、複數個電阻R 1~R N-1、複數個開關SW 1~SW N-1、一控制單元602、一比較器cmp以及一閂鎖604。第一電流源I a提供一第一電流流經該儲存單元606，以產生一儲存單元電位V cell。第二電流源I b提供一第二電流 。電阻R 1~R N-1具有不同的電阻值；在此實施方式中，R 1<R 2<…<R N-1。該等開關SW 1~SW N-1對應該等電阻R 1~R N-1，分別耦接該第二電流源I b至該等電阻R 1~R N-1。控制單元602於不同時段依序導通不同的開關SW 1、SW 1、…或SW N-1。該第二電流流經導通之開關所對應之電阻後產生一界限電位V b。比較器cmp比較該儲存單元電位V cell與該界限電位V b並將比較結果輸入閂鎖604暫存。待比較器cmp於不同時段之輸出皆暫存於閂鎖604後，一觸發信號608觸發閂鎖604將閂鎖604內容一併輸出，故信號A 1~A N-1標示該儲存單元606之電阻值範圍。舉例說明之，假設儲存單元606之電阻值位於R 1與R 2之間，則(A 1、A 2、…、A N-1)為(1、0、…、0)；假設儲存單元606之電阻值位於R 2與R 3之間，則(A 1、A 2、A 3、…、A N-1)為(1、1、0、…、0)。
第7圖為本發明之解碼器的一種實施方式。第6圖之電阻R 1~R N-1提供N個電阻值範圍區塊。解碼器700將阻值判斷器600所提供之信號A 1~A N-1經過簡單的邏輯運算後，以信號D 1~D N標示該儲存單元606之電阻值位於哪一個電阻值範圍區塊。舉例說明之，(A 1、A 2、…、A N-1)為(1、0、…、0)的狀況下，解碼器700輸出之(D 1、D 2、D 3、…、D N)為(0、1、0、…、0)，代表儲存單元606之電阻值位於R 1與R 2之間。解碼器700所輸出之信號D 1~D N即第2、3、5圖之開關S 1~S N的控制信號。
第8圖圖解阻值判斷器104的另一種實施方式，其中包括一第一電流源I a、複數個第二電流源I b、複數個電阻R 1~R N-1以及複數個比較器cmp。第一電流源I a提供一第一電流流經儲存單元802，以產生一儲存單元電位V cell。該等電阻R 1~R N-1具有不同的電阻值。該等第二電流源I b分別耦接該等電阻R 1~R N-1，以產生複數個界限電位V b1~V bN-1。該等比較器cmp分別比較該等界限電位V b1~V bN-1與該儲存單元電位V cell。比較結果A 1~A N-1代表該儲存單元802之電阻值範圍。同樣地，信號A 1~A N-1亦可由第7圖所示之解碼器700解碼，產生第2、3、5圖之開關S 1~S N的控制信號D 1~D N。
在某些實施方式中，第1圖之寫入電流脈衝產生器106不僅會設定該寫入電流脈衝110的脈衝寬度，更包括根據該儲存單元102之電阻值範圍(由信號108傳送)決定該寫入電流脈衝110的振幅。第9圖為此種寫入電流脈衝產生器的一種實施方式。此寫入電流脈衝產生器包括一振幅控制器902、一脈衝寬度控制器904、以及一脈衝寬度控制開關906。振幅控制器902輸出一作用電流I並且根據儲存單元908之電阻值範圍決定該作用電流I之大小。脈衝寬度控制器904輸出一脈衝910，其脈衝寬度乃由脈衝寬度控制器904根據儲存單元908之電阻值範圍所決定。脈衝寬度控制開關906耦接振幅控制器902輸入該作用電流I至儲存單元908，其導通狀態由脈衝910控制。
電路902為本發明振幅控制器的一種實施方式，其中包括 複數個電壓源V 1~V N、複數個開關S 1~S N、一電流產生元件912、一電流鏡914以及一解碼器(未顯示於電路902中，可以解碼器700實現)。該等電壓源V 1~V N提供具有不同電位的複數個電壓。電流產生元件912具有一控制端916。根據控制端916所接收之電位，電流產生元件912產生一參考電流I r。電流鏡914耦接該電流產生元件912，以根據該參考電流I r產生該作用電流I。該等開關S 1~S N對應該等電壓源V 1~V N，分別耦接於該等電壓源V 1~V N與該電流產生元件912之控制端916之間。解碼器將根據儲存單元908之電阻值範圍產生控制該等開關S 1~S N的複數個控制信號D 1~D N，以於不同電阻值範圍下導通不同開關傳送不同電壓至916。該作用電流I之大小即實際輸入該儲存單元908之電流的振幅。
電路904採用第3圖所示之電路作為本發明之脈衝寬度控制器，以產生脈衝910控制該脈衝寬度控制開關906之導通狀態，決定該作用電流I輸入該儲存單元908的作用時間。本發明亦可採用第5圖所示之電路、或其他具有相同功能之電路實現本發明之脈衝寬度控制器。
參閱第9圖，寫入電流脈衝產生器亦可僅包括振幅控制器902而不包括脈衝寬度控制器904以及脈衝寬度控制開關906。此實施方式中，寫入電流脈衝產生器僅藉由改變該寫入電流脈衝之振幅調整該儲存單元之電阻值。
本發明更提供一種記憶體寫入方法。第10圖以流程圖說明此方法的一種實施方式。此方式於步驟S1002判斷一儲 存單元的電阻值範圍；然後於步驟S1004根據該儲存單元之電阻值範圍決定一寫入電流脈衝的脈衝寬度、或振幅、或脈衝寬度與振幅，並且產生該寫入電流脈衝輸入該儲存單元以改變該儲存單元之電阻值。在某些實施方式中，步驟S1004不僅決定該寫入電流脈衝的脈衝寬度，更根據該儲存單元之電阻值範圍決定該寫入電流脈衝的振幅。
第11圖以流程圖說明本發明之記憶體寫入方法的另一種實施方式。此方式於步驟S1102判斷一儲存單元的電阻值範圍；於步驟S1104根據該儲存單元之電阻值範圍決定一寫入電流脈衝的脈衝寬度、或振幅、或脈衝寬度與振幅，並且產生該寫入電流脈衝輸入該儲存單元以改變該儲存單元之電阻值；待該寫入電流脈衝輸入該儲存單元後，於步驟S1106判斷該儲存單元之電阻值是否落於一理想電阻值範圍；並且於該儲存單元之電阻值落於該理想電阻值範圍時停止傳送該寫入電流脈衝至該儲存單元，於該儲存單元之電阻值不落於該理想電阻值範圍時重複步驟S1104。
為了實現第11圖所揭露之記憶體寫入方法，本發明之記憶體可採用多組阻值判斷器與寫入電流脈衝產生器。經由精心設計，不同組的阻值判斷器所可以判斷的電阻值範圍愈來愈精密，並且所對應之寫入電流脈衝產生器所輸出的寫入電流脈衝對該儲存單元之電阻值的影響亦愈來愈細緻。
本發明所採用之儲存單元可為相變化儲存單元，本發明 之技術可應用於將該儲存單元切換至重置模式(高阻值)或設定模式(低阻值)。本發明技術亦可應用於其它以電流改變其阻值的儲存單元。
本發明雖以數個實施例揭露如上，然其並非用以限定本發明的範圍，任何熟習此項技藝者，在不脫離本發明之精神和範圍內，當可做些許的更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。
102‧‧‧儲存單元
104‧‧‧阻值判斷器
106‧‧‧寫入電流脈衝產生器
108‧‧‧用以傳送儲存單元之電阻值範圍的信號線
110‧‧‧寫入電流脈衝
202‧‧‧儲存單元
204‧‧‧相變化儲存元件
206‧‧‧字元線開關
302‧‧‧放電元件
304‧‧‧信號線，用以於放電狀態下導通放電開關S dc
306‧‧‧信號線，用以傳送一脈衝控制寫入電流脈衝之脈衝寬度
502‧‧‧放電元件
504‧‧‧電流鏡
600‧‧‧阻值判斷器
602‧‧‧控制單元
604‧‧‧閂鎖
606‧‧‧儲存單元
608‧‧‧觸發信號
700‧‧‧解碼器
802‧‧‧儲存單元
902‧‧‧振幅控制器
904‧‧‧脈衝寬度控制器
906‧‧‧脈衝寬度控制開關
908‧‧‧儲存單元
910‧‧‧脈衝
912‧‧‧電流產生元件
914‧‧‧電流鏡
916‧‧‧電流產生元件之控制端
A 1-A N-1‧‧‧信號線，標示儲存單元之電阻值範圍
C‧‧‧電容
Cmp‧‧‧比較器
D 1-D N‧‧‧開關S 1-S N之控制信號
I‧‧‧作用電流
I 1-I N‧‧‧電流源
I a、I b‧‧‧第一、第二電流源
I r‧‧‧參考電流
OUT‧‧‧寫入電流脈衝產生器之輸出端
R、R 1-R N-1‧‧‧電阻
S 1-S N、SW 1-SW N-1‧‧‧開關
S dc‧‧‧放電開關
t 1、t 2‧‧‧第一、第二節點
V 1-V N‧‧‧電壓源
V b、V b1-V bN-1‧‧‧界限電位
V cell‧‧‧儲存單元電位
V T‧‧‧參考電位
第1圖以方塊圖圖解本發明之記憶體的一種實施方式；第2圖圖解本發明寫入電流脈衝產生器的一種實施方式；第3圖圖解本發明寫入電流脈衝產生器的另一種實施方式；第4圖為第二節點t 2之電位、參考電位V T、與脈衝306之波形；第5圖圖解本發明寫入電流脈衝產生器的另一種實施方式；第6圖圖解本發明阻值判斷器的一種實施方式；第7圖為本發明之解碼器的一種實施方式；第8圖圖解本發明阻值判斷器的另一種實施方式；第9圖圖解本發明寫入電流脈衝產生器的另一種實施方式；第10圖以流程圖說明此方法的一種實施方式；以及第11圖以流程圖說明本發明之記憶體寫入方法的另一種實施方式。
102‧‧‧儲存單元
104‧‧‧阻值判斷器
106‧‧‧寫入電流脈衝產生器
108‧‧‧用以傳送儲存單元之電阻值範圍的信號線
110‧‧‧寫入電流脈衝

Claims (19)

  1. 一種記憶體，包括：一儲存單元；一阻值判斷器，判斷該儲存單元的電阻值範圍；以及一寫入電流脈衝產生器，於該阻值判斷器判斷該儲存單元的電阻值範圍後，該寫入電流脈衝產生器根據該電阻值範圍產生一寫入電流脈衝輸入該儲存單元以改變該儲存單元之電阻值，其中，該寫入電流脈衝的脈衝寬度乃由該寫入電流脈衝產生器僅根據該儲存單元之電阻值範圍所決定。
  2. 如申請專利範圍第1項所述之記憶體，其中該寫入電流脈衝產生器包括：複數個電流源，輸出具有不同脈衝寬度的複數個電流脈衝；複數個開關，對應該等電流源，耦接於該等電流源與該寫入電流脈衝產生器之輸出端之間；以及一解碼器，根據該儲存單元之電阻值範圍產生控制該等開關的複數個控制信號，以於不同電阻值範圍下導通不同開關。
  3. 如申請專利範圍第1項所述之記憶體，其中該寫入電流脈衝產生器更包括：複數個電壓源，提供具有不同電位的複數個電壓；一電容，耦接於一第一節點與一地端之間；複數個開關，對應該等電壓源，耦接於該等電壓源與該第一節點之間；一解碼器，於一充電狀態下，根據該儲存單元之電阻值範圍產生控制該等開關的複數個控制信號，以於不同電限值範圍下導通不同開關；一放電元件，耦接於一第二節點與該地端之間；一放電開關，耦接於上述第一與第二節點之間，於一放電狀態下導通；以及一比較器，將該第二節點之電位與一參考電位比較，以輸出一脈衝決定 該寫入電流脈衝之脈衝寬度。
  4. 如申請專利範圍第3項所述之記憶體，其中該放電元件為一電晶體，該電晶體於該放電狀態時啟動。
  5. 如申請專利範圍第3項所述之記憶體，其中該放電元件包括一電流鏡與一電阻；其中該電流鏡經由該電阻耦接該第二節點，以提供放電電流下拉該第二節點之電位。
  6. 如申請專利範圍第1項所述之記憶體，其中該寫入電流脈衝產生器更包括根據該儲存單元之電阻值範圍決定該寫入電流脈衝的振幅。
  7. 如申請專利範圍第1項所述之記憶體，其中該阻值判斷器包括：一第一電流源，提供一第一電流流經該儲存單元，以產生一儲存單元電位；一第二電流源，提供一第二電流；複數個電阻，具有不同的電阻值；複數個開關，對應該等電阻，耦接該第二電流源至該等電阻；以及一控制單元，於不同時段導通不同的該等開關；一比較器，比較該儲存單元電位與一界限電位，該界限電位由導通之該等開關所對應之電阻與該第二電流產生；一閂鎖，暫存該比較器於不同時段之輸出，並且於一觸發信號致能時輸出所暫存之資料以標示該儲存單元之電阻值範圍。
  8. 如申請專利範圍第1項所述之記憶體，其中該阻值判斷器包括：一第一電流源，提供一第一電流流經該儲存單元，以產生一儲存單元電位；複數個電阻，具有不同的電阻值；複數個第二電流源，分別耦接該等電阻，以產生複數個界限電位；複數個比較器，分別比較該等界限電位與該儲存單元電位；其中，該等比較器之輸出端資料標示該儲存單元之電阻值範圍。
  9. 一種記憶體，包括：一儲存單元；一阻值判斷器，判斷該儲存單元的電阻值範圍；以及一寫入電流脈衝產生器，於該阻值判斷器判斷該儲存單元的電阻值範圍後，該寫入電流脈衝產生器根據該電阻值範圍產生一寫入電流脈衝輸入該儲存單元以改變該儲存單元之電阻值，其中，該寫入電流脈衝的振幅乃由該寫入電流脈衝產生器僅根據該儲存單元之電阻值範圍所決定。
  10. 如申請專利範圍第9項所述之記憶體，其中該寫入電流脈衝產生器包括：複數個電壓源，提供具有不同電位的複數個電壓；一電流產生元件，具有一控制端，根據該控制端所接收之電位產生一參考電流；複數個開關，對應該等電壓源，耦接於該等電壓源與該電流產生元件之控制端之間；一解碼器，根據該儲存單元之電阻值範圍產生控制該等開關的複數個控制信號，以於不同電阻值範圍下導通不同上述開關；以及一電流鏡，耦接該電流產生元件，以根據該參考電流產生上述寫入電流輸入該儲存單元。
  11. 如申請專利範圍第9項所述之記憶體，其中該寫入電流脈衝產生器更根據該儲存單元之電阻值範圍決定該寫入電流脈衝的脈衝寬度。
  12. 如申請專利範圍第11項所述之記憶體，其中該寫入電流脈衝產生器包括：一振幅控制器，用以輸出一作用電流並且根據該儲存單元之電阻值範圍決定該作用電流之大小；一脈衝寬度控制器，輸出一脈衝並且根據該儲存單元之電阻值範圍決定該脈衝的脈衝寬度；以及一脈衝寬度控制開關，耦接該振幅控制器至該儲存單元，其導通狀態由該脈衝控制。
  13. 如申請專利範圍第12項所述之記憶體，其中該振幅控制器包括：複數個電壓源，提供具有不同電位的複數個電壓；一電流產生元件，具有一控制端，根據該控制端所接收之電位產生一參考電流；複數個開關，對應該等電壓源，耦接於該等電壓源與該電流產生元件之控制端之間；一解碼器，根據該儲存單元之電阻值範圍產生控制該等開關的複數個控制信號，以於不同電阻值範圍下導通不同開關；以及一電流鏡，耦接該電流產生元件，以根據該參考電流產生該作用電流。
  14. 如申請專利範圍第12項所述之記憶體，其中該脈衝寬度控制器包括：複數個電壓源，提供具有不同電位的複數個電壓；一電容，耦接於一第一節點與一地端之間；複數個開關，對應該等電壓源，耦接於該等電壓源與該第一節點之間；一解碼器，於一充電狀態下，根據該儲存單元之電阻值範圍產生控制該等開關的複數個控制信號，以於不同電阻值範圍下導通不同開關；一放電元件，耦接於一第二節點與該地端之間；一放電開關，耦接於上述第一與第二節點之間，於一放電狀態下導通；以及一比較器，將該第二節點之電位與一參考電位比較，以輸出上述脈衝。
  15. 如申請專利範圍第14項所述之記憶體，其中該放電元件為一電晶體，該電晶體於該放電狀態時啟動。
  16. 如申請專利範圍第14項所述之記憶體，其中該放電元件包括一電流鏡與一電阻；其中該電流鏡經由該電阻耦接該第二節點，以提供放電電流下拉該第二節點之電位。
  17. 一種記憶體寫入方法，依序包括下列步驟：判斷一儲存單元的電阻值範圍；根據該儲存單元之電阻值範圍決定一寫 入電流脈衝的脈衝寬度、或振幅、或脈衝寬度與振幅；以及產生該寫入電流脈衝輸入該儲存單元以改變該儲存單元之電阻值。
  18. 如申請專利範圍第17項所述之記憶體寫入方法，其中更包括：判斷該儲存單元之電阻值是否落於一理想電阻值範圍；於該儲存單元之電阻值落於該理想電阻值範圍時停止傳送該寫入電流脈衝至該儲存單元；並且於該儲存單元之電阻值不落於該理想電阻值範圍時反覆上述根據該儲存單元之電阻值範圍產生該寫入電流脈衝輸入該儲存單元的步驟。
  19. 如申請專利範圍第17項所述之記憶體寫入方法，其中，該儲存單元為相變化儲存單元。
TW097120428A 2008-06-02 2008-06-02 記憶體與記憶體寫入方法 TWI450274B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW097120428A TWI450274B (zh) 2008-06-02 2008-06-02 記憶體與記憶體寫入方法
US12/344,709 US7889547B2 (en) 2008-06-02 2008-12-29 Memory and writing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW097120428A TWI450274B (zh) 2008-06-02 2008-06-02 記憶體與記憶體寫入方法

Publications (2)

Publication Number Publication Date
TW200951981A TW200951981A (en) 2009-12-16
TWI450274B true TWI450274B (zh) 2014-08-21

Family

ID=41379594

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097120428A TWI450274B (zh) 2008-06-02 2008-06-02 記憶體與記憶體寫入方法

Country Status (2)

Country Link
US (1) US7889547B2 (zh)
TW (1) TWI450274B (zh)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI347607B (en) 2007-11-08 2011-08-21 Ind Tech Res Inst Writing system and method for a phase change memory
TWI402845B (zh) 2008-12-30 2013-07-21 Higgs Opl Capital Llc 相變化記憶體陣列之驗證電路及方法
TWI412124B (zh) 2008-12-31 2013-10-11 Higgs Opl Capital Llc 相變化記憶體
US8582354B1 (en) 2012-05-04 2013-11-12 Qualcomm Incorporated Method and apparatus for testing a resistive memory element
US8817543B2 (en) * 2012-07-11 2014-08-26 Ememory Technology Inc. Flash memory
KR20140029814A (ko) * 2012-08-30 2014-03-11 에스케이하이닉스 주식회사 비휘발성 메모리 장치 및 그 구동 방법
US9711213B2 (en) 2014-09-04 2017-07-18 Micron Technology, Inc. Operational signals generated from capacitive stored charge
US9779810B2 (en) * 2015-09-11 2017-10-03 Macronix International Co., Ltd. Adjustable writing circuit

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603174A (en) * 2004-04-01 2006-01-16 Hewlett Packard Development Co A resistance change sensor
US20080123389A1 (en) * 2006-11-29 2008-05-29 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7085154B2 (en) * 2003-06-03 2006-08-01 Samsung Electronics Co., Ltd. Device and method for pulse width control in a phase change memory device
DE60315613T2 (de) * 2003-06-16 2008-05-08 Stmicroelectronics S.R.L., Agrate Brianza Schreibschaltung für Phasenwechsel-Speicher
KR100564577B1 (ko) * 2003-09-25 2006-03-28 삼성전자주식회사 리셋 상태에서 균일한 저항 범위를 가지는 상 변화 메모리장치 및 방법

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200603174A (en) * 2004-04-01 2006-01-16 Hewlett Packard Development Co A resistance change sensor
US20080123389A1 (en) * 2006-11-29 2008-05-29 Samsung Electronics Co., Ltd. Method of driving multi-level variable resistive memory device and multi-level variable resistive memory device

Also Published As

Publication number Publication date
US20090296450A1 (en) 2009-12-03
TW200951981A (en) 2009-12-16
US7889547B2 (en) 2011-02-15

Similar Documents

Publication Publication Date Title
TWI450274B (zh) 記憶體與記憶體寫入方法
US11211130B2 (en) Semiconductor device
CN101599301B (zh) 存储器与存储器写入方法
USRE45035E1 (en) Verification circuits and methods for phase change memory array
JP5376559B2 (ja) 電源回路及び電源制御方法
JP2010055692A (ja) 読み出し回路及び読み出し方法
JP5058158B2 (ja) 出力レベル電圧調整
JP2007179725A (ja) 半導体メモリのオンダイターミネーション装置及び方法
US10884674B2 (en) Semiconductor memory device
JP2009087490A (ja) 半導体装置及びその制御方法
US20180082721A1 (en) Apparatus of offset voltage adjustment in input buffer
TWI334604B (en) Sensing circuits of phase change memory
US9443569B2 (en) Driver for a semiconductor memory and method thereof
US7675316B2 (en) Semiconductor memory device including on die termination circuit and on die termination method thereof
TWI449050B (zh) 電阻式記憶體驗證方法及其驗證裝置
US20130170286A1 (en) Decoupling capacitance calibration devices and methods for dram
US9117505B2 (en) Voltage generation circuit, and write driver and semiconductor memory apparatus including the same
JP4531021B2 (ja) 充電回路、集積回路、および制御方法
US7596029B2 (en) Flash memory device including unified oscillation circuit and method of operating the device
US7548482B2 (en) Memory device for early stabilizing power level after deep power down mode exit
US8416631B2 (en) Internal voltage generator circuit and semiconductor memory device using the same
JP5976077B2 (ja) 内部電源電圧発生回路、半導体記憶装置及び半導体装置
JP5236343B2 (ja) 半導体装置及びその制御方法
KR101770890B1 (ko) 자기 저항 메모리에서 셀프 레퍼런스 조정을 이용한 스위칭 감지 방법 및 장치
US8031515B2 (en) Data programming circuits and memory programming methods

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees